JP5969883B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5969883B2
JP5969883B2 JP2012221590A JP2012221590A JP5969883B2 JP 5969883 B2 JP5969883 B2 JP 5969883B2 JP 2012221590 A JP2012221590 A JP 2012221590A JP 2012221590 A JP2012221590 A JP 2012221590A JP 5969883 B2 JP5969883 B2 JP 5969883B2
Authority
JP
Japan
Prior art keywords
cavity
resin
semiconductor device
thermosetting resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012221590A
Other languages
English (en)
Other versions
JP2014075443A (ja
Inventor
秋葉　秀樹
秀樹 秋葉
塩原　利夫
利夫 塩原
晋 関口
晋 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2012221590A priority Critical patent/JP5969883B2/ja
Priority to US13/964,210 priority patent/US9129976B2/en
Priority to KR1020130117927A priority patent/KR102146302B1/ko
Priority to TW102135870A priority patent/TWI532107B/zh
Priority to CN201310464823.5A priority patent/CN103715105B/zh
Publication of JP2014075443A publication Critical patent/JP2014075443A/ja
Application granted granted Critical
Publication of JP5969883B2 publication Critical patent/JP5969883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Description

本発明は成形金型を用いた半導体装置の製造方法、及びそれにより製造された半導体装置に関する。
従来からウェーハレベルの封止方法や、半導体素子をマトリックス状に搭載した有機基板を熱硬化性エポキシ樹脂で片面成形する方法は種々提案されて検討されている（特許文献１−３）。
上記方式で半導体装置を製造する際、基板の大きさが小さいものでは、エポキシ樹脂の線膨張係数を調整することにより封止後の基板の反りを制御することができた。
８インチ（２００ｍｍ）程度の小径ウェーハなどの基板や小サイズの有機基板を使用した場合は現状でも大きな問題もなく封止成形できるが、８インチ径以上のウェーハや大型の有機基板では封止後、エポキシ樹脂などの収縮応力が大きいため片面成形したウェーハや有機基板では大きな反りや基板の割れが発生し半導体装置を製造することができなくなっている。
ウェーハや金属基板の大型化にともなう上記のような問題を解決するにはフィラーを９５ｗｔ％レベルまで充填することや、樹脂の低弾性化で硬化時の収縮応力を小さくすることが必要である。
特開２００１−０４４３２４号公報 特開２００３−２１３０８７号公報 特開２００９−０３２８４２号公報
しかしながら、フィラーを９５ｗｔ％レベルまで充填して十分に成形可能な性能を持った熱硬化性樹脂は現在製造できない。また、反りが発生しないレベルまで低弾性化すると耐熱性や耐湿性が低下するといった不具合が発生する。
複数の半導体素子を搭載した基板を樹脂で封止して封止層を形成する際、不良の半導体素子がある場合には、その不良素子を取り除いてから封止を行っている。この場合、封止層の形成に必要な樹脂の量は取り除いた不良素子の体積分多くなる。そのため、封止層の形成に必要な樹脂の体積制御が必要となる。
しかし、このように封止時に毎回必要な樹脂量を算出して充填量を調整することは非常に煩雑であり、工程時間を増加させるという問題や、充填量が足りずに封止層にボイドが形成される等の不具合が発生するという問題を生じる。
本発明は前述のような問題に鑑みてなされたもので、半導体装置の製造において、従来のフィラーによる反り対策及び封止層形成時の不良素子数に応じた樹脂充填量の調整を行うことなく反りが低減され、耐熱性、耐湿性に優れた半導体装置を製造できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第１のキャビティを有する前記成形金型を準備する準備工程、前記第１のキャビティ内を室温〜２００℃に加熱し、前記成形金型の前記上金型及び前記下金型のうち一方の金型に前記半導体素子搭載基板を配置し、他方の金型に前記半導体素子非搭載基板を配置する配置工程、前記封止層の形成に必要な量よりも多い量の前記熱硬化性樹脂を前記第１のキャビティ内に充填して該第１のキャビティ内部を充満させるとともに、余剰の前記熱硬化性樹脂を前記第１のキャビティの外部に排出する樹脂充填工程、前記上金型及び前記下金型を加圧しながら前記熱硬化性樹脂を成形し、前記半導体素子搭載基板、前記半導体素子非搭載基板、及び前記封止層とを一体化させる一体化工程、及び該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法であれば、不良の半導体素子を取り除いた場合であってもその都度充填する樹脂量を調整する必要はなく、ボイドを発生させることなく確実に基板と封止層とを一体化できる。また、大型基板を封止しても封止後の基板の反りや割れを抑制できる。さらに、ウェーハレベルで一括封止することが可能となる。
前記準備工程において、前記第１のキャビティとランナーを介して連結した第２のキャビティをさらに有する前記成形金型を準備し、前記樹脂充填工程において、前記余剰の前記熱硬化性樹脂を前記第２のキャビティに排出することが好ましい。
このようにすれば、第１のキャビティ内部を充満させつつ、余剰の熱硬化性樹脂を第１のキャビティの外部に容易に排出できる。
前記樹脂充填工程において、前記熱硬化性樹脂を前記封止層の形成に必要な量よりも０．１〜７０ｖｏｌ％多くなるように充填することが好ましい。
このように、必要な量よりも０．１ｖｏｌ％多くなるように充填すれば、第１のキャビティ内部を確実に充満させることができるし、７０ｖｏｌ％多くなるように充填すれば、余剰の熱硬化性樹脂が増加するのを抑制しコストの増加を抑制できる。
前記一体化工程において、前記第１のキャビティ内又は前記第２のキャビティ内を加圧して前記熱硬化性樹脂を成形することが好ましい。
このようにすれば、封止層のボイドを低減でき、製造する半導体装置の性能を向上できる。
このとき、前記第１のキャビティ内の加圧を前記第２のキャビティに空気又は不活性ガスを圧入することにより行うことができる。この際、前記第２のキャビティへの空気又は不活性ガスの圧入を外部ポンプ又はシリンダにより行うことができる。
或いは、前記第１のキャビティ内の加圧を前記第２のキャビティに液状化した熱硬化性樹脂又は熱可塑性樹脂、或いは液体を注入することにより行うことができる。この際、前記第２のキャビティへの液状化した熱硬化性樹脂又は熱可塑性樹脂、或いは液体の注入をシリンダにより行うことができる。
このようにすれば、容易に第１のキャビティ内を加圧できる。
前記配置工程において、前記第２のキャビティ内の温度を前記第１のキャビティ内の温度よりも高い温度に加熱し、前記樹脂充填工程において、前記第２のキャビティに排出した前記余剰の熱硬化性樹脂を前記第１のキャビティ内の前記熱硬化性樹脂よりも先に硬化させることもできる。この際、前記第２のキャビティ内の温度を、１００〜２５０℃の範囲内の温度に加熱することができる。
このようにすれば、第１及び第２のキャビティの容積、充填する熱硬化性樹脂の量に関わらず、確実に第１のキャビティ内を密閉して基板と封止層とを一体化できる。
前記一体化工程において、前記第１のキャビティ内の雰囲気を減圧して前記熱硬化性樹脂を成形することもできる。この際、前記第１のキャビティ内の雰囲気を減圧して真空度０．０１３３３〜１３．３３ＫＰａとすることができる。
このようにすれば、より効果的に封止層のボイドを低減できる。
本発明の半導体装置の製造方法は、前記熱硬化性樹脂の成形を、圧縮成形又はトランスファ成形にて行うことができる。
また、前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることができる。
このような樹脂を用いることで耐熱性、耐湿性に優れた半導体装置を製造することができる。
さらに、前記半導体装置の製造方法によって製造された半導体装置を提供する。
このような半導体装置は、耐熱性、耐湿性に優れるとともに、反りが抑制された結果残留歪みの少ないものとなる。
本発明の半導体装置の製造方法では、封止層の形成に必要な量よりも多い量の熱硬化性樹脂を第１のキャビティ内に充填して該第１のキャビティ内部を充満させるとともに、余剰の熱硬化性樹脂を第１のキャビティの外部に排出するので、不良の半導体素子を取り除いた場合であっても封止層形成時に不良素子数に応じた樹脂充填量の調整を行うことなくともボイド等を発生させることなく確実に基板と封止層とを一体化できる。さらに、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるので、大型基板を封止しても封止後の基板の反りや割れを抑制でき、また、ウェーハレベルで一括封止することが可能となる。
本発明の半導体装置の製造方法のフロー図である。 本発明の半導体装置を示す概略図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、樹脂封止時において、不良の半導体素子を取り除いた場合でも、その都度必要な樹脂量を算出して充填量を調整することなく、基板と封止層を一体化できる半導体装置の製造方法が望まれている。
本発明者らは、上記課題を達成するため鋭意検討を重ねた結果、以下のことを見出し、本発明を完成させた。すなわち、基板と封止層の一体化の前に、封止層の形成に必要な量よりも多い量の熱硬化性樹脂を第１のキャビティ内に充填して該第１のキャビティ内部を充満させるとともに、余剰の熱硬化性樹脂を第１のキャビティの外部に排出するようにすれば、上記の樹脂の充填量の調整を行うことなく、基板と封止層を確実に一体化できる。
まず、本発明の半導体装置の製造方法によって製造される本発明の半導体装置について説明する。
図２に示すように、本発明の半導体装置２０は主に、半導体素子７、半導体素子搭載基板５、半導体素子非搭載基板６、及び熱硬化性樹脂から成る封止層１１から構成される。半導体素子７は半導体素子搭載基板５上に搭載される。この半導体素子７を封止するための封止層１１は半導体素子搭載基板５と、半導体素子非搭載基板６との間に形成される。半導体装置２０の厚みは内蔵する半導体素子７の厚みに依存するが、１ｍｍ以下が半導体装置を家電などに実装する際に小型化できることから望ましい。
この本発明の半導体装置は、以下に詳細に説明する本発明の半導体装置の製造方法によって製造されるものである。図１に本発明の半導体装置の製造方法のフロー図を示す。
〔（Ａ）準備工程〕
準備工程では、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第１のキャビティ４を有する成形金型３を準備する。成形金型３は上金型１及び下金型２で構成される。
この成形金型は、圧縮成形に用いるようなキャビティ部分に可動する仕組みが備わったものや、トランスファー成形に用いるような型締め後に樹脂を加圧注入させる流路が備わったものでも構わない。
第１のキャビティ４の大きさ、形状は特に限定されず、製造する半導体装置に応じて適宜構成できる。また、第１のキャビティ４は上金型１又は下金型２のどちらに形成されていても良く、両方に形成されていても良い。
ここで準備する成形金型３として、第１のキャビティ４とランナー１０を介して連結した第２のキャビティ９をさらに有するものとすることができる。
〔（Ｂ）配置工程〕
配置工程では、第１のキャビティ内を室温〜２００℃に加熱し、成形金型３の上金型１及び下金型２のうち一方の金型に半導体素子搭載基板５を配置し、他方の金型に半導体素子非搭載基板６を配置する。配置方法は、特に制限されないが、基板を加熱した上金型１及び下金型２の表面に吸引方式などで吸着させることで行うことができる。
ここで、半導体素子搭載基板５及び半導体素子非搭載基板６をどちらの金型に配置するかは特に限定されない。図１（Ｂ）は、半導体素子搭載基板５を上金型１に配置した例を示している。
半導体素子搭載基板５及び／又は半導体素子非搭載基板６としては、例えば、矩形状の基板又は円盤状のウェーハとすることができ、無機基板、金属基板、又は有機樹脂基板を使用することができる。半導体素子搭載基板５はこのような基板に半導体素子７が載置又は形成されたものであり、半導体素子非搭載基板６は半導体素子が載置又は形成されてないものである。特に有機樹脂基板を使用する場合には、後述する膨張係数を制御する観点から繊維含有の有機樹脂基板を使用することもできる。
無機基板としてはセラミックス基板、シリコンウェーハなど、金属基板としては表面が絶縁処理された銅やアルミ基板などが代表的なものである。有機樹脂基板としてはＢＴ（ビスマレイミドトリアジン）樹脂基板、ガラスエポキシ基板、ＦＲＰ（繊維強化プラスチック）基板等が挙げられる。
繊維含有の有機樹脂基板に適用できる繊維としては、炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維などの無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維などの有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維などが挙げられる。繊維含有の有機樹脂基板としてはこれらの繊維で補強されたエポキシ樹脂、ＢＴ樹脂やシリコーン樹脂基板が上げられる。製品特性に応じてこの種の基板以外でも絶縁性が維持できれば、いかなるものも使用することができる。最も好ましい繊維含有の有機樹脂基板としてはガラス繊維、石英繊維、炭素繊維などで補強されたものが望ましい。中でも絶縁性の高いガラス繊維や石英ガラス繊維を使用したものが好ましいものである。
上記のような補強用の繊維の形態としては長繊維フィラメントを一定方向に引きそろえたロービング、クロス、不織布などのシート状のもの、更にはチョップストランドマットなど、積層体を形成することができるものであれば特に制限はされない。
金属基板、無機基板、又は有機樹脂基板において、いずれの基板の場合も厚みは２０μｍ〜１ｍｍが好ましく、より好ましくは３０μｍ〜５００μｍ、更に好ましくは３０μｍ〜２００μｍである。２０μｍ以上であれば薄すぎることによる変形が防止でき、特に無機基板を使用した場合は取り扱い時の割れを抑制できる。また、１ｍｍ以下であれば半導体装置が厚くなることを防止できる。
半導体素子搭載基板と半導体素子非搭載基板とは、類似した物理特性を持ったものであることが好ましく、特に、両基板の線膨張係数が実質的に同等か２５ｐｐｍ／℃以下、特には１５ｐｐｍ／℃以下であるもの同士を使用することがより好ましい。特に、両基板間の物理特性が類似すれば熱硬化性樹脂で成形封止した後の半導体装置の反りの発生がより抑制される。
また、半導体素子搭載基板及び半導体素子非搭載基板として有機樹脂基板を使用する場合、その少なくとも一方の有機樹脂基板、好ましくは両方の有機樹脂基板は、室温〜２００℃における線膨張係数が３〜２５ｐｐｍ／℃の有機樹脂基板であることが、製造する半導体装置の反りの低減の点から望ましい。なお、本願において室温とは２５℃±１０℃を意味する（以下、同様）。
さらに、半導体素子搭載基板としてシリコンウェーハ等の無機基板や有機樹脂基板を使用する場合、該半導体素子を搭載した無機基板や有機樹脂基板の膨張係数は室温〜２００℃においてＸ−Ｙ方向で３〜１５ｐｐｍ／℃であることが望ましい。
また、半導体素子非搭載基板として有機樹脂基板を用いる場合にも、その有機樹脂基板の膨張係数は、室温〜２００℃においてＸ−Ｙ方向で５〜２５ｐｐｍ／℃であることが望ましい。このような範囲の有機樹脂基板であれば、半導体素子搭載基板との膨張係数の差が小さく、製造される半導体装置の反りをより抑制できる。なお、有機樹脂基板の膨張係数は、より望ましくは５〜２０ｐｐｍ／℃であり、更に望ましくは５〜１５ｐｐｍ／℃である。
上記基板の大きさは縦２０ｍｍ〜５００ｍｍ、横が１００〜５００ｍｍ程度のものが生産性や扱いやすさの点から望ましい。また円形状の基板としては直径が５０〜４００ｍｍ程度のものが生産性や扱いやすさの点から望ましい。このような基板であれば、半導体素子を基板上に配置したり、ワイヤーボンダーで金線などを接続したりすることが容易である。
〔（Ｃ）樹脂充填工程〕
樹脂充填工程では、封止層の形成に必要な量よりも多い量の熱硬化性樹脂８を第１のキャビティ４内に充填して該第１のキャビティ４内部を充満させるとともに、余剰の熱硬化性樹脂８を第１のキャビティ４の外部に排出する。
このように熱硬化性樹脂８を充填すれば、半導体素子搭載基板から一部不良の半導体素子を取り除いた場合であっても、従来行っていたような取り除いた半導体素子の個数に応じて必要な熱硬化性樹脂の量を算出して充填量を調整する必要はない。
ここで、封止層の形成に必要な樹脂の量は、例えば、半導体素子搭載基板上に半導体素子が１つも搭載されていない場合に必要な量とすることができる。このようにすれば、不良の半導体素子の個数に関わらず、未充填ボイド部が形成されることなく確実に封止層を形成できる。
図１に示すように、例えば上記準備工程（Ａ）において、上記した第２のキャビティ９をさらに有する成形金型３を準備し、樹脂充填工程（Ｃ）において、余剰の熱硬化性樹脂８を第２のキャビティ９に排出することができる。
第２のキャビティ９及びライナー１０の大きさ、形状は特に限定されず、使用する成形金型の大きさ、形状や充填する熱硬化性樹脂の量などに応じて適宜構成できる。また、第２のキャビティ９は上金型１又は下金型２のどちらに形成されていても良く、両方に形成されていても良い。
例えば、第１のキャビティ４と第２のキャビティ９の容量の合計が充填する熱硬化性樹脂８の体積よりも大きくなるように構成することができる。このようにすれば、余剰の熱硬化性樹脂８が成形金型から溢れ出したり、さらにバリが形成されてしまうのを避けることができる。
この場合、後工程である一体化工程において熱硬化性樹脂を成形する際に第１のキャビティ４内を確実に密閉状態にするために、例えば、上記した配置工程（Ｂ）において、第２のキャビティ９内の温度を第１のキャビティ４内の温度よりも高い温度に加熱し、樹脂充填工程（Ｃ）において、第２のキャビティ９に排出した余剰の熱硬化性樹脂を第１のキャビティ４内の熱硬化性樹脂よりも先に硬化させることができる。ここで、第２のキャビティ９内の温度を１００〜２５０℃の範囲内の温度とすることができる。
或いは、後述するように、第１のキャビティ４内又は第２のキャビティ９内を加圧しながら熱硬化性樹脂を成形しても良い。
また、この樹脂充填工程において、熱硬化性樹脂を第１のキャビティ４内に充填する際には、封止層の形成に必要な量よりも０．１〜７０ｖｏｌ％多くなるように充填することが好ましい。
このように、必要な量よりも０．１ｖｏｌ％多くなるように充填すれば、第１のキャビティ内部を確実に充満させることができるし、７０ｖｏｌ％多くなるように充填すれば、余剰の熱硬化性樹脂が増加するのを抑制しコストの増加を抑制できる。
〔（Ｄ）一体化工程〕
一体化工程では、上金型１及び下金型２を加圧しながら熱硬化性樹脂８を成形し、半導体素子搭載基板５、半導体素子非搭載基板６、及び封止層１１とを一体化させる。このように半導体素子の表裏面に２枚の基板を使用し、それら基板の間を熱硬化性樹脂で成形封止することで、反りの発生がほとんどなく、かつ耐熱性、耐湿性に優れた半導体装置を製造することができる。一体化された半導体素子搭載基板及び半導体素子非搭載基板の間隔、すなわち封止層１１の高さは２０〜１０００μｍであることが好ましい。
一体化工程では、通常使用される圧縮成形、トランスファー成形が利用できる。具体的には、一体化工程において、室温下又は加熱下で液状の熱硬化性樹脂を下金型に配置した基板上にのせ、上金型と下金型を加圧して熱硬化性樹脂を圧縮成形することができる。また、一体化工程において、上金型と下金型を型締めした後、室温下又は加熱下で液状の熱硬化性樹脂を上金型及び下金型に配置した基板の隙間に注入し、熱硬化性樹脂をトランスファー成形することもできる。
圧縮成形の場合は、上記樹脂充填工程（Ｃ）において、熱硬化性樹脂８の充填後に加熱した上下金型を加圧下で型締めし、液状化した熱硬化性樹脂８で第１のキャビティ４内部を充満させるとともに、余剰の熱硬化性樹脂８を第１のキャビティ４の外部に排出し、そのまま熱硬化性樹脂８を熱硬化させる。
トランスファー成形の場合は、上記配置工程（Ｂ）において、基板を加熱した上下金型表面に吸引方式などで吸着し上下金型を型締めした後、上記樹脂充填工程（Ｃ）において、基板と基板の隙間に室温下又は加熱により液状化する熱硬化性樹脂８を加圧注入し、硬化させ上下基板を一体化させる。樹脂が間隙に流入するゲート数や構造は、大面積で狭い間隙に樹脂を加圧注入する必要があることから樹脂の流動性や硬化特性に合わせ設計する。
上記の硬化成形条件としては８０℃〜２００℃で１〜５分程度、圧力は５〜１５０Ｋｇ／ｃｍ２程度が望ましい。
一体化工程においては、第１のキャビティ４内又は第２のキャビティ９内を加圧して熱硬化性樹脂を成形することができる。このようにすれば、間隙への充填性を向上させることができ、封止層１１のボイドの発生を低減できる。
具体的な方法として、第２のキャビティに、例えば外部ポンプ又はシリンダを用いて、空気又は不活性ガスを圧入することにより第１のキャビティ内を加圧することができる。或いは、第２のキャビティに、例えばシリンダを用いて、液状化した熱硬化性樹脂又は熱可塑性樹脂、或いは液体を注入することにより第１のキャビティ内を加圧することができる。
或いは、間隙への充填性を向上させるため、第１のキャビティ内の雰囲気を減圧して熱硬化性樹脂を成形することもできる。減圧度としてはできるだけ真空に近いレベルまで減圧するほうが良い。例えば、真空度を０．０１３３３〜１３．３３ＫＰａ（０．１〜１００Ｔｏｒｒ）とすることができる。
一体化工程で用いる熱硬化性樹脂８は他の成分を含む組成物の形態としてもよい。熱硬化性樹脂は、通常、半導体素子の封止に使用される室温で液状のエポキシ樹脂や通常１００℃以下の加熱下で液状化する固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなるシリコーン・エポキシハイブリッド樹脂が好適に使用される。加熱下で液状化する固形の熱硬化性樹脂を用いれば、粉体の熱硬化性樹脂を用いたときに発生するラインの汚染を回避できる。
このエポキシ樹脂の例として、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、３，３’，５，５’−テトラメチル−４，４’−ビフェノール型エポキシ樹脂又は４，４’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂を使用することができる。また、必要に応じて、上記以外のエポキシ樹脂を一定量以下併用することができる。
なお、半導体素子を封止することから熱硬化性樹脂中の塩素などのハロゲンイオン、またナトリウムなどのアルカリイオンは極力減らしたものであることが好ましい。通常、イオン交換水５０ｍｌに試料１０ｇを添加し、密封して１２０℃のオーブン中に２０時間静置した後、加熱抽出する１２０℃での抽出でいずれのイオンも１０ｐｐｍ以下であることが望ましい。
上記エポキシ樹脂の硬化剤としてはフェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。なかでも半導体装置の信頼性を確保するためにフェノールノボラック樹脂が望ましい。
上記エポキシ樹脂と硬化剤の反応を促進するためイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物などを使用しても良い。
例えば、エポキシ樹脂とフェノールノボラック樹脂の混合比はエポキシ基とフェノール性水酸基の比率が１：０．８〜１．３となるように混合することが好ましい。
その他、エポキシ樹脂組成物には、更に必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を添加配合することができる。
また、上記シリコーン樹脂としては縮合性や熱硬化性のシリコーン樹脂などが使用可能である。なかでも付加硬化型シリコーン樹脂の組成物が望ましい。付加硬化型シリコーン樹脂組成物には、（Ａ）非共有結合性二重結合基（例えば、ビニル基等のアルケニル基）を有するオルガノポリシロキサン、（Ｂ）オルガノハイドロジェンポリシロキサン、及び（Ｃ）白金系触媒を必須成分とする付加硬化型シリコーン樹脂組成物が好適に使用される。
さらに、上記シリコーン・エポキシハイブリッド樹脂としては、前記エポキシ樹脂と前記シリコーン樹脂からなる共重合体などが挙げられる。
上記、熱硬化性樹脂として用いることのできるエポキシ樹脂、シリコーン樹脂、シリコーン・エポキシハイブリッド樹脂の組成物には、無機充填材を配合することができる。配合される無機充填材としては、例えば、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。これら無機充填材の平均粒径や形状は特に限定されないが、大型基板間の間隙が１ｍｍ以下である狭部への充填性を確保するためには、最大粒径が７５μｍ以下、望ましくは５０μｍ以下が望ましい。特に基板間が５００μｍ以下の場合は最大３０μｍ以下で、形状も球状の粒子が適したものである。７５μｍ以下の充填材を用いれば局所的な流動性の低下が抑制され、十分な充填性が確保され、ボイドや未充填を抑制することができる。
特にエポキシ樹脂組成物に添加する上記無機充填材は、エポキシ樹脂と無機充填材との結合強度を強くするため、シランカップリング剤、チタネートカップリング剤などのカップリング剤で予め表面処理したものを配合してもよい。
このようなカップリング剤としては、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性アルコキシシラン、Ｎ−β（アミノエチル）−γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン等のアミノ官能性アルコキシシラン、γ−メルカプトプロピルトリメトキシシラン等のメルカプト官能性アルコキシシランなどを用いることが好ましい。なお、表面処理に用いるカップリング剤の配合量及び表面処理方法については特に制限されるものではない。
シリコーン樹脂組成物やシリコーン・エポキシハイブリッド樹脂組成物の場合も無機質充填材表面を上記のようなカップリング材で処理しても良い。
無機充填材の充填量は、エポキシ樹脂組成物やシリコーン樹脂、シリコーン・エポキシハイブリッド樹脂の組成物中の樹脂の総量１００質量部に対し、２０〜１３００質量部、特に５０〜１０００質量部が好ましい。２０質量部以上であれば、十分な強度を得ることができ、１３００質量部以下であれば、増粘による流動性の低下が生じにくく、充填性の不良を防止でき、基板上に配列された半導体素子の完全封止ができる。なお、この無機充填材は、組成物全体の１５〜９５質量％、特に３０〜９０質量％の範囲で含有することが好ましい。
〔（Ｅ）ダイシング工程〕
上記工程によりボイドや反りを発生させることなく、半導体素子が搭載された大型基板の封止を行うことができる。上記方法で一体化した基板を成形金型から取り出し、通常、１５０〜１８０℃の温度で１〜４時間ポストキュアすることで電気特性や機械特性を安定化することができる。
さらに、ポストキュア後基板を通常の方法でダイシングブレード１２を用いてダイシングで個片化することで半導体装置２０を製造することができる。
上記半導体装置の製造方法によって製造された半導体装置２０は、反りが抑制され残留歪みの少ない高品質なものとなり、耐熱性、耐湿性に優れたものとなる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
以下の半導体素子搭載の有機樹脂基板、半導体素子非搭載の有機樹脂基板、及び図１に示すような第１のキャビティと第２のキャビティを有した成形金型を準備した。
半導体素子搭載の有機樹脂基板：厚み３００μｍ、縦２２０ｍｍ、横２４０ｍｍのＢＴ樹脂基板（線膨張係数：１５ｐｐｍ／℃）。３００μｍ厚み、１２ｍｍ角のシリコンチップを最大４０個搭載可能。エポキシダイボンド材で接着し、金線で基板と接続した４０個のシリコンチップのうち不良チップを３０個取り除いたもの。
半導体素子非搭載の有機樹脂基板：厚み１００μｍ、縦２１４ｍｍ、横２３４ｍｍのＢＴ樹脂基板（線膨張係数：１５ｐｐｍ／℃）
圧縮成形装置の成形金型温度を１５０℃に設定し、上金型に半導体素子搭載の有機樹脂基板を吸引することで吸着させた。一方、半導体素子非搭載の有機樹脂基板は下金型に同様に吸引吸着させた。さらに熱硬化性エポキシ樹脂（信越化学製ＫＭＣ−２５２０ 比重１．９３）を下基板上に６４ｇ積層した。
その後、金型の周囲をシールし、その内部を脱気により真空度５ｋＰａとした後、上下金型を閉じた。基板間の間隙は６００μｍとした。続いて２０Ｋｇ／ｃｍ２の圧力を加えて、第１のキャビティ内を樹脂で満たすとともに、余剰な樹脂ならびにボイドをランナーを通じて第２のキャビティへ排出した。この際に樹脂への加圧が低下しないよう、第２のキャビティに空気を導入した。成形時間は３分間で行った。
成形後、一体化した基板を成形金型から取り出し室温まで冷却した後、封止層の調査したところ、樹脂の不足やボイドの形成といった不具合は発生しなかった。また、基板のそりを測定したところ、そり量は長手方向で０．１ｍｍ、短手方向で０．１ｍｍであった。更に１８０℃で４時間ポストキュアし、同様にそりを測定した結果、長手方向で０．２ｍｍ、短手方向で０．１ｍｍとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い５０個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
（可能であれば記載して下さい：上記半導体装置の製造を１００回繰り返し、封止層を評価したところ、不具合発生率は０％であった。これに対し、後述する比較例では、不具合発生率が（数値を記載）％であった。）
このように、本発明の半導体装置の製造方法は、不良の半導体素子を取り除いた場合であっても封止層形成時に不良素子数に応じた樹脂充填量の調整を行うことなく確実に基板と封止層とを一体化でき、大型基板を封止しても封止後の基板の反りや割れを抑制できることが確認できた。
（実施例２）
図１（Ｆ）に示すような第１のキャビティと第２のキャビティをそれぞれ別のブロックで形成した成形金型を準備した。この金型は第１のキャビティ内と第２のキャビティ内の温度をそれぞれ別に制御することができる。上金型および下金型の第１のキャビティ内の温度を１５０℃、下金型の第２のキャビティ内の温度を１８０℃に設定した。
樹脂への加圧時に第２のキャビティに空気を送りこまないこと以外は実施例１と同様の成形工程により、成形を行った。結果、樹脂の不足やボイドの形成といった不具合は発生しなかった。また、基板のそりを測定したところ、そり量は長手方向で０．１ｍｍ、短手方向で０．１ｍｍであった。更に１８０℃で４時間ポストキュアし、同様にそりを測定した結果、長手方向で０．２ｍｍ、短手方向で０．１ｍｍとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い５０個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
上記半導体装置の製造を１００回繰り返し、封止層を評価したところ、不具合発生率は０％であった。
（比較例）
第２のキャビティが備わっていない、第１のキャビティのみを型締めする圧縮成形用の上下金型を準備した。実施例１と同様に不良チップ３０個を取り除いた半導体素子搭載の有機樹脂基板を用い、熱硬化性エポキシ樹脂（信越化学製ＫＭＣ−２５２０ 比重１．９３）を下基板上に５２．６４ｇ積層した。この樹脂の秤量工程は非常に繁雑であり、生産の妨げとなるものであった。
実施例１と同様な条件で半導体装置を製造し、同様に評価した。
製造後の半導体装置の封止層を調査したところ、ボイドの発生が確認された。実施例と同様に上記半導体装置の製造を１００回繰り返し、封止層を評価したところ、その発生率は３０％であった。
また、比較例では樹脂の充填量を調整したため実施例と比べ工程時間が増加し、非効率的であった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…上金型、 ２…下金型、 ３…成形金型、 ４…第１のキャビティ、
５…半導体素子搭載基板、 ６…半導体素子非搭載基板、 ７…半導体素子、
８…熱硬化性樹脂、 ９…第２のキャビティ、 １０…ランナー、
１１…封止層、 １２…ダイシングブレード、 ２０…半導体装置。

Claims (12)

  1. 上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、
    半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第１のキャビティを有する前記成形金型を準備する準備工程、
    前記第１のキャビティ内を室温〜２００℃に加熱し、前記成形金型の前記上金型及び前記下金型のうち一方の金型に前記半導体素子搭載基板を配置し、他方の金型に前記半導体素子非搭載基板を配置する配置工程、
    前記封止層の形成に必要な量よりも多い量の前記熱硬化性樹脂を前記第１のキャビティ内に充填して該第１のキャビティ内部を充満させるとともに、余剰の前記熱硬化性樹脂を前記第１のキャビティの外部に排出する樹脂充填工程、
    前記上金型及び前記下金型を加圧しながら前記熱硬化性樹脂を成形し、前記半導体素子搭載基板、前記半導体素子非搭載基板、及び前記封止層とを一体化させる一体化工程、及び
    該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有し、
    前記準備工程において、前記第１のキャビティとランナーを介して連結した第２のキャビティをさらに有する前記成形金型を準備し、前記樹脂充填工程において、前記余剰の前記熱硬化性樹脂を前記第２のキャビティに排出し、かつ、
    前記配置工程において、前記第２のキャビティ内の温度を前記第１のキャビティ内の温度よりも高い温度に加熱し、前記樹脂充填工程において、前記第２のキャビティに排出した前記余剰の熱硬化性樹脂を前記第１のキャビティ内の前記熱硬化性樹脂よりも先に硬化させることを特徴とする半導体装置の製造方法。
  2. 前記樹脂充填工程において、前記熱硬化性樹脂を前記封止層の形成に必要な量よりも０．１〜７０ｖｏｌ％多くなるように充填することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記一体化工程において、前記第１のキャビティ内又は前記第２のキャビティ内を加圧して前記熱硬化性樹脂を成形することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記第１のキャビティ内の加圧を前記第２のキャビティに空気又は不活性ガスを圧入することにより行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第２のキャビティへの空気又は不活性ガスの圧入を外部ポンプ又はシリンダにより行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１のキャビティ内の加圧を前記第２のキャビティに液状化した熱硬化性樹脂又は熱可塑性樹脂、或いは液体を注入することにより行うことを特徴とする請求項３に記載の半導体装置の製造方法。
  7. 前記第２のキャビティへの液状化した熱硬化性樹脂又は熱可塑性樹脂、或いは液体の注入をシリンダにより行うことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２のキャビティ内の温度を、１００〜２５０℃の範囲内の温度に加熱することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  9. 前記一体化工程において、前記第１のキャビティ内の雰囲気を減圧して前記熱硬化性樹脂を成形することを特徴とする請求項１、請求項２、又は請求項８に記載の半導体装置の製造方法。
  10. 前記第１のキャビティ内の雰囲気を減圧して真空度０．０１３３３〜１３．３３ＫＰａとすることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記熱硬化性樹脂の成形を、圧縮成形又はトランスファ成形にて行うことを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体装置の製造方法。
JP2012221590A 2012-10-03 2012-10-03 半導体装置の製造方法 Active JP5969883B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012221590A JP5969883B2 (ja) 2012-10-03 2012-10-03 半導体装置の製造方法
US13/964,210 US9129976B2 (en) 2012-10-03 2013-08-12 Method of manufacturing semiconductor apparatus and semiconductor apparatus
KR1020130117927A KR102146302B1 (ko) 2012-10-03 2013-10-02 반도체 장치의 제조 방법 및 반도체 장치
TW102135870A TWI532107B (zh) 2012-10-03 2013-10-03 Semiconductor device manufacturing method and semiconductor device
CN201310464823.5A CN103715105B (zh) 2012-10-03 2013-10-08 半导体装置的制造方法和半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012221590A JP5969883B2 (ja) 2012-10-03 2012-10-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014075443A JP2014075443A (ja) 2014-04-24
JP5969883B2 true JP5969883B2 (ja) 2016-08-17

Family

ID=50384423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012221590A Active JP5969883B2 (ja) 2012-10-03 2012-10-03 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9129976B2 (ja)
JP (1) JP5969883B2 (ja)
KR (1) KR102146302B1 (ja)
CN (1) CN103715105B (ja)
TW (1) TWI532107B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6125371B2 (ja) * 2013-08-15 2017-05-10 信越化学工業株式会社 半導体装置の製造方法
US10020211B2 (en) * 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molding chase design
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
US20190109021A1 (en) * 2016-11-11 2019-04-11 Shin-Etsu Engineering Co., Ltd. Resin-sealing device and resin-sealing method
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法
CN113286687B (zh) * 2018-12-21 2022-05-03 爱沛股份有限公司 树脂封装方法，树脂封装金属模具及树脂封装装置
US11031353B2 (en) * 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
CN114364502A (zh) * 2019-09-17 2022-04-15 爱沛股份有限公司 树脂密封方法及树脂密封模具

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58155727A (ja) * 1982-03-10 1983-09-16 Mitsubishi Electric Corp 半導体装置の樹脂封止金型
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6413801B1 (en) * 2000-05-02 2002-07-02 Advanced Semiconductor Engineering, Inc. Method of molding semiconductor device and molding die for use therein
JP3667249B2 (ja) * 2001-04-24 2005-07-06 アピックヤマダ株式会社 樹脂封止装置
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP4519398B2 (ja) * 2002-11-26 2010-08-04 Ｔｏｗａ株式会社 樹脂封止方法及び半導体装置の製造方法
DE102004006074A1 (de) * 2004-02-07 2005-08-25 Hennecke Gmbh Verfahren und Vorrichtung zur Herstellung von Polyurethan-Formteilen
WO2006100765A1 (ja) * 2005-03-23 2006-09-28 Renesas Technology Corp. 半導体装置の製造方法及び圧縮成形装置
JP4553813B2 (ja) * 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5234884B2 (ja) * 2006-12-20 2013-07-10 住友重機械工業株式会社 樹脂封止金型
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5317548B2 (ja) * 2008-06-23 2013-10-16 スパンション エルエルシー 半導体装置、及びその製造方法
JP2010027926A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体装置及びその製造方法
JP2010192541A (ja) * 2009-02-16 2010-09-02 Sony Corp 樹脂封止金型及び樹脂封止方法
KR20110123035A (ko) * 2010-05-06 2011-11-14 주식회사 하이닉스반도체 반도체 패키지 제조용 몰딩장치 및 몰딩방법
US8012799B1 (en) * 2010-06-08 2011-09-06 Freescale Semiconductor, Inc. Method of assembling semiconductor device with heat spreader
CN102064118B (zh) * 2010-11-16 2013-03-06 日月光半导体制造股份有限公司 半导体封装件的制造方法及制造其的封装模具
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR102146302B1 (ko) 2020-08-21
CN103715105B (zh) 2017-11-10
TW201415561A (zh) 2014-04-16
US20140091483A1 (en) 2014-04-03
CN103715105A (zh) 2014-04-09
KR20140043878A (ko) 2014-04-11
TWI532107B (zh) 2016-05-01
JP2014075443A (ja) 2014-04-24
US9129976B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
JP5969883B2 (ja) 半導体装置の製造方法
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
KR102093272B1 (ko) 반도체 장치 및 그 제조 방법
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
JP6125371B2 (ja) 半導体装置の製造方法
KR102518301B1 (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
JP2020136450A (ja) 封止材、該封止材により封止されている半導体装置及び該封止材を有する半導体パッケージの製造方法
JP4462779B2 (ja) 樹脂層付ウェハ、半導体装置およびそれらの製法ならびにそれらに用いられるエポキシ樹脂組成物製タブレット、エポキシ樹脂組成物製タブレットの製造方法
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160708

R150 Certificate of patent or registration of utility model

Ref document number: 5969883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150