KR102093272B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102093272B1
KR102093272B1 KR1020130025683A KR20130025683A KR102093272B1 KR 102093272 B1 KR102093272 B1 KR 102093272B1 KR 1020130025683 A KR1020130025683 A KR 1020130025683A KR 20130025683 A KR20130025683 A KR 20130025683A KR 102093272 B1 KR102093272 B1 KR 102093272B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
manufacturing
resin
semiconductor
Prior art date
Application number
KR1020130025683A
Other languages
English (en)
Other versions
KR20130105423A (ko
Inventor
토시오 시오바라
스스무 세키구치
히데키 아키바
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20130105423A publication Critical patent/KR20130105423A/ko
Application granted granted Critical
Publication of KR102093272B1 publication Critical patent/KR102093272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(과제)
본 발명은, 대형 기판을 봉지해도 봉지 후의 기판의 휘어짐이나 쪼개짐을 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
(해결 수단)
상 금형 및 하 금형을 갖는 성형 금형을 이용하여 반도체 장치를 제조하는 방법에 있어서, 실온 내지 200℃에서 가열된 상기 성형 금형의 상기 상 금형 및 상기 하 금형 중 일방의 금형에, 반도체 소자 탑재 기판을 배치하고, 타방의 금형에 반도체 소자 비탑재 기판을 배치하는 배치 공정, 상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판이 배치된 상기 성형 금형으로 열경화성 수지를 성형함으로써, 상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판을 일체화시키는 일체화 공정 및 해당 일체화한 기판을 상기 성형 금형으로부터 꺼내, 다이싱함으로써 개편화하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 성형 금형을 이용한 반도체 장치의 제조 방법, 및 그것에 의해 제조된 반도체 장치에 관한 것이다.
종래부터 웨이퍼 레벨의 봉지 방법이나, 반도체 소자를 매트릭스형으로 탑재한 유기 기판을 열경화성 에폭시 수지로 편면(片面) 성형하는 방법이 다양하게 제안되어 검토되고 있다(특허 문헌 1-3).
상기 방식으로 반도체 장치를 제조할 때, 기판의 크기가 작으면, 에폭시 수지의 선팽창 계수를 조정함으로써 봉지 후의 기판의 휘어짐을 제어할 수 있었다.
8인치(200mm) 정도의 소경 웨이퍼 등의 기판이나 작은 사이즈의 유기 기판을 사용한 경우는 현 상태에서도 큰 문제 없이 봉지 성형할 수 있으나, 지름이 8인치 이상인 웨이퍼나 대형 유기 기판에서는 봉지 후, 에폭시 수지 등의 수축 응력이 크기 때문에 편면 성형한 웨이퍼나 유기 기판에서는 큰 휘어짐이나 기판의 쪼개짐이 발생하여 반도체 장치를 제조할 수 없게 되어 있다.
웨이퍼나 금속 기판의 대형화에 따르는 상기와 같은 문제를 해결하려면 필러를 95wt% 레벨까지 충전하거나, 수지의 저탄성화로 경화 시의 수축 응력을 감소시킬 필요가 있다. 그러나, 필러를 95wt% 레벨까지 충전하여 충분히 성형 가능한 성능을 가진 열경화성 수지는 현재 제조할 수 없다. 또, 휘어짐이 발생하지 않는 레벨까지 저탄성화하면 내열성이나 내습성이 저하되는 문제점이 발생한다.
일본특허공개 2001-044324호 공보 일본특허공개 2003-213087호 공보 일본특허공개 2009-032842호 공보
본 발명은, 상기 과제를 해결하기 위한 것으로, 대형 기판을 봉지해도 봉지 후 기판의 휘어짐이나 쪼개짐을 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에서는, 상 금형 및 하 금형을 갖는 성형 금형을 이용하여 반도체 장치를 제조하는 방법에 있어서, 실온 내지 200℃로 가열된 성형 금형의 상 금형 및 하 금형 중 일방의 금형에, 반도체 소자 탑재 기판을 배치하고, 타방의 금형에 반도체 소자 비탑재 기판을 배치하는 배치 공정, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판이 배치된 성형 금형으로 열경화성 수지를 성형함으로써, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판을 일체화시키는 일체화 공정 및 해당 일체화한 기판을 성형 금형으로부터 꺼내, 다이싱 함으로써 개편화(個片化; singulation)하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
이러한 반도체 장치의 제조 방법이면, 대형 기판을 봉지해도 봉지 후의 기판의 휘어짐이나 쪼개짐을 억제할 수 있다. 또, 웨이퍼 레벨로 일괄 봉지하는 것이 가능해진다.
또, 상기 일체화 공정에 있어서, 실온하 또는 가열하에서 액상의 열경화성 수지를 하 금형에 배치한 기판 위에 놓아, 상 금형과 하 금형을 가압해 열경화성 수지를 압축 성형하고, 또는, 상기 일체화 공정에 있어서, 상 금형과 하 금형을 형체(mold closing)한 후, 실온하 또는 가열하에서 액상의 열경화성 수지를 상 금형 및 하 금형에 배치한 기판의 간극에 주입하여, 열경화성 수지를 주입 성형 또는 트랜스퍼 성형할 수 있다.
이와 같이 본 발명의 반도체 장치의 제조 방법은, 압축 성형, 주입 성형 또는 트랜스퍼 성형을 모두 이용할 수 있다.
게다가, 상기 일체화 공정에 있어서, 감압 하에서 상기 열경화성 수지를 성형하는 것이 바람직하다.
이와 같이 감압함으로써, 반도체 소자 탑재 기판과 반도체 소자 비탑재 기판 간극에 대한 열경화성 수지의 충전성을 향상시킬 수 있다.
또, 상기 반도체 소자 탑재 기판 및/또는 상기 반도체 소자 비탑재 기판으로, 금속 기판, 무기 기판 또는 유기 수지기판을 이용할 수 있다.
이와 같이 본 발명에서 이용하는 기판으로는, 금속 기판, 무기 기판 또는 유기 수지기판 어느 것에나 적용할 수 있다.
또한, 상기 열경화성 수지로서, 에폭시수지, 실리콘수지 및 실리콘·에폭시 하이브리드 수지 중 어느 하나를 이용할 수 있다.
이러한 수지를 이용함으로써 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있다.
또, 상기 반도체 소자 탑재 기판 및/또는 상기 반도체 소자 비탑재 기판으로서, 실온 내지 200℃에 있어서 선팽창 계수가 5 내지 25 ppm/℃인 유기 수지기판을 이용하는 것이 바람직하다.
이와 같이 반도체 소자의 표리면(表裏面)에 유사한 물리 특성을 갖는 2매의 기판을 사용함으로써, 휘어짐의 발생이 거의 없이 반도체 장치를 제조할 수 있다.
또한, 상기 반도체 장치의 제조 방법에 따라 제조된 반도체 장치를 제공한다.
이러한 반도체 장치는, 내열성, 내습성이 뛰어남과 동시에, 휘어짐이 억제된 결과 잔류 휘어짐이 적다.
이상 설명한 바와 같이, 본 발명의 반도체 장치의 제조 방법이면, 대형의 무기 기판, 금속 기판이나 유기 수지기판 위에 반도체 소자를 탑재한 반도체 소자 배열, 혹은 반도체 소자를 형성한 대형의 실리콘 웨이퍼를 수지로 봉지해도 봉지 후의 기판의 휘어짐이나 쪼개짐을 억제할 수 있는 범용성이 매우 높은 방법이 된다. 특히, 반도체 소자의 표리면에 유사한 물리 특성을 갖는 2매의 기판을 사용하고, 그것들 반도체 소자 탑재 기판과 반도체 소자 비탑재 기판 사이를 열경화성 수지로 성형 봉지함으로써, 휘어짐의 발생이 거의 없고, 또한 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있는 방법이 된다. 또, 웨이퍼 레벨로 일괄 봉지하는 것이 가능해진다. 따라서, 저비용화에 기여한다.
도 1은 본 발명의 반도체 장치의 제조 방법의 흐름도이다.
이하, 본 발명의 반도체 장치의 제조 방법에 대해 상세히 설명하였으나, 본 발명은 이것들로 한정되는 것은 아니다. 전술한 바와 같이, 대형 기판을 봉지해도 봉지 후의 기판의 휘어짐이나 쪼개짐을 억제할 수 있는 반도체 장치의 제조 방법이 요구되고 있었다.
본 발명자들은, 상기 과제를 달성하기 위해 예의 검토를 거듭한 결과, 반도체 소자의 표리면에 2매의 기판을 사용하고, 그 기판들 사이를 열경화성 수지로 성형 봉지함으로써, 휘어짐의 발생이 거의 없고, 또한 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있는 것을 발견하여, 본 발명을 완성시켰다. 이하 본 발명에 대해 상세히 설명한다.
즉, 본 발명은, 상 금형 및 하 금형을 갖는 성형 금형을 이용하여 반도체 장치를 제조하는 방법에 있어서, 실온 내지 200℃로 가열된 성형 금형의 상 금형 및 하 금형 중 일방의 금형에, 반도체 소자 탑재 기판을 배치하고, 타방의 금형에 반도체 소자 비탑재 기판을 배치하는 배치 공정, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판이 배치된 성형 금형으로 열경화성 수지를 성형함으로써, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판을 일체화시키는 일체화 공정 및 해당 일체화한 기판을 성형 금형으로부터 꺼내, 다이싱 함으로써 개편화하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
[(I) 배치 공정]
도 1에 본 발명의 반도체 장치의 제조 방법의 흐름도를 나타낸다. 배치 공정에서는, 실온 내지 200℃로 가열된 성형 금형(3)의 상 금형(1) 및 하 금형(2) 중 일방의 금형(여기에서는 하 금형)에, 반도체 소자(6)를 탑재한 반도체 소자 탑재 기판(5)을 배치하고, 타방의 금형(여기에서는 상 금형)에 반도체 소자 비탑재 기판 (4)을 배치한다. 배치 방법은, 특별히 제한되지 않지만, 기판을 가열한 상 금형(1) 및 하 금형(2)의 표면에 흡인 방식 등으로 흡착시켜 실시할 수 있다.
반도체 소자 탑재 기판 및/또는 반도체 소자 비탑재 기판으로는, 무기 기판, 금속 기판 또는 유기 수지기판을 사용할 수 있고, 반도체 소자 탑재 기판은 이러한 기판에 반도체 소자가 재치 또는 형성된 것이고, 반도체 소자 비탑재 기판은 반도체 소자가 재치 또는 형성되지 않은 것이다. 특히 유기 수지기판을 사용하는 경우에는, 후술하는 팽창계수를 제어하는 관점에서 섬유 함유의 유기 수지기판을 사용할 수도 있다.
무기 기판으로는 세라믹스 기판, 실리콘 웨이퍼 등, 금속 기판으로는 표면이 절연처리된 동이나 알루미늄 기판 등이 대표적이다. 유기 수지기판으로는 BT(비스마레이미드트리아진) 수지기판, FRP(섬유강화 플라스틱) 기판 등을 들 수 있다.
섬유 함유의 유기 수지기판에 적용할 수 있는 섬유로는, 탄소 섬유, 유리 섬유, 석영 유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리아미드이미드 섬유 등의 유기 섬유, 또 탄화 규소 섬유, 탄화 티탄 섬유, 보론 섬유, 산화알루미늄 섬유 등을 들 수 있다. 섬유 함유의 유기 수지기판으로는 이러한 섬유로 보강된 에폭시수지, BT수지나 실리콘수지 기판을 들 수 있다. 제품 특성에 따라 이러한 종류의 기판 이외에도 절연성을 유지할 수 있으면, 어떠한 것도 사용할 수 있다. 가장 바람직한 섬유 함유의 유기 수지기판으로는 유리섬유, 석영 섬유, 탄소 섬유 등으로 보강된 것이 바람직하다. 그 중에서도 절연 성의 높은 유리섬유나 석영 유리 섬유를 사용한 것이 바람직하다.
상기와 같은 보강용의 섬유의 형태로는 장섬유 필라멘트를 일정 방향으로 혼합한 로빙, 클로스(cloth), 부직포 등의 시트형상의 것, 또는 CSM(chopped strand mat) 등, 적층체를 형성할 수 있는 것이면 특별히 제한되지 않는다.
금속 기판, 무기 기판, 또는 유기 수지기판에 있어서, 어느 기판의 경우에도 두께는 20μm 내지 1mm가 바람직하고, 보다 바람직하게는 50μm 내지 500μm, 더욱 바람직하게는 50μm 내지 200μm이다. 20μm이상이면 너무 얇은 것에 의한 변형이 방지될 수 있고, 특히 무기 기판을 사용한 경우는 취급시의 쪼개짐을 억제할 수 있다. 또, 1 mm 이하이면 반도체 장치가 두꺼워지는 것을 방지할 수 있다.
반도체 소자 탑재 기판과 반도체 소자 비탑재 기판은, 유사한 물리 특성을 가진 것이 바람직하고, 특히, 양 기판의 선팽창 계수가 실질적으로 동등하거나 25ppm/℃ 이하, 특히 10ppm/℃ 이하인 것을 사용하는 것이 보다 바람직하다. 특히, 양 기판 사이의 물리 특성이 유사하면 열경화성 수지로 성형 봉지한 후의 반도체 장치의 휘어짐의 발생이 보다 억제된다.
또, 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판으로서 유기 수지기판을 사용하는 경우, 적어도 일방의 유기 수지기판, 바람직하게는 양쪽 모두의 유기 수지기판은, 실온 내지 200℃에 있어서 선팽창 계수가 5 내지 25ppm/℃의 유기 수지기판인 것이, 제조하는 반도체 장치의 휘어짐의 감소면에서 바람직하다. 또한, 본원에 있어서 실온은 25℃±10℃를 의미한다(이하, 동일).
또한, 반도체 소자 탑재 기판으로서 실리콘 웨이퍼 등의 무기 기판이나 유기 수지기판을 사용하는 경우, 해당 반도체 소자를 탑재한 무기 기판이나 유기 수지기판의 팽창계수는 실온 내지 200℃에 있어서 X-Y 방향으로 5 내지 25ppm/℃인 것이 바람직하다.
또, 반도체 소자 비탑재 기판으로서 유기 수지기판을 이용하는 경우에도, 그 유기 수지기판의 팽창계수는, 실온 내지 200℃에 있어서 X-Y 방향으로 5 내지 25ppm/℃인 것이 바람직하다. 이러한 범위의 유기 수지기판이면, 반도체 소자 탑재 기판과의 팽창계수의 차이가 작고, 제조되는 반도체 장치의 휘어짐을 한층 억제할 수 있다. 또한 유기 수지기판의 팽창계수는, 보다 바람직하게는 5 내지 20ppm/℃이며, 더욱 바람직하게는 5 내지 15ppm/℃이다.
상기 기판의 크기는 세로 20mm 내지 200mm, 가로 100mm 내지 400mm 정도인 것이 생산성이나 취급의 용이성에서 바람직하다. 이러한 기판이면, 반도체 소자를 기판 위에 배치하거나 와이어 본더로 금선 등을 접속하는 것이 용이하다.
[(II) 일체화 공정]
일체화 공정에서는, 반도체 소자 탑재 기판(5) 및 반도체 소자 비탑재 기판(4)이 배치된 성형 금형(3)으로 열경화성 수지(7)를 성형함으로써, 반도체 소자 탑재 기판(5) 및 반도체 소자 비탑재 기판(4)을 일체화시킨다. 이와 같이 반도체 소자의 표리면에 2매의 기판을 사용하여, 이들 기판의 사이를 열경화성 수지로 성형 봉지함으로써, 휘어짐의 발생이 거의 없고, 또한 내열성, 내습성이 뛰어난 반도체 장치를 제조할 수 있다. 일체화된 반도체 소자 탑재 기판 및 반도체 소자 비탑재 기판의 간극은 20 내지 1000μm인 것이 바람직하다.
일체화 공정에서는, 통상 사용되는 압축 성형, 트랜스퍼 성형이나 주입 성형 등을 이용할 수 있다. 구체적으로는, 일체화 공정에 있어서, 실온하 또는 가열하에서 액상의 열경화성 수지를 하 금형에 배치한 기판 위에 놓은 후, 상 금형과 하 금형을 가압하여 열경화성 수지를 압축 성형할 수 있다. 또, 일체화 공정에 있어서, 상 금형과 하 금형을 형체한 후, 실온하 또는 가열하에서 액상의 열경화성 수지를 상 금형 및 하 금형에 배치한 기판의 간극에 주입하여, 열경화성 수지를 주입 성형 또는 트랜스퍼 성형할 수도 있다.
압축 성형의 경우는, 하 금형(2) 상에 배치한 기판 위에 상기 열경화성 수지(7)를 칭량(秤量)한다. 그 후, 상하 금형을 가압하에서 형체하여 수지를 열경화시킨다.
또, 트랜스퍼 성형이나 주입 성형으로 열경화성 수지(7)를 성형하는 경우는, 기판을 가열한 상하 금형 표면에 흡인 방식 등으로 흡착하여 상하 금형을 형체한 후, 기판과 기판의 간극에 실온하 또는 가열에 의해 액상화하는 열경화성 수지(7)를 가압 주입하여, 경화시켜 상하 기판을 일체화시킨다. 수지가 간극에 유입되는 게이트 수나 구조는, 대면적에서 좁은 간극에 수지를 가압 주입할 필요가 있으므로 수지의 유동성이나 경화 특성에 맞추어 설계한다.
상기의 경화 성형 조건으로는 120℃ 내지 200℃에서 1 내지 3분 정도, 압력은 20 내지 150Kg/cm2가 바람직하다. 또한, 간극의 충전성을 향상시키기 위해, 감압하에서 열경화성 수지(7)를 성형하는 것이 바람직하고, 특히 금형 내를 감압하면서 가압 성형하는 것이 바람직하다. 감압도로는 가능한 한 진공에 가까운 레벨까지 감압하는 것이 좋다.
반도체 장치(9)의 두께는 내장하는 반도체 소자(6)의 두께에 의존하지만, 1mm 이하가 반도체 장치를 가전 등에 실장할 때 소형화 가능한 점에서 바람직하다.
일체화 공정에서 이용하는 열경화성 수지는 상기 2매의 기판 사이에 충전되어 봉지하는 봉지 수지층이 된다. 이 열경화성 수지는 다른 성분을 포함하는 조성물의 형태이어도 된다. 열경화성 수지는, 통상, 반도체 소자의 봉지에 사용되는 실온에서 액상의 에폭시수지나 통상 100℃ 이하의 가열하에서 액상화하는 고형의 에폭시수지, 실리콘수지, 또는 에폭시수지와 실리콘수지로 이루어지는 실리콘·에폭시 복합 수지가 적합하게 사용된다.
이 에폭시수지의 예로서 비스페놀A형에폭시수지, 비스페놀F형에폭시수지, 3, 3＇, 5, 5＇-테트라메틸-4, 4＇-비페놀형에폭시수지 또는 4, 4＇-비페놀형에폭시수지와 같은 비페놀형에폭시수지, 페놀노볼락형에폭시수지, 크레졸노볼락형에폭시수지, 비스페놀A노볼락형에폭시수지, 나프탈렌디올형에폭시수지, 트리스페닐올메탄형 에폭시수지, 테트라키스페닐올에탄형 에폭시수지 및 페놀디시클로펜타디엔노볼락형 에폭시수지의 방향환(芳香環)을 수소화한 에폭시수지, 지환식 에폭시수지 등 실온에서 액상이나 고체인 공지의 에폭시수지를 사용할 수 있다. 또, 필요에 따라서, 상기 이외의 에폭시수지를 일정량 이하 병용할 수 있다.
한편, 반도체 소자를 봉지한다는 점에서 열경화성 수지 중의 염소 등의 할로겐 이온, 또 나트륨 등의 알칼리 이온은 최대한 줄이는 것이 바람직하다. 통상, 이온 교환수 50ml에 시료 10g을 첨가하고, 밀봉하여 120℃의 오븐에 20시간 정치한 후, 가열 추출하는 120℃에서의 추출에서 어떠한 이온이든 10ppm 이하인 것이 바람직하다.
상기 에폭시수지의 경화제로는 페놀노볼락수지, 각종 아민유도체, 산무수물이나 산무수물기를 일부 개환시켜 카르본산을 생성시킨 것 등을 사용할 수 있다. 그 중에서도 반도체 장치의 신뢰성을 확보하기 위해서 페놀노볼락수지가 바람직하다.
상기 에폭시수지와 경화제의 반응을 촉진하기 위해 이미다졸 유도체, 포스핀 유도체, 아민 유도체, 유기 알루미늄 화합물 등의 금속 화합물 등을 사용해도 된다. 예를 들면, 에폭시수지와 페놀 노볼락 수지의 혼합 비율은 에폭시기와 페놀성 수산기의 비율이 1：0.8 내지 1.3이 되도록 혼합하는 것이 바람직하다.
그 밖에, 에폭시수지 조성물에는, 필요에 따라 각종의 첨가제를 추가로 배합할 수 있다. 예를 들면, 수지의 성질을 개선할 목적으로 여러 가지 열가소성 수지, 열가소성 엘라스토머, 유기 합성 고무, 실리콘계 등의 저응력제, 왁스류, 할로겐 트랩제 등의 첨가제를 첨가 배합할 수 있다.
또, 상기 실리콘수지로는 축합성이나 열경화성의 실리콘수지 등이 사용 가능하다. 그 중에서도 부가 경화형 실리콘수지의 조성물이 바람직하다. 부가 경화형 실리콘수지 조성물로는, (A) 비공유결합성 이중 결합기(예를 들면, 비닐기 등의 알케닐기)를 갖는 오르가노폴리실록산, (B) 오르가노하이드로젠 폴리실록산, 및 (C) 백금계 촉매를 필수 성분으로 하는 부가 경화형 실리콘수지 조성물이 적합하게 사용된다.
게다가 상기 실리콘·에폭시 하이브리드 수지로는, 상기 에폭시수지와 상기 실리콘수지로 이루어지는 공중합체 등을 들 수 있다.
상기, 열경화성 수지로서 이용할 수 있는 에폭시수지, 실리콘수지, 실리콘·에폭시 하이브리드 수지의 조성물에는, 무기 충전재를 배합할 수 있다. 배합되는 무기 충전재로는, 예를 들면, 용융 실리카, 결정성 실리카 등의 실리카류, 산화알루미늄, 질화 규소, 질화 알루미늄, 알루미노실리케이트, 질화붕소, 유리섬유, 삼산화 안티몬 등을 들 수 있다. 이들 무기 충전재의 평균 입경이나 형상은 특별히 한정되지 않지만, 대형 기판 사이의 간격이 1mm 이하인 협부에 대한 충전성을 확보하기 위해서는, 최대 입경이 75μm 이하, 바람직하게는 50μm 이하가 바람직하다. 특히 기판 사이가 500μm 이하인 경우는 최대 30μm 이하이며, 형상도 구상(球狀)의 입자가 적합한 것이다. 75μm 이하의 충전재를 이용하면 국소적인 유동성의 저하가 억제되고, 충분한 충전성이 확보되어, 보이드나 미충전을 억제할 수 있다.
특히 에폭시수지 조성물에 첨가하는 상기 무기 충전재는, 에폭시수지와 무기 충전재의 결합 강도를 강하시키기 위해, 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면처리 한 것을 배합해도 된다.
이러한 커플링제로는, 예를 들면, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3, 4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노 프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-메르캅토프로필트리메톡시실란 등의 메르캅토 관능성 알콕시실란 등을 이용하는 것이 바람직하다. 또한, 표면처리에 이용하는 커플링제의 배합량 및 표면처리 방법에 대해서 특별히 제한되는 것은 아니다.
실리콘수지 조성물이나 실리콘·에폭시 복합 수지 조성물인 경우에도 무기질 충전재 표면을 상기와 같은 커플링 재로 처리해도 된다.
무기 충전재의 충전량은, 에폭시수지 조성물이나 실리콘수지, 실리콘·에폭시 복합 수지의 조성물 중의 수지의 총량 100 질량부에 대해, 100 내지 1300 질량 부, 특히 200 내지 1000 질량부가 바람직하다. 100 질량부 이상이면, 충분한 강도를 얻을 수 있고, 1300 질량부 이하이면, 증점에 의한 유동성의 저하가 억제되고, 충전성의 불량을 방지할 수 있어, 기판 위에 배열된 반도체 소자의 완전 봉지가 가능하다. 또한 이 무기 충전재는, 조성물 전체의 50 내지 95 질량%, 특히 60 내지 90 질량%의 범위에서 함유하는 것이 바람직하다.
[(III) 취출, (IV) 다이싱 공정]
상기 공정에 의해 보이드나 휘어짐을 발생시키지 않고, 반도체 소자가 탑재된 대형 기판의 봉지를 실시할 수 있다. 상기 방법으로 일체화한 기판은 성형 금형으로부터 꺼내고, 통상, 150 내지 180℃의 온도에서 1 내지 4시간 포스트큐어함으로써 전기특성이나 기계특성을 안정화할 수 있다.
또한, 포스트큐어 후 기판을 통상의 방법으로 다이싱 블레이드(8)를 이용하여 다이싱으로 개편화함으로써 반도체 장치(9)를 제조할 수 있다.
상기 반도체 장치의 제조 방법에 의해 제조된 반도체 장치(9)는, 휘어짐이 억제되고 잔류 휘어짐이 적은 고품질이 되어, 내열성, 내습성이 뛰어나다.
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 상세히 설명하였으나, 본 발명은 이들에 한정되는 것은 아니다.
[실시예 1]
이하의 반도체 소자 탑재의 유기 수지기판과 반도체 소자 비탑재의 유기 수지기판을 준비하였다.
반도체 소자 탑재의 유기 수지기판： 두께 50μm, 세로 50 mm, 가로 150mm의 BT 수지기판(선팽창 계수：15 ppm/℃) 위에 300μm 두께, 가로세로 12mm의 실리콘 칩 40개를 에폭시 다이본드재로 접착하고, 금선으로 기판과 칩을 접속한 것.
반도체 소자 비탑재의 유기 수지기판： 두께 50μm, 세로 50mm, 가로 150mm의 BT 수지기판(선팽창 계수：15 ppm/℃)
트랜스퍼 성형 장치의 성형 금형 온도를 170℃로 설정하고, 하 금형에 반도체 소자 탑재의 유기 수지기판을 흡인함으로써 흡착시켰다. 한편, 반도체 소자 비탑재의 유기 수지기판은 상 금형에 동일하게 흡인 흡착시킨 후, 상하 금형을 닫아 감압을 개시했다. 기판 사이의 간격은 500μm이다.
750mmHg까지 감압한 후, 성형 장치의 포트에 열경화성 에폭시수지(KMC300 Shin-Etsu Chemical Co., Ltd.제, 최대 필러지름 35μm)를 투입하여, 70Kg/cm2의 압력으로 가압하 이송함으로써 수지를 주입했다. 성형시간은 3분으로 하였다.
성형후, 일체화한 기판을 성형 금형으로부터 꺼내 실온까지 냉각한 후, 기판의 휘어짐을 측정했다. 휘어짐량은 길이 방향으로 0.8mm, 폭 방향으로 0.2mm이다. 또한 180℃에서 2시간 포스트큐어하고, 마찬가지로 휘어짐을 측정한 결과, 길이 방향으로 0.4mm, 폭 방향으로 0.1 mm로 거의 휘어짐이 없었다.
이 기판을 다이싱 테이프에 붙여, 다이싱을 행한 40개의 개편화한 반도체 장치의 이면에 납땜 볼을 붙여 반도체 장치를 제조했다. 개개의 반도체 장치를 전기적으로 확인한 바, 모두 문제없이 기능하고 있었다.
[실시예 2]
실시예 1에서 이용한 것과 같은 반도체 소자 탑재의 유기 수지기판과 반도체 소자 비탑재의 유기 수지기판을 준비했다. 압축 성형 장치의 성형 금형 온도를 170℃로 설정하고, 하 금형에 반도체 소자 비탑재의 유기 수지기판을 흡인함으로써 흡착시켰다. 한편, 상 금형에 반도체 소자 탑재의 유기 수지기판을 마찬가지로 흡인 흡착시킨 후, 하 금형에 흡인 배치한 기판 중앙부에 액상의 열경화성 에폭시수지를 소정량 가늠하여 취하고, 상하의 금형을 100Kg/cm2로 에폭시수지의 두께가 500μm가 될 때까지 가압하여 경화시켰다.
성형후, 일체화한 기판을 성형 금형으로부터 꺼내 실온까지 냉각한 후, 기판의 휘어짐을 측정했다. 휘어짐량은 세로 방향으로 0.9mm, 가로 방향으로 0.3mm였다. 또한, 180℃에서 2시간 포스트큐어하여, 마찬가지로 휘어짐을 측정한 결과, 세로 방향으로 0.5mm, 가로 방향으로 0.1mm로 거의 휘어짐이 없었다.
이 기판을 다이싱 테이프에 붙여, 다이싱을 행한 40개의 개편화한 반도체 장치의 이면에 납땜 볼을 붙여 반도체 장치를 제조했다. 개개의 반도체 장치를 전기적으로 확인한 바, 모두 문제없이 기능 하고 있었다.
[실시예 3]
이하의 실리콘 웨이퍼를 준비하였다.
반도체 소자가 형성된 실리콘 웨이퍼： 반도체 소자가 형성된, 두께 350μm, 직경 8 인치(200mm)의 실리콘 웨이퍼.
반도체 소자가 형성되지 않은 실리콘 웨이퍼： 반도체 소자가 형성되지 않은, 두께 350μm, 직경 8 인치(200mm)의 실리콘 웨이퍼.
압축 성형 장치의 성형 금형 온도를 170℃로 설정하고, 하 금형에 반도체 소자가 형성된 실리콘 웨이퍼를 흡인하여 흡착시켰다. 한편, 상 금형에 반도체 소자가 형성되지 않은 실리콘 웨이퍼를 반도체 소자 탑재 웨이퍼와 마찬가지로 흡인 흡착시킨 후, 하 금형에 흡인 배치한 웨이퍼 중앙부에 실온에서 액상의 열경화성 에폭시수지(SMC800 신에츠 화학공업제)를 소정량 가늠하여 취하고, 상하의 금형을 100Kg/cm2로 에폭시수지의 두께가 500μm가 될 때까지 가압하여 경화시켰다.
성형후, 일체화한 웨이퍼를 성형 금형으로부터 꺼내 실온까지 냉각한 후, 웨이퍼의 휘어짐을 측정했다. 휘어짐량은 길이 방향, 폭 방향 모두 대략 0이었다.또한 180℃에서 2시간 포스트큐어하여, 마찬가지로 휘어짐을 측정한 결과, 거의 휘어짐이 없었다.
이 기판을 다이싱 테이프에 붙여 다이싱을 행한 40개의 개편화한 반도체 장치의 이면에 납땜 볼을 붙여 반도체 장치를 제조했다. 개개의 반도체 장치를 전기적으로 확인한 바, 모두 문제없이 기능 하고 있었다.
[비교예 1]
이하의 실시예 1에서 이용한 것과 같은 반도체 소자 탑재의 유기 수지기판만을 준비했다. 트랜스퍼 성형 장치의 성형 금형 온도를 170℃로 설정한 하 금형에 반도체 소자 탑재의 유기 수지기판을 흡인함으로써 흡착시켰다. 한편, 상 금형에는 유기 수지기판을 배치하지 않고 상하 금형을 닫아 감압을 개시했다. 상 금형과 기판 사이의 간격은 500μm이다.
750mmHg까지 감압한 후, 성형 장치의 포트에 열경화성 에폭시수지(KMC300 Shin-Etsu Chemical Co., Ltd.제, 최대 필러지름 35μm)를 투입하여, 70Kg/cm2의 압력으로 가압하 이송함으로써 수지를 주입했다. 성형시간은 3분으로 하였다
성형 후, 일체화한 기판을 성형 금형으로부터 꺼내 실온까지 냉각한 후, 기판의 휘어짐을 측정했다. 휘어짐량은 길이 방향으로 29mm, 폭 방향으로 8mm였다. 또한 180℃에서 2시간 포스트큐어하여, 마찬가지로 휘어짐을 측정한 결과, 세로 방향으로 27mm, 가로 방향으로 6.3mm로 큰 휘어짐이 발생하여, 다이싱으로 개편화할 수 없었다.
또한 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술 목표 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
1 상 금형,
2 하 금형,
3 성형 금형,
4 반도체 소자 비탑재 기판,
5 반도체 소자 탑재 기판,
6 반도체 소자,
7 열경화성 수지,
8 다이싱 블레이드,
9 반도체 장치.

Claims (19)

  1. 상 금형 및 하 금형을 갖는 성형 금형을 이용한 반도체 장치 제조 방법에 있어서,
    실온 내지 200℃에서 가열된 상기 성형 금형의 상기 상 금형 및 상기 하 금형 중 일방의 금형에, 반도체 소자 탑재 기판을 배치하고, 타방의 금형에 반도체 소자 비탑재 기판을 배치하는 배치 공정;
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판이 배치된 상기 성형 금형으로 무기 충전재를 배합한 열경화성 수지를 성형함으로써, 상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판을 일체화시키는 일체화 공정; 및
    해당 일체화한 기판을 상기 성형 금형으로부터 꺼내, 다이싱 함으로써 개편화하는 공정을 갖고,
    상기 무기 충전재의 최대 입경을 75μm 이하로 하고, 또한, 상기 무기 충전재의 충전량을, 상기 열경화성 수지의 조성물 중의 수지의 총량 100 질량부에 대해, 100 내지 1300 질량부로 하고,
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판은, 면적 2000mm2 이상의 기판이며, 또한, 일괄 봉지되고,
    상기 반도체 소자 비탑재 기판은, 선팽창 계수가 25ppm/℃ 이하이며, 또한, 두께가 20μm 내지 1mm이고,
    상기 열경화성 수지는, 이온 교환수 50ml에 상기 열경화성 수지 10g을 첨가하고, 밀봉하여 120℃의 오븐에 20시간 정치한 후, 가열 추출하는 120℃에서의 추출에서 알칼리 이온 및 할로겐 이온의 양이 모두 10ppm 이하인 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 일체화 공정에 있어서, 실온하 또는 가열하에서 액상의 상기 열경화성 수지를 상기 하 금형에 배치한 기판 위에 놓아, 상기 상 금형과 상기 하 금형을 가압하여 상기 열경화성 수지를 압축 성형하고, 또는,
    상기 일체화 공정에 있어서, 상기 상 금형과 상기 하 금형을 형체한 후, 실온하 또는 가열하에서 액상의 상기 열경화성 수지를 상기 상 금형 및 상기 하 금형에 배치한 기판의 간극에 주입하여, 상기 열경화성 수지를 주입 성형 또는 트랜스퍼 성형하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 일체화 공정에 있어서, 감압 하에서 상기 열경화성 수지를 성형하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 일체화 공정에 있어서, 감압하에서 상기 열경화성 수지를 성형하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판 중 어느 일방 또는 양방으로서, 금속 기판, 무기 기판 또는 유기 수지기판을 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 열경화성 수지로서 에폭시수지, 실리콘수지 및 실리콘·에폭시 복합 수지 중 어느 하나를 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 열경화성 수지로서 에폭시수지, 실리콘수지 및 실리콘·에폭시 복합 수지 중 어느 하나를 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판 중 어느 일방 또는 양방으로서 실온 내지 200℃에 있어서의 선팽창 계수가 5 내지 25ppm/℃인 유기 수지기판을 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  9. 제5항에 있어서,
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판 중 어느 일방 또는 양방으로서 실온 내지 200℃에 있어서의 선팽창 계수가 5 내지 25ppm/℃인 유기 수지기판을 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  10. 제6항에 있어서,
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판 중 어느 일방 또는 양방으로서 실온 내지 200℃에 있어서의 선팽창 계수가 5 내지 25ppm/℃인 유기 수지기판을 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  11. 제7항에 있어서,
    상기 반도체 소자 탑재 기판 및 상기 반도체 소자 비탑재 기판 중 어느 일방 또는 양방으로서 실온 내지 200℃에 있어서의 선팽창 계수가 5 내지 25ppm/℃인 유기 수지기판을 이용하는 것을 특징으로 하는,
    반도체 장치의 제조 방법.
  12. 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  13. 제5항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  14. 제6항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  15. 제7항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  16. 제8항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  17. 제9항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  18. 제10항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
  19. 제11항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는,
    반도체 장치.
KR1020130025683A 2012-03-13 2013-03-11 반도체 장치 및 그 제조 방법 KR102093272B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012056202A JP2013191690A (ja) 2012-03-13 2012-03-13 半導体装置及びその製造方法
JPJP-P-2012-056202 2012-03-13

Publications (2)

Publication Number Publication Date
KR20130105423A KR20130105423A (ko) 2013-09-25
KR102093272B1 true KR102093272B1 (ko) 2020-03-25

Family

ID=47844038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025683A KR102093272B1 (ko) 2012-03-13 2013-03-11 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9401290B2 (ko)
EP (1) EP2639822A3 (ko)
JP (1) JP2013191690A (ko)
KR (1) KR102093272B1 (ko)
CN (1) CN103311135A (ko)
TW (1) TW201347020A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2015207754A (ja) 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
CN104867839B (zh) * 2014-02-21 2018-06-01 三垦电气株式会社 半导体装置的制造方法和半导体装置
JP2015162503A (ja) * 2014-02-26 2015-09-07 株式会社デンソー 樹脂成形体およびその製造方法
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6988360B2 (ja) * 2017-10-18 2022-01-05 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び半導体装置
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228540A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003197680A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2003201416A (ja) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd 表面処理無機充填材、エポキシ樹脂組成物及び半導体装置
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP3915545B2 (ja) * 2002-02-25 2007-05-16 松下電工株式会社 封止用エポキシ樹脂組成物及び片面封止型半導体装置
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW200411871A (en) 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
US8642682B2 (en) * 2004-04-30 2014-02-04 Kureha Corporation Resin composition for encapsulation and semiconductor unit encapsulated with resin
EP1693904B1 (en) * 2005-02-18 2020-03-25 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
JP4553813B2 (ja) 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4905668B2 (ja) * 2006-09-15 2012-03-28 信越化学工業株式会社 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2008084263A (ja) 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
JP5380774B2 (ja) * 2006-12-28 2014-01-08 日亜化学工業株式会社 表面実装型側面発光装置及びその製造方法
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009256583A (ja) * 2007-09-28 2009-11-05 Sumitomo Bakelite Co Ltd 液状エポキシ樹脂組成物およびそれを用いた半導体装置
JP5233288B2 (ja) * 2008-01-18 2013-07-10 富士通セミコンダクター株式会社 半導体装置の製造方法及び基板
US20100109169A1 (en) 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
JP5317548B2 (ja) * 2008-06-23 2013-10-16 スパンション エルエルシー 半導体装置、及びその製造方法
JP2010092983A (ja) * 2008-10-06 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法ならびに半導体製造装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置
CN102834941B (zh) * 2010-12-28 2016-10-12 日亚化学工业株式会社 发光装置及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228540A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2639822A2 (en) 2013-09-18
US20130241087A1 (en) 2013-09-19
EP2639822A3 (en) 2015-06-24
TW201347020A (zh) 2013-11-16
JP2013191690A (ja) 2013-09-26
US9401290B2 (en) 2016-07-26
KR20130105423A (ko) 2013-09-25
CN103311135A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
KR102093272B1 (ko) 반도체 장치 및 그 제조 방법
KR102146302B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
KR102372595B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
KR102194156B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法
US11984327B2 (en) Method for producing power module, and power module
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant