JP2008084263A - メモリカードおよびその製造方法 - Google Patents

メモリカードおよびその製造方法 Download PDF

Info

Publication number
JP2008084263A
JP2008084263A JP2006266453A JP2006266453A JP2008084263A JP 2008084263 A JP2008084263 A JP 2008084263A JP 2006266453 A JP2006266453 A JP 2006266453A JP 2006266453 A JP2006266453 A JP 2006266453A JP 2008084263 A JP2008084263 A JP 2008084263A
Authority
JP
Japan
Prior art keywords
wiring board
memory card
memory
mold resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006266453A
Other languages
English (en)
Inventor
Bunji Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Michiaki Sugiyama
道昭 杉山
Atsushi Fujishima
敦 藤嶋
Tamaki Wada
環 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006266453A priority Critical patent/JP2008084263A/ja
Priority to TW096125886A priority patent/TW200822301A/zh
Priority to CNA2007101477554A priority patent/CN101159038A/zh
Priority to US11/898,456 priority patent/US20080173995A1/en
Publication of JP2008084263A publication Critical patent/JP2008084263A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Abstract

【課題】通信携帯端末装置用メモリカードの大容量化を実現する。
【解決手段】メモリカード１は、ガラスエポキシ樹脂を主体とした配線基板２と、その主面上に実装された複数枚の半導体チップ（３Ｃ、３Ｆ）と、配線基板２および半導体チップ（３Ｃ、３Ｆ）を封止するモールド樹脂４とで構成されている。モールド樹脂４は、石英フィラーが入った熱硬化性エポキシ樹脂からなる。配線基板２の裏面は、モールド樹脂４で覆われておらず、メモリカード１の裏面側に露出している。配線基板２の裏面には、半導体チップ（３Ｃ、３Ｆ）に電気的に接続された複数の外部接続端子７が形成されている。メモリカード１を携帯電話機のカードスロットに装着すると、カードスロットに内蔵されたコネクタの端子とこれらの外部接続端子７とが接触し、メモリカード１と携帯電話機との間で信号のやり取りや電源の供給が行われる。
【選択図】図４

Description

本発明は、メモリカードおよびその製造技術に関し、特に、通信携帯端末装置のカードスロットに装着して使用する小型、薄型のメモリカードに適用して有効な技術に関するものである。
近年の携帯電話機は、電話機としての機能に加えて、ネット接続、メール送信、画像撮影、ナビゲーションなどの機能を備え、最近では、非接触型ＩＣカードのようなセキュリティ機能も付加されつつある。
このような携帯電話機の多機能化に伴い、携帯電話機のメモリカードスロットに装着して使用するカードの分野においても、小型、薄型化と共に多機能化を推進した各種カードが開発されている。
特開２００５−３３９４９６号公報（特許文献１）には、メモリ機能およびセキュリティ機能を備えた小型、大容量の携帯電話機用メモリカード（マルチファンクションメモリカード）が開示されている。
特許文献１に開示されているメモリカードは、カード本体とこれを収容するキャップとで構成されている。カード本体は、ガラスエポキシ樹脂からなる配線基板と、この配線基板上に積層した複数枚の半導体チップと、これらの半導体チップを封止するモールド樹脂とで構成されている。半導体チップと配線基板とは、ワイヤによって電気的に接続されている。また、半導体チップを封止するモールド樹脂は、石英フィラーなどが入った熱硬化性エポキシ樹脂からなる。
カード本体を収容するキャップは、熱可塑性樹脂の成形体からなり、その一端部には、メモリカードを携帯電話機のスロットに正しい向きで挿入するための逆挿入防止機構である凸部が設けられている。また、キャップの裏面には、カード本体とほぼ同一の寸法を有する溝が設けられている。カード本体は、配線基板の主面（チップ搭載面）を内側に向けた状態でこの溝の内部に収容され、接着剤によってキャップに接着されている。すなわち、カード本体は、配線基板の裏面のみがキャップの外部に露出しており、その他の部分は、キャップによって被覆されている。キャップの溝の深さは、カード本体の厚さとほぼ等しく、キャップの裏面と配線基板の裏面とは、ほぼ同一平面をなしている。配線基板の裏面には、複数の外部接続端子が形成されており、メモリカードを携帯電話機のスロットに装着すると、スロットに内蔵されたコネクタの端子と外部接続端子とが接触し、信号のやり取りや電源の供給が行われるようになっている。
上記のように構成されたメモリカードの寸法は、長辺が１６ｍｍ、短辺が１２．５ｍｍ、厚さが１．２ｍｍ（凸部が形成された部分のみ１．６ｍｍ）という極めて小型で、かつ薄型である。
上記メモリカードの製造には、配線基板の面積の数十倍の面積を有する大型配線基板が使用される。この大型配線基板には、配線基板に必要な配線パターンがマトリクス状に複数ユニット形成されている。メモリカードを製造するには、まず大型配線基板の各ユニットに複数枚の半導体チップを積層した後、大型配線基板の配線パターンと各半導体チップとをワイヤによって電気的に接続する。次に、この大型配線基板を上金型と下金型とで構成されるモールド樹脂金型に装着し、すべての半導体チップをモールド樹脂で一括封止する。次に、ダイシングブレードを使ってこの大型配線基板およびモールド樹脂をユニット毎に切断、個片化することにより、前述した外形寸法を有する直方体状のカード本体が多数個得られる。一方、上記とは別の樹脂金型に熱可塑性樹脂を注入することによって、キャップを成形する。その後、キャップの溝にカード本体を収容し、接着剤で両者を接着する。
特開２００５−３３９４９６号公報
前記特許文献１に記載されたメモリカードは、カード本体とカード本体を収容するキャップとで構成されているので、カード本体の厚さ＋キャップの厚さによってメモリカードの厚さが決まる。そのため、キャップの厚さに相当する分、カード本体の厚さに制約が生じるので、、配線基板上に複数の半導体チップを重ねて実装する場合、半導体チップの積層枚数が制約されるという問題がある。
また、カード本体とキャップとをそれぞれ成形した後、カード本体をキャップに収容する工程が必要となり、メモリカードの製造工程が煩雑になるという問題もある。
本発明の目的は、通信携帯端末装置用メモリカードの大容量化を実現する技術を提供することにある。
本発明の他の目的は、通信携帯端末装置用メモリカードの製造工程を簡略化する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明のメモリカードは、配線基板と、上記配線基板の主面上に積層された複数のメモリチップと、上記上記配線基板の裏面に形成され、上記複数のメモリチップと電気的に接続された複数の外部接続端子と、上記上記配線基板の主面と上記複数のメモリチップとを封止し、上記配線基板の側面を覆い、かつ上記配線基板の裏面を露出するモールド樹脂とを有している。
上記した本発明のメモリカードの製造方法は、（ａ）上記配線基板に必要なパターンを複数ユニット形成した大型配線基板を用意する工程と、（ｂ）上記大型配線基板のそれぞれのユニットに上記複数のメモリチップを実装する工程と、（ｃ）上記工程（ｂ）の後、上記大型配線基板をモールド樹脂金型に装着し、上記モールド樹脂金型に設けられた複数のキャビティに溶融樹脂を注入することによって、上記複数のメモリチップを封止する上記モールド樹脂をユニット単位で成形する工程と、（ｄ）上記工程（ｃ）の後、上記モールド樹脂および上記モールド樹脂によって封止された上記大型配線基板の一部を上記大型配線基板から切断、分離する工程とを有し、上記（ｄ）工程後に、上記モールド樹脂は、上記配線基板の側面を覆い、かつ上記配線基板の裏面が露出するように形成される。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
メモリカードの大容量化を実現することができる。
メモリカードの製造工程を簡略化することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本実施の形態のメモリカードの外観（表面側）を示す平面図、図２は、メモリカードの内部構造を示す平面図、図３は、メモリカードの外観（裏面側）を示す平面図、図４は、図１のＡ−Ａ線に沿った断面図、図５は、図１のＢ−Ｂ線に沿った断面図である。
本実施の形態のメモリカード１は、携帯電話機などのカードスロットに装着して使用されるものであり、メモリスティックマイクロの規格に準じた設計とされている。すなわち、メモリカード１の外形寸法は１６ｍｍ×１２．５ｍｍであり、厚さが１．２ｍｍ（凸部が形成された部分のみ１．６ｍｍ）とされている。
メモリカード１は、ガラスエポキシ樹脂を主体とした配線基板２と、その主面（表面）上に実装された複数枚の半導体チップ（３Ｃ、３Ｆ）と、配線基板２および半導体チップ（３Ｃ、３Ｆ）を封止するモールド樹脂４とで構成されている。モールド樹脂４は、石英フィラーが入ったエポキシ樹脂などで構成されており、熱硬化性樹脂材料からなる。
半導体チップ３Ｆには、例えば電気的に消去および書き込み可能な不揮発性メモリ（フラッシュメモリ）が形成されている。また、半導体チップ３Ｃには、インタフェースコントローラが形成されている。インタフェースコントローラは、複数のインタフェース制御態様を有し、外部からの指示に従った制御態様で外部インタフェース動作とメモリ（半導体チップ３Ｆ）に対するメモリインタフェース動作を制御する。
配線基板２は、配線１０および図示しないビアホールを備えており、半導体チップ（３Ｃ、３Ｆ）と配線１０とは、例えばＡｕ（金）からなるワイヤ５によって電気的に接続されている。配線基板２の主面には、必要に応じてチップコンデンサ６などの受動素子も実装される。配線基板２の裏面は、モールド樹脂４で覆われておらず、メモリカード１の裏面側に露出している。配線基板２の裏面には、ビアホール、配線１０およびワイヤ５を介して半導体チップ（３Ｃ、３Ｆ）に電気的に接続された複数（例えば１１個あるいは２０個）の外部接続端子７が形成されている。メモリカード１を携帯電話機のカードスロットに装着すると、カードスロットに内蔵されたコネクタの端子とこれらの外部接続端子７とが接触し、これによって、メモリカード１と携帯電話機との間で信号のやり取りや電源の供給が行われる。
次に、図６を用いて上記外部接続端子７の機能について説明する。１１個の外部接続端子７は、メモリカード１を携帯電話機のカードスロットに差し込む時に先端部となる一辺に沿って一列に配置されている。これらの外部接続端子７のうち、電源端子（Ｖｃｃ）である８番端子と接地端子（Ｖｓｓ）である９番端子は、他の端子に比べてその面積が大きい。このため、メモリカード１を携帯電話機のカードスロットに装着する際には、カードスロットのコネクタ端子が、他の端子よりも先に電源端子（Ｖｃｃ）および接地端子（Ｖｓｓ）と接触する。また、メモリカード１をカードスロットから抜き取る際には、まず他の端子がコネクタ端子から離れ、その後、電源端子（Ｖｃｃ）および接地端子（Ｖｓｓ）がコネクタ端子から離れる。すなわち、電源端子（Ｖｃｃ）および接地端子（Ｖｓｓ）は、コネクタ端子と確実に接触するようになっている。
１１個の外部接続端子７のそれぞれの機能は、１番端子がＢＳ、２番端子がＤＡＴＡ１（データ入出力）、３番端子がＤＡＴＡ０（データ入出力）、４番端子がＤＡＴＡ２（データ入出力）、５番端子がＩＮＳ、６番端子がＤＡＴＡ３（データ入出力）、７番端子がＳＣＬＫ（クロック）、８番端子が電源（Ｖｃｃ）、９番端子が接地（Ｖｓｓ）、１０番端子および１１番端子がＲｅｓｅｒｖｅｒｄ（リザーブ）である。
図７は、２０個の外部接続端子７を二列に配置した例である。１番端子から１１番端子は、メモリカード１を携帯電話機のカードスロットに差し込む時に先端部となる一辺に沿って一列に配置されている。また、１２番端子から２０番端子は、メモリカード１を携帯電話機のカードスロットに差し込む時に後端部となる一辺に沿って一列に配置されている。１番端子から１１番端子までの機能は、図６に示した例と同じであり、１２番端子から２０番端子は、Ｒｅｓｅｒｖｅｒｄ（リザーブ）である。
図６および図７に示すリザーブ端子は、ＵＳＢインターフェイスの実現、ＭＭＣまたはシリアルインターフェイスの実現などの拡張端子として使用することができる。また、メモリスティックＰＲＯのインターフェイスとして、ＤＡＴＡ（データ入出力）端子をさらに増設し、多ビットのメモリカードとすることもできる。
また、図６および図７に示すように、配線基板２の裏面の略中央部には、複数のテスト端子１６が配置されている。これらのテスト端子１６は、半導体チップ（３Ｃ、３Ｆ）に接続されており、例えば半導体チップ３Ｃに形成されたインタフェースコントローラが静電破壊などによって動作不能になった時は、外部からテスト端子１６を通じて半導体チップ３Ｆのフラッシュメモリに直接アクセスできるようになっている。これにより、インタフェースコントローラが破壊されても、フラッシュメモリにデータが残っていれば、これを容易に回復することができる。通常、これらのテスト端子１６は、絶縁性のシールやソルダレジストによって覆われているので、外部からは目視できない。
なお、本実施の形態および他の実施の形態では、１１個の外部接続端子７を有するメモリカード１について説明するが、２０個の外部接続端子７を有するメモリカード１にも適用できることは勿論である。
図１〜図３に示すように、メモリカード１の一辺には、モールド樹脂４からなる突起８がこの一辺に沿って直線状に形成されている。この突起８は、メモリカード１を携帯電話機のカードスロットに正しい向きで挿入するための逆挿入防止機構である。
本実施の形態のメモリカード１の寸法は、縦＝１６ｍｍ、横＝１２．５ｍｍ、厚さ＝１．２ｍｍ（突起８が形成された部分のみ１．６ｍｍ）と極めて小型、かつ薄型である。図示はしていないが、メモリカード１の表面に相当するモールド樹脂４の表面（図１に示す面）には、製品名、製造メーカ、メモリ容量などを記載した絶縁性のラベルが貼付される。また、このようなラベルに代えて、モールド樹脂の表面に上記の内容を直接印刷してもよい。
図４および図５に示すように、配線基板２の主面上には、５枚の半導体チップ（３Ｃ、３Ｆ）が実装されている。５枚の半導体チップ（３Ｃ、３Ｆ）のうち、１枚の半導体チップ３Ｃはインタフェースコントローラを構成し、４枚の半導体チップ３Ｆはメモリを構成している。メモリを構成する４枚の半導体チップ３Ｆのうち、最下層の半導体チップ３Ｆは、接着剤によって配線基板２の主面に接着されている。また、残り３枚の半導体チップ３Ｆは、最下層の半導体チップ３Ｆ上に３枚のスペーサチップ９を介して交互に積層されている。これらの半導体チップ３Ｆとスペーサチップ９とは、接着剤によって接着されている。インタフェースコントローラを構成する半導体チップ３Ｃは、メモリを構成する半導体チップ３Ｆよりも、その平面の面積が小さいので、半導体チップ３Ｆの上に配置されており、接着剤によって半導体チップ３Ｆに接着されている。スペーサチップ９は、下層の半導体チップ３Ｆと上層の半導体チップ３Ｆとの間にワイヤ５をボンディングするスペースを確保するためのダミーチップである。半導体チップ（３Ｃ、３Ｆ）およびスペーサチップ９の厚さは、それぞれ９０μｍ程度である。
半導体チップ３Ｆに形成されたメモリは、例えば電気的に消去および書き込み可能な不揮発性メモリ（フラッシュメモリ）である。フラッシュメモリのメモリセルは、例えばフローティングゲートを有するスタックドゲート構造のＭＩＳＦＥＴ、あるいはＯＮＯ（オキサイド・ナイトライド・オキサイド）ゲート絶縁膜を備えたメモリトランジスタ部と選択トランジスタ部とからなるスプリットゲート構造を有するＭＩＳＦＥＴで構成されている。１枚の半導体チップ３Ｆに形成されたフラッシュメモリの記憶容量は、例えば４ギガビットである。従って、４枚の半導体チップ３Ｆを有する本実施の形態のメモリカード１は、４ギガビット×４＝２ギガバイト（１６ギガビット）の記憶容量を有している。
半導体チップ３Ｃに形成されたインタフェースコントローラは、複数のインタフェース制御態様を有し、外部からの指示に従った制御態様で外部インタフェース動作とメモリ（半導体チップ３Ｆ）に対するメモリインタフェース動作を制御する。メモリカードインタフェース態様は、各種単体メモリカードのインタフェース仕様に準拠している。例えば、インタフェースコントローラは、それらメモリカードのインタフェース仕様をサポートするメモリカードコントローラの機能をプログラム制御によって実現している。また、ネットワークを介したダウンロードなどによってインタフェースコントローラに制御プログラム、すなわちファームウエアを追加することにより、所定のメモリカードインタフェース仕様を後からサポートすることも可能である。さらに、ネットワーク経由で取得したライセンス情報などによって所定の制御プログラムの実行を禁止すれば、所定のメモリカードインタフェース仕様を後から使用不能にしたりすることも可能である。
上記インタフェースコントローラは、外部接続端子７を介して外部との間でやり取りするコマンドやバスの状態に応じたメモリカードインタフェース制御態様の認識、認識したメモリカードインタフェース制御態様に応じたバス幅の切替え、認識したメモリカードインタフェース制御態様に応じたデータフォーマット変換、パワーオンリセット機能、半導体チップ３Ｆに形成されたメモリとのインタフェース制御、電源電圧変換などの機能を備えている。
前述したように、メモリカード１には、逆挿入を確実に防止するための突起８が設けられている。すなわち、メモリカード１を携帯電話機のカードスロットに挿入する際に、向き（前後の向き、または表裏の向き）を間違えて逆に挿入すると、カードスロット内のコネクタ端子が折れ曲がったり、メモリカード１の外部接続端子７とこれに非対応のコネクタ端子とが誤って接触して半導体チップ（３Ｃ、３Ｆ）内の回路が劣化または破壊するなどの不具合が発生する。特に、本実施の形態のメモリカード１は、外形寸法が非常に小さいので、このような逆挿入が起こり易い。
メモリカード１を携帯電話機のカードスロットに挿入する際には、指先で突起８の位置を確かめてみることにより、前後の向きおよび表裏の向きを正しく判断することができる。また、突起８は、このような逆挿入の防止に役立つだけでなく、メモリカード１をカードスロットから抜き取る際にも利用できる。すなわち、メモリカード１は、縦横の寸法が極めて小さいだけでなく、厚さも極めて薄いので、カードスロットから素早く抜き取ることが難しい。しかし、メモリカード１の一端部に他の部分よりも厚い突起８を設けておけば、メモリカード１をカードスロットに挿入しても、厚い突起８はカードスロットに挿入されず、外側に露出するので、突起８を指で挟んで引っ張ることにより、メモリカード１をカードスロットから素早く抜き取ることができる。すなわち、突起８は、メモリカードの逆挿入を防止する機能と、引出し機能とを有する。
また、図１〜図３に示すように、メモリカード１は、携帯電話機のカードスロットに差し込む時に先端部となる一辺の両側のコーナー部に曲率半径の大きいラウンド加工が施されている。一方、この一辺に対向する一辺（携帯電話機のカードスロットに差し込む時に後端部となる一辺）の両側のコーナー部には、このような曲率半径の大きいラウンド加工は施されていない。このように、メモリカード１の先端部と後端部は、形状の違いが大きいので、メモリカード１をカードスロットに差し込む際、先端部の位置を一見して容易に判別することができる。また、先端部のコーナー部が曲率半径の大きいラウンド形状になっていると、先端部がコネクタの内壁に接触したときに回転し易くなるので、挿入角度が左右にずれていても、スムーズに挿入することができる。
また、図４に示すように、メモリカード１は、携帯電話機のカードスロットに差し込む時に先端部となる一辺に、先端部の厚さが他の部分よりも薄くなるようなテーパー加工が施されている。これにより、メモリカード１をカードスロットに挿入する際、挿入角度が上下にずれていても、スムーズな挿入が可能となる。
また、図１および図５に示すように、メモリカード１の両側面には、階段状のガイド溝１１が設けられている。ガイド溝１１は、メモリカード１の表面側のモールド樹脂４の側面に沿って形成されており、その幅および高さは、それぞれ０．５５ｍｍである。メモリカード１の表面側の両側面にこのようなガイド溝１１を設けたことにより、メモリカード１の表面側の幅は、裏面側の幅よりも０．５５×２＝１．１ｍｍだけ狭くなっている。ガイド溝１１は、メモリカード１を携帯電話機のカードスロットに挿入する際、表裏の向きが逆に挿入されるのを防止する機構である。
また、図１〜図３に示すように、メモリカード１の両側面には、ノッチ溝１２が１箇所ずつ設けられている。また、メモリカード１の一方の側面には、抜け防止溝１３が設けられている。ノッチ溝１２は、メモリカード１を携帯電話機のカードスロットに挿入したり、カードスロットから抜き出したりする際に、外部接続端子７と非対応の端子とが誤接触するのを防止する機構である。また、抜け防止溝１３は、メモリカード１がカードスロットから容易に脱落するのを防止する機構である。
なお、上記したガイド溝１１の位置や形状、ノッチ溝１２および抜け防止溝１３の位置、形状、数などは、図に示すものに限定されるものではなく、種々の設計変更が可能である。
次に、本実施の形態のメモリカード１の製造方法について説明する。図８は、メモリカード１の製造に用いる大型配線基板２０の平面図である。大型配線基板２０は、配線基板２に必要なパターンを複数ユニット形成したものであり、図中の破線で囲んだ領域が１個のメモリカード１となる領域である。従って、図６に示す大型配線基板２０の場合は、１枚の大型配線基板２０から３個のメモリカード１を取得することができる。大型配線基板２０の各ユニットのうち、メモリカード１の配線基板２となる領域は、吊り部２１によって他の領域と連結されている。また、この配線基板２となる領域の周囲には、吊り部２１が形成された領域を除いて空隙が設けられている。なお、ここでは、３個のメモリカード１を取得できる大型配線基板２０を使った製造方法を説明するが、４個以上のメモリカード１を取得できる大型配線基板を使うことができることはもちろんである。
メモリカード１を製造するには、まず、図９（大型配線基板２０の１ユニットを示す平面図）および図１０（図９のＣ−Ｃ線に沿った断面図）に示すように、大型配線基板２０の各ユニットに半導体チップ３Ｆを実装した後、大型配線基板２０に形成された配線１０と半導体チップ３Ｆとをワイヤ５によって電気的に接続する。また、必要に応じて大型配線基板２０上にチップコンデンサ６などの受動素子を実装する。
次に、図１１に示すように、半導体チップ３Ｆ上にスペーサチップ９を介して第２の半導体チップ３Ｆを積層した後、第２の半導体チップ３Ｆと配線１０とをワイヤ５によって電気的に接続する。以下、同様の方法でスペーサチップ９および半導体チップ３Ｆの積層とワイヤボンディングとを繰り返した後、図１２および図１３に示すように、最上層の半導体チップ３Ｆの上にさらに半導体チップ３Ｃを実装し、この半導体チップ３Ｃと配線１０とをワイヤ５によって電気的に接続する。
次に、上記大型配線基板２０を図１４に示すモールド樹脂金型３０に装着する。モールド樹脂金型３０は、上金型３１、上金型インサートブロック３２、下金型３３および下金型インサートブロック３４を備えている。また、符号３５、３６、３７で示す領域は、それぞれランナ、ゲート、キャビティである。
上金型インサートブロック３２および下金型インサートブロック３４は、モールド樹脂金型３０の製造時に生じたキャビティ３７の厚さ方向の寸法誤差を補正する機構である。すなわち、モールド樹脂金型３０には、大型配線基板２０のユニットに対応して３個のキャビティ３７が設けられるが、モールド樹脂金型３０を製造する際に３個のキャビティ３７の厚さ方向の寸法にばらつきが生じることがある。この場合、いずれかのキャビティ３７の上金型インサートブロック３２あるいは下金型インサートブロック３４を上下方向にずらすことにより、３個のキャビティ３７の厚さを揃えることができるので、このモールド樹脂金型３０から同時に取得される３個のメモリカード１のモールド樹脂４を同じ厚さに揃えることができる。
下金型インサートブロック３４の一部には、メモリカード１の一辺に前述した逆挿入防止用の突起８を形成するための溝３９が設けられている。下金型インサートブロック３４の一部に溝３９を設けることにより、配線基板２および半導体チップ（３Ｃ、３Ｆ）を封止するモールド樹脂４と突起８を一体に成形することができる。
上金型３１および上金型インサートブロック３２のそれぞれの下面と、下金型３３および下金型インサートブロック３４のそれぞれの上面とには、大型配線基板２０をモールド樹脂金型３０に装着する工程に先立って、厚さ数十μｍ程度の薄い樹脂シートで構成されたラミネートフィルム３８が装着される。一方のラミネートフィルム３８は、上金型３１と上金型インサートブロック３２との隙間を通じて真空吸引されることにより、上金型３１および上金型インサートブロック３２のそれぞれの下面に密着する。また、もう一方のラミネートフィルム３８は、下金型３３と下金型インサートブロック３４との隙間を通じて真空吸引されることにより、下金型３３および下金型インサートブロック３４のそれぞれの上面に密着する。これらのラミネートフィルム３８は、キャビティ３７内に注入された樹脂（モールド樹脂４）の離型を容易にするために用いられる。
キャビティ３７の一端部（メモリカード１の先端部となる領域）の上金型３１および下金型インサートブロック３４には、テーパー加工が施されている。これにより、成形後のモールド樹脂４を研削してメモリカード１の先端部にテーパーを形成する工程が不要となる。
図１５は、ゲート３６を通じてキャビティ３７内に溶融樹脂を注入し、配線基板２および半導体チップ（３Ｃ、３Ｆ）をモールド樹脂４で封止した後、モールド樹脂金型３０から取り出された大型配線基板２０の１ユニットを示す平面図である。
前述したように、大型配線基板２０は、メモリカード１の配線基板２となる領域が吊り部２１によって他の領域と連結されており、この配線基板２となる領域の周囲には、吊り部２１が形成された領域を除いて空隙が形成されている。
上記モールド樹脂金型３０は、キャビティ３７内に溶融樹脂を注入すると、溶融樹脂の一部がキャビティ３７の外部に溢れ出て、空隙内に樹脂バリ４ａが充填される構造になっている。樹脂バリ４ａの厚さは、大型配線基板２０の厚さにほぼ等しく、配線基板２および半導体チップ（３Ｃ、３Ｆ）を封止するモールド樹脂４の厚さよりも遙かに薄い。
通常、モールド樹脂金型を使った樹脂成形では、キャビティ内に溶融樹脂を注入した際に、樹脂中に含まれる揮発分や水分が気化するために、モールド樹脂の内部や表面にボイドが形成される。そこで、これを防止するために、モールド樹脂金型の一部には、揮発分や水分をキャビティ外に逃がすためのエアベント（空気逃げ溝）や、フローキャビティ（捨てキャビティ）が設けられる。
これに対し、本実施の形態で使用するモールド樹脂金型３０は、溶融樹脂の一部がキャビティ３７の外部に溢れ出て、その周囲の空隙内に充填される構造になっているので、溶融樹脂中に含まれる揮発分や水分も溶融樹脂の一部と共にキャビティ３７の外部に排出される。これにより、モールド樹脂金型３０の一部にエアベントやフローキャビティを設けなくともよいので、金型構造を簡略化することができる。
その後、モールド樹脂４の周囲の樹脂バリ４ａおよび吊り部２１を切断加工することにより、前記図１〜図５に示す本実施の形態のメモリカード１が完成する。
このように、本実施の形態のメモリカード１は、カード本体とこれを収容するキャップとで構成された前記従来技術（特開２００５−３３９４９６号公報）のメモリカードとは異なり、カード本体に相当する部分（配線基板２と、その主面上に実装された複数枚の半導体チップ３Ｃ、３Ｆと、配線基板２および半導体チップ３Ｃ、３Ｆを封止するモールド樹脂４）のみによって構成されている。
すなわち、上記従来技術のメモリカードは、カード本体の厚さ＋キャップの厚さによってメモリカードの厚さが決まるのに対し、本実施の形態のメモリカード１の厚さは、従来技術のカード本体に相当する部分の厚さのみによって決まる。従って、キャップの厚さに相当する分、より多くのメモリチップを搭載することができるので、大容量のメモリカードを実現することができる。また、搭載するメモリチップの数が同じであれば、キャップの厚さに相当する分、メモリカードを薄くすることができる。
また、キャップを使用しないことにより、樹脂成形後にカード本体をキャップの溝に収容し、接着剤で両者を接着する工程が不要となるので、メモリカードの製造工程を簡略化することができる。さらに、キャップを使用しないことにより、部品点数が少なくなるので、材料費の低減、製造期間の短縮、工程管理の簡略化を図ることもできる。
上記従来技術は、配線基板に必要な配線パターンが複数ユニット形成された大型配線基板に複数の半導体チップを搭載した後、これらの半導体チップをモールド樹脂で一括封止し、次に、ダイシングブレードを使ってこの大型配線基板およびモールド樹脂をユニット毎に切断、個片化することによってカード本体を製造している。これに対し、本実施の形態では、モールド樹脂４を成形した後、大型配線基板２０の吊り部２１と樹脂バリ４ａを切断、除去するだけでよいので、切断工程を簡略化することができる。
携帯電話機のカードスロットには、図１６に示すようなコネクタ４０が内蔵されている。メモリカード１と携帯電話機との接続は、メモリカード１をコネクタ４０に差し込み、メモリカード１の外部接続端子７とコネクタ４０の端子４１とを接触させることにより行われる。メモリカード１をコネクタ４０に差し込むと、まず、図１７に示すように、テーパー加工が施されたメモリカード１の先端部が端子４１と接触する。続いて、メモリカード１をさらに深く差し込むと、端子４１は、メモリカード１によって下方に押しつけられ、外部接続端子７と接触する。
ところで、半導体チップ（３Ｃ、３Ｆ）を封止する材料として用いられるモールド樹脂４には、半導体チップ（３Ｃ、３Ｆ）との熱膨張係数差を小さくするために、石英フィラーなどのフィラーが大量に混入されている。このような無機物フィラーが大量に混入された樹脂成型物は、フィラーを含まない樹脂成型物、あるいはごく少量のフィラーを含む樹脂成型物に比較して端子４１との摩擦抵抗が大きく、かつ硬度も高い。そのため、メモリカード１を繰り返しコネクタ４０に差し込むと、端子４１の表面がモールド樹脂４で削られて次第に劣化するので、変形や破損を引き起こすようになる。
その対策として、前記従来技術のメモリカードは、モールド樹脂に比較して硬度の低い熱可塑性樹脂からなるキャップでカード本体を被覆することによって、摩擦抵抗が大きく、かつ硬度の高いモールド樹脂がメモリカードの先端部に露出しない構造を採用している。
前述したように、本実施の形態のメモリカード１は、モールド樹脂金型３０のキャビティ３７にテーパー加工を施すことによって、メモリカード１の先端部にテーパーを形成するので、メモリカード１の先端部を含むモールド樹脂４の表面粗さは、Ｒｚ（Ｒｍａｘ）＝１０〜１５[μｍ]程度になる。これは、モールド樹脂金型３０のキャビティ３７に樹脂を注入した際、樹脂に含まれるフィラーがキャビティ３７の内壁に倣って配列されるため、図１８に示すように、モールド樹脂４の表面には、フィラー１４の露出に起因する細かい凹凸が形成されるためである。また、本実施の形態のメモリカード１は、配線基板２の面積がモールド樹脂４の面積よりも小さいので、メモリカード１の先端部に配線基板２が露出することはない。また、配線基板２の側面がモールド樹脂４によって覆われているため、配線基板２が図１７に示す端子４１と接触することがない。
ここで、Ｒｚ（Ｒｍａｘ）は、ＪＩＳ規格によって定められる値であり、表面の粗さに関する規定である。Ｒｚ（Ｒｍａｘ）は、表面粗さの最大高さを示す。ＪＩＳ＿Ｂ０６０１：２００１を参照するとＲｚで示されており、ＪＩＳ＿Ｂ０６０１：１９８７を参照するとＲｍａｘで示されている。
前記従来技術は、配線基板に必要な配線パターンが複数ユニット形成された大型配線基板に複数の半導体チップを搭載した後、これらの半導体チップをモールド樹脂で一括封止し、次に、ダイシングブレードを使ってこの大型配線基板およびモールド樹脂をユニット毎に切断、個片化することによってカード本体を製造している。
このような方法で製造したカード本体の先端部を研削してテーパーを形成した場合、カード本体の先端部は、表面粗さがＲｚ（Ｒｍａｘ）＝３〜５[μｍ]程度の平滑な面となる。これは、図１９に示すように、カード本体５０の先端部に露出した配線基板５１およびモールド樹脂５２が削られてエッジが立った状態になるためである。カード本体５０の先端部にこのような平滑な面が形成されていると、カード本体５０をコネクタ４０に挿入した際に端子４１との接触面積が大きくなるので、端子４１の表面がモールド樹脂５２によって削られ、劣化し易くなる。また、図１９に示す例では、配線基板５１の側面が露出しているので、配線基板５１と端子４１とが直接接触してしまう。配線基板５１は、上記のモールド樹脂５２よりも硬いので、端子４１の表面は、より劣化し易くなってしまう。
このように、本実施の形態のメモリカード１は、配線基板２の側面がモールド樹脂４で覆われており、さらにそのモールド樹脂４の先端部が表面粗さの大きい材料で構成されているので、メモリカード１を携帯電話機のコネクタ４０に繰り返し挿入しても、端子４１の劣化を抑制することができる。従って、端子４１と外部接続端子７との接続信頼性を長期間に亘って維持することができる。
（実施の形態２）
図２０は、配線基板２の主面上に半導体チップ３Ｆを積層する際に、下層の半導体チップ３Ｆのワイヤボンディング領域が上層の半導体チップ３Ｆによって覆われないように、それぞれの半導体チップ３Ｆをずらして積層した例である。この場合は、前記実施の形態のように、下層の半導体チップ３Ｆと上層の半導体チップ３Ｆとの間にダミーチップ（スペーサチップ９）を設ける必要がないので、さらに多くの半導体チップ３Ｆを実装することができる。
インタフェースコントローラを構成する半導体チップ３Ｃは、半導体チップ３Ｆ上に積層してもよいが、配線基板２の主面上に直接実装してもよい。また、メモリチップ（半導体チップ３Ｆ）として、フラッシュメモリ以外の半導体メモリが形成されたチップを使用したり、フラッシュメモリとフラッシュメモリ以外の半導体メモリとを混載したりしてもよいことはもちろんである。
また、本発明のメモリカードの製造方法によれば、モールド樹脂４の縦横の寸法を配線基板２の縦横の寸法よりも大きくすることができるので、図２０に示すように、配線基板２上に半導体チップ３Ｆを実装する際、半導体チップ３Ｆの端部を、メモリカード１の後面側における配線基板２の端部よりも外側にオーバーハングさせて実装することが可能である。
また、配線基板２上に配線基板２よりも大面積の半導体チップを実装することも可能である。すなわち、半導体チップ３Ｆの端部を、メモリカード１の前面側および後面側における配線基板２の端部よりも外側にオーバーハングさせて実装することも可能である。
このように、本発明のメモリカードの製造方法によれば、従来と同一寸法のメモリカードの内部に従来よりも大面積の半導体チップを実装することができるので、大容量のメモリカードを実現することができる。
配線基板２の主面上に実装する半導体チップは、メモリチップ（半導体チップ３Ｆ）とコントローラチップ（半導体チップ３Ｃ）の組み合わせに限定されるものではない。例えばメモリチップとコントローラチップの他に、セキュリティーコントローラとしてのＩＣカードマイコンチップを混載することにより、メモリ機能の他にセキュリティ機能を備えた大容量マルチファンクションメモリカードを実現することができる。
（実施の形態３）
前述の実施の形態１では、配線基板２の平面寸法に対して小さい寸法の半導体チップ３Ｆを用いた例で説明したが、図２１に示すように、配線基板２と同等の平面寸法の半導体チップ３Ｆを使用することができる。すなわち、従来技術においては、モールド樹脂が配線基板の平面寸法を超えた範囲に形成されることは無かったので、配線基板と同等の平面寸法の半導体チップを用意した場合、半導体チップの端部はモールド樹脂に覆われず、露出してしまう。従って、本実施の形態のような構成を採用することはできなかった。
これに対して、本実施の形態では、前述の実施の形態１で説明したように、モールド樹脂４が形成される領域の平面寸法を、配線基板２の平面寸法よりも大きくすることができるので、配線基板２と同等の平面寸法の半導体チップ３Ｆを用いた場合でも、半導体チップ３Ｆの端部をモールド樹脂４で覆うことができる。これにより、従来と同一寸法のメモリカードであっても、従来より大面積の半導体チップ３Ｆを用いることができるので、大容量のメモリカードを実現することができる。
また、図２０に示すように、配線基板２と同等の平面寸法の半導体チップ３Ｆ上に半導体チップ３Ｆをさらに積層し、上層の半導体チップ３Ｆの端部を、メモリカード１の前面側における配線基板２の端部よりも外側にオーバーハングさせて実装することも可能である。
また、図２１および図２２では、配線基板２と同等の平面寸法の半導体チップ３Ｆを示したが、モールド樹脂４で覆われる範囲の領域内においては、配線基板２の平面寸法よりも大きい寸法の半導体チップ３Ｆを用いることも可能である。すなわち、半導体チップ３Ｆを、メモリカード１の前面側および後面側における配線基板２の端部よりも、外側にオーバーハングさせて実装することも可能である。これにより、さらに大面積の半導体チップ３Ｆを用いることができるので、大容量のメモリカードを実現することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能であることはいうまでもない。
前記実施の形態では、配線基板の主面上に５枚の半導体チップ（４枚のメモリチップおよび１枚のコントローラチップ）を重ねて実装したメモリカードを示したが、半導体チップの積層枚数や実装形態は、これに限定されるものではない。
また、前記実施の形態では、メモリカード１の一辺に逆挿入防止用の突起８を形成したが、例えば図２３に示すように、メモリカード１の表面側の突起８と対向する位置に長溝１５を設けことにより、メモリカード１をメモリスロットから抜き取ることがさらに容易になる。この場合、前述したモールド樹脂金型３０の上金型インサートブロックの一部に、長溝１５に対応する凸部を形成しておくことにより、モールド樹脂４と長溝１５を一体に成形することができる。また、突起８を廃止して長溝１５のみを形成することもよい。
また、前記実施の形態では、メモリスティックマイクロに適用したメモリカード１を例示したが、これに限られるものではなく、他の規格のＩＣカードにも適用可能である。
本発明は、通信携帯端末装置のカードスロットに装着して使用するメモリカードに適用することができる。
本発明の一実施の形態であるメモリカードの外観を示す平面図である。 本発明の一実施の形態であるメモリカードの内部構造を示す平面図である。 本発明の一実施の形態であるメモリカードの外観を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ−Ｂ線に沿った断面図である。 本発明の一実施の形態であるメモリカードにおける外部接続端子の機能の一例を示す概略図である。 本発明の一実施の形態であるメモリカードにおける外部接続端子の機能の別例を示す概略図である。 本発明の一実施の形態であるメモリカードの製造に用いる大型配線基板の平面図である。 本発明の一実施の形態であるメモリカードの製造方法を示す要部平面図である。 図９のＣ−Ｃ線に沿った断面図である。 本発明の一実施の形態であるメモリカードの製造方法を示す要部断面図である。 本発明の一実施の形態であるメモリカードの製造方法を示す要部平面図である。 本発明の一実施の形態であるメモリカードの製造方法を示す要部断面図である。 本発明の一実施の形態であるメモリカードの製造に用いるモールド樹脂金型の要部断面図である。 本発明の一実施の形態であるメモリカードの製造方法を示す要部平面図である。 本発明の一実施の形態であるメモリカードをコネクタに挿入する方法を示す説明図である。 本発明の一実施の形態であるメモリカードをコネクタに挿入する方法を示す説明図である。 本発明の方法によって製造されたメモリカードの表面粗さを説明する図である。 従来方法によって製造されたメモリカードの表面粗さを説明する図である。 本発明の他の実施の形態であるメモリカードの断面図である。 本発明の他の実施の形態であるメモリカードの断面図である。 本発明の他の実施の形態であるメモリカードの断面図である。 本発明の他の実施の形態であるメモリカードの断面図である。
符号の説明
１ メモリカード
２ 配線基板
３Ｃ、３Ｆ 半導体チップ
４ モールド樹脂
４ａ 樹脂バリ
５ ワイヤ
６ チップコンデンサ
７ 外部接続端子
８ 突起
９ スペーサチップ
１０ 配線
１１ ガイド溝
１２ ノッチ溝
１３ 抜け防止溝
１４ フィラー
１５ 長溝
１６ テスト端子
２０ 大型配線基板
２１ 吊り部
３０ モールド樹脂金型
３１ 上金型
３２ 上金型インサートブロック
３３ 下金型
３４ 下金型インサートブロック
３５ ランナ
３６ ゲート
３７ キャビティ
３８ ラミネートフィルム
３９ 溝
４０ コネクタ
４１ 端子
５０ カード本体
５１ 配線基板
５２ モールド樹脂

Claims (14)

  1. 配線基板と、
    前記配線基板の主面上に積層された複数のメモリチップと、
    前記配線基板の裏面に形成され、前記複数のメモリチップと電気的に接続された複数の外部接続端子と、
    前記配線基板の主面と前記複数のメモリチップとを封止し、前記配線基板の側面を覆い、かつ前記配線基板の裏面を露出するモールド樹脂とを有するメモリカード。
  2. 前記メモリチップは、電気的に消去および書き込み可能な不揮発性メモリが形成された半導体チップを含み、
    前記配線基板の主面上には、前記不揮発性メモリに対するメモリインタフェース動作を制御するインタフェースコントローラが形成された半導体チップがさらに実装されていることを特徴とする請求項１記載のメモリカード。
  3. 前記配線基板の主面上には、前記インタフェースコントローラから与えられた動作コマンドに従ってセキュリティー処理を行うセキュリティーコントローラとしてのＩＣカードマイコンが形成された半導体チップがさらに実装されていることを特徴とする請求項２記載のメモリカード。
  4. カード挿入時に先端部となる前記メモリカードの一辺には、前記先端部の厚さが他の部分よりも薄くなるようなテーパ加工が施されていることを特徴とする請求項１記載のメモリカード。
  5. 前記配線基板の主面上に実装された前記複数のメモリチップの一部は、その端部が前記配線基板の端部よりも外側にオーバーハングするように実装されていることを特徴とする請求項１記載のメモリカード。
  6. 前記配線基板の主面上に実装された前記複数のメモリチップは、前記配線基板の面積よりも大きいメモリチップを含むことを特徴とする請求項１記載のメモリカード。
  7. カード挿入時に後端部となる前記メモリカードの一辺には、逆挿入防止用の突起が形成されていることを特徴とする請求項１記載のメモリカード。
  8. 前記モールド樹脂の表面粗さは、ＪＩＳ＿Ｂ０６０１：１９８７規格において、Ｒｍａｘ＝１０〜１５であることを特徴とする請求項１記載のメモリカード。
  9. 前記配線基板の縦横の寸法は、前記モールド樹脂の縦横の寸法より小さいことを特徴とする請求項１記載のメモリカード。
  10. 配線基板と、
    前記配線基板の主面上に積層された複数のメモリチップと、
    前記配線基板の裏面に形成され、前記複数のメモリチップと電気的に接続された複数の外部接続端子と、
    前記配線基板の主面と前記複数のメモリチップとを封止するモールド樹脂とを有するメモリカードの製造方法であって、
    （ａ）前記配線基板に必要なパターンを複数ユニット形成した大型配線基板を用意する工程、
    （ｂ）前記大型配線基板のそれぞれのユニットに前記複数のメモリチップを実装する工程、
    （ｃ）前記工程（ｂ）の後、前記大型配線基板をモールド樹脂金型に装着し、前記モールド樹脂金型に設けられた複数のキャビティに溶融樹脂を注入することによって、前記複数のメモリチップを封止する前記モールド樹脂をユニット単位で成形する工程、
    （ｄ）前記工程（ｃ）の後、前記モールド樹脂および前記モールド樹脂によって封止された前記大型配線基板の一部を前記大型配線基板から切断、分離する工程、
    を有し、
    前記（ｄ）工程後に、前記モールド樹脂は、前記配線基板の側面を覆い、かつ前記配線基板の裏面が露出するように形成されることを特徴とするメモリカードの製造方法。
  11. 前記大型配線基板のそれぞれのユニットのチップ搭載領域は、吊り部によって前記大型配線基板の他の領域と連結されており、前記チップ搭載領域の周囲には、前記吊り部が形成された領域を除いて空隙が形成されており、
    前記工程（ｃ）で前記キャビティに前記溶融樹脂を注入した際、前記溶融樹脂の一部が前記空隙内に充填されることを特徴とする請求項１０記載のメモリカードの製造方法。
  12. 前記モールド樹脂の表面粗さは、ＪＩＳ＿Ｂ０６０１：１９８７規格において、Ｒｍａｘ＝１０〜１５であることを特徴とする請求項１０記載のメモリカードの製造方法。
  13. 前記工程（ｃ）に先だって、前記キャビティの内壁に、前記モールド樹脂と前記モールド樹脂金型との離型を容易にするための樹脂シートを装着することを特徴とする請求項１０記載のメモリカードの製造方法。
  14. 前記キャビティの内壁の一部にテーパ加工を施すことによって、カード挿入時に先端部となる前記メモリカードの一辺に、前記先端部の厚さが他の部分よりも薄くなるようなテーパを形成することを特徴とする請求項１０記載のメモリカードの製造方法。
JP2006266453A 2006-09-29 2006-09-29 メモリカードおよびその製造方法 Pending JP2008084263A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006266453A JP2008084263A (ja) 2006-09-29 2006-09-29 メモリカードおよびその製造方法
TW096125886A TW200822301A (en) 2006-09-29 2007-07-16 Memory card and manufacturing method of the same
CNA2007101477554A CN101159038A (zh) 2006-09-29 2007-08-28 存储卡及其制造方法
US11/898,456 US20080173995A1 (en) 2006-09-29 2007-09-12 Memory card and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006266453A JP2008084263A (ja) 2006-09-29 2006-09-29 メモリカードおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2008084263A true JP2008084263A (ja) 2008-04-10

Family

ID=39307124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266453A Pending JP2008084263A (ja) 2006-09-29 2006-09-29 メモリカードおよびその製造方法

Country Status (4)

Country Link
US (1) US20080173995A1 (ja)
JP (1) JP2008084263A (ja)
CN (1) CN101159038A (ja)
TW (1) TW200822301A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146540A (ja) * 2006-12-13 2008-06-26 Sony Corp メモリカードの製造方法
KR20110065249A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 메모리 카드 및 전자 기기
JP2011118905A (ja) * 2009-12-07 2011-06-16 Samsung Electronics Co Ltd メモリカード及び電子機器
JP2011128719A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 外部記憶装置及び外部記憶装置の製造方法
US8975763B2 (en) 2013-06-20 2015-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
US9401290B2 (en) 2012-03-13 2016-07-26 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus and method for producing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR101502464B1 (ko) * 2013-07-16 2015-03-18 주식회사 바른전자 유에스비 메모리 패키지 및 그 제조 방법
KR102168170B1 (ko) 2014-06-30 2020-10-20 삼성전자주식회사 메모리 카드
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
KR102284653B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 전자 장치
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
CN106207578B (zh) * 2015-05-07 2020-09-01 中兴通讯股份有限公司 卡托和电子设备
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
CN105932447B (zh) * 2016-06-01 2018-03-20 华为技术有限公司 金手指连接器、电路板和连接器组件
KR102440366B1 (ko) 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card
JP1621567S (ja) * 2018-06-13 2019-01-07
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160125A (ja) * 1999-12-03 2001-06-12 Hitachi Ltd Ｉｃカード
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品
JP2003308508A (ja) * 2002-04-17 2003-10-31 Matsushita Electric Ind Co Ltd メモリーカードとその成形方法
JP2005100293A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2005339496A (ja) * 2004-04-26 2005-12-08 Renesas Technology Corp メモリカード
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP4759826B2 (ja) * 2000-11-10 2011-08-31 ソニー株式会社 アダプタ装置及びメモリ装置
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160125A (ja) * 1999-12-03 2001-06-12 Hitachi Ltd Ｉｃカード
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2002288618A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 携帯可能電子媒体及び電子回路部品
JP2003308508A (ja) * 2002-04-17 2003-10-31 Matsushita Electric Ind Co Ltd メモリーカードとその成形方法
JP2005100293A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2005339496A (ja) * 2004-04-26 2005-12-08 Renesas Technology Corp メモリカード
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146540A (ja) * 2006-12-13 2008-06-26 Sony Corp メモリカードの製造方法
KR20110065249A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 메모리 카드 및 전자 기기
JP2011118905A (ja) * 2009-12-07 2011-06-16 Samsung Electronics Co Ltd メモリカード及び電子機器
US8995118B2 (en) 2009-12-07 2015-03-31 Samsung Electronics Co., Ltd. Memory cards and electronic machines
US9048557B2 (en) 2009-12-07 2015-06-02 Samsung Electronics Co., Ltd. Memory cards and electronic machines
KR101593547B1 (ko) 2009-12-07 2016-02-16 삼성전자주식회사 메모리 카드
US9293854B2 (en) 2009-12-07 2016-03-22 Samsung Electronics Co., Ltd. Memory cards and electronic machines
JP2011128719A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 外部記憶装置及び外部記憶装置の製造方法
US8705238B2 (en) 2009-12-15 2014-04-22 Renesas Electronics Corporation External storage device and method of manufacturing external storage device
US9666659B2 (en) 2009-12-15 2017-05-30 Renesas Electronics Corporation External storage device and method of manufacturing external storage device
US9401290B2 (en) 2012-03-13 2016-07-26 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus and method for producing the same
US8975763B2 (en) 2013-06-20 2015-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US20080173995A1 (en) 2008-07-24
CN101159038A (zh) 2008-04-09
TW200822301A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
JP2008084263A (ja) メモリカードおよびその製造方法
JP4651332B2 (ja) メモリカード
KR100269848B1 (ko) 카드형 기억장치
US7427032B2 (en) Adapter for a memory card and a memory card
US8754534B2 (en) Semiconductor device
US7352588B2 (en) Semiconductor device and a method for manufacturing the same
US8395268B2 (en) Semiconductor memory device
US20060202041A1 (en) Integrated circuit card and a method for manufacturing the same
KR20060054042A (ko) Ｉｃ 카드
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
KR20050037963A (ko) Ｉｃ 카드
JPWO2006098145A1 (ja) Ｉｃカードおよびその製造方法
JP2005100293A (ja) Ｉｃカードおよびその製造方法
KR100789893B1 (ko) 메모리 카드 및 여기에 사용되는 메모리 소자
US7837120B1 (en) Modular memory card and method of making same
JP4599370B2 (ja) Ｉｃカード
KR100919218B1 (ko) 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법
JP4620011B2 (ja) Ｉｃカード
US20080041966A1 (en) Mid-Seam Package Methods of Manufacture for Memory Cards Using Ultraviolet Cure Adhesive and Ultra-Sonic Press
KR101033772B1 (ko) Ｕｓｂ 저장장치, 상기 ｕｓｂ 저장장치가 삽입되는 ｕｓｂ소켓 및 상기 ｕｓｂ 저장장치를 형성하기 위한 인쇄회로기판
JP4680259B2 (ja) 半導体装置
JP2008112408A (ja) 半導体メモリカード
JPH08221540A (ja) 情報媒体とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403