JP2003308508A - メモリーカードとその成形方法 - Google Patents
メモリーカードとその成形方法Info
- Publication number
- JP2003308508A JP2003308508A JP2002114509A JP2002114509A JP2003308508A JP 2003308508 A JP2003308508 A JP 2003308508A JP 2002114509 A JP2002114509 A JP 2002114509A JP 2002114509 A JP2002114509 A JP 2002114509A JP 2003308508 A JP2003308508 A JP 2003308508A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- memory card
- sealed
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 回路基板上に載置した半導体を保護するポッ
ティング工程と上下ケースを廃止してコストダウンを図
った上、サイズ的に小さく、かつ、容易に分解できない
構造として内部データの安全性を確保できるメモリーカ
ードを提供することを目的とする。 【解決手段】 回路基板１２上に保護絶縁層によって封
止された半導体チップ１３を載置して回路基板１２と電
気的、物理的に接続し、回路基板１２を、所定の角度で
折曲げ、封止された半導体チップ１３を載置した部分１
４の上下と、外部に露出する外部端子部分１５の上部を
樹脂１６によって封止する。
ティング工程と上下ケースを廃止してコストダウンを図
った上、サイズ的に小さく、かつ、容易に分解できない
構造として内部データの安全性を確保できるメモリーカ
ードを提供することを目的とする。 【解決手段】 回路基板１２上に保護絶縁層によって封
止された半導体チップ１３を載置して回路基板１２と電
気的、物理的に接続し、回路基板１２を、所定の角度で
折曲げ、封止された半導体チップ１３を載置した部分１
４の上下と、外部に露出する外部端子部分１５の上部を
樹脂１６によって封止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体を回路基板
上に載置して、その回路基板と電気的、物理的に接続
し、全体を樹脂により封止したフラッシュメモリーカー
ド等のメモリーカードとその成形方法に関するものであ
る。
上に載置して、その回路基板と電気的、物理的に接続
し、全体を樹脂により封止したフラッシュメモリーカー
ド等のメモリーカードとその成形方法に関するものであ
る。
【０００２】
【従来の技術】従来、樹脂により封止したフラッシュメ
モリーカード等のメモリーカードは図６の（ａ）、
（ｂ）の側断面図に示す２種類の構造があった。
モリーカード等のメモリーカードは図６の（ａ）、
（ｂ）の側断面図に示す２種類の構造があった。
【０００３】図６の（ａ）に示すメモリーカードは半導
体チップタイプと言われるもので、回路基板１の上に半
導体チップ２を載置し、回路基板１と電気的、物理的に
接続した後、ポッティングにより半導体チップ２を保護
層３により保護し、その後、回路基板１の外部端子部分
４を残して、上ケース５と下ケース６とで全体を覆って
いる。
体チップタイプと言われるもので、回路基板１の上に半
導体チップ２を載置し、回路基板１と電気的、物理的に
接続した後、ポッティングにより半導体チップ２を保護
層３により保護し、その後、回路基板１の外部端子部分
４を残して、上ケース５と下ケース６とで全体を覆って
いる。
【０００４】図６の（ｂ）に示すメモリーカードは封止
された半導体タイプと言われるもので、回路基板７の上
に保護絶縁層によって封止された半導体チップ８を載置
し、回路基板７と電気的、物理的に接続した後、回路基
板７の外部端子部分９を残して、上ケース１０と下ケー
ス１１とで全体を覆っている。
された半導体タイプと言われるもので、回路基板７の上
に保護絶縁層によって封止された半導体チップ８を載置
し、回路基板７と電気的、物理的に接続した後、回路基
板７の外部端子部分９を残して、上ケース１０と下ケー
ス１１とで全体を覆っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のメモリーカードの内、半導体チップタイプは回路基
板の上に載置した半導体チップを保護層により保護する
ためにポッティング工程が必要でコストアップにつなが
り、また、封止された半導体タイプは回路基板からその
上に載置した封止された半導体の上面までの寸法が大き
くなり、メモリーカードの小型化が難しくなるという問
題があった。
来のメモリーカードの内、半導体チップタイプは回路基
板の上に載置した半導体チップを保護層により保護する
ためにポッティング工程が必要でコストアップにつなが
り、また、封止された半導体タイプは回路基板からその
上に載置した封止された半導体の上面までの寸法が大き
くなり、メモリーカードの小型化が難しくなるという問
題があった。
【０００６】また、メモリーカードの構成物に上ケース
と下ケースがあるため、その生産コストおよび組立コス
トも全体コストを押し上げる要因となっていた。
と下ケースがあるため、その生産コストおよび組立コス
トも全体コストを押し上げる要因となっていた。
【０００７】さらに、メモリーカードの組立構造上、上
ケースと下ケースを外せば、容易に分解して内部の半導
体を取り出すことができるため、半導体内のメモリーデ
ータの安全性に問題があった。
ケースと下ケースを外せば、容易に分解して内部の半導
体を取り出すことができるため、半導体内のメモリーデ
ータの安全性に問題があった。
【０００８】本発明は上記の課題を解決するもので、封
止された半導体を載置した回路基板をコンパクトに一体
樹脂成形することで、ポッティング工程と上下ケースを
廃止してコストダウンを図った上、サイズ的に小さなメ
モリーカードを得るとともに、容易に分解できない構造
として、内部データの安全性を確保できるメモリーカー
ドを提供することを目的とするものである。
止された半導体を載置した回路基板をコンパクトに一体
樹脂成形することで、ポッティング工程と上下ケースを
廃止してコストダウンを図った上、サイズ的に小さなメ
モリーカードを得るとともに、容易に分解できない構造
として、内部データの安全性を確保できるメモリーカー
ドを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、回路基板上に保護絶縁層によって封止
された半導体チップを載置して回路基板と電気的、物理
的に接続し、回路基板を、封止された半導体チップを載
置した部分と外部に露出する外部端子部を境として所定
の角度で折曲げ、封止された半導体チップを載置した部
分の上下と、外部に露出する外部端子部の上部を樹脂に
よって封止したメモリーカードであり、ポッティング工
程と上下ケースがなく、コンパクトな構成でサイズ的に
小さくコストがかからず、かつ、内部データの安全性を
確保できるメモリーカードが得られる。
めに、本発明は、回路基板上に保護絶縁層によって封止
された半導体チップを載置して回路基板と電気的、物理
的に接続し、回路基板を、封止された半導体チップを載
置した部分と外部に露出する外部端子部を境として所定
の角度で折曲げ、封止された半導体チップを載置した部
分の上下と、外部に露出する外部端子部の上部を樹脂に
よって封止したメモリーカードであり、ポッティング工
程と上下ケースがなく、コンパクトな構成でサイズ的に
小さくコストがかからず、かつ、内部データの安全性を
確保できるメモリーカードが得られる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、回路基板上に保護絶縁層によって封止された半導体
チップを載置して回路基板と電気的、物理的に接続し、
回路基板を、封止された半導体チップを載置した部分と
外部に露出する外部端子部分を境として所定の角度で折
曲げ、封止された半導体チップを載置した部分の上下部
と、外部に露出する外部端子部分の上部を樹脂によって
封止したメモリーカードであり、回路基板を、封止され
た半導体チップを載置した部分と外部に露出する外部端
子部分を境として所定の角度で折曲げることにより、そ
の後の樹脂封止による樹脂厚に占める封止された半導体
チップを載置した回路基板の厚さの比率を小さくすると
いう作用を有する。
は、回路基板上に保護絶縁層によって封止された半導体
チップを載置して回路基板と電気的、物理的に接続し、
回路基板を、封止された半導体チップを載置した部分と
外部に露出する外部端子部分を境として所定の角度で折
曲げ、封止された半導体チップを載置した部分の上下部
と、外部に露出する外部端子部分の上部を樹脂によって
封止したメモリーカードであり、回路基板を、封止され
た半導体チップを載置した部分と外部に露出する外部端
子部分を境として所定の角度で折曲げることにより、そ
の後の樹脂封止による樹脂厚に占める封止された半導体
チップを載置した回路基板の厚さの比率を小さくすると
いう作用を有する。
【００１１】本発明の請求項２に記載の発明は、保護絶
縁層によって封止された半導体チップを回路基板に載置
して電気的、物理的に接続した後、１次成形工程とし
て、１次成形用金型の固定側型板と可動側型板とで回路
基板を挟み、固定側型板の凸状部によって、固定側型板
と可動側型板の間のキャビティ内で回路基板の先端を、
封止された半導体チップを載置した部分と外部に露出す
る外部端子部分を境として所定の角度で折曲げて、キャ
ビティ内に溶融樹脂を流し込み、回路基板が折曲した１
次成形品を成形し、２次成形工程として、前記１次成形
品を２次成形用金型の固定側型板と可動側型板の間のキ
ャビティ内にセットして、１次成形工程では流し込めな
かった回路基板に樹脂を流し込み２次成形品を成形する
メモリーカードの成形方法であり、１次成形工程によ
り、所定の角度で折曲げた回路基板を樹脂成形で固定
し、２次成形工程により、１次成形工程では流し込めな
かった回路基板に樹脂を流し込み、回路基板の全周を樹
脂成形するという作用を有する。
縁層によって封止された半導体チップを回路基板に載置
して電気的、物理的に接続した後、１次成形工程とし
て、１次成形用金型の固定側型板と可動側型板とで回路
基板を挟み、固定側型板の凸状部によって、固定側型板
と可動側型板の間のキャビティ内で回路基板の先端を、
封止された半導体チップを載置した部分と外部に露出す
る外部端子部分を境として所定の角度で折曲げて、キャ
ビティ内に溶融樹脂を流し込み、回路基板が折曲した１
次成形品を成形し、２次成形工程として、前記１次成形
品を２次成形用金型の固定側型板と可動側型板の間のキ
ャビティ内にセットして、１次成形工程では流し込めな
かった回路基板に樹脂を流し込み２次成形品を成形する
メモリーカードの成形方法であり、１次成形工程によ
り、所定の角度で折曲げた回路基板を樹脂成形で固定
し、２次成形工程により、１次成形工程では流し込めな
かった回路基板に樹脂を流し込み、回路基板の全周を樹
脂成形するという作用を有する。
【００１２】以下、本発明の実施の形態について図面を
参照しながら説明する。
参照しながら説明する。
【００１３】（実施の形態）図１は本発明の実施の形態
におけるメモリーカードの側断面図、図２の（ａ）は同
メモリーカードの製造工程における１次成形時のメモリ
ーカードと金型の中央部分の側断面図、図２の（ｂ）は
同メモリーカードの製造工程における１次成形時のメモ
リーカードと金型のサイド部分の側断面図、図３は同メ
モリーカードの１次成形時の斜視図、図４は同メモリー
カードの製造工程における２次成形時のメモリーカード
と金型の中央部分の側断面図、図５は同メモリーカード
の２次成形時の斜視図である。
におけるメモリーカードの側断面図、図２の（ａ）は同
メモリーカードの製造工程における１次成形時のメモリ
ーカードと金型の中央部分の側断面図、図２の（ｂ）は
同メモリーカードの製造工程における１次成形時のメモ
リーカードと金型のサイド部分の側断面図、図３は同メ
モリーカードの１次成形時の斜視図、図４は同メモリー
カードの製造工程における２次成形時のメモリーカード
と金型の中央部分の側断面図、図５は同メモリーカード
の２次成形時の斜視図である。
【００１４】まず、図１に示すメモリーカードは、回路
基板１２上に保護絶縁層によって封止された半導体チッ
プ１３が載置され、回路基板１２と電気的、物理的に接
続し、回路基板１２を、封止された半導体チップ１３を
載置した部分１４と外部に露出する外部端子部分１５を
境として所定の角度で折曲げた状態で、封止された半導
体チップ１３を載置した部分１４の上下部と、外部に露
出する外部端子部分１５の上部を樹脂１６によって封止
している。
基板１２上に保護絶縁層によって封止された半導体チッ
プ１３が載置され、回路基板１２と電気的、物理的に接
続し、回路基板１２を、封止された半導体チップ１３を
載置した部分１４と外部に露出する外部端子部分１５を
境として所定の角度で折曲げた状態で、封止された半導
体チップ１３を載置した部分１４の上下部と、外部に露
出する外部端子部分１５の上部を樹脂１６によって封止
している。
【００１５】上記図１に示すメモリーカードの製造工程
は、まず、１次成形工程として、図２の（ａ）に示す１
次成形時のメモリーカードと金型の中央部分の側断面図
および図２の（ｂ）に示す１次成形時のメモリーカード
と金型のサイド部分の側断面図に示すように、回路基板
１２上に保護絶縁層によって封止された半導体チップ１
３を載置し、回路基板１２と電気的、物理的に接続した
後、金型の型締め工程時に１次成形用金型の固定側型板
１７と可動側型板１８とで封止された半導体チップ１３
を載置した回路基板１２の中央部分を挟み、固定側型板
１７の凸状部１９によって、固定側型板１７と可動側型
板１８の間のキャビティ２０内で回路基板１２の先端
を、封止された半導体チップ１３を載置した部分１４と
外部に露出する外部端子部分１５を境として所定の角度
で折曲げ、回路基板１２から封止された半導体チップ１
３の上面までの寸法が最終のメモリーカードの厚さ内に
収まるように固定した後、金型のゲート２１から溶融し
た樹脂をキャビティ２０に流し込むのであるが、封止さ
れた半導体チップ１３を載置した回路基板１２の中央部
分は金型の固定側型板１７と可動側型板１８とで挟まれ
ているため、中央部分には樹脂は流れ込まず、金型で挟
まれていない回路基板１２の両サイド部分および上辺に
は樹脂が流れ込み、回路基板１２の両サイド部分の外形
を樹脂２２、２３で、上辺の外形を樹脂２４で形作るこ
とになる。
は、まず、１次成形工程として、図２の（ａ）に示す１
次成形時のメモリーカードと金型の中央部分の側断面図
および図２の（ｂ）に示す１次成形時のメモリーカード
と金型のサイド部分の側断面図に示すように、回路基板
１２上に保護絶縁層によって封止された半導体チップ１
３を載置し、回路基板１２と電気的、物理的に接続した
後、金型の型締め工程時に１次成形用金型の固定側型板
１７と可動側型板１８とで封止された半導体チップ１３
を載置した回路基板１２の中央部分を挟み、固定側型板
１７の凸状部１９によって、固定側型板１７と可動側型
板１８の間のキャビティ２０内で回路基板１２の先端
を、封止された半導体チップ１３を載置した部分１４と
外部に露出する外部端子部分１５を境として所定の角度
で折曲げ、回路基板１２から封止された半導体チップ１
３の上面までの寸法が最終のメモリーカードの厚さ内に
収まるように固定した後、金型のゲート２１から溶融し
た樹脂をキャビティ２０に流し込むのであるが、封止さ
れた半導体チップ１３を載置した回路基板１２の中央部
分は金型の固定側型板１７と可動側型板１８とで挟まれ
ているため、中央部分には樹脂は流れ込まず、金型で挟
まれていない回路基板１２の両サイド部分および上辺に
は樹脂が流れ込み、回路基板１２の両サイド部分の外形
を樹脂２２、２３で、上辺の外形を樹脂２４で形作るこ
とになる。
【００１６】上記図２に示す１次成形で成形された１次
成形品は図３の斜視図に示すように、封止された半導体
チップ１３を載置した回路基板１２の中央部分には樹脂
が流れ込まず、封止された半導体チップ１３が露出した
状態であり、回路基板１２の両サイド部分にはその外形
を形作る樹脂２２、２３が形成され、回路基板１２の上
辺にはその外形を形作る樹脂２４が形成されている。
成形品は図３の斜視図に示すように、封止された半導体
チップ１３を載置した回路基板１２の中央部分には樹脂
が流れ込まず、封止された半導体チップ１３が露出した
状態であり、回路基板１２の両サイド部分にはその外形
を形作る樹脂２２、２３が形成され、回路基板１２の上
辺にはその外形を形作る樹脂２４が形成されている。
【００１７】次に、上記１次成形工程で成形され、回路
基板１２がその外形を形作る両サイド部分の樹脂２２、
２３および上辺の樹脂２４によって折曲げられた状態で
固定され、回路基板１２の中央部分には樹脂がない図３
の１次成形品を、図４の２次成形時のメモリーカードと
金型の中央部分の側断面図に示すように、２次成形用金
型の固定側型板２５と可動側型板２６との間のキャビテ
ィ２７内に、前記図３の１次成形品の両サイド部分の樹
脂２２、２３がキャビティ２７と同じ形状で接するよう
に位置決めすることにより、回路基板１２上の封止され
た半導体チップ１３と２次成形用金型の固定側型板２５
との距離、および回路基板１２と２次成形用金型の可動
側型板２６との距離が所定の値になり、その状態で金型
のゲート２８から溶融した樹脂をキャビティ２７に流し
込み、１次成形時には樹脂が流れ込まず露出していた回
路基板１２の中央部分を樹脂２９で封止し、図５のメモ
リーカードの２次成形時の斜視図に示すように、封止さ
れた半導体チップ１３を載置した回路基板１２は、その
両サイド部分が樹脂２２、２３によって、上辺が樹脂２
４によって外形が形作られ、中央部分が樹脂２９によっ
て前記両サイド部分および上辺の上面と面一に封止され
て最終のメモリーカードが得られる。
基板１２がその外形を形作る両サイド部分の樹脂２２、
２３および上辺の樹脂２４によって折曲げられた状態で
固定され、回路基板１２の中央部分には樹脂がない図３
の１次成形品を、図４の２次成形時のメモリーカードと
金型の中央部分の側断面図に示すように、２次成形用金
型の固定側型板２５と可動側型板２６との間のキャビテ
ィ２７内に、前記図３の１次成形品の両サイド部分の樹
脂２２、２３がキャビティ２７と同じ形状で接するよう
に位置決めすることにより、回路基板１２上の封止され
た半導体チップ１３と２次成形用金型の固定側型板２５
との距離、および回路基板１２と２次成形用金型の可動
側型板２６との距離が所定の値になり、その状態で金型
のゲート２８から溶融した樹脂をキャビティ２７に流し
込み、１次成形時には樹脂が流れ込まず露出していた回
路基板１２の中央部分を樹脂２９で封止し、図５のメモ
リーカードの２次成形時の斜視図に示すように、封止さ
れた半導体チップ１３を載置した回路基板１２は、その
両サイド部分が樹脂２２、２３によって、上辺が樹脂２
４によって外形が形作られ、中央部分が樹脂２９によっ
て前記両サイド部分および上辺の上面と面一に封止され
て最終のメモリーカードが得られる。
【００１８】尚、上記ゲート２１、２８はサイドゲート
方式の金型構造に限らず、ピンポイントゲート、トンネ
ルゲート方式でもよいことは申すまでもない。
方式の金型構造に限らず、ピンポイントゲート、トンネ
ルゲート方式でもよいことは申すまでもない。
【００１９】以上のように、本実施の形態におけるメモ
リーカードは、１次成形において、金型内で、回路基板
１２が、封止された半導体チップ１３を載置した部分１
４と外部に露出する外部端子部分１５を境として所定の
角度で折曲げられ、回路基板１２から封止された半導体
チップ１３の上面までの寸法が最終のメモリーカードの
厚さ内に収まるように固定されているので、回路基板１
２の上下を封止する樹脂１６の厚みを大きくしなくて
も、充分に封止可能となり、薄型のメモリーカードを得
ることができ、また、回路基板１２と封止された半導体
チップ１３とが外部に露出する外部端子部分１５を残し
て樹脂１６により封止され一体成形されているので、回
路基板１２と封止された半導体チップ１３とを容易には
分解することができず、メモリーカード内のデータの安
全性が飛躍的に高まるものであり、さらに、封止された
半導体チップ１３を用いることにより、従来のポッティ
ング工程が不要となり、上下のケースも不要となるた
め、製品のコストダウンが図れるものである。
リーカードは、１次成形において、金型内で、回路基板
１２が、封止された半導体チップ１３を載置した部分１
４と外部に露出する外部端子部分１５を境として所定の
角度で折曲げられ、回路基板１２から封止された半導体
チップ１３の上面までの寸法が最終のメモリーカードの
厚さ内に収まるように固定されているので、回路基板１
２の上下を封止する樹脂１６の厚みを大きくしなくて
も、充分に封止可能となり、薄型のメモリーカードを得
ることができ、また、回路基板１２と封止された半導体
チップ１３とが外部に露出する外部端子部分１５を残し
て樹脂１６により封止され一体成形されているので、回
路基板１２と封止された半導体チップ１３とを容易には
分解することができず、メモリーカード内のデータの安
全性が飛躍的に高まるものであり、さらに、封止された
半導体チップ１３を用いることにより、従来のポッティ
ング工程が不要となり、上下のケースも不要となるた
め、製品のコストダウンが図れるものである。
【００２０】
【発明の効果】以上のように、本発明のメモリーカード
によれば、封止された半導体を載置した回路基板をコン
パクトに一体樹脂成形することで、ポッティング工程と
上下ケースを廃止しコストダウンができ、サイズ的に小
さなメモリーカードが得られるとともに、容易に分解で
きない構造として、内部データの安全性を確保できると
いう効果が得られる。
によれば、封止された半導体を載置した回路基板をコン
パクトに一体樹脂成形することで、ポッティング工程と
上下ケースを廃止しコストダウンができ、サイズ的に小
さなメモリーカードが得られるとともに、容易に分解で
きない構造として、内部データの安全性を確保できると
いう効果が得られる。
【図１】本発明の実施の形態におけるメモリーカードの
側断面図
側断面図
【図２】（ａ）同メモリーカードの製造工程における１
次成形時のメモリーカードと金型の中央部分の側断面図 （ｂ）同メモリーカードの製造工程における１次成形時
のメモリーカードと金型のサイド部分の側断面図
次成形時のメモリーカードと金型の中央部分の側断面図 （ｂ）同メモリーカードの製造工程における１次成形時
のメモリーカードと金型のサイド部分の側断面図
【図３】同メモリーカードの１次成形時の斜視図
【図４】同メモリーカードの製造工程における２次成形
時のメモリーカードと金型の中央部分の側断面図
時のメモリーカードと金型の中央部分の側断面図
【図５】同メモリーカードの２次成形時の斜視図
【図６】（ａ）従来のメモリーカードの側断面図
（ｂ）上記（ａ）と違う従来のメモリーカードの側断面
図
図
１，７，１２ 回路基板
２ 半導体チップ
３ 保護層
４，９，１５ 外部端子部分
５，１０ 上ケース
６，１１ 下ケース
８，１３ 封止された半導体チップ
１４ 封止された半導体チップ１３を載置した部分
１６，２２，２３，２４，２９ 樹脂
１７，２５ 固定側型板
１８，２６ 可動側型板
１９ 凸状部
２０，２７ キャビティ
２１，２８ ゲート
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4F204 AD03 AD05 AD08 AG01 AH37
EA03 EA04 EA06 EB01 EB12
EF01
5B035 AA00 AA04 BA03 BB09 CA01
CA08 CA29
Claims (2)
- 【請求項１】 回路基板上に保護絶縁層によって封止さ
れた半導体チップを載置して回路基板と電気的、物理的
に接続し、回路基板を、封止された半導体チップを載置
した部分と外部に露出する外部端子部分を境として所定
の角度で折曲げ、封止された半導体チップを載置した部
分の上下部と、外部に露出する外部端子部分の上部を樹
脂によって封止したメモリーカード。 - 【請求項２】 保護絶縁層によって封止された半導体チ
ップを回路基板に載置して電気的、物理的に接続した
後、１次成形工程として、１次成形用金型の固定側型板
と可動側型板とで回路基板を挟み、固定側型板の凸状部
によって、固定側型板と可動側型板の間のキャビティ内
で回路基板の先端を、封止された半導体チップを載置し
た部分と外部に露出する外部端子部分を境として所定の
角度で折曲げて、キャビティ内に溶融樹脂を流し込み、
回路基板が折曲した１次成形品を成形し、２次成形工程
として、前記１次成形品を２次成形用金型の固定側型板
と可動側型板の間のキャビティ内にセットして、１次成
形工程では流し込めなかった回路基板に樹脂を流し込み
２次成形品を成形するメモリーカードの成形方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114509A JP4086534B2 (ja) | 2002-04-17 | 2002-04-17 | メモリーカードとその成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114509A JP4086534B2 (ja) | 2002-04-17 | 2002-04-17 | メモリーカードとその成形方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003308508A true JP2003308508A (ja) | 2003-10-31 |
| JP2003308508A5 JP2003308508A5 (ja) | 2005-09-22 |
| JP4086534B2 JP4086534B2 (ja) | 2008-05-14 |
Family
ID=29396295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114509A Expired - Fee Related JP4086534B2 (ja) | 2002-04-17 | 2002-04-17 | メモリーカードとその成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086534B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008084263A (ja) * | 2006-09-29 | 2008-04-10 | Renesas Technology Corp | メモリカードおよびその製造方法 |
| JP2012094800A (ja) * | 2010-02-15 | 2012-05-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
-
2002
- 2002-04-17 JP JP2002114509A patent/JP4086534B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008084263A (ja) * | 2006-09-29 | 2008-04-10 | Renesas Technology Corp | メモリカードおよびその製造方法 |
| JP2012094800A (ja) * | 2010-02-15 | 2012-05-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US8269325B2 (en) | 2010-02-15 | 2012-09-18 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
| US8492885B2 (en) | 2010-02-15 | 2013-07-23 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
| US8603865B2 (en) | 2010-02-15 | 2013-12-10 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4086534B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1270168B1 (en) | Chip antenna and method of manufacturing the same | |
| TWI394238B (zh) | 小型模塑記憶卡及其製造方法 | |
| TWI249712B (en) | Memory card and its manufacturing method | |
| JP3027954B2 (ja) | 集積回路装置、その製造方法 | |
| JP4503604B2 (ja) | 電子パッケージ及びそれを構成する方法 | |
| JP2003308508A (ja) | メモリーカードとその成形方法 | |
| JP5547952B2 (ja) | Ｒｆｉｄタグの製造方法、及び金型 | |
| JP2007172572A (ja) | メモリカード実装方法と構造 | |
| TWI732732B (zh) | 記憶卡結構及其製造方法 | |
| TWI728528B (zh) | 記憶卡結構及其製造方法 | |
| JP2003308508A5 (ja) | ||
| JP2659440B2 (ja) | 情報カードの封止方法 | |
| JPH03248551A (ja) | 合成樹脂封止型電子部品 | |
| KR100532436B1 (ko) | 웨이퍼 레벨 패키지가 탑재된 ｐｃｂ 모듈의 양면 몰딩 방법 | |
| TW202220065A (zh) | 感測器封裝及其製造方法 | |
| JP2713541B2 (ja) | パッケージ型固体電解コンデンサーの構造及びその製造方法 | |
| JP3581839B2 (ja) | 小型アンテナの製造方法 | |
| JP2003078342A (ja) | チップアンテナとその製造方法 | |
| JP3117683B2 (ja) | 非接触型半導体カード | |
| JP3093944B2 (ja) | Ｉｃメモリカードの製造方法 | |
| JP2000174171A (ja) | パッケージ部設置用回路基板 | |
| JPS63273324A (ja) | 樹脂封止型回路装置の製造方法 | |
| JPH02261696A (ja) | Ｉｃモジュール | |
| JP2560194B2 (ja) | パッケージ型半導体装置の製造方法 | |
| JPH04138296A (ja) | 薄形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |