JP2000174171A - パッケージ部設置用回路基板 - Google Patents
パッケージ部設置用回路基板Info
- Publication number
- JP2000174171A JP2000174171A JP34625998A JP34625998A JP2000174171A JP 2000174171 A JP2000174171 A JP 2000174171A JP 34625998 A JP34625998 A JP 34625998A JP 34625998 A JP34625998 A JP 34625998A JP 2000174171 A JP2000174171 A JP 2000174171A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- package
- runner
- resin
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】パッケージ部成形時に圧痕が付かず、回路パタ
ーンの切断やレジストの破壊等がなく、樹脂漏れの発生
を防止する。 【解決手段】片面又は両面にプラスチック製パッケージ
部をモールド成形する回路基板１９のパッケージ部成形
用樹脂路１２を設ける部分１７の厚みをパッケージ部成
形用キャビテイ１４に臨むモールド金型クランプ領域部
分１６の厚みと等しくする。その際、両面に回路パター
ン８、１０を設けた回路基板１９ではそのパッケージ部
成形用樹脂路１２を設ける部分１７の樹脂路形成面に対
する裏側面に、その樹脂路形状に概略一致する或いはそ
れより広い形状にして、回路機能に影響を与えない回路
パターン１０ｃを設けるとよい。
ーンの切断やレジストの破壊等がなく、樹脂漏れの発生
を防止する。 【解決手段】片面又は両面にプラスチック製パッケージ
部をモールド成形する回路基板１９のパッケージ部成形
用樹脂路１２を設ける部分１７の厚みをパッケージ部成
形用キャビテイ１４に臨むモールド金型クランプ領域部
分１６の厚みと等しくする。その際、両面に回路パター
ン８、１０を設けた回路基板１９ではそのパッケージ部
成形用樹脂路１２を設ける部分１７の樹脂路形成面に対
する裏側面に、その樹脂路形状に概略一致する或いはそ
れより広い形状にして、回路機能に影響を与えない回路
パターン１０ｃを設けるとよい。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ等
のプラスチック製パッケージ部を樹脂封止に用いるパッ
ケージ部設置用回路基板に関する。
のプラスチック製パッケージ部を樹脂封止に用いるパッ
ケージ部設置用回路基板に関する。
【０００２】
【従来の技術】一例としてＢＧＡ型半導体パッケージに
ついて説明すると、従来のＢＧＡ型半導体パッケージで
は多数の接続用及び非接続用の回路パターンを内外に設
けた絶縁基材からなるプリント基板を用い、そのプリン
ト基板の片面に、それ等の接続用回路パターンと接続す
る半導体素子を樹脂封止するプラスチック製パッケージ
部を設置し、他面にそれ等の接続用回路パターンと接続
する多数のボール状の外部接続部を格子状に配設してい
る。
ついて説明すると、従来のＢＧＡ型半導体パッケージで
は多数の接続用及び非接続用の回路パターンを内外に設
けた絶縁基材からなるプリント基板を用い、そのプリン
ト基板の片面に、それ等の接続用回路パターンと接続す
る半導体素子を樹脂封止するプラスチック製パッケージ
部を設置し、他面にそれ等の接続用回路パターンと接続
する多数のボール状の外部接続部を格子状に配設してい
る。
【０００３】このＢＧＡ型半導体パッケージのパッケー
ジ部をプラスチック成形する場合、先にプリント基板の
各セクション毎、その中央部に半導体素子を接合し、そ
の素子の各電極と対応する接続用回路パターンとをワイ
ヤでボンディングしたものを用意する。そして、上下金
型からなるモールド金型やプレス装置等を備えたパッケ
ージ部成形用モールド装置を使用する。その際、モール
ド金型として、例えば上金型にプラスチック成形用のキ
ャビテイや樹脂路となるランナー等を有する成形型を用
い、下金型にプラスチック成形用のキャビテイがなく、
プリント基板の全体が嵌まる配置用の凹所を設けた成形
型を用いるとよい。
ジ部をプラスチック成形する場合、先にプリント基板の
各セクション毎、その中央部に半導体素子を接合し、そ
の素子の各電極と対応する接続用回路パターンとをワイ
ヤでボンディングしたものを用意する。そして、上下金
型からなるモールド金型やプレス装置等を備えたパッケ
ージ部成形用モールド装置を使用する。その際、モール
ド金型として、例えば上金型にプラスチック成形用のキ
ャビテイや樹脂路となるランナー等を有する成形型を用
い、下金型にプラスチック成形用のキャビテイがなく、
プリント基板の全体が嵌まる配置用の凹所を設けた成形
型を用いるとよい。
【０００４】成形時、図６に示すようにモールド金型１
の上下金型２、３間の所定位置に、半導体素子４を接合
し、ワイヤ５でボンディングしたプリント基板６を配置
し、クランプする。なお、７はガラスを含むエポキシ樹
脂等のプラスチックからなる絶縁基材、８、９はその絶
縁基材７の上面に設けた回路パターンとその回路パター
ンを適宜覆うレジスト（絶縁被覆層）であり、１０、１
１は下面に設けた回路パターンとその回路パターンを適
宜覆うレジストである。但し、８ａは半導体素子接続用
回路パターン、８ｂはランナーパターン（非接続用回路
パターン）、１０ａはアース接続用回路パターン、１０
ｂはボール接続用回路パターンである。そして、溶融し
たプラスチックをランナー１２からゲート１３を経てキ
ャビテイ１４内に注入し、パッケージ部を成形する。
の上下金型２、３間の所定位置に、半導体素子４を接合
し、ワイヤ５でボンディングしたプリント基板６を配置
し、クランプする。なお、７はガラスを含むエポキシ樹
脂等のプラスチックからなる絶縁基材、８、９はその絶
縁基材７の上面に設けた回路パターンとその回路パター
ンを適宜覆うレジスト（絶縁被覆層）であり、１０、１
１は下面に設けた回路パターンとその回路パターンを適
宜覆うレジストである。但し、８ａは半導体素子接続用
回路パターン、８ｂはランナーパターン（非接続用回路
パターン）、１０ａはアース接続用回路パターン、１０
ｂはボール接続用回路パターンである。そして、溶融し
たプラスチックをランナー１２からゲート１３を経てキ
ャビテイ１４内に注入し、パッケージ部を成形する。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな溶融プラスチック注入時、上下金型２、３でプリン
ト基板６をクランプしても、図７に示すようにランナー
１２の両側下部付近の空間（ランナーサイド空間）１５
（１５ａ、１５ｂ）から樹脂漏れが発生し、更にキャビ
テイ１４から空気を外部に除く溝であるエアベント（図
示なし）等からも樹脂漏れが発生する。何故なら、プリ
ント基板６のキャビテイ１４に臨むモールド金型クラン
プ領域に当たるキャビテイ部１６では絶縁基材７の上下
面に半導体素子接続用回路パターン８ａ、アース接続用
回路パターン１０ａ、ボール接続用回路パターン１０ｂ
等をそれぞれ備えているのに対し、 そのキャビテイ部
１６の周辺にあるランナー１２に臨むランナー部１７で
は絶縁基材７の上面にランナーパターン８ｂを備えてい
るが、その下面にはレジスト１１のみがあり回路パター
ンがないからである。なお、非接続用回路パターンであ
るランナーパターン８ｂを残すのはランナー１２とプリ
ント基板６との分離をし易くするためである。しかも、
レジスト９、１１等はプリント基板６の全体に均一に薄
く被覆するため、レジスト１１のみを部分的に厚くでき
ない。又、プリント基板６のエアベント部等もキャビテ
イ部１６より板厚が薄くなっている。
うな溶融プラスチック注入時、上下金型２、３でプリン
ト基板６をクランプしても、図７に示すようにランナー
１２の両側下部付近の空間（ランナーサイド空間）１５
（１５ａ、１５ｂ）から樹脂漏れが発生し、更にキャビ
テイ１４から空気を外部に除く溝であるエアベント（図
示なし）等からも樹脂漏れが発生する。何故なら、プリ
ント基板６のキャビテイ１４に臨むモールド金型クラン
プ領域に当たるキャビテイ部１６では絶縁基材７の上下
面に半導体素子接続用回路パターン８ａ、アース接続用
回路パターン１０ａ、ボール接続用回路パターン１０ｂ
等をそれぞれ備えているのに対し、 そのキャビテイ部
１６の周辺にあるランナー１２に臨むランナー部１７で
は絶縁基材７の上面にランナーパターン８ｂを備えてい
るが、その下面にはレジスト１１のみがあり回路パター
ンがないからである。なお、非接続用回路パターンであ
るランナーパターン８ｂを残すのはランナー１２とプリ
ント基板６との分離をし易くするためである。しかも、
レジスト９、１１等はプリント基板６の全体に均一に薄
く被覆するため、レジスト１１のみを部分的に厚くでき
ない。又、プリント基板６のエアベント部等もキャビテ
イ部１６より板厚が薄くなっている。
【０００６】そして、このような漏れ樹脂例えばランナ
ーサイド空間１５から漏れた樹脂はプリント基板６の側
面に沿って矢印方向に流れ、ランナー１２の下方にある
下面側の空間（ランナー下空間）１８に回り込み、その
下面に付着する。当然、プリント基板６の下面等に付着
した樹脂かすは取り除いていたが、不十分だと残った樹
脂かすが後工程において落下する等して障害が発生し
た。そこで、樹脂漏れをなくすため、特にランナーサイ
ド空間１５、ランナー下空間１８等がなくなるようにク
ランプ力を大きくすると、今度はプリント基板６に圧痕
が生じ、回路パターン例えば表面にある半導体素子接続
用回路パターン８ａや内部にある接続用回路パターン
（図示なし）等が切断し、レジスト８ｂ等が破壊される
ことがある。
ーサイド空間１５から漏れた樹脂はプリント基板６の側
面に沿って矢印方向に流れ、ランナー１２の下方にある
下面側の空間（ランナー下空間）１８に回り込み、その
下面に付着する。当然、プリント基板６の下面等に付着
した樹脂かすは取り除いていたが、不十分だと残った樹
脂かすが後工程において落下する等して障害が発生し
た。そこで、樹脂漏れをなくすため、特にランナーサイ
ド空間１５、ランナー下空間１８等がなくなるようにク
ランプ力を大きくすると、今度はプリント基板６に圧痕
が生じ、回路パターン例えば表面にある半導体素子接続
用回路パターン８ａや内部にある接続用回路パターン
（図示なし）等が切断し、レジスト８ｂ等が破壊される
ことがある。
【０００７】本発明はこのような従来の問題点に着目し
てなされたものであり、パッケージ部成形時に圧痕が付
かず、回路パターンの切断やレジストの破壊等がなく、
樹脂漏れの発生しないパッケージ部設置用回路基板を提
供することを目的とする。
てなされたものであり、パッケージ部成形時に圧痕が付
かず、回路パターンの切断やレジストの破壊等がなく、
樹脂漏れの発生しないパッケージ部設置用回路基板を提
供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による片面又は両面にプラスチック製パッケ
ージ部をモールド成形するパッケージ部設置用回路基板
では、そのパッケージ部成形用樹脂路を設ける部分の回
路基板の厚みをパッケージ部成形用キャビテイに臨むモ
ールド金型クランプ領域部分の回路基板の厚みと等しく
する。
に、本発明による片面又は両面にプラスチック製パッケ
ージ部をモールド成形するパッケージ部設置用回路基板
では、そのパッケージ部成形用樹脂路を設ける部分の回
路基板の厚みをパッケージ部成形用キャビテイに臨むモ
ールド金型クランプ領域部分の回路基板の厚みと等しく
する。
【０００９】そして、両面に回路パターンを設けたパッ
ケージ部設置用回路基板では、そのパッケージ部成形用
樹脂路を設ける部分の樹脂路形成面に対する裏側面に、
その樹脂路形状に概略一致する或いはそれより広い形状
にして、回路機能に影響を与えない回路パターンを設け
るとよい。
ケージ部設置用回路基板では、そのパッケージ部成形用
樹脂路を設ける部分の樹脂路形成面に対する裏側面に、
その樹脂路形状に概略一致する或いはそれより広い形状
にして、回路機能に影響を与えない回路パターンを設け
るとよい。
【００１０】
【発明の実施の形態】以下、添付の図１〜５を参照し
て、本発明の実施の形態を説明する。図１は本発明を適
用したＢＧＡ型半導体パッケージ用プリント基板の上下
金型によるパッケージ部成形時のクランプ状態を示すラ
ンナーの長手方向に切断した要部縦断面図、図２はその
ランナーの短手方向に切断した要部縦断面図である。こ
のＢＧＡ型半導体パッケージ用プリント基板１９は従来
のＢＧＡ型半導体パッケージ用プリント基板６とほぼ同
一構造にする。そこで、プリント基板１９のプリント基
板６と対応する部分には同一符号を付して以下に詳細に
説明する。
て、本発明の実施の形態を説明する。図１は本発明を適
用したＢＧＡ型半導体パッケージ用プリント基板の上下
金型によるパッケージ部成形時のクランプ状態を示すラ
ンナーの長手方向に切断した要部縦断面図、図２はその
ランナーの短手方向に切断した要部縦断面図である。こ
のＢＧＡ型半導体パッケージ用プリント基板１９は従来
のＢＧＡ型半導体パッケージ用プリント基板６とほぼ同
一構造にする。そこで、プリント基板１９のプリント基
板６と対応する部分には同一符号を付して以下に詳細に
説明する。
【００１１】このプリント基板１９は従来のプリント基
板６ではそのパッケージ部成形時にキャビテイ部１６の
周辺にあるランナー部１７、エアベント部等から樹脂漏
れが発生したが、それ等の部分から樹脂漏れが発生しな
いように、それ等の樹脂漏れ防止部の厚板をいずれもキ
ャビテイ部１６の板厚と等しくする。そこで、ランナー
部１７では樹脂漏れを防止するため、従来のプリント基
板６ではそのランナー部１７に当たる絶縁基材７の下面
にレジスト１１のみを備えたのに対し、プリント基板１
９では絶縁基材７の下面に回路機能に影響を与えない非
接続用回路パターン１０ｃを新たに設けて、その上にレ
ジスト１１を備える。その際、図３に示すように絶縁基
材７の上下面の相対する位置に設ける回路パターン１０
ｃの設置領域をランナーパターン８ｂの設置領域と同一
形状にする。但し、ランナーパターン８ｂの設置領域は
ランナー１２の設置領域より若干広くする。なお、２０
はパッケージ部の外形位置である。
板６ではそのパッケージ部成形時にキャビテイ部１６の
周辺にあるランナー部１７、エアベント部等から樹脂漏
れが発生したが、それ等の部分から樹脂漏れが発生しな
いように、それ等の樹脂漏れ防止部の厚板をいずれもキ
ャビテイ部１６の板厚と等しくする。そこで、ランナー
部１７では樹脂漏れを防止するため、従来のプリント基
板６ではそのランナー部１７に当たる絶縁基材７の下面
にレジスト１１のみを備えたのに対し、プリント基板１
９では絶縁基材７の下面に回路機能に影響を与えない非
接続用回路パターン１０ｃを新たに設けて、その上にレ
ジスト１１を備える。その際、図３に示すように絶縁基
材７の上下面の相対する位置に設ける回路パターン１０
ｃの設置領域をランナーパターン８ｂの設置領域と同一
形状にする。但し、ランナーパターン８ｂの設置領域は
ランナー１２の設置領域より若干広くする。なお、２０
はパッケージ部の外形位置である。
【００１２】又、エアベント部等についても樹脂漏れを
防止するため、同様にする。しかし、プリント基板１９
は回路パターン１０ｃ等を設けること以外、プリント基
板６と同一構造にする。なお、各回路パターン８、１０
等は通常プリント基板の製作時に行われている絶縁基材
７の上下面に全面的に導電性被覆層を形成した後、不必
要な箇所を除くことによって形成するという方法によっ
て実施するため、新たな回路パターン１０ｃ等の形成を
簡単に行なえる。
防止するため、同様にする。しかし、プリント基板１９
は回路パターン１０ｃ等を設けること以外、プリント基
板６と同一構造にする。なお、各回路パターン８、１０
等は通常プリント基板の製作時に行われている絶縁基材
７の上下面に全面的に導電性被覆層を形成した後、不必
要な箇所を除くことによって形成するという方法によっ
て実施するため、新たな回路パターン１０ｃ等の形成を
簡単に行なえる。
【００１３】このようなプリント基板１９をモールド金
型１内の所定位置に従来通り配置すると、ランナー部１
７の板厚がキャビテイ部１６の板厚と等しくなっている
ため、従来のプリント基板６のパッケージ部成形時に存
在したランナー下空間１８がなくなる。そして、クラン
プすると、ランナーサイド空間１５がなくなり、プラス
チック注入時に樹脂漏れが発生しなくなる。しかも、ク
ランプ力をプリント基板１９に圧痕が発生する程大きく
する必要がない。それ故、回路パターン８、１０の切断
やレジスト９、１１の破壊等も発生しない。又、パッケ
ージ部成形後に樹脂かす除去を必要とせず、樹脂かす残
りによる後工程での障害等も発生しなくなる。なお、エ
アベント部等についても同様である。
型１内の所定位置に従来通り配置すると、ランナー部１
７の板厚がキャビテイ部１６の板厚と等しくなっている
ため、従来のプリント基板６のパッケージ部成形時に存
在したランナー下空間１８がなくなる。そして、クラン
プすると、ランナーサイド空間１５がなくなり、プラス
チック注入時に樹脂漏れが発生しなくなる。しかも、ク
ランプ力をプリント基板１９に圧痕が発生する程大きく
する必要がない。それ故、回路パターン８、１０の切断
やレジスト９、１１の破壊等も発生しない。又、パッケ
ージ部成形後に樹脂かす除去を必要とせず、樹脂かす残
りによる後工程での障害等も発生しなくなる。なお、エ
アベント部等についても同様である。
【００１４】このようにして、プラスチック製パッケー
ジ部を成形した後、プリント基板１９の下面側では各接
続用回路パターン１０ｂを半田ボールでそれぞれ被い、
それ等の多数ボールを格子状に配置する。すると、ＢＧ
Ａ型半導体パッケージが完成する。
ジ部を成形した後、プリント基板１９の下面側では各接
続用回路パターン１０ｂを半田ボールでそれぞれ被い、
それ等の多数ボールを格子状に配置する。すると、ＢＧ
Ａ型半導体パッケージが完成する。
【００１５】上記実施の形態ではプリント基板１９のパ
ッケージ部成形用ランナー１２を設ける部分の樹脂形成
面に対する裏側面に、そのランナー１２に概略一致する
形状の回路機能に影響を与えない非接続用回路パターン
１０ｃを設ける場合について説明したが、図４に示すよ
うにその回路パターン１０ｃの中央部を省略し、ランナ
ー１２の長手方向に沿って両縁部付近のみに同様の回路
パターン１０ｃ1 、１０ｃ2 をそれぞれ設けてもよい。
或いは、図５に示すようにランナー１２より同様の回路
パターン１０ｃ3 の形状を大幅に広くしてもよい。
ッケージ部成形用ランナー１２を設ける部分の樹脂形成
面に対する裏側面に、そのランナー１２に概略一致する
形状の回路機能に影響を与えない非接続用回路パターン
１０ｃを設ける場合について説明したが、図４に示すよ
うにその回路パターン１０ｃの中央部を省略し、ランナ
ー１２の長手方向に沿って両縁部付近のみに同様の回路
パターン１０ｃ1 、１０ｃ2 をそれぞれ設けてもよい。
或いは、図５に示すようにランナー１２より同様の回路
パターン１０ｃ3 の形状を大幅に広くしてもよい。
【００１６】又、上記実施の形態では本発明を適用した
パッケージ部設置用回路基板例として、絶縁基材７の両
面と内部に回路パターン８、１０等を設けた硬質のプリ
ント基板１９の片面にプラスチック製パッケージ部を設
ける場合について説明したが、そのプリント基板１９の
両面にプラスチック製パッケージ部を設ける場合にも本
発明を同様に適用することができる。又、ポリイミド樹
脂等のプラスチックからなる絶縁基材の両面と内部に回
路パターンを設けた軟質のフィルム基板につき、その片
面又は両面にプラスチック製パッケージ部を設ける場合
にも本発明を同様に適用することができる。
パッケージ部設置用回路基板例として、絶縁基材７の両
面と内部に回路パターン８、１０等を設けた硬質のプリ
ント基板１９の片面にプラスチック製パッケージ部を設
ける場合について説明したが、そのプリント基板１９の
両面にプラスチック製パッケージ部を設ける場合にも本
発明を同様に適用することができる。又、ポリイミド樹
脂等のプラスチックからなる絶縁基材の両面と内部に回
路パターンを設けた軟質のフィルム基板につき、その片
面又は両面にプラスチック製パッケージ部を設ける場合
にも本発明を同様に適用することができる。
【００１７】又、ガラスを含むエポキシ樹脂等のプラス
チックからなる絶縁基材の片面又は両面のみに回路パタ
ーンを設けた硬質のプラスチック基板につき、その片面
又は両面にプラスチック製パッケージ部を設ける場合に
も本発明を同様に適用することができる。又、ポリイミ
ド樹脂等のプラスチックからなる絶縁基材の片面又は両
面のみに回路パターンを設けた軟質のフィルム基板につ
き、その片面又は両面にプラスチック製パッケージ部を
設ける場合についても本発明を同様に適用することがで
きる。
チックからなる絶縁基材の片面又は両面のみに回路パタ
ーンを設けた硬質のプラスチック基板につき、その片面
又は両面にプラスチック製パッケージ部を設ける場合に
も本発明を同様に適用することができる。又、ポリイミ
ド樹脂等のプラスチックからなる絶縁基材の片面又は両
面のみに回路パターンを設けた軟質のフィルム基板につ
き、その片面又は両面にプラスチック製パッケージ部を
設ける場合についても本発明を同様に適用することがで
きる。
【００１８】
【発明の効果】以上説明した本発明によれば、請求項１
記載の発明ではパッケージ部設置用回路基板のパッケー
ジ部成形用樹脂路を設ける部分の回路基板の厚みをパッ
ケージ部成形用キャビテイに臨むモールド金型クランプ
領域部分の回路基板の厚みと等しくすることにより、そ
のパッケージ部成形時の樹脂漏れを防止することができ
る。しかも、クランプ力をプリント基板に圧痕が付く程
大きくする必要がない。それ故、回路パターンの切断や
レジストの破壊等も発生しない。又、パッケージ部成形
後に樹脂かす除去を必要とせず、樹脂かす残りによる後
工程での障害等も発生しない。
記載の発明ではパッケージ部設置用回路基板のパッケー
ジ部成形用樹脂路を設ける部分の回路基板の厚みをパッ
ケージ部成形用キャビテイに臨むモールド金型クランプ
領域部分の回路基板の厚みと等しくすることにより、そ
のパッケージ部成形時の樹脂漏れを防止することができ
る。しかも、クランプ力をプリント基板に圧痕が付く程
大きくする必要がない。それ故、回路パターンの切断や
レジストの破壊等も発生しない。又、パッケージ部成形
後に樹脂かす除去を必要とせず、樹脂かす残りによる後
工程での障害等も発生しない。
【００１９】又、請求項２記載の発明では両面に回路パ
ターンを設けたパッケージ部設置用回路基板の製作時
に、絶縁基材の相対する両面に全面的に導電性被覆層を
形成した後、不必要な箇所を除いて必要な各回路パター
ンを形成するという通常行われている方法を採用するこ
とにより、その回路基板のパッケージ部成形用樹脂路を
設ける部分の樹脂路形成面に対する裏側面に、樹脂路形
状に概略一致する或いはそれより広い形状にして、回路
機能に影響を与えない回路パターンを簡単に設けること
ができる。それ故、回路基板のパッケージ部成形用樹脂
路を設ける部分の厚みをモールド金型クランプ領域部分
の厚みと簡単に等しく形成できる。
ターンを設けたパッケージ部設置用回路基板の製作時
に、絶縁基材の相対する両面に全面的に導電性被覆層を
形成した後、不必要な箇所を除いて必要な各回路パター
ンを形成するという通常行われている方法を採用するこ
とにより、その回路基板のパッケージ部成形用樹脂路を
設ける部分の樹脂路形成面に対する裏側面に、樹脂路形
状に概略一致する或いはそれより広い形状にして、回路
機能に影響を与えない回路パターンを簡単に設けること
ができる。それ故、回路基板のパッケージ部成形用樹脂
路を設ける部分の厚みをモールド金型クランプ領域部分
の厚みと簡単に等しく形成できる。
【図１】本発明を適用したＢＧＡ型半導体パッケージ用
プリント基板の上下金型によるパッケージ部成形時のク
ランプ状態を示すランナーの長手方向に切断した要部縦
断面図である。
プリント基板の上下金型によるパッケージ部成形時のク
ランプ状態を示すランナーの長手方向に切断した要部縦
断面図である。
【図２】同ランナーの短手方向に切断した要部縦断面図
である。
である。
【図３】同プリント基板のランナー部付近を示す底面図
である。
である。
【図４】本発明を適用した他のＢＧＡ型半導体パッケー
ジ用プリント基板のランナー部付近を示す底面図であ
る。
ジ用プリント基板のランナー部付近を示す底面図であ
る。
【図５】本発明を適用した別のＢＧＡ型半導体パッケー
ジ用プリント基板のランナー部付近を示す底面図であ
る。
ジ用プリント基板のランナー部付近を示す底面図であ
る。
【図６】従来のＢＧＡ型半導体パッケージ用プリント基
板の上下金型によるパッケージ部成形時のクランプ状態
を示すランナーの長手方向に切断した要部縦断面図であ
る。
板の上下金型によるパッケージ部成形時のクランプ状態
を示すランナーの長手方向に切断した要部縦断面図であ
る。
【図７】同ランナーの短手方向に切断した要部縦断面図
である。
である。
１…モールド金型 ２、３…上下金型 ４…半導体素子
５…ワイヤ ６、１９…プリント基板 ７…絶縁基材
８、１０…回路パターン ９、１１…レジスト １２
…ランナー １３…ゲート １４…キャビテイ １５…
ランナーサイド空間 １６…キャビテイ部 １７…ラン
ナー部 １８…ランナー下空間 ２０…パッケージ部外
形位置
５…ワイヤ ６、１９…プリント基板 ７…絶縁基材
８、１０…回路パターン ９、１１…レジスト １２
…ランナー １３…ゲート １４…キャビテイ １５…
ランナーサイド空間 １６…キャビテイ部 １７…ラン
ナー部 １８…ランナー下空間 ２０…パッケージ部外
形位置
Claims (2)
- 【請求項１】 片面又は両面にプラスチック製パッケー
ジ部をモールド成形するパッケージ部設置用回路基板で
あって、そのパッケージ部成形用樹脂路を設ける部分の
回路基板の厚みをパッケージ部成形用キャビテイに臨む
モールド金型クランプ領域部分の回路基板の厚みと等し
くすることを特徴とするパッケージ部設置用回路基板。 - 【請求項２】 両面に回路パターンを設けたパッケージ
部設置用回路基板ではそのパッケージ部成形用樹脂路を
設ける部分の樹脂路形成面に対する裏側面に、その樹脂
路形状に概略一致する或いはそれより広い形状にして、
回路機能に影響を与えない回路パターンを設けることを
特徴とする請求項１記載のパッケージ部設置用回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34625998A JP2000174171A (ja) | 1998-12-07 | 1998-12-07 | パッケージ部設置用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34625998A JP2000174171A (ja) | 1998-12-07 | 1998-12-07 | パッケージ部設置用回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174171A true JP2000174171A (ja) | 2000-06-23 |
Family
ID=18382197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34625998A Pending JP2000174171A (ja) | 1998-12-07 | 1998-12-07 | パッケージ部設置用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174171A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014181509A1 (ja) * | 2013-05-06 | 2014-11-13 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| JP2014220309A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| CN113474853A (zh) * | 2019-02-27 | 2021-10-01 | 住友电工印刷电路株式会社 | 印刷配线板及印刷配线板的制造方法 |
-
1998
- 1998-12-07 JP JP34625998A patent/JP2000174171A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014181509A1 (ja) * | 2013-05-06 | 2014-11-13 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| JP2014220309A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| CN113474853A (zh) * | 2019-02-27 | 2021-10-01 | 住友电工印刷电路株式会社 | 印刷配线板及印刷配线板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350759B1 (ko) | 볼 그리드 어레이형 반도체 장치 및 그 제조 방법 | |
| US20040063252A1 (en) | Method of making semiconductor device | |
| JP4626919B2 (ja) | 半導体装置 | |
| US6563209B1 (en) | Lead frame for semiconductor device | |
| JP3893301B2 (ja) | 半導体装置の製造方法および半導体モジュールの製造方法 | |
| JPH0378236A (ja) | キャリアテープ及びこれを用いた半導体装置の製造方法 | |
| JP2000174171A (ja) | パッケージ部設置用回路基板 | |
| US7888602B2 (en) | Printed circuit board having air vent for molding and package using the same | |
| JPH03266442A (ja) | 半導体チップ実装用リード構造体 | |
| JP3644861B2 (ja) | 面実装用光半導体装置及びその製造方法 | |
| JPH11186304A (ja) | 混成集積回路装置の製造方法 | |
| JP3198243B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06132362A (ja) | テープキャリア、それを用いた半導体装置及びその製造方法 | |
| JP4336407B2 (ja) | 回路基板 | |
| JP4086534B2 (ja) | メモリーカードとその成形方法 | |
| JP4065180B2 (ja) | 樹脂封止金型 | |
| JP3212527B2 (ja) | 光照射窓を有するｂｇａ型中空半導体パッケージ | |
| JP3213578B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2003060131A (ja) | 半導体装置及びその製造方法 | |
| JPH05211187A (ja) | Ｉｃパッケージ用のモールド金型 | |
| JPS6354222B2 (ja) | ||
| JP2006310537A (ja) | 半導体装置 | |
| JP3790488B2 (ja) | 樹脂封止金型 | |
| JP2627812B2 (ja) | 電子部品の製造方法 | |
| JPH11297921A (ja) | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |