JP4626919B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4626919B2
JP4626919B2 JP2001089258A JP2001089258A JP4626919B2 JP 4626919 B2 JP4626919 B2 JP 4626919B2 JP 2001089258 A JP2001089258 A JP 2001089258A JP 2001089258 A JP2001089258 A JP 2001089258A JP 4626919 B2 JP4626919 B2 JP 4626919B2
Authority
JP
Japan
Prior art keywords
circuit board
wiring
wiring pattern
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001089258A
Other languages
English (en)
Other versions
JP2002289733A (ja
Inventor
修一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2001089258A priority Critical patent/JP4626919B2/ja
Priority to US10/106,495 priority patent/US7084511B2/en
Publication of JP2002289733A publication Critical patent/JP2002289733A/ja
Priority to US11/447,148 priority patent/US7268439B2/en
Application granted granted Critical
Publication of JP4626919B2 publication Critical patent/JP4626919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は回路基板の表面を半導体チップと共に樹脂封止する半導体装置に関し、特に樹脂封止による半導体装置の信頼性の低下を防止した半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置の薄型化、多ピン化の要求に伴い、ＢＧＡ（Ball Grid Array)構造の半導体装置（以下、ＢＧＡ型半導体装置と称する）が提案されている。このＢＧＡ型半導体装置は、半導体チップを回路基板に搭載し、当該回路基板に設けた半田ボールを外部接続用端子として構成したものであり、パッケージの厚さをほぼ回路基板の厚さ程度に抑えることができ、かつ多数の半田ボールを高密度に配列することが可能であるため、薄型化、多ピン化の要求に応えることが可能である。また、近年では、半田ボールを回路基板の表面側に配列することで、回路基板の裏面側にヒートスプレッダ（放熱板）を配置することを可能にし、半導体装置の放熱性を高めて半導体装置の特性の向上を図った半導体装置も提案されている。このような半導体装置をＥＢＧＡ（Enhanced Ball Grid Array) と称するが、本明細書ではＡＢＧＡ（Advanced Ball Grid Array) 型半導体装置と称している。
【０００３】
図１１は従来のＡＢＧＡ型半導体装置の一部を破断した平面図、図１２はその一部領域Ｓ２の拡大平面図、図１３は図１２のＤＤ線に沿う一部を省略した拡大断面図である。図外の金属板材からなるヒートスプレッダの表面上に、詳細な図示は省略した多層構造の回路基板４０１が接着されるとともに、当該回路基板の中央に設けられた開口部４１１内において前記ヒートスプレッダの表面上に半導体チップ４０５が搭載される。前記半導体チップ４０５は回路基板４０１の表面に形成されている配線層４２１で構成される多数本の配線パターンＨＰの一端部に形成されたボンディングパッド４２６に対してボンディングワイヤ４０６により電気接続される。前記配線層４２１はスルーホール４２５を通して前記回路基板４０１の下層の図外の配線層に電気接続されるとともに、回路基板４０１の表面に設けられたソルダーレジスト４１５により絶縁被覆されている。その上で、前記半導体チップ４０５、ボンディングワイヤ４０６等を覆うように封止樹脂４０３がモールド成形されている。このモールド成形に際しては、前述のように半導体チップ４０５が搭載された回路基板４０１を樹脂成形装置にセットし、回路基板４０１を上下から挟むように金型を配置した上で、当該金型内に封止樹脂を注入して硬化させることで成形が行われる。また、回路基板４０１の封止樹脂４０３が設けられない表面の周辺部には、前記配線パターンＨＰの他端部に形成されたボールパッド４２７が配列されており、このボールパッド４２７上に半田ボール４０４が形成される。
【０００４】
【発明が解決しようとする課題】
このような従来のＡＢＧＡ型半導体装置においては、次のような問題が生じている。第１は、封止樹脂４０３のモールド成形を行ったときに、樹脂の一部が回路基板４０１の表面に沿って周辺部にまで流れ出て硬化されるため、図１１に一例を示すように、封止樹脂の外形ラインであるモールドラインＭＬ（ここでは前記ＤＤ線に沿うラインに一致する）から外周側に向けての樹脂バリＸが発生する。特に、樹脂がボールパッド４２７の形成領域にまで流れ出たときには、ボールパッド４２７の表面上に樹脂バリＸが形成されることになる。このような樹脂バリが生じると、ボールパッド４２７上に半田ボール４０４を形成するときに樹脂バリＸによって半田ボール４０４を形成するための金属材料がボールパッド４２７の表面上に形成されず、あるいは形成された場合でも半田ボール４０４を形成した後の他の工程中、搬送中等に半田ボールが脱落してしまうことがある。第２は、封止樹脂４０３の成形を行ったときに、封止樹脂４０３の外形線、すなわちモールドラインＭＬに沿った部分において配線パターンＨＰを形成している配線層４２１に厚さ方向の潰れが生じ、極端な場合には配線層４２１が断線されてしまうことがある。したがって、従来のＡＢＧＡ型半導体装置では、このような半田ボールの接合不良や配線層の断線等の不良の発生により、半導体装置の製造歩留りが低下するとともに、半導体装置の信頼性が低下するという問題が生じている。
【０００５】
このような問題が生じる原因については、本発明者の検討によれば、次の通りである。図１１に示したように、従来のＡＢＧＡ型半導体装置の回路基板では、表面に形成されている多数本の配線パターンＨＰは、半導体チップ４０５に対してボンディングワイヤ４０６で接続されるボンディングパッド４２６と、半田ボール４０４が形成されるボールパッド４２７との間の配線長が可及的に短くなるように各配線層は直線的に延長されている。また、矩形をした回路基板４０１の四辺領域と四隅領域とでは、単位面積当たりの配線パターンＨＰの本数に差が生じる。これらの理由により、図１２に示す構成例の場合には、配線パターンＨＰ１１〜ＨＰ１５には、隣接する配線パターンとの間隔が小さい間隔寸法ｄ１の密の領域と、大きい間隔寸法ｄ２の粗の領域が生じることになり、その結果、回路基板４０１の表面では、図１３に示すように、配線パターンＨＰ１１〜ＨＰ１５が密な領域に対して、配線パターンが粗の領域ではソルダーレジスト４１５の表面が相対的に凹む状態となる。
【０００６】
そのため、配線パターンの粗密によるソルダーレジスト４１５の表面凹凸が生じている回路基板では、搭載した半導体チップ等を封止樹脂で封止する際に、図１４に図１３と同様のモールドラインＭＬに沿った断面図を示すように、樹脂成形装置において回路基板を上側金型ＵＫと下側金型ＤＫとの間に挟持したときに、配線パターンが密の領域ではソルダーレジスト４１５が若干押し潰されて平坦化されて上側金型ＵＫに対して密接した状態となるが、配線パターンが粗の領域ではソルダーレジスト４１５の表面と上側金型ＵＫとの間に隙間ＳＰが生じる状態となる。したがって、金型のキャビティ内に樹脂を注入してモールドを行ったときに、樹脂の一部が隙間ＳＰを通して封止領域よりも外側に漏れ出し、前述したように回路基板４０１上のモールドラインＭＬを越えて周辺部のボールパッド４２７の領域にまで流れ出し、硬化したときに樹脂バリＸが発生してしまうことになる。
【０００７】
また、封止樹脂のモールド成形時に、樹脂成形装置において回路基板が上下の金型ＵＫ，ＤＫ間に挟持されたときに、その挟持力によって回路基板４０１には厚さ方向の荷重が加えられる。このとき、配線パターンＨＰが密の領域では荷重が多くの配線パターンに分散されるため、個々の配線パターンに加えられる荷重は低減されるが、配線パターンが粗の領域では荷重の分散効果は少なくため、個々の配線パターンに加えられる荷重は相対的に大きなものとなる。そのため、当該荷重によって配線パターンが粗の領域の配線パターンは厚さ方向に潰されることになり、配線パターンの厚さが低減して電気抵抗が増大する要因となり、あるいは場合によっては配線パターンが断線してしまうことになる。
【０００８】
なお、以上の説明はＡＢＧＡ型半導体装置について説明したが、半田ボールが回路基板の裏面側に配列されているＢＧＡ型半導体装置においても同様である。例えば、特開平１１−３１７４７２号公報や特開平９−２１９４７０号公報には、ＢＧＡ型半導体装置において、回路基板の周縁部において樹脂バリが発生し、回路基板を個々の半導体装置に対応して切断分離する際に問題が生じることが記載されている。そして、この樹脂バリの発生を防止するために、前者の公報の技術では、モールドラインに沿って第２のソルダーレジストを積層し、この第２のソルダーレジストにより回路基板と金型との隙間を塞いで樹脂の漏れ出しを防止している。また、後者の技術では、モールドラインに沿ってダミー配線と樹脂層、あるいは樹脂層のみで構成されるダム枠を形成し、このダム枠により回路基板と金型との隙間を塞いで樹脂の漏れ出しを防止している。
【０００９】
しかしながら、このように回路基板と金型との隙間を塞ぐための第２のソルダーレジストやダム枠を形成する技術では、これら第２のソルダーレジストやダム枠を形成するための工程が必要であり、工程数の増加による半導体装置のコスト高を生じる要因になる。また、第２のソルダーレジストやダム枠は、封止樹脂のモールドラインに沿って形成されていないと樹脂の漏れを有効に防止することができないため、第２のソルダーレジストやダム枠を高精度に位置決めして形成する必要があり、特に小型化された半導体装置では位置決め精度の要求も高いものになり、その結果、半導体装置の製造が困難になり、かつ製造工程が煩雑なものになる。
【００１０】
本発明の目的は、回路基板の表面上に半導体チップを封止するための封止樹脂をモールドした構成の半導体装置を容易に製造することを可能にする一方で、封止樹脂の漏れ出しによる樹脂バリ量を低減し、さらに配線層の潰れによる断線の発生を防止した半導体装置を提供するものである。
【００１１】
【課題を解決するための手段】
本発明の半導体装置は、少なくとも表面に複数本の配線パターンが形成され、かつ当該配線パターンを絶縁被覆するためのソルダーレジスト層が形成された回路基板と、前記配線パターンに電気接続される半導体チップとを備え、前記回路基板の表面上に前記半導体チップを封止するための封止樹脂をモールド成形してなる半導体装置において、前記配線パターンは前記封止樹脂の周縁に沿う領域において、複数本の配線パターン間にはダミー配線パターンが設けられ、隣接する配線パターンの間隔、及び配線パターンとダミー配線パターンとの間隔が均一とされ、回路基板は多層配線構造であり、中間層に電源配線層、グランド配線層等の固定電位配線層が形成され、固定電位配線層はスルーホールによりダミー配線パターンに電気接続されていることを特徴とする。
【００１２】
本発明の半導体装置の第１の形態では、前記回路基板は裏面にヒートスプレッダを一体に有するとともに中央領域には開口部が設けられ、前記開口部内において前記ヒートスプレッダに前記半導体チップがマウントされて前記配線パターンの一端部に電気接続され、前記回路基板の表面の前記封止樹脂の外周領域には、前記配線パターンの他端部に外部接続用の電極が配置される。あるいは、回路基板は表面の中央領域に半導体チップがマウントされて前記配線パターンの一端部に電気接続され、前記回路基板の表面の前記封止樹脂の外周領域には、前記配線パターンの他端部に外部接続用の電極が配置される。また、第２の形態では、前記回路基板の表面上には前記半導体チップがマウントされて前記配線パターンに電気接続され、前記回路基板の裏面には、前記配線パターンとスルーホールにより電気接続される外部接続用の電極が配置される。
【００１３】
ここで、前記配線パターンは、一端部において前記半導体チップに電気接続され、他端部は前記封止樹脂の内部から外部にまで延長され、当該他端部側において外部接続電極に接続されることが好ましい。
【００１４】
本発明によれば、複数本の配線パターンの間隔寸法が均一であるため、回路基板の表面上に封止樹脂をモールド成形する際に、各配線パターン間において、回路基板に当接された金型のクランプ部と回路基板の表面との間に隙間が生じることがなくなる。したがって、金型のキャビティ内に封止用の樹脂を圧入して封止樹脂をモールド成形したときに、樹脂がクランプ部と回路基板の表面との間から外側に漏れ出ることはなく、封止樹脂の外周領域での樹脂バリの発生を防止することが可能になる。また、金型の挟持力によってモールドライン領域において配線パターンに荷重が加えられたときに、当該荷重は各配線パターンに対して均等に分散された状態で加えられることになり、配線パターンが金型によって押し潰されて断線するようなこともない。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明をＡＢＧＡ型半導体装置に適用した実施形態の概略斜視図、図２は封止樹脂の一部を破断した平面図、図３は図２の要部領域Ｓ１の拡大平面図、図４は図２のＡＡ線に沿う拡大断面図、図５は図３のＢＢ線に沿う一部を省略した拡大断面図である。図１に示すように、ＡＢＧＡ型半導体装置は、回路基板１０１の下面に熱伝導性の高い金属板で構成されたヒートスプレッダ１０２が一体に接着されている。前記回路基板１０２の中央領域にはモールド成形された封止樹脂１０３が設けられ、後述するように半導体チップ等を封止している。また、前記回路基板１０１の表面の周辺領域には、多数の半田ボール１０４が格子状に配列されている。このようなＡＢＧＡ型半導体装置は、図外の実装基板に実装する場合には、半田ボール１０４が形成されている表面側を実装基板の表面に対向配置し、半田ボール１０４を加熱溶融して実装基板の配線パターンに接続する表面実装により行われることになる。また、この実装状態では、封止された半導体チップで発生された熱はヒートスプレッダ１０２により効率的に放熱されることになる。
【００１６】
図２ないし図４に示すように、前記回路基板１０１は前記ヒートスプレッダ１０２と同じ外形寸法をした正方形に近い平面形状とされており、その中央領域には後述する半導体チップよりも一回り大きな開口部１１１が形成されている。前記回路基板１０１は、本実施形態では４層の配線構造として形成されている。すなわち、ガラス・エポキシ樹脂等の絶縁板からなるコア１１２の両面にはそれぞれ金属薄膜が貼り付けられており、リソグラフィ技術により各金属薄膜がパターン形成して所要の配線パターンの配線層１２２，１２３が形成される。さらに各配線層１２２，１２３の表面上にはそれぞれ樹脂を薄膜状に形成したプリプレグ１１３，１１４と金属薄膜を載せ、キュアを行って一体化した上でリソグラフィ技術により前記金属薄膜をパターン形成して配線層１２１，１２４が形成される。これにより、前記コア１１２及びプリプレグ１１３，１１４を挟んで上下に互いに絶縁された４層の配線層が形成されることになり、上層から第１配線層１２１、第２配線層１２２、第３配線層１２３、及び第４配線層１２４として構成される。そして、前記各配線層のうち、最上層の第１配線層１２１は信号配線層として構成されているが、他の配線層は、例えば、第２配線層１２２は信号配線層として、第３配線層１２３は電源配線層として、第４配線層１２４はグランド配線層としてそれぞれ構成されている。また、前記回路基板１０１の所要箇所にはスルーホール１２５が設けられ、前記第１ないし第４の各配線層１２１〜１２４は前記スルーホール１２５によって相互に電気接続されている。さらに、前記回路基板１０１の表裏面、すなわち前記第１配線層１２１及び第４配線層１２４の各の表面上には絶縁材からなるソルダーレジスト１１５が塗布形成され、各配線層１２１，１２４の表面が絶縁保護されている。
【００１７】
前記第１配線層１２１は、図２及び図３に示すように、前記回路基板１０１の中央領域の前記開口部１１１の周縁に沿った位置に配置された一端部から回路基板１０１の周辺方向に向けて短い寸法で、あるいは長い寸法でそれぞれ他端部に向けて延長された多数本の細幅の配線パターンＨＰとして形成されている。前記第１配線層１２１の各配線パターンＨＰはほぼ全長にわたって等しい幅寸法に形成されているが、それぞれの一端部は配線幅が若干大きく形成されるとともに、各一端部の領域のソルダーレジスト１１５が除去されて第１配線層１２１の表面が露出され、ボンディングパッド１２６として形成されている。また、前記各配線パターンＨＰの他端部は配線幅が更に大きく形成されるとともに、各他端部におけるソルダーレジスト１１５がそれぞれ除去されて第１配線層１２１の表面が露出され、ボールパッド１２７として形成されている。ここで、前記配線パターンＨＰのうち、短い寸法のものは一端部が内側ラインに沿って配置され、長い寸法のものは一端部がその外側ラインに沿って配置され、これにより前記ボンディングパッド１２６は、前記開口部１１１の周縁に沿って２列に配列されている。また、同じく配線パターンＨＰのうち、短い寸法の他端部はスルーホール１２５により終端され、下層の配線層に電気接続される。一方、長い寸法の他端部は前記ボールパッド１２７として形成されており、各ボールパッド１２７は回路基板１０１の外周に沿って複数列、ここでは２列の格子状に配列されている。
【００１８】
さらに、前記配線パターンＨＰのうち、長い寸法のものは、それぞれボンディングパッド１２６とボールパッド１２７との間で可及的に直線部分が長くなるように延長配置されており、そのために各配線パターンＨＰの間隔はボンディングパッド１２６やボールパッド１２７の近傍領域においては必ずしも均一にはされていないが、回路基板１０１上における前記封止樹脂１０３の外周縁に沿った領域、すなわち図２及び図３に一点鎖線で示すモールドラインＭＬ（ここではＢＢ線に一致する）に沿った所要の幅の二点鎖線で示す幅領域（以下、モールドライン領域と称する）ＭＬＡにおいては、図５に示す５本の配線パターンＨＰ１〜ＨＰ５の間に生じる当該モールドラインＭＬに沿った方向の空隙の幅寸法（以下、間隔寸法と称する）ｄが均一になるようにパターン形状が設定されている。例えば、図５の例の場合に、各配線パターンＨＰ１〜ＨＰ５の厚さが２５μｍ、配線幅が７０μｍで、その上に塗布形成するソルダーレジスト１１５の厚さが約２０μｍの場合には、各配線パターンＨＰ１〜ＨＰ５の間隔寸法ｄを０．２５〜０．３ｍｍ程度の寸法で均一なものとする。また、モールド成形時における金型との位置合わせ精度の誤差を考慮し、前記モールドラインＭＬの設計上の位置を含んだ０．４ｍｍ程度の幅のモールドライン領域ＭＬＡにおいて前記配線パターンＨＰ１〜ＨＰ５の間隔寸法ｄが均一になるようにパターン形状の設計が行われている。
【００１９】
また、前記回路基板１０１の四隅領域のように、単位面積に対する配線パターンＨＰの本数が少ない領域では、配線パターンＨＰの密度が粗になり、前記した間隔寸法ｄで配線パターンＨＰを配置することが難しいため、配線パターンＨＰ間にダミー配線パターンＤＰを形成し、少なくとも前記モールドライン領域ＭＬＡにおいて当該ダミー配線パターンＤＨＰと配線パターンＨＰとの間隔寸法ｄを前記した均一の寸法となるように設定している。そして、前記ダミー配線パターンＤＨＰは前記スルーホール１２６により第３配線層１２３の電源配線層、あるいは第４配線層１２４のグランド配線層等に電気接続し、固定電位状態に保っている。なお、ダミー配線パターンＤＨＰは図２に示したような太い幅の配線パターンとして形成してもよく、あるいは複数本の細い配線パターンを集合した状態に形成してもよい。また、ダミー配線パターンＤＨＰを電気的にフローティング状態とすると、配線パターンＨＰとの間に寄生する容量等によって配線パターンＨＰにノイズが発生する要因となる。一方、ダミー配線パターンＤＨＰを形成することなく、配線パターンＨＰの幅をモールドライン領域ＭＬＡにおいて部分的に増大することで間隔寸法を均一化することが考えられるが、この構成では幅を増大した部分において配線パターンＨＰを通流される電流に乱れが生じ、ノイズを発生する原因となる。
【００２０】
以上の構成の回路基板を用いた半導体装置の製造工程を図６の工程図を参照して説明する。先ず、図６（ａ）のように、回路基板１０１は、裏面側、すなわち第４配線層１２４側において前記ヒートスプレッダ１０２の表面に接着剤１３１により接着される。このとき、接着剤１３１に導電性接着剤を用い、グランド配線層として構成されている第４配線層１２４とヒートスプレッダ１０２を電気接続してヒートスプレッダをグランド電位に固定するようにしてもよい。次いで、図６（ｂ）のように、前記回路基板１０１の開口部１１１内に露呈される前記ヒートスプレッダ１０２の表面上に、接着剤あるいはロー材１３２を用いて半導体チップ１０５がマウントされる。そして、前記半導体チップ１０５の表面に形成されている電極パッド１４１と、前記回路基板１０１のボンディングパッド１２６とがボンディングワイヤ１０６により相互に接続され、半導体チップ１０５は前記回路基板１０１の各配線パターンＨＰに電気接続される。
【００２１】
そして、図６（ｃ）のように、前記半導体チップ１０５、ボンディングワイヤ１０６を含む領域に封止樹脂１０３がモールド成形され、当該半導体チップ１０５、ボンディングワイヤ１０６、および回路基板１０１のボンディングパッド１２６を含む領域が封止樹脂１０３によって封止される。前記封止樹脂１０３のモールド成形に際しては、前述までの工程で形成された半導体装置を樹脂成形装置の下側金型ＤＫ上に載置し、上側金型ＵＫを下降して両金型で半導体装置を挟持する。前記上側金型ＵＫの下面には前記封止樹脂に対応した形状のキャビティＣＡが形成されており、また、当該キャビティＣＡの外縁に沿った領域はクランプ部ＣＬとして前記回路基板１０１の上面に当接可能に構成されている。そのため、前記上側金型ＵＫがモールドライン領域ＭＬＡにおいて回路基板１０１の上面に当接されたときには、上下の金型の挟持力によってクランプ部ＣＬはモールドライン領域ＭＬＡのソルダーレジスト１１５の表面を若干押し潰した状態となる。このとき、図７に図５同様な領域の状態を拡大して示すように、モールドライン領域ＭＬＡでは、配線パターンＨＰ１〜ＨＰ５が均一な間隔寸法ｄに形成されているため、各配線パターンＨＰ１〜ＨＰ５間のソルダーレジスト１１５の表面に、図１３に示した従来技術のような顕著な凹みが生じることはなく、クランプ部ＣＬの当接面とソルダーレジスト１１５の表面との間に図１４に示したような隙間が生じることはない。このとき、配線パターンＨＰ１〜ＨＰ５間にソルダーレジスト１１５の表面の微小な凹みは生じているが、前記したようなクランプ部ＣＬによるソルダーレジスト１１５の表面の潰れによって当該凹みによる隙間が生じることはない。
【００２２】
したがって、図６（ｄ）のように、その状態で金型のキャビティ内に封止用の樹脂１０３を圧入し、前記半導体チップ１０５、ボンディングワイヤ１０６、回路基板１０１のボンディングパッド１２６を含む領域、すなわちモールドラインＭＬで囲まれる領域を樹脂で封止した場合においても、封止樹脂１０３がクランプ部ＣＬと回路基板１０１の表面との間から外側に漏れ出ることはなく、樹脂バリの発生を防止することが可能になる。また、このとき、金型の挟持力によってモールドラインＭＬの近傍領域において配線パターンＨＰに荷重が加えられることになるが、配線パターンＨＰがモールドライン領域ＭＬＡにおいて均一な間隔寸法に形成されているため、当該荷重は各配線パターンＨＰに対して均等に分散された状態で加えられることになり、配線パターンＨＰがモールドラインＭＬの近傍領域において押し潰されて厚さが低減され、あるいは断線するようなこともなく、回路基板の信頼性を高めることが可能になる。
【００２３】
しかる上で、図６（ｅ）のように、前記回路基板１０１の周辺部に配列されたボールパッド１２７上に半田ボール１０４が形成される。この半田ボール１０４は、例えば、回路基板１０１の表面にフラックスを塗布した上で、ボールパッド１２７上に半田ボールをマウントし、リフローして半田ボール１０４を形成した後、フラックスを洗浄する手法が用いられる。これにより、前記半導体チップ１０５は第１配線層１２１の各配線パターンＨＰを介して半田ボール１０４に電気接続されることになり、図１に示したＡＢＧＡ型半導体装置が構成されることになる。このとき、前述のように封止樹脂１０３による樹脂バリがモールドライン領域ＭＬＡの外側に生じることが抑制されるため、ボールパッド１２７の表面に樹脂バリが存在することはなく、半田ボール１０４とボールパッド１２７との密着性を高め、半田ボール不良の発生を未然に防止し、半導体装置の信頼性を高めることが可能になる。
【００２４】
図８は本発明をＢＧＡに適用した他の実施形態の一部を破断した平面図、図９は図８のＣＣ線近傍領域の拡大断面図である。図８に示すように、ＢＧＡ型半導体装置は、回路基板２０１の上面の中央領域には半導体チップ２０５が搭載されており、回路基板２０１に形成された配線層に電気接続されるとともに、回路基板２０１上にモールド成形された封止樹脂２０３により前記半導体チップ２０５等を封止している。また、前記回路基板２０１の裏面には、多数の半田ボール２０４が格子状に配列されている。前記回路基板２０１は、図８に示した回路基板が平面方向に複数個連結された状態で形成され、製造工程の最終段階において切達分離されて形成されているが、回路基板２０１の切断分離箇所、すなわち回路基板２０１の外周縁に前記封止樹脂２０３の樹脂バリが存在していると、この樹脂バリが障害になって回路基板２０１の切断分離が困難になり、回路基板２０１の外周縁に割れや欠けが発生し、これが配線層にまで及ぶと配線層の信頼性に影響を与えることになる。また、一方では半導体装置の外観が損なわれ、商品としての品質低下を生ずる要因になる。なお、このＢＧＡ型半導体装置は、図外の実装基板に実装する場合には、半田ボール２０４が形成されている裏面側を実装基板の表面に対向配置し、半田ボール２０４を加熱溶融して実装基板の配線パターンに接続する表面実装により行われる。
【００２５】
前記回路基板２０１は所定の平面形状とされており、少なくとも表面と裏面にそれぞれ配線層が形成されている。図９に示すように、本実施形態では、前記実施形態と同様に４層の配線構造として形成されており、絶縁板からなるコア２１２の両面にそれぞれ金属薄膜をリソグラフィ技術によりパターン形成した配線層２２２，２２３が形成され、さらに各配線層２２２，２２３上にはそれぞれ樹脂を薄膜状に形成したプリプレグ２１３，２１４を介して金属薄膜をリソグラフィ技術によりパターン形成した配線層２２１，２２４が形成されている。これにより、前記コア２１２及びプリプレグ２１３，２１４を挟んで上下に互いに絶縁された４層の配線層が形成されることになり、上層から第１配線層２２１、第２配線層２２２、第３配線層２２３、及び第４配線層２２４として構成される。なお、コア２１２の表面の中央領域には前記プリプレグ２１３が形成されておらず、凹部２１１が形成されている。そして、前記各配線層のうち、最上層の第１配線層２２１は信号配線層として構成されているが、第２配線層２２２は電源配線層として、第３配線層２２３はグランド配線層として構成され、裏面の第４配線層２２４はパッド配線層として構成されている。また、前記回路基板２０１の所要箇所にはスルーホール２２５が設けられ、前記第１ないし第４の各配線層２２１〜２２４は相互に電気接続されている。さらに、前記回路基板２０１の表面と裏面のそれぞれには絶縁材からなるソルダーレジスト２１５が塗布形成され、第１配線層２２１と第４配線層２２４の表面が絶縁保護されている。
【００２６】
前記第１配線層２２１は、図８に示すように、前記回路基板２０１の中央領域の凹部２１１の周縁に沿った位置に配置された一端部から回路基板の周辺方向に向けた他端部にまで短い寸法に、あるいは長い寸法にそれぞれ延長された多数本の細幅の配線パターンＨＰとして形成されている。各配線パターンＨＰの一端部は前記実施形態と同様に表面のソルダーレジスト２１５が除去されて配線パターンが露出され、ボンディングパッド２２６として形成されている。また、前記各配線パターンＨＰの他端部はそれぞれ適宜の位置においてスルーホール２２５により下層の配線層に電気接続されている。一方、パッド配線層としての前記第４配線層２１４は、前記スルーホール２２５を介して第１配線層２２１あるいは第２，３配線層２２２，２２３に接続されているが、その一部は前記実施形態と同様に配線幅が大きく形成されるとともに、格子状に配列され、かつ前記ソルダーレジスト２１５が除去されて表面が露出され、ボールパッド２２７が形成されている。
【００２７】
ここで、前記多数本の配線パターンＨＰは、前記実施形態の場合と同様に、それぞれボンディングパッド２２６と周辺近傍領域のスルーホール２２５が形成された他端部との間で可及的に直線部分が長くなるように延長配置されており、回路基板２０１上における前記封止樹脂２０３の外周縁に沿ったモールドラインＭＬ、ないしモールドライン領域ＭＬＡにおいては、図８に示すように、前記多数本の配線パターンＨＰの間に生じる当該モールドラインに沿った方向の間隔寸法が均一になるようにパターン形状が設定されている。
【００２８】
なお、本実施形態では図示は省略するが、前記実施形態と同様に、前記回路基板２０１上の単位面積に対する配線パターンＨＰの配列本数が少なく、配線パターンの密度が粗になって前記した間隔寸法で配線パターンを配置することが難しい場合には、配線パターンＨＰ間にダミー配線パターンを形成し、少なくとも前記モールドライン領域において当該ダミー配線パターンと配線パターンとの間隔寸法を前記した均一の寸法となるように設定してもよい。また、この場合に、前記ダミー配線パターンは前記スルーホールにより第２配線層２２２の電源配線層、あるいは第３配線層２２３のグランド配線層等に電気接続し、固定電位状態に保つことが好ましいことも同様である。
【００２９】
以上の構成の回路基板２０１には、中央領域の凹部２１１内のコア２１２の表面上に半導体チップ２０５が接着剤２３２によりマウントされる。そして、前記半導体チップ２０５の表面に形成されている電極パッド２４１と、前記回路基板２０１のボンディングパッド２０６とがボンディングワイヤ２０６により相互に接続される。そして、前記半導体チップ２０５、ボンディングワイヤ２０６を含む領域に封止樹脂２０３がモールド成形され、当該半導体チップ２０５、ボンディングワイヤ２０６、および回路基板２０１のボンディングパッド２２６の領域が封止樹脂２０３によって封止される。
【００３０】
前記封止樹脂２０３のモールド成形に際しては、前記実施形態と同様に、前述までの工程で形成された半導体装置を樹脂成形装置の下側金型上に載置し、上側金型を下降して両金型で半導体装置を挟持する。前記金型の構成は前記実施形態と同様であり、したがって、上側金型がモールドライン領域において回路基板の上面に当接されたときには、上下の金型の挟持力によってクランプ部はモールドライン領域ＭＬＡのソルダーレジスト２１５の表面を若干押し潰した状態となる。このとき、モールドライン領域ＭＬＡでは、配線パターンＨＰが均一な間隔寸法に形成されているため、前記実施形態と同様に、クランプ部の当接面とソルダーレジスト２１５の表面との間に隙間が生じることはない。そして、金型のキャビティ内に封止用の樹脂を圧入し、前記モールドラインＭＬで囲まれる領域を樹脂で封止した場合においても、封止樹脂２０３がクランプ部と回路基板２０１の表面との間から回路基板２０１の周辺部にまで漏れ出ることはなく、樹脂バリの発生を防止することが可能になる。
【００３１】
また、このとき、金型の挟持力によってモールドラインＭＬの近接領域において配線パターンＨＰに荷重が加えられることになるが、配線パターンＨＰがモールドライン領域ＭＬＡにおいて均一な間隔寸法に形成されているため、当該荷重は各配線パターンＨＰに対して均等に分散された状態で加えられることになり、配線パターンＨＰがモールドラインＭＬ近傍領域において押し潰されて厚さが低減され、あるいは断線するようなこともなく、回路基板２０１の信頼性を高めることが可能になる。
【００３２】
その上で、前記回路基板２０１の裏面に配列されたボールパッド２２７上に半田ボール２０４が形成される。この半田ボール２０４は、例えば、前記実施形態と同様に、回路基板２０１上にフラックスを塗布し、ボールパッド２２７上に半田ボールを載せ、リフローして半田ボール２０４を形成し、フラックスを清浄する手法が用いられる。これにより、前記半導体チップ２０５は第１配線層２２１、スルーホール２２５、第４配線層２２４を介して半田ボール２０４に電気接続されることになり、ＢＧＡ型半導体装置が構成されることになる。しかる上で、複数個の回路基板が連結された状態で形成された複数個の半導体装置を個々の半導体装置に切断分離するために、回路基板を切断分離する工程が行われるが、回路基板２０１の切断箇所には封止樹脂２０３による樹脂バリのない状態での切断分離が可能であり、回路基板２０１の切断箇所に割れや欠けが生じることがなく、信頼性の高い半導体装置を得ることが可能になる。
【００３３】
ここで、本発明の半導体装置は前記した各実施形態の構成に限られるものではなく、回路基板の表面に形成した配線層の一部を封止するように封止樹脂をモールド成形する構成の半導体装置であれば本発明を同様に適用することが可能である。例えば、図１０に断面図を示すように、絶縁板３１２の表面に表面配線層３２１、裏面にグランド配線層３２２を備え、表面がソルダレジスト３１５で絶縁保護された構成のテープ等で形成される回路基板３０１の中央領域に凹部３１１を形成し、当該凹部３１１内に半導体チップ３０５を接着剤３３１によりマウントする構成の半導体装置についても本発明を同様に適用することが可能である。この場合には、半導体チップ３０５と回路基板３０１の表面配線層３２１のボンディングパッド３２６とがボンディングワイヤ３０６により電気接続され、その上で半導体チップ３０５、ボンディングワイヤ３０６を封止するように前記凹部３１１及びその周囲の領域にわたって封止樹脂３０３がモールド形成される。また、封止樹脂の外周領域の前記回路基板３０１の表面には、表面配線層３２１に設けられたボールパッド３２７に半田ボール３０４が形成される。このような半導体装置においても、封止樹脂３０３のモールドライン領域における表面配線層３２１の間隔を均一にすることで、封止樹脂３０３がボールパッド３２７にまで漏れ出て樹脂バリが生じることが防止され、かつ表面配線層３２１における断線等が防止され、信頼性の高い半導体装置が得られることになる。なお、場合により、回路基板の配線層の間にダミー配線層を形成して配線層の間隔を均一にするとともに、当該ダミー配線層をスルーホールを通して回路基板の裏面のグランド配線層に電気接続する構成を採用することも可能である。
【００３４】
【発明の効果】
以上説明したように本発明の半導体装置は、表面に複数本の配線パターンが形成され、かつ当該配線パターンを絶縁被覆するためのソルダーレジスト層が形成された回路基板上に半導体チップを封止するための封止樹脂をモールド成形してなる半導体装置において、配線パターンは封止樹脂の周縁に沿う領域において、隣接する配線パターンの間隔がほぼ均一に形成されているので、封止樹脂をモールド成形する際に、複数本の配線パターン間において、回路基板の表面に当接された金型と回路基板との間に隙間が生じることがなくなる。これにより、封止樹脂が金型と回路基板の表面との間から外側に漏れ出ることが殆どなくなり、樹脂バリ量を低減することが可能になり、封止樹脂の外周領域において半田ボールを好適に形成でき、あるいは回路基板の切断分離を容易に行うことが可能になる。また、金型の挟持力によってモールドライン領域において配線パターンに荷重が加えられたときに、当該荷重は各配線パターンに対して均等に分散された状態で加えられることになり、配線パターンが金型によって押し潰されて断線するようなこともない。さらに本発明の半導体装置は、複数本の配線パターン間にはダミー配線パターンが設けられ、隣接する配線パターンの間隔、及び配線パターンとダミー配線パターンとの間隔が均一とされ、回路基板は多層配線構造であり、中間層に電源配線層、グランド配線層等の固定電位配線層が形成され、固定電位配線層はスルーホールによりダミー配線パターンに電気接続されているので、配線パターンにおけるノイズの発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施形態の概略斜視図である。
【図２】図１の半導体装置の一部を破断した平面図である。
【図３】図２の要部の拡大平面図である。
【図４】図２のＡＡ線に沿う拡大断面図である。
【図５】図４のＢＢ線に沿う一部領域Ｓ１を省略した拡大断面図である。
【図６】図１の半導体装置の製造工程を示す図である。
【図７】図１の半導体装置における封止樹脂を形成する状態の図５と同様の一部を省略した断面図である。
【図８】本発明の半導体装置の他の実施形態の平面図である。
【図９】図８のＣＣ線に沿う拡大断面図である。
【図１０】本発明の半導体装置の変形例の断面図である。
【図１１】従来の半導体装置の一例の一部を破断した平面図である。
【図１２】図１１の一部領域Ｓ２の拡大平面図である。
【図１３】図１２のＤＤ線に沿う拡大断面図である。
【図１４】封止樹脂を形成する状態の図１３と同様の一部を省略した断面図である。
【符号の説明】
１０１，２０１，３０１ 回路基板
１０２ ヒートスプレッダ
１０３，２０３，３０３ 封止樹脂
１０４，２０４，３０４ 半田ボール
１０５，２０５，３０５ 半導体チップ
１０６，２０６，３０６ ボンディングワイヤ
１１１，２１１ 開口部
１１２，２１２ コア
１１３，１１４，２１３，２１４ プリプレグ
１２１〜１２４，２２１〜２２４，３２１，３２２ 配線層
１２５，２２５ スルーホール
１２６，２２６，３２６ ボンディングパッド
１２７，２２７，３２７ ボールパッド
ＨＰ（ＨＰ１〜ＨＰ５） 配線パターン
ＤＨＰ ダミー配線パターン
ＭＬ モールドライン
ＭＬＡ モールドライン領域
ｄ 間隔寸法
ＵＫ 上側金型
ＤＫ 下側金型
ＣＬ クランプ部
ＣＡ キャビティ

Claims (7)

  1. 少なくとも表面に複数本の配線パターンが形成され、かつ前記配線パターンを絶縁被覆するためのソルダーレジスト層が形成されている回路基板と、前記配線パターンに電気接続される半導体チップとを備え、前記回路基板の表面上に前記半導体チップを封止するための封止樹脂をモールド成形してなる半導体装置において、前記配線パターンは前記封止樹脂の周縁に沿う領域において、前記複数本の配線パターン間にはダミー配線パターンが設けられ、隣接する前記配線パターンの間隔、及び前記配線パターンと前記ダミー配線パターンとの間隔が均一とされ、前記回路基板は多層配線構造であり、中間層に電源配線層、グランド配線層等の固定電位配線層が形成され、前記固定電位配線層はスルーホールにより前記ダミー配線パターンに電気接続されていることを特徴とする半導体装置。
  2. 前記配線パターンは、一端部において前記半導体チップに電気接続され、他端部は前記封止樹脂の内部から外部にまで延長され、当該他端部側において外部接続電極に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記回路基板は裏面にヒートスプレッダを一体に有するとともに中央領域には開口部が設けられ、前記開口部内において前記ヒートスプレッダに前記半導体チップがマウントされて前記配線パターンの一端部に電気接続され、前記回路基板の表面の前記封止樹脂の外周領域には、前記配線パターンの他端部に外部接続用の電極が配置されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記回路基板は表面の中央領域に半導体チップがマウントされて前記配線パターンの一端部に電気接続され、前記回路基板の表面の前記封止樹脂の外周領域には、前記配線パターンの他端部に外部接続用の電極が配置されていることを特徴とする請求項２に記載の半導体装置。
  5. 前記回路基板の表面上には前記半導体チップがマウントされて前記配線パターンに電気接続され、前記回路基板の裏面には、前記配線パターンとスルーホールにより電気接続される外部接続用の電極が配置されていることを特徴とする請求項２に記載の半導体装置。
  6. 前記外部接続用の電極は、半田等の導電性材料からなるボール電極であることを特徴とする請求項２ないし５のいずれかに記載の半導体装置。
  7. 前記回路基板は、前記封止樹脂の外周領域において個々の半導体装置に対応して切断分離された構成であることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
JP2001089258A 2001-03-27 2001-03-27 半導体装置 Expired - Fee Related JP4626919B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001089258A JP4626919B2 (ja) 2001-03-27 2001-03-27 半導体装置
US10/106,495 US7084511B2 (en) 2001-03-27 2002-03-27 Semiconductor device having resin-sealed area on circuit board thereof
US11/447,148 US7268439B2 (en) 2001-03-27 2006-06-06 Semiconductor device having resin-sealed area on circuit board thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001089258A JP4626919B2 (ja) 2001-03-27 2001-03-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2002289733A JP2002289733A (ja) 2002-10-04
JP4626919B2 true JP4626919B2 (ja) 2011-02-09

Family

ID=18944218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001089258A Expired - Fee Related JP4626919B2 (ja) 2001-03-27 2001-03-27 半導体装置

Country Status (2)

Country Link
US (2) US7084511B2 (ja)
JP (1) JP4626919B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE47600E1 (en) * 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
JP2007518311A (ja) * 2003-12-24 2007-07-05 モレックス　インコーポレーテッド 三角整合伝送構造
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
DE102005035083B4 (de) * 2004-07-24 2007-08-23 Samsung Electronics Co., Ltd., Suwon Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US7521781B2 (en) * 2005-04-25 2009-04-21 Stats Chippac Ltd. Integrated circuit package system with mold clamp line critical area having widened conductive traces
TWI255562B (en) * 2005-07-22 2006-05-21 Via Tech Inc Ball grid array package and substrate within
US7439098B2 (en) * 2005-09-09 2008-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package for encapsulating multiple dies and method of manufacturing the same
EP1987533A1 (en) * 2006-02-15 2008-11-05 Nxp B.V. Non-conductive planarization of substrate surface for mold cap
KR101409048B1 (ko) * 2007-02-16 2014-06-18 스미토모 베이클리트 컴퍼니 리미티드 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
ATE545152T1 (de) * 2007-07-05 2012-02-15 Aac Microtec Ab Durchkontaktierung durch einen wafer mit niedrigem widerstand
JP2009070966A (ja) * 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
US8084859B2 (en) * 2007-10-12 2011-12-27 Panasonic Corporation Semiconductor device
KR20090041756A (ko) * 2007-10-24 2009-04-29 삼성전자주식회사 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
JP4998338B2 (ja) * 2008-03-11 2012-08-15 富士通セミコンダクター株式会社 半導体装置及び回路基板
JP5482546B2 (ja) * 2010-07-28 2014-05-07 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
JP6136349B2 (ja) * 2013-02-22 2017-05-31 セイコーエプソン株式会社 電子デバイス、電子機器及び移動体
JP6111832B2 (ja) * 2013-05-06 2017-04-12 株式会社デンソー 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US20180331079A1 (en) * 2017-05-11 2018-11-15 Rohinni, LLC Waterproof sealed circuit apparatus and method of making the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098208A (ja) * 1995-06-16 1997-01-10 Hitachi Ltd 半導体装置
JPH1012676A (ja) * 1996-06-20 1998-01-16 Toshiba Microelectron Corp 半導体装置
JPH10289931A (ja) * 1997-02-17 1998-10-27 Seiko Epson Corp テープキャリアおよびこれを用いたテープキャリアデバイス
JPH11121642A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置およびその製造方法
JPH11135682A (ja) * 1997-10-27 1999-05-21 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法
JP2000323611A (ja) * 1999-05-13 2000-11-24 Nippon Circuit Kogyo Kk ボールグリッドアレイ基板の製造方法
JP2001077133A (ja) * 1999-09-06 2001-03-23 Hitachi Ltd 半導体装置およびその製造方法
JP2001077238A (ja) * 1999-09-08 2001-03-23 Hitachi Ltd 半導体装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772349A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor integrated circuit device
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPH01241850A (ja) * 1988-03-24 1989-09-26 Mitsubishi Electric Corp リードフレーム
JPH0350854A (ja) * 1989-07-19 1991-03-05 Matsushita Electron Corp 樹脂封止型半導体装置用リードフレームおよびその製造方法
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JPH04259520A (ja) * 1991-02-13 1992-09-16 Nippon Steel Corp 樹脂成形金型及びフレキシブルテープ
JPH04364740A (ja) * 1991-06-11 1992-12-17 Mitsubishi Electric Corp 樹脂封止型テープキャリア及び金型
US5172301A (en) * 1991-10-08 1992-12-15 Lsi Logic Corporation Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same
US5218516A (en) * 1991-10-31 1993-06-08 Northern Telecom Limited Electronic module
EP0544607A3 (en) * 1991-11-26 1993-08-11 Tdk Corporation Thermal recording head and method of manufacturing the same
US5198693A (en) * 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
JPH05267555A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
JPH0730037A (ja) * 1993-05-11 1995-01-31 Sumitomo Metal Mining Co Ltd リードフレーム
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6686226B1 (en) * 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
US6466446B1 (en) * 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
JPH0823042A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用される金型
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3332654B2 (ja) * 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
JP3108856B2 (ja) * 1995-12-28 2000-11-13 ローム株式会社 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板
JP3274343B2 (ja) 1996-02-09 2002-04-15 株式会社東芝 半導体装置
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JP3000975B2 (ja) * 1997-10-20 2000-01-17 富士通株式会社 半導体素子の実装構造
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JPH11317472A (ja) 1998-03-06 1999-11-16 Toshiba Corp 半導体装置およびその製造方法
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US6201695B1 (en) * 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3403689B2 (ja) * 1999-06-25 2003-05-06 沖電気工業株式会社 半導体装置
US6249047B1 (en) * 1999-09-02 2001-06-19 Micron Technology, Inc. Ball array layout
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
US6433285B2 (en) * 2000-03-30 2002-08-13 Matsushita Electronics Corporation Printed wiring board, IC card module using the same, and method for producing IC card module
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6465745B1 (en) * 2000-06-28 2002-10-15 Advanced Micro Devices, Inc. Micro-BGA beam lead connection
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098208A (ja) * 1995-06-16 1997-01-10 Hitachi Ltd 半導体装置
JPH1012676A (ja) * 1996-06-20 1998-01-16 Toshiba Microelectron Corp 半導体装置
JPH10289931A (ja) * 1997-02-17 1998-10-27 Seiko Epson Corp テープキャリアおよびこれを用いたテープキャリアデバイス
JPH11121642A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置およびその製造方法
JPH11135682A (ja) * 1997-10-27 1999-05-21 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法
JP2000323611A (ja) * 1999-05-13 2000-11-24 Nippon Circuit Kogyo Kk ボールグリッドアレイ基板の製造方法
JP2001077133A (ja) * 1999-09-06 2001-03-23 Hitachi Ltd 半導体装置およびその製造方法
JP2001077238A (ja) * 1999-09-08 2001-03-23 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP2002289733A (ja) 2002-10-04
US7268439B2 (en) 2007-09-11
US20020140083A1 (en) 2002-10-03
US7084511B2 (en) 2006-08-01
US20060231936A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP4626919B2 (ja) 半導体装置
JP3269815B2 (ja) 半導体装置及びその製造方法
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP4963148B2 (ja) 半導体装置の製造方法
US7521290B2 (en) Method of manufacturing circuit device
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
TW200305264A (en) Semiconductor device and method of fabricating the same
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JP2001326236A (ja) 半導体装置の製造方法
US6329228B1 (en) Semiconductor device and method of fabricating the same
JP4418177B2 (ja) 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法
US6563209B1 (en) Lead frame for semiconductor device
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JPH08139218A (ja) 混成集積回路装置およびその製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP3908689B2 (ja) 半導体装置
JPH09162342A (ja) 半導体装置及びその製造方法
JP4336407B2 (ja) 回路基板
US20240170432A1 (en) Semiconductor device
JP4840305B2 (ja) 半導体装置の製造方法
JP4451874B2 (ja) 半導体装置の製造方法
JP2003007924A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091210

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees