JPH0823042A - 半導体装置及びその製造方法及びこれに使用される金型 - Google Patents

半導体装置及びその製造方法及びこれに使用される金型

Info

Publication number
JPH0823042A
JPH0823042A JP6155852A JP15585294A JPH0823042A JP H0823042 A JPH0823042 A JP H0823042A JP 6155852 A JP6155852 A JP 6155852A JP 15585294 A JP15585294 A JP 15585294A JP H0823042 A JPH0823042 A JP H0823042A
Authority
JP
Japan
Prior art keywords
semiconductor device
pressing member
package
resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6155852A
Other languages
English (en)
Inventor
Yoshiyuki Yoneda
義之 米田
Kazuto Tsuji
和人 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6155852A priority Critical patent/JPH0823042A/ja
Priority to US08/498,057 priority patent/US5767527A/en
Priority to KR1019950019769A priority patent/KR100189093B1/ko
Publication of JPH0823042A publication Critical patent/JPH0823042A/ja
Priority to US09/058,223 priority patent/US5904506A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(57)【要約】 【目的】 本発明は試験を行うテスト構造形状の半導体
装置、その製造方法、及びモールド金型に関し、テスト
を行う当接部分の形成の歩留りの安定を図ることを目的
とする。 【構成】 上パッケージ３２b より大きさの大な下パッ
ケージ３２a の上部周囲に、パッケージ３２より延出す
るアウタリード３３b に形成されたテストパッド３９を
支持する押え部材３８A が配置される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、試験を行うテスト構造
形状の半導体装置、その製造方法、及び金型に関する。
【０００２】近年、半導体装置の高集積化より多ピン化
が進むと共に、小型化、低コスト化が常に要求されてい
る。そして、小型化、多ピン化による外部リードが低強
度となる現状から、特性試験を行うためにパッケージの
上下の大きさを異ならせ、リードのテスト用の当接部分
を表出させる構造のものが提案されている。そのため、
このリードの当接部分の形成にあたり、歩留りの安定
化、低コスト化を図る必要がある。
【０００３】
【従来の技術】図２０に、従来のテスト構造パッケージ
の半導体装置の構成図を示す。図２０（Ａ）は一部切截
の側部断面図、図２０（Ｂ）は底面図である。
【０００４】図２０（Ａ），（Ｂ）に示す半導体装置１
１は、特開平５−１０９９３０号公報に記載されている
もので、リードフレーム１２のステージ１３上にチップ
１４が搭載され、リードフレーム１２の内部リード１５
との間でワイヤ１６によりボンディングされる。そし
て、モールド樹脂によりパッケージ１７が形成され、パ
ッケージ１７より延出する外部リード１８が回路基板の
表面に実装可能にガルウィング形状に形成される。
【０００５】パッケージ１７は、外部リード１８より上
方の上部樹脂１７ａが下方の下部樹脂１７ｂより大に形
成され、その差の部分で外部リード１８の一部が上部樹
脂１７ａより表出されて当接部１８ａが構成される。
【０００６】半導体装置１１の特性試験時には、この当
接部１８ａのそれぞれに試験装置のプローブが接触して
当接されてテストが行われるものである。
【０００７】なお、パッケージ１７の上部樹脂１７ａ及
び下部樹脂１７ｂの大きさを逆に、すなわち上部樹脂１
７ａを小に形成させる場合も同様である。
【０００８】そこで、図２１に図２０の製造を説明する
ための図を示す。図２１において、まず、リードフレー
ム１２のステージ１３上にチップ１４を搭載して、内部
リード１５とワイヤ１６によりボンディング後、上金型
１９ａ及び下金型１９ｂにより形成されるキャビティ２
０内にチップ１４周辺のモールド部分が位置される。こ
の場合、上金型１９ａの空間は下金型１９ｂの空間より
大に形成されており、リードフレーム１２の内部リード
１５と外部リード１８の一部を上金型１９ａにより覆っ
ている。そして、リードフレーム１２の位置決めのため
に、下金型１９ｂに突起２１が形成され、リードフレー
ム１２を貫通して上金型１９ａに嵌合する。
【０００９】そして、上金型１９ａに形成されているゲ
ート２２よりモールド樹脂を注入してパッケージが行わ
れるものである。
【００１０】
【発明が解決しようとする課題】ところで、パッケージ
１７の製造における上金型１９ａ及び下金型１９ｂのキ
ャビティ２０を構成する凹部の大きさが異なることか
ら、リードフレーム１２における当接部１８ａの表出面
側が下金型１９ｂ面に押し付けられるが、樹脂に埋もれ
る面（表出面の反対面）がキャビティ２０内でフリー状
態となる。
【００１１】従って、モールド樹脂の流動の如何によっ
ては当接部１８ａの沈み込みを生じ、樹脂バリが当接部
１８ａに発生することになる。この樹脂バリはホーニン
グ等によっても除去が困難であり、歩留りの低下を招く
という問題がある。
【００１２】そこで、本発明は上記課題に鑑みなされた
もので、テストを行う当接部分の形成の歩留りの安定を
図る半導体装置、その製造方法、及び金型を提供するこ
とを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、リードフレームのステージ上に半導
体素子が搭載され、前記半導体素子の電極パッドと該リ
ードフレームのインナリードとの電気的接続を有し、ア
ウタリードを延出させて樹脂モールドによりパッケージ
が形成される半導体装置において、前記パッケージの上
下部分の何れかの周囲に固定され、前記アウタリードの
前記パッケージより延出される部分における試験を行う
当接部となる反対面を支持する押え部材が形成される構
成とする。請求項２では、請求項１において、前記パッ
ケージは上下で大きさを異にし、大の部分に前記押え部
材が形成される。
【００１４】請求項３では、請求項１及び２において、
前記押え部材は、絶縁部材又は少くとも表面が絶縁状態
の熱伝導部材により形成される。
【００１５】請求項４では、請求項１において、前記電
極パッドが前記半導体素子の縁部に沿って二列に配置さ
れると共に、前記インナリードの端部が前記電極パッド
に対向して千鳥状に配置される。
【００１６】請求項５では、請求項４において、前記二
列の電極パッドと前記千鳥状配置のインナリードの端部
とが対向距離の遠隔及び近接同士で配置されて異なるル
ープ高さでワイヤボンディングされる。
【００１７】請求項６では、請求項１において、少くと
も前記押え部材上のアウタリード及び当接部の断面形状
を、前記押え部材の鉛直方向に対して前記パッケージを
形成する樹脂を流入させて固定させる非鉛直線を有する
形状で形成する。
【００１８】請求項７では、リードフレームのステージ
上に半導体素子が搭載され、該リードフレームのインナ
リードとの電気的接続の後、アウタリードを延出させて
樹脂モールドによりパッケージを形成する上金型及び下
金型で構成される金型において、前記上金型に形成さ
れ、キャビティを構成する上凹部と、前記下金型に形成
され、前記キャビティを構成するもので前記上凹部と大
きさの異なる下凹部と、大きさが大の前記上凹部又は下
凹部の周縁に形成されるものであって、前記アウタリー
ドを支持する押え部材の所定部分が位置される切欠き溝
と、を有する構成とする。
【００１９】請求項８では、請求項７において、前記切
欠き溝に、前記押え部材に形成される位置決め孔に係合
する位置決め部材が形成される。
【００２０】請求項９では、リードフレームのステージ
上に半導体素子が搭載され、該リードフレームのインナ
リードとの電気的接続の後、アウタリードを延出させて
樹脂モールドによりパッケージを形成する半導体装置の
製造方法において、板状の押え部材を位置決めして配置
させる工程と、前記押え部材に、前記半導体素子が搭載
された前記リードフレームの前記アウタリードに形成さ
れた試験を行うための当接部を位置させる工程と、前記
当接部を表出させて前記半導体素子の周辺でパッケージ
ングを行う工程と、を含む構成とする。
【００２１】請求項１０では、請求項９において、前記
押え部材の少くとも表裏何れかの面に、樹脂止めを行う
軟質絶縁部材が塗布される。
【００２２】請求項１１では、請求項１及び２におい
て、前記押え部材の所定部分に、位置決めを行うための
位置決め部が形成される。
【００２３】請求項１２では、請求項１及び２におい
て、前記押え部材の前記アウタリードの前記当接部が位
置される領域に、前記パッケージを形成するための樹脂
と密着させるための係合部が形成される。
【００２４】請求項１３では、請求項１及び２におい
て、前記押え部材は、前記ステージの裏面が当接する領
域を有し、前記領域の周辺に前記パッケージを形成する
ための樹脂が流動する流動用孔が所定数形成される。
【００２５】請求項１４では、請求項１及び２におい
て、前記押え部材は、略中央部分を周囲より下方に位置
させたオフセット部が形成される。
【００２６】請求項１５では、請求項１４において、前
記オフセット部の裏面が前記パッケージより表出され
る。
【００２７】請求項１６では、リードフレームのステー
ジ上に半導体素子が搭載されて該リードフレームと電気
的接続が行われた後、上金型及び下金型で形成される所
定数のキャビティ内でそれぞれ樹脂モールドにより上下
大きさの異なるパッケージがアウタリードを延出させて
形成される半導体装置の製造方法において、前記下金型
上に、前記アウタリードを支持する押え部材が切断部を
介在させて支持枠に所定数連設された押え部材フレーム
が載置される工程と、前記押え部材上に、前記半導体素
子が搭載された前記リードフレームが載置される工程
と、前記下金型に前記上金型が突き合わされ、所定数の
前記キャビティ内にモールド樹脂が注入されて前記パッ
ケージが形成される工程と、前記押え部材のフレームの
前記切断部を切断して前記支持枠を除去する工程と、を
含む構成とする。
【００２８】請求項１７では、請求項１において、前記
押え部材は、前記パッケージの上下何れかの側部周囲に
配設される。
【００２９】請求項１８では、請求項１７において、前
記押え部材は、前記パッケージを形成する樹脂との接触
面が、該樹脂と密着させるテーパ状に形成される。
【００３０】請求項１９では、リードフレームのステー
ジ上に半導体装置が搭載されて該リードフレームと電気
的接続が行われた後、上金型及び下金型に形成される大
きさの異なる上凹部及び下凹部で構成されるキャビティ
内で樹脂モールドによりアウタリードを延出させてパッ
ケージが形成される半導体装置の製造方法において、前
記上凹部及び下凹部のうち、大きさの大な前記上凹部又
は下凹部内の側部周囲に、前記アウタリードに形成され
る試験を行うための当接部を支持する押え部材を位置さ
せる工程と、前記押え部材上に、前記半導体素子が搭載
された前記リードフレームが載置される工程と、前記下
金型に前記金型が突き合わされ、前記キャビティ内にモ
ールド樹脂が注入されて前記パッケージが形成される工
程と、を含む構成とする。
【００３１】請求項２０では、請求項１又は２におい
て、所定の前記アウタリードに、前記パッケージ近傍の
前記押え部材上に位置される幅広の樹脂止め部が形成さ
れる。請求項２１では、請求項２０において、前記樹脂
止め部は、前記アウタリードの全部又は所定間隔に形成
される。
【００３２】請求項２２では、請求項２０において、前
記樹脂止め部は、前記アウタリードの全部であって千鳥
状に配置されて形成される。
【００３３】
【作用】上述のように請求項１及び２の発明では、アウ
タリードの試験を行う当接部となる反対面を支持する押
え部材がパッケージの上下部分の何れかの周囲に形成さ
れる。これにより、パッケージ形成時のモールド樹脂の
押え部材による当接部への廻り込みが回避されて歩留り
の安定が図られ、低コスト化を図ることが可能となる。
【００３４】請求項３の発明では、押え部材が絶縁部材
又は表面が絶縁状態の熱伝導部材で形成される。これに
より、インナリード間の短絡が防止され、また熱伝導部
材で放熱効果を向上させることが可能となる。
【００３５】請求項４の発明では、半導体素子に形成さ
れる電極パッドが二列で配置されると共に、インナリー
ドの端部が千鳥状に配置される。これにより、半導体素
子、パッケージ及び押え部材の小型が図られ、装置の小
型化を図ることが可能となる。請求項５の発明では、二
列の電極パッドと千鳥配置のインナリードの端部間で対
向距離の遠隔及び近接同士で異なるループ高さでワイヤ
ボンディングされる。これにより、小型化を図ることに
おけるワイヤ間の短絡を防止することが可能となる。
【００３６】請求項６の発明では、少くとも押え部材上
のアウタリード及び当接部の断面を、押え部材の鉛直方
向に対して非鉛直線を有する形状で形成する。これによ
り、アウタリード及び当接部間にパッケージを形成する
樹脂が流入して固定することになり、離脱を防止するこ
とが可能となる。
【００３７】請求項７及び８の発明では、アウタリード
を支持する押え部材が位置され、適宜位置決め部材が形
成される切欠き溝を、上金型及び下金型に形成された大
きさが大の上凹部又は下凹部の周縁に形成される。これ
により、押え部材を備える半導体装置におけるアウタリ
ードに形成される当接部分のパッケージよりの表出を安
定した歩留りで形成することが可能となる。
【００３８】請求項９の発明では、押え部材を位置決め
して配置させると共に、押え部材にリードフレームの当
接部を位置させてパッケージングを行う。これにより、
押え部材がアウタリードに形成される当接部分へのモー
ルド樹脂の廻り込みを防止して、歩留りを安定させるこ
とが可能となる。
【００３９】請求項１０の発明では、押え部材の表面及
び裏面の少くとも何れかの面に軟質絶縁部材が塗布され
る。これにより、モールド樹脂の漏れが防止されると共
に、リードフレームのダムバーが不要となって切断工程
が省かれ、製造コストを低減させることが可能となる。
【００４０】請求項１１の発明では、押え部材に位置決
め部が形成される。これにより、モールド時や試験時に
容易に位置決めが可能となり、向きなどのセットミスを
防止することが可能となる。
【００４１】請求項１２の発明では、押え部材の当接部
が位置される領域に係合部を形成させる。これにより、
樹脂との接触面積が増大して密着性を向上させることが
可能となる。
【００４２】請求項１３の発明では、押え部材にはリー
ドフレームのステージと当接する領域と、その周辺にパ
ッケージング時に樹脂を流動させる流動用孔が形成され
る。これにより、流動用孔でパッケージングを確保する
と共に、ステージと当接させることで放熱を図ることが
可能となる。
【００４３】請求項１４及び１５の発明では、押え部材
の略中央部分を周囲より下方にオフセット部を位置さ
せ、またオフセット部をパッケージより表出させる。こ
れにより、リードフレームのオフセットを確保して放熱
を図ることが可能となる。
【００４４】請求項１６の発明では、押え部材を切断部
を介在させて押え部材フレームに連設させ、樹脂モール
ドによるパッケージの後に切断部を切断して支持枠を除
去する。これにより、単一部材の搬送で押え部材を備え
た複数のパッケージを形成することが可能となり、製造
工程を削減することが可能となる。
【００４５】請求項１７の発明では、パッケージの上下
何れかの側部周囲に押え部材を、配設させる。これによ
り、アウタリードの当接部を支持すると共に、押え部材
が表出されることから放熱を向上させることが可能とな
る。
【００４６】請求項１８の発明では、押え部材の樹脂と
の接触面をテーパ状に形成する。これにより、接触面積
が増大してアンカー効果を得ることが可能となる。
【００４７】請求項１９の発明では、大きさの大な上凹
部又は下凹部内の側部周囲に押え部材を位置させ、この
押え部材上にリードフレームを載置して上金型及び下金
型を突き合わせ、樹脂モールドによりパッケージを形成
する。これにより、上下パッケージの大きさを異ならせ
形成させる従来の金型をそのまま使用して当接部形成の
歩留りを安定させることが可能となる。
【００４８】請求項２０〜２２の発明では、パッケージ
近傍のアウタリードの全部又は所定間隔に幅広の樹脂止
め部が形成される。これにより、パッケージング時に樹
脂が当接部に廻り込むのを回避させ、歩留りの安定、低
コスト化を図ることが可能となる。
【００４９】
【実施例】図１に、本発明の第１実施例の構成図を示
す。図１（Ａ）は側断面図、図１（Ｂ）は平面図、図１
（Ｃ）は一部拡大斜視図である。
【００５０】図１（Ａ）〜（Ｃ）に示す半導体装置３１
は、表面実装型のもので、パッケージ３２のうち、下パ
ッケージ３２a が上パッケージ３２b より大に形成され
る。一方、内部的には、リードフレーム３３のステージ
３４上に半導体素子３５が銀ペースト等の接着部材３６
により搭載され、半導体素子３５上のパッド（後述す
る）とリードフレーム３３のインナリード３３a との間
で金等のワイヤ３７により電気的接続が行われる。
【００５１】下パッケージ３２a の周囲には押え部材３
８A が該下パッケージ３２a に一部埋設されて固定され
ており、この押え部材３８上にアウタリード３３b がパ
ッケージ３２より延出される。
【００５２】アウタリード３３b のそれぞれには、上パ
ッケージ３２b からの延出部分であって、押え部材３８
A 上に位置される部分に当接部としてテストパッド３９
がリード幅より広く、千鳥状に形成される。
【００５３】そして、押え部材３９より延出するアウタ
リード３３b が表面実装型としてガルウィング形状に折
曲加工される。
【００５４】ここで、図２に、図１の押え部材の説明図
を示す。押え部材３８A は、図２（Ａ）に示すように、
四角状の中央部分に開口部３８a が形成されたもので、
例えばプリプレグ（積層基板で接着のために介在される
ボンディングシート）、窒化アルミニウム、アルミナ、
銅系金属、又はアルミニウム系金属等の熱伝導部材によ
り形成される。
【００５５】そして、押え部材３８A が、アルミニウム
系金属の場合には表面にアルマイト処理による酸化膜が
形成され、若しくは銅系金属の場合には表面に陽極酸化
膜（亜酸化銅膜）が形成され、又は一律に樹脂コートに
よる絶縁膜が形成される。これにより、絶縁性が確保さ
れると共に、モールド樹脂との密着性を向上させること
ができる。
【００５６】なお、押え部材３８A の製造は、金属の場
合にはスタンピング又はエッチングにより、また窒化ア
ルミニウムやアルミナのセラミックの場合には焼結前の
型抜きにより開口部３８ａが形成されるものである。
【００５７】また、図２（Ｂ）に示すように、押え部材
３８A のテストパッド３９の接触部分に絶縁性の接着剤
（接着テープでもよい）３８b が形成される。これによ
り、押え部材３８A が導電性金属で形成されていても、
絶縁膜を形成することなくアウタリード３３b との絶縁
を図ることができると共に、接着性によりアウタリード
３３b を固定して短絡を防止することができる。
【００５８】続いて、図３に、図１の半導体素子のパッ
ド配置及びインナリードの配置の一例の説明図を示す。
図３（Ａ）に示すように、半導体素子３５に形成される
電極パッド３５a が縁部に沿って２列に配置されると共
に、インナリード３３a のボンディング端部３３a1が電
極パッド３５a に対向して千鳥状に配列される。
【００５９】そして、図３（Ａ），（Ｂ）に示すよう
に、半導体素子３５の外側（インナリード）の電極パッ
ド３５a1とインナリード３３a の半導体素子側のボンデ
ィング端部３３a1とがワイヤ３７a によりボンディング
されると共に、半導体素子３５の内側の電極パッド３５
a2とインナリード３３a のアウタリード側のボンディン
グ端部３３a2とがワイヤ３７b により該ワイヤ３７a の
ループより高いループ形状でボンディングされる。
【００６０】すなわち、近い方の電極パッド３５a1及び
ボンディング端子３３a1と、遠い方の電極パッド３５a2
及びボンディング端子３３a2とでワイヤボンディングす
るように配置することで、ワイヤ３７a ，３７b 間の短
絡を防止することができ、小ピッチで電極パッド３
５a1，３５a2とボンディング端部３３a1，３３a2が配置
されて半導体装置３１の小型化を図ることができる。こ
れに伴って、パッケージ３２の寸法や押え部３８A の寸
法が小型のものとなる。
【００６１】なお、半導体素子３５のパッド及びインナ
リード３３a のボンディング端部を従来のように一列に
形成する場合であって、押え部材３８A の機能には影響
されない。
【００６２】また、図４に、リードフレームの断面形状
の一例の断面図を示す。図４（Ａ）において、リードフ
レーム３３におけるアウタリード３３b の少くともテス
トパッド３９の近傍（下パッケージ３２a に固定される
部分）の断面形成を台形状に形成したものである。この
断面台形状は、押え部材３８A の鉛直方向に対して非鉛
直線上であるテーパ線を有する形状である。これによ
り、アウタリード３３b及びテストパッド３９間に下パ
ッケージ３２a の樹脂が流入して廻り込み、押え部材３
８A 上のアウタリード３３b 及びテストパッド３９をテ
ーパ線上で抜けを防止して固定するいわゆるアンカー効
果を得ることができるものである。
【００６３】図４（Ｂ）は、少くとも押え部材３８A 上
のアウタリード３３b 及びテストパッド３９の断面形状
を断面鉄道レール形状に形成することにより、アンカー
効果を得るものである。
【００６４】なお、アウタリード３３b 及びテストパッ
ド３９の断面形状は、上記形状に限らず、アンカー効果
を得る非鉛直線を有する形状であれば、何れの形状であ
ってもよい。
【００６５】次に、図５に、本発明の半導体装置の製造
工程の説明図を示す。図５（Ａ）において、半導体装置
３１のパッケージングを金型４１が、上金型４１a 及び
下金型４１b により構成され、上金型４１a に上凹部４
２a が形成されると共に、下金型４１b に上凹部４２a
より大の下凹部４２b が形成される。すなわち、上金型
４１a と下金型４１b とが突き合わされたときに、上凹
部４２a と下凹部４２ b とによりキャビティ４２が形成
される。
【００６６】また、下凹部４２b の周囲には、環状に切
欠き溝４３が形成される。なお、モールド樹脂を注入す
るためのゲート等は省略する。
【００６７】そして、下凹部４２a に形成された切開欠
き溝４３上に押え部材３８A の周縁が載置される。
【００６８】図５（Ｂ）において、この押え部材３８A
上に、半導体素子３５がステージ３４に搭載されてイン
ナリード３３a とワイヤとによりワイヤボンディングさ
れたリードフレーム３３が載置される。
【００６９】図５（Ｃ）において、上金型４１a が突き
合わされて押え部材３８A 及びリードフレーム３３を固
定する。この場合、キャビティ４２内であって、押え部
材３８A の開口部３８a 内にリードフレーム３３の半導
体素子３５部分が位置される。
【００７０】そして、モールド樹脂が図示されないゲー
トより注入されてパッケージングされるものである。
【００７１】ここで、図６に、押え部材３８に軟質絶縁
部材を塗布した場合の説明図を示す。図６（Ａ）に示す
ように、押え部材３８A の裏面（切欠き溝４３の当接
面）と、表面（リードフレームの当接面）にソルダレジ
スト、樹脂等の軟質絶縁部材４４が塗布される。押え部
材３８A の表面は、特に、アウタリード３３b のテスト
パッド３９の近傍に軟質絶縁部材４４が塗布される。
【００７２】そして、上金型４１a と下金型４１b とが
突き合わされたときには、図６（Ｂ）に示すように軟質
絶縁部材４４が押え部材３８A の裏面で切欠き溝４３と
の隙間を密封し、表面でアウタリード３３a 、テストパ
ッド３９間の隙間を密封してモールド樹脂の漏れを防止
する。
【００７３】一般にリードフレームはアウタリードに樹
脂止めとしてダムバー（タイバー）が形成されているも
のであるが、上述のように、軟質絶縁部材４４が樹脂止
めの役割りを果しており、本発明で使用されるリードフ
レーム３３にはダムバーが不要となる。これにより、パ
ッケージング後にダムバーの切断する工程を省くことが
でき、製造コストを低減させることができる。
【００７４】また、押え部材３８A を、例えば、セラミ
ックで形成した場合には、金型４１へのセットでの破損
を防ぐために、金型４１において遊嵌状態にする必要が
あり、その隙間からの樹脂漏れを軟質絶縁部材４４で防
ぐことができるものである。次に、図７に、押え部材に
位置決め部を形成した場合の説明図を示す。図７（Ａ）
に示すように、開口部３８a が形成された押え部材３８
B には、その三つの隅部分に位置決め孔４５が形成され
ると共に、残り一つの隅の角部分に切欠き溝４６が形成
される。この位置決め孔４５及び切欠き部４６により、
半導体装置３１のモールド時の金型４１、及び特性試験
時の試験装置にセットされるときに向きが認識されて位
置決めされる。
【００７５】そこで、図７（Ｂ）に示すように、下金型
４１に形成された切欠き溝４３の押え部材３８B の位置
決め孔４５に対応する位置に位置決め部材である位置決
めピン４７が形成される。これにより、下金型４１への
押え部材３８B の位置決めが容易となり、セットミスを
防止することができる。
【００７６】また、図７（Ｃ）に示すように、半導体装
置３１の特性試験を行う試験装置４８においては、半導
体装置３１の押え部材３８A （３８B 及び後述する押え
部材も含む）上のテストパッド３９に対応したプローブ
４９が設けられると共に、押え部材３８A の位置決め孔
４５に係合する位置決めピン５０が設けられる。半導体
装置３１を位置決めピン５０が位置決めすることでテス
トパッド３９と対応するプローブ４９とが確実に接触さ
せることができる。
【００７７】続いて、図８に、押え部材に樹脂装置を向
上させる形状に形成した場合の説明図を示す。図８
（Ａ）に示す押え部材３８c は、リードフレーム３３に
おけるアウタリード３３b のテストパッド３９を位置さ
せる破線Ｌ1 （上凹部４２a の大きさ）、Ｌ2 （下凹部
４２b の大きさ）間の領域Ｓに、係合部として長形、円
形の貫通孔５１a ，５１b を形成したものである。
【００７８】これにより、パッケージング時にモールド
樹脂と押え部材３８c の埋設される部分の接触面積が増
大して、密着性を向上させることができるものである。
【００７９】また、図８（Ｂ）は押え部材３８c の領域
Ｓに係合部としてくぼみ部５２を形成し、図８（Ｃ）は
領域Ｓに係合部として突起部５３を形成することで、密
着性を向上させるものである。
【００８０】続いて、図９に、押え部材に流動用孔を形
成した場合の説明図を示す。図９（Ａ）に示す押え部材
３８D は、上述のような開口部３８a を形成せずに、リ
ードフレーム３３のステージ３４の裏面と当接する領域
を有し、その周辺に所定数の流動用孔５４を形成したも
のである。
【００８１】そして、図９（Ｂ）に示すように、リード
フレーム３３のステージ３４をインナリード３３a と水
平位置にして押え部材３８D 上に位置させたものであ
る。すなわち、押え部材３８D 上に半導体素子３５を搭
載したステージ３４を接触させることで、当該押え部材
３８D を放熱として機能をもたせるものである。この場
合、流動用孔５４はパッケージング時のモールド樹脂の
流動を確保するものである。
【００８２】次に、図１０及び図１１に、押え部材をオ
フセット形状した場合の図を示す。図１０（Ａ）は押え
部材３８E のオフセット部５５を枠体５６より釣部５７
を介して下方に釣支させた形状としている。そして、図
１０（Ｂ）に示すように、オフセット部５５の上方に半
導体装置３５が搭載されたステージ３４が配置される。
【００８３】すなわち、押え部材３８E にオセフット部
５５が設けられることで半導体装置３１の放熱性が向上
されるもので、リードフレーム３３のステージ３４のオ
フセットを、押え部材３８E のオフセット部５５の釣部
５７によるオフセット形状で位置確保しているものであ
る。
【００８４】また、図１１は、図１０（Ｂ）における半
導体装置３１の下パッケージ３２aより、押え部材３８
E のオフセット部５５の裏面を表出させたもので、これ
により放熱性をさらに向上させることができるものであ
る。
【００８５】次に、図１２に、押え部材をフレーム状で
形成した場合の説明図を示す。図１２（Ａ）は、支持枠
５８よりサポートバー５９を介して開口部３８a が形成
された押え部材３８A （他の押え部材３８B 〜３８E も
同様である）が連結されたものが所定数連設された押え
部材フレーム６０を示したもので、サポートバー５９に
例えばハーフエッチングにより切断部６１が形成されて
いる。
【００８６】このような押え部材フレーム６０を用いる
ことで、パッケージングにおける金型による所定数のパ
ッケージ形成を連設されたリードフレームと同様に単一
の部材を搬送することで行うことができ、製造工程を削
減することができる。
【００８７】そこで、図１２（Ｂ）に示すように、パッ
ケージングにおいては、また下金型４１b には図５に示
すような切欠き溝が形成されず、該下金型４１b 上に押
え部材フレーム６０を載置し、これに半導体素子３５が
搭載されたリードフレーム３３が載置される。そして、
上金型４１a が突き合わされてモールド樹脂がキャビテ
ィ４２内に注入される。
【００８８】パッケージング後は、押え部材フレーム６
０の切断部６１を切断することで、図１に示す半導体装
置３１となるものである。
【００８９】次に、図１３に、押え部材の他の実施例の
断面構成図を示す。図１３に示す半導体装置３１は、パ
ッケージ３２を構成する下パッケージ３２a の側部周囲
に、外形が上パッケージ３２b より大なブロックドーナ
ツ形状の押え部材３８F が配置された構造である。この
押え部材３８F の材質及び表面処理は図１に示す押え部
材３８A と同様である。そして、押え部材３８F は、上
パッケージ３２b より延出するアウタリード３３b のテ
ストパッド（図に表われず、図１参照）を支持して固定
している。
【００９０】この押え部材３８F は、アウタリード３３
b のテストパッドを歩留りを安定させて形成させると共
に、その側部周囲が表出されることから放熱部材として
も作用させることができるものである。また、押え部材
３８F は、下パッケージ３２の樹脂と接触する部分でテ
ーパ状に形成され、アンカー効果を図っている。
【００９１】そこで、図１４に、図１３の押え部材を用
いた製造工程の説明図を示す。図１４（Ａ）において、
下金型４１b には上金型４１a に形成された上凹部４２
a より大の下凹部４２b が形成され、その周囲に押え部
材３８F が載置される。
【００９２】この押え部材３８F 上に、図１４（Ｂ）に
示すように、半導体素子３５が搭載されたリードフレー
ム３３が載置される。
【００９３】そして、図１４（Ｃ）に示すように、上金
型４１a を突き合わせてキャビティ４２内に樹脂を注入
してパッケージ３２が形成される。
【００９４】このような押え部材３８F を使用すること
により、図５に示すような下金型４１b に切欠き溝４３
を形成する必要がなく従来の上下パッケージの大きさを
異ならせる金型をそのまま使用することができるもので
ある。
【００９５】次に、図１５に、第１実施例の他の適用例
の断面構成図を示す。図１５に示す半導体装置３１
A は、図１に示す半導体素子３５を下向きにリードフレ
ーム３３のステージ３４に接着部材３６により搭載さ
れ、ワイヤ３７によりボンディングされた場合を示して
おり、他は図１と同様である。すなわち、半導体素子３
５を下向きに搭載した半導体装置３１A にも適用するこ
とができるものである。
【００９６】次に、図１６に、本発明の第２実施例の断
面構成図を示す。図１６に示す半導体装置３１B は、パ
ッケージ３２の上パッケージ３２b1と下パッケージ３２
b2を同じ大きさとし、下パッケージ３２b2に内周側を埋
設させた押え部材３８G を、アウタリード３３b のテス
トパッド（図に表われず、図１参照）を支持させて延出
させたものである。なお、押え部材３８G の表面処理
は、図２において説明したような絶縁処理がなされる。
【００９７】これによれば、上パッケージ３２b1と下パ
ッケージ３２a1の大きさが同一の半導体装置３１B であ
っても、テストパッドを樹脂の廻り込みを防止して安定
した歩留りで形成することができる。また、パッケージ
ングにおいても樹脂の流動性が上下で大きさの異なるパ
ッケージ形成に比べて良好となるものである。
【００９８】次に、図１７に、本発明の第３実施例の説
明図を示す。図１７（Ａ）はリードフレーム３３におけ
るアウタリード３３b のテストパッド３９近傍の部分平
面図、図１７（Ｂ）はパッケージング後の部分概略図で
ある。
【００９９】図１７（Ａ），（Ｂ）において、リードフ
レーム３３におけるアウタリード３３b となる部分であ
って押え部材３８A 上に位置する部分に、該各アウタリ
ード３３b の一つ間隔で幅広の樹脂止め部である樹脂止
めパッド６２を一体に形成したものである。この樹脂止
め部６２は隣接するアウタリード３３b に近接させて形
成したもので、その小間隙でパッケージング時の上パッ
ケージ３２b を形成する樹脂のテストパッド３９方向へ
の漏れを防止する機能を果す。
【０１００】なお、図１７（Ａ）における破線領域は、
パッケージング時の上金型のクランプ部に当接するクラ
ンプ領域６３である。
【０１０１】ここで、図１８に、第３実施例のパッケー
ジングの説明図を示す。図１８において、下金型４１b
上に押え部材３８A が載置され、この押え部材３８A 上
に半導体素子が搭載されたリードフレーム３３が載置さ
れる。一方、上金型４１a には、図１７（Ａ）のリード
フレーム３３におけるクランプ領域６３に当接するクラ
ンプ部４１a が形成される。
【０１０２】すなわち、上金型４１a のクランプ部４１
a1で樹脂止め部６２上に当接させてキャビティ４２内に
モールド樹脂が注入され、パッケージングが行われる。
【０１０３】すなわち、アウタリード３２b に形成した
樹脂止め部６２で樹脂が漏洩することが防止され、パッ
ケージング時の当接部３９への樹脂の廻り込みが回避さ
れて歩留りの安定、低コスト化を図ることができるもの
である。
【０１０４】続いて、図１９に、第３実施例の他の実施
例の説明図を示す。図１９（Ａ）はアウタリード３３b
の各リードのそれぞれに上記樹脂止めパッド６２を一体
的に形成したものである。
【０１０５】また、図１９（Ｂ）に示すものは、すべて
の各リードに樹脂止めパッド６２を形成し、かつ当該樹
脂止めパッド６２をアウタリード延出方向に千鳥状に配
設したものである。
【０１０６】このように、リードフレーム３３（アウタ
リード）３３b に樹脂止めパッド６２を形成すること
で、パッケージング時のテストパッド３９への樹脂の廻
り込みが回避されて歩留りの安定、低コスト化を図るこ
とができる。
【０１０７】
【発明の効果】以上のように、請求項１及び２の発明に
よれば、アウタリードの試験を行う当接部となる反対面
を支持する押え部材がパッケージの上下部分の何れかの
周囲に形成されることにより、パッケージ形成時のモー
ルド樹脂の押え部材による当接部への廻り込みが回避さ
れて歩留りの安定が図られ、低コスト化を図ることがで
きる。
【０１０８】請求項３の発明によれば、押え部材が絶縁
部材又は表面が絶縁状態の熱伝導部材で形成されること
により、インナリード間の短絡が防止され、また熱伝導
部材で放熱効果を向上させることができる。
【０１０９】請求項４の発明によれば、半導体素子に形
成される電極パッドが二列で配置されると共に、インナ
リードの端部が千鳥状に配置されることにより、半導体
素子、パッケージ及び押え部材の小型が図られ、装置の
小型化を図ることができる。請求項５の発明によれば、
二列の電極パッドと千鳥配置のインナリードの端部間で
対向距離の遠隔及び近接同士で異なるループ高さでワイ
ヤボンディングされることにより、小型化を図ることに
おけるワイヤ間の短絡を防止することができる。
【０１１０】請求項６の発明によれば、少くとも押え部
材上のアウタリード及び当接部の断面を、押え部材の鉛
直方向に対して非鉛直線を有する形状で形成することに
より、アウタリード及び当接部間にパッケージを形成す
る樹脂が流入して固定することになり、離脱を防止する
ことができる。
【０１１１】請求項７及び８の発明によれば、アウタリ
ードを支持する押え部材が位置され、適宜位置決め部材
が形成される切欠き溝を、上金型及び下金型に形成され
た大きさが大の上凹部又は下凹部の周縁に形成されるこ
とにより、押え部材を備える半導体装置におけるアウタ
リードに形成される当接部分のパッケージよりの表出を
安定した歩留りで形成することができる。
【０１１２】請求項９の発明では、押え部材を位置決め
して配置させると共に、押え部材にリードフレームの当
接部を位置させてパッケージングを行うことにより、押
え部材がアウタリードに形成される当接部分へのモール
ド樹脂の廻り込みを防止して、歩留りを安定させること
ができる。
【０１１３】請求項１０の発明によれば、押え部材の表
面及び裏面の少くとも何れかの面に軟質絶縁部材が塗布
されることにより、モールド樹脂の漏れが防止されると
共に、リードフレームのダムバーが不要となって切断工
程が省かれ、製造コストを低減させることができる。
【０１１４】請求項１１の発明によれば、押え部材に位
置決め部が形成されることにより、モールド時や試験時
に容易に位置決めが可能となり、向きなどのセットミス
を防止することができる。
【０１１５】請求項１２の発明によれば、押え部材の当
接部が位置される領域に係合部を形成させることによ
り、樹脂との接触面積が増大して密着性を向上させるこ
とができる。
【０１１６】請求項１３の発明によれば、押え部材には
リードフレームのステージと当接する領域と、その周辺
にパッケージング時に樹脂を流動させる流動用孔が形成
されることにより、流動用孔でパッケージングを確保す
ると共に、ステージと当接させることで放熱を図ること
ができる。
【０１１７】請求項１４及び１５の発明では、押え部材
の略中央部分を周囲より下方にオフセット部を位置さ
せ、またオフセット部をパッケージより表出させること
により、リードフレームのオフセットを確保して放熱を
図ることができる。
【０１１８】請求項１６の発明によれば、押え部材を切
断を介在させて押え部材フレームに連設させ、樹脂モー
ルドによるパッケージの後に切断部を切断して支持枠を
除去することにより、単一部材の搬送で押え部材を備え
た複数のパッケージを形成することが可能となり、製造
工程を削減することができる。
【０１１９】請求項１７の発明によれば、パッケージの
上下何れかの側部周囲に押え部材を、配設させることに
より、アウタリードの当接部を支持すると共に、押え部
材が表出されることから放熱を向上させることができ
る。
【０１２０】請求項１８の発明によれば、押え部材の樹
脂との接触面をテーパ状に形成することにより、接触面
積が増大してアンカー効果を得ることができる。
【０１２１】請求項１９の発明によれば、大きさの大な
上凹部又は下凹部内の側部周囲に押え部材を位置させ、
この押え部材上にリードフレームを載置して上金型及び
下金型を突き合わせ、樹脂モールドによりパッケージを
形成することにより、上下パッケージの大きさを異なら
せ形成させる従来の金型をそのまま使用して当接部形成
の歩留りを安定させることができる。
【０１２２】請求項２０〜２２の発明によれば、パッケ
ージ近傍のアウタリードの全部又は所定間隔に幅広の樹
脂止め部が形成されることにより、パッケージング時に
樹脂が当接部に廻り込むのを回避させ、歩留りの安定、
低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の構成図である。
【図２】図１の押え部材の説明図である。
【図３】図１の半導体素子のパッド配置及びインナリー
ドの配置の一例の説明図である。
【図４】リードフレームの断面形成の一例の説明図であ
る。
【図５】本発明の半導体装置の製造工程の説明図であ
る。
【図６】押え部材に軟質絶縁部材を塗布した場合の説明
図である。
【図７】押え部材に位置決め部を形成した場合の説明図
である。
【図８】押え部材に樹脂密着を向上させる形状に形成し
た場合の説明図である。
【図９】押え部材に流動用孔を形成した場合の説明図で
ある。
【図１０】押え部材をオフセット形状とした場合の説明
図（１）である。
【図１１】押え部材をオフセット形状とした場合の説明
図（２）である。
【図１２】押え部材をフレーム状で形成した場合の説明
図である。
【図１３】押え部材の他の実施例の断面構成図である。
【図１４】図１３の押え部材を用いた場合の製造工程の
説明図である。
【図１５】第１実施例の他の適用例の断面構成図であ
る。
【図１６】本発明の第２実施例の断面構成図である。
【図１７】本発明の第３実施例の説明図である。
【図１８】第３実施例のパッケージングの説明図であ
る。
【図１９】第３実施例の他の実施例の説明図である。
【図２０】従来のテスト構造パッケージの半導体装置の
構成図である。
【図２１】図２０の製造を説明するための図である。
【符号の説明】
３１ 半導体層 ３２ パッケージ ３２a 下パッケージ ３２b 上パッケージ ３３ リードフレーム ３３a インナリード ３３b アウタリード ３４ ステージ ３５ 半導体素子 ３８A 〜３８B 押え部材 ３９ テストパッド ４１ 金型 ４１a 上金型 ４１b 下金型 ４２ キャビティ ４２a 上凹部 ４２b 下凹部 ４３ 切欠き溝 ４５ 位置決め孔 ４７，５０ 位置決めピン ４８ 試験装置 ４９ プローブ ５１a ，５１b 貫通孔 ５４ 流動用孔 ５５ オフセット部 ５６ 枠体 ６０ 押え部材フレーム ６１ 切断部 ６２ 樹脂止めパッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｙ

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのステージ上に半導体素
    子が搭載され、前記半導体素子の電極パッドと該リード
    フレームのインナリードとの電気的接続を有し、アウタ
    リードを延出させて樹脂モールドによりパッケージが形
    成される半導体装置において、 前記パッケージの上下部分の何れかの周囲に固定され、
    前記アウタリードの前記パッケージより延出される部分
    における試験を行う当接部となる反対面を支持する押え
    部材が形成されることを特徴とする半導体装置。
  2. 【請求項２】 前記パッケージは上下で大きさを異に
    し、大の部分に前記押え部材が形成されることを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 前記押え部材は、絶縁部材又は少くとも
    表面が絶縁状態の熱伝導部材により形成されることを特
    徴とする請求項１又は２記載の半導体装置。
  4. 【請求項４】 前記電極パッドが前記半導体素子の縁部
    に沿って二列に配置されると共に、前記インナリードの
    端部が前記電極パッドに対向して千鳥状に配置されるこ
    とを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記二列の電極パッドと前記千鳥状配置
    のインナリードの端部とが対向距離の遠隔及び近接同士
    で配置されて異なるループ高さでワイヤボンディングさ
    れることを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 少くとも前記押え部材上のアウタリード
    及び当接部の断面形状を、前記押え部材の鉛直方向に対
    して前記パッケージを形成する樹脂を流入させて固定さ
    せる非鉛直線を有する形状で形成することを特徴とする
    請求項１記載の半導体装置。
  7. 【請求項７】 リードフレームのステージ上に半導体素
    子が搭載され、該リードフレームのインナリードとの電
    気的接続の後、アウタリードを延出させて樹脂モールド
    によりパッケージを形成する上金型及び下金型で構成さ
    れる金型において、 前記上金型に形成され、キャビティを構成する上凹部
    と、 前記下金型に形成され、前記キャビティを構成するもの
    で前記上凹部と大きさの異なる下凹部と、 大きさが大の前記上凹部又は下凹部の周縁に形成される
    ものであって、前記アウタリードを支持する押え部材の
    所定部分が位置される切欠き溝と、 を有することを特徴とする金型。
  8. 【請求項８】 前記切欠き溝に、前記押え部材に形成さ
    れる位置決め孔に係合する位置決め部材が形成されるこ
    とを特徴とする請求項７記載の金型。
  9. 【請求項９】 リードフレームのステージ上に半導体素
    子が搭載され、該リードフレームのインナリードとの電
    気的接続の後、アウタリードを延出させて樹脂モールド
    によりパッケージを形成する半導体装置の製造方法にお
    いて、 板状の押え部材を位置決めして配置させる工程と、 前記押え部材に、前記半導体素子が搭載された前記リー
    ドフレームの前記アウタリードに形成された試験を行う
    ための当接部を位置させる工程と、 前記当接部を表出させて前記半導体素子周辺でパッケー
    ジングを行う工程と、 を含むことを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記押え部材の少くとも表裏何れかの
    面に、樹脂止めを行う軟質絶縁部材が塗布されることを
    特徴とする請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記押え部材の所定部分に、位置決め
    を行うための位置決め部が形成されることを特徴とする
    請求項１又は２記載の半導体装置。
  12. 【請求項１２】 前記押え部材の前記アウタリードの前
    記当接部が位置される領域に、前記パッケージを形成す
    るための樹脂と密着させるための係合部が形成されるこ
    とを特徴とする請求項１又は２記載の半導体装置。
  13. 【請求項１３】 前記押え部材は、前記ステージの裏面
    が当接する領域を有し、前記領域の周辺に前記パッケー
    ジを形成するための樹脂が流動する流動用孔が所定数形
    成されることを特徴とする請求項１又は２記載の半導体
    装置。
  14. 【請求項１４】 前記押え部材は、略中央部分を周囲よ
    り下方に位置させたオフセット部が形成されることを特
    徴とする請求項１又は２記載の半導体装置。
  15. 【請求項１５】 前記オフセット部の裏面が前記パッケ
    ージより表出されることを特徴とする請求項１４記載の
    半導体装置。
  16. 【請求項１６】 リードフレームのステージ上に半導体
    素子が搭載されて該リードフレームと電気的接続が行わ
    れた後、上金型及び下金型で形成される所定数のキャビ
    ティ内でそれぞれ樹脂モールドにより上下大きさの異な
    るパッケージがアウタリードを延出させて形成される半
    導体装置の製造方法において、 前記下金型上に、前記アウタリードを支持する押え部材
    が切断部を介在させて支持枠に所定数連設された押え部
    材フレームが載置される工程と、 前記押え部材上に、前記半導体素子が搭載された前記リ
    ードフレームが載置される工程と、 前記下金型に前記上金型が突き合わされ、所定数の前記
    キャビティ内にモールド樹脂が注入されて前記パッケー
    ジが形成される工程と、 前記押え部材のフレームの前記切断部を切断して前記支
    持枠を除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 前記押え部材は、前記パッケージの上
    下何れかの側部周囲に配設されることを特徴とする請求
    項１記載の半導体装置。
  18. 【請求項１８】 前記押え部材は、前記パッケージを形
    成する樹脂との接触面が、該樹脂と密着させるテーパ状
    に形成されることを特徴とする請求項１７記載の半導体
    装置。
  19. 【請求項１９】 リードフレームのステージ上に半導体
    装置が搭載されて該リードフレームと電気的接続が行わ
    れた後、上金型及び下金型に形成される大きさの異なる
    上凹部及び下凹部で構成されるキャビティ内で樹脂モー
    ルドによりアウタリードを延出させてパッケージが形成
    される半導体装置の製造方法において、 前記上凹部及び下凹部のうち、大きさの大な前記上凹部
    又は下凹部内の側部周囲に、前記アウタリードに形成さ
    れる試験を行うための当接部を支持する押え部材を位置
    させる工程と、 前記押え部材上に、前記半導体素子が搭載された前記リ
    ードフレームが載置される工程と、 前記下金型に前記金型が突き合わされ、前記キャビティ
    内にモールド樹脂が注入されて前記パッケージが形成さ
    れる工程と、 を含むことを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 所定の前記アウタリードに、前記パッ
    ケージ近傍の前記押え部材上に位置される幅広の樹脂止
    め部が形成されることを特徴とする請求項１又は２記載
    の半導体装置。
  21. 【請求項２１】 前記樹脂止め部は、前記アウタリード
    の全部又は所定間隔に形成されることを特徴とする請求
    項２０記載の半導体装置。
  22. 【請求項２２】 前記樹脂止め部は、前記アウタリード
    の全部であって千鳥状に配置されて形成されることを特
    徴とする請求項２０記載の半導体装置。
JP6155852A 1994-07-07 1994-07-07 半導体装置及びその製造方法及びこれに使用される金型 Withdrawn JPH0823042A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6155852A JPH0823042A (ja) 1994-07-07 1994-07-07 半導体装置及びその製造方法及びこれに使用される金型
US08/498,057 US5767527A (en) 1994-07-07 1995-07-05 Semiconductor device suitable for testing
KR1019950019769A KR100189093B1 (ko) 1994-07-07 1995-07-06 시험이 용이한 반도체장치
US09/058,223 US5904506A (en) 1994-07-07 1998-04-10 Semiconductor device suitable for testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6155852A JPH0823042A (ja) 1994-07-07 1994-07-07 半導体装置及びその製造方法及びこれに使用される金型

Publications (1)

Publication Number Publication Date
JPH0823042A true JPH0823042A (ja) 1996-01-23

Family

ID=15614912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6155852A Withdrawn JPH0823042A (ja) 1994-07-07 1994-07-07 半導体装置及びその製造方法及びこれに使用される金型

Country Status (3)

Country Link
US (2) US5767527A (ja)
JP (1) JPH0823042A (ja)
KR (1) KR100189093B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404683B1 (ko) * 2001-10-09 2003-11-07 동부전자 주식회사 멀티칩 패키지 및 그 제조 방법
KR100478679B1 (ko) * 1997-12-29 2005-07-11 삼성전자주식회사 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형
KR100539579B1 (ko) * 2000-10-11 2005-12-29 앰코 테크놀로지 코리아 주식회사 Ｂｇａ 패키지 몰딩공정에서의 패키지 테스트 방법 및이를 위한 몰딩장치
CN101958294A (zh) * 2009-07-15 2011-01-26 马维尔国际贸易有限公司 多连接引线
JP2019087703A (ja) * 2017-11-10 2019-06-06 日亜化学工業株式会社 発光装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
DE19921867C2 (de) 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
EP1067602A1 (en) * 1999-07-07 2001-01-10 EEMS Italia S.p.a. Un-packaged or semi-packaged electrically tested electronic semiconductor device free from infantile mortality and process for manufacture thereof
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP3715229B2 (ja) * 2001-10-29 2005-11-09 沖電気工業株式会社 半導体装置及びその製造方法
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2006013170A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Works Ltd 電子部品並びに電子部品の製造方法
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US8365397B2 (en) 2007-08-02 2013-02-05 Em Research, Inc. Method for producing a circuit board comprising a lead frame
JP2010206027A (ja) * 2009-03-04 2010-09-16 Renesas Electronics Corp Ｔｃｐ型半導体装置
US9355940B1 (en) * 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
JP2011238770A (ja) * 2010-05-11 2011-11-24 Fujitsu Semiconductor Ltd リードフレーム、半導体装置及び半導体装置の製造方法
FR2988988B1 (fr) 2012-04-04 2014-06-27 Technopool Sarl Dispositif de preparation de boisson par infusion de dosette avec berceau pivotant
JP6301602B2 (ja) * 2013-07-22 2018-03-28 ローム株式会社 パワーモジュールおよびその製造方法
US10504806B2 (en) 2016-05-06 2019-12-10 Stmicroelectronics S.R.L. Semiconductor package with electrical test pads

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device
JPH01157541A (ja) * 1987-09-04 1989-06-20 Mitsubishi Electric Corp 半導体装置
JPH01157451A (ja) * 1987-12-11 1989-06-20 Toshiba Corp 酸化物超電導焼結体の製造方法
JPH0680750B2 (ja) * 1988-02-24 1994-10-12 三菱電機株式会社 半導体装置
JP2840948B2 (ja) * 1988-08-23 1998-12-24 富士ゼロックス株式会社 半導体装置
JPH03116767A (ja) * 1989-09-28 1991-05-17 Nec Kyushu Ltd Ｉｃのパッケージ
JPH03194956A (ja) * 1989-12-22 1991-08-26 Nec Corp 表面実装型モールド封止半導体装置
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JP2933105B2 (ja) * 1991-10-17 1999-08-09 富士通株式会社 半導体装置
JPH0661363A (ja) * 1992-02-12 1994-03-04 Fujitsu Ltd 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478679B1 (ko) * 1997-12-29 2005-07-11 삼성전자주식회사 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형
KR100539579B1 (ko) * 2000-10-11 2005-12-29 앰코 테크놀로지 코리아 주식회사 Ｂｇａ 패키지 몰딩공정에서의 패키지 테스트 방법 및이를 위한 몰딩장치
KR100404683B1 (ko) * 2001-10-09 2003-11-07 동부전자 주식회사 멀티칩 패키지 및 그 제조 방법
CN101958294A (zh) * 2009-07-15 2011-01-26 马维尔国际贸易有限公司 多连接引线
JP2019087703A (ja) * 2017-11-10 2019-06-06 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
KR100189093B1 (ko) 1999-06-01
US5767527A (en) 1998-06-16
US5904506A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
JPH0823042A (ja) 半導体装置及びその製造方法及びこれに使用される金型
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US7019388B2 (en) Semiconductor device
JP2875139B2 (ja) 半導体装置の製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JPH1131776A (ja) 半導体チップパッケージ
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2009076658A (ja) 半導体装置及びその製造方法
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US11024563B2 (en) Semiconductor device and manufacturing method thereof
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH0714974A (ja) プラスチックモールドした集積回路パッケージ
JP5119092B2 (ja) 半導体装置の製造方法
JP3136029B2 (ja) 半導体装置
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JP3224224B2 (ja) 半導体装置の製造方法
KR200159861Y1 (ko) 반도체 패키지
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
JP3289000B2 (ja) 半導体装置の製造方法
JP3434633B2 (ja) 樹脂封止型半導体装置
JPH09283549A (ja) 半導体装置およびその製造方法
CN116613130A (zh) 引线框架及其制造方法、半导体封装结构及其制造方法
JP2004200719A (ja) 半導体装置
JP2000150723A (ja) 半導体装置およびその製造方法
JP2005005643A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002