KR100189093B1 - 시험이 용이한 반도체장치 - Google Patents

시험이 용이한 반도체장치 Download PDF

Info

Publication number
KR100189093B1
KR100189093B1 KR1019950019769A KR19950019769A KR100189093B1 KR 100189093 B1 KR100189093 B1 KR 100189093B1 KR 1019950019769 A KR1019950019769 A KR 1019950019769A KR 19950019769 A KR19950019769 A KR 19950019769A KR 100189093 B1 KR100189093 B1 KR 100189093B1
Authority
KR
South Korea
Prior art keywords
support member
rigid support
lead
package
semiconductor device
Prior art date
Application number
KR1019950019769A
Other languages
English (en)
Inventor
요네다 요시유끼
쓰지 가즈또
Original Assignee
세기사와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세기사와 다다시, 후지쓰 가부시키가이샤 filed Critical 세기사와 다다시
Application granted granted Critical
Publication of KR100189093B1 publication Critical patent/KR100189093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 시험을 행하는 테스트구조형상의 반도체장치, 그 구조 방법, 및 몰드금형에 관하여 테스트를 행하는 당접부분의 형성의 비율의 안정을 도모함을 목적으로 한다.
상 패키지 32b보다 크기가 큰 하 패키지 32a의 상부범위에 패키지 32에서 연출하는 외부리드 33b에 형성된 테스트패드 39를 지지하는 누르기 부재 38A가 배치된다.

Description

시험이 용이한 반도체 장치
제1도는 본 발명의 제1실시예의 구성도.
제2도는 제1도의 강성지지부재(rigid support member)의 설명도.
제3도는 제1도의 반도체소자의 패드배치 및 내부리드의 배치의 일예의 설명도.
제4도는 리드프레임의 단면형성의 일예의 설명도.
제5도는 본 발명의 반도체장치의 제조공정의 설명도.
제6도는 강성지지부재에 연질절연부재를 도포한 경우의 설명도.
제7도는 강성지지부재에 위치결정부를 형성한 경우의 설명도.
제8도는 강성지지부재에 수지밀착을 향상시키는 형상으로 형성한 경우의 설명도.
제9도는 강성지지부재에 관통공을 형성한 경우의 설명도.
제10도는 강성지지부재를 요홈 형상으로 한 경우의 설명도.
제11도는 강성지지부재를 요홈 형상으로 한 경우의 설명도.
제12도는 강성지지부재를 프레임형상으로 형성한 경우의 설명도.
제13도는 강성지지부재의 다른 실시예의 단면구성도.
제14도는 제13도의 강성지지부재를 사용한 경우의 제조공정의 설명도.
제15도는 제1실시예의 다른 적용예의 단면구성도.
제16도는 본 발명의 제2실시예의 단면구성도.
제17도는 본 발명의 제3실시예의 설명도.
제18도는 패키징의 설명도.
제19도는 제3실시예의 다른 실시예의 설명도.
제20도는 종래의 테스트구조 패키지의 반도체장치의 구성도.
제21도는 제20도의 제조를 설명하기 위한 도.
본 발명은, 시험을 행하는 테스트구조 형태의 반도체장치, 그 제조방법, 및 금형에 관한 것이다.
근년, 반도체장치의 고집적화에서 핀(pin)의 수가 증가됨과 동시에, 소형화, 저비용화가 항시 요구되고 있다. 그리하여, 소형화, 핀의 증가에 의한 외부리드가 저강도로 되는 현상에서, 특성시험을 행하기 위하여 패키지의 상하의 크기를 달리하여, 리드의 테스트용의 접촉부분을 표출시키는 구조의 것이 제안되어있다. 그 때문에, 이 리드의 접촉부분을 형성함에 있어, 수율의 안정화, 저비용화를 도모할 필요가 있다.
제20도에, 종래의 테스트구조 패키지의 반도체장치의 구성도를 표시한다.
제20(a)도는 일부절단의 측부단면도, 제20(b)도는 저면도이다.
제20(a),(b)도에 도시하는 반도체장치 11은, 특개평 5-109930호 공보에 기재되어 있는 것으로서, 리드프레임 12의 일부를 형성하는 스테이지 13상에 반도체 칩 14가 탑재되고, 리드프레임 12의 일부를 형성하는 내부리드 15와의 사이에서 본딩 외이어 16에 의해 본딩된다. 그리하여, 몰딩수지에 의해서 패키지본체 17이 형성되고, 패키지본체 17에서 외부측으로 돌출하는 외부리드 18이 회로기판의 표면에 실장가능하게 갈매기날개(gull-wing)형상으로 형성된다.
패키지본체 17은, 외부리드 18에서 상방의 상부패키지 17a가 하방의 하부패키지 17b보다 크게 형성되어, 그 크기차의 부분에서 외부리드 18의 일부가 상부패키지 17a에서 연장되어서 접촉부 18a가 형성된다.
반도체장치 11의 특성시험시에는, 이 접촉부 18a의 각각에 시험장치의 탐침전극(probe electrode)이 접촉하여 테스트가 행하여지는 것이다.
또한, 패키지본체 17의 상부패키지 17a 및 하부패키지 17b의 크기를 역으로, 죽 상부패키지 17a를 작게 형성시키는 경우도 마찬가지이다.
그리하여, 제21도에 제20도의 제조를 설명하기 위한 도면을 도시하고 있다. 제21도에 있어서, 먼저 리드프레임 12의 스테이지 13위에 반도체칩 14를 탑재하여 내부리드 15와 와이어 16에 의해 본딩한 후, 상부금형 19a 및 하부금형 19b에 의해 형성되는 캐비티(cavity) 20내에 반도체칩 14 주변의 몰딩부분이 위치된다. 이 경우, 상부금형 19a의 공간은 하부금형 19b의 공간보다 크게 형성되어 있고 , 리드프레임 12의 내부리드 15와 외부리드 18의 일부를 상부금형 19a에 의해 덮고 있다. 그래서, 리드프레임 12의 위치결정을 위하여, 상부금형 19a에 돌기부 21이 형성되고, 리드프레임 12를 관통하여 상부금형 19a에 결합한다.
그리고, 상부금형 19a에 형성되어 있는 입구(gate) 22에서 몰딩수지를 주입하여 패키지본체가 완성된다.
그러나, 패키지본체 17의 제조에 있어서의 상부금형 19a 및 하부금형 19b의 캐비티 20을 구성하는 요부(凹部)의 크기가 다르기 때문에, 리드프레임 12에서의 접촉부 18a의 노출면측이 상부금형 19a면에 압착되나, 수지에 매립되는 면(노출면의 반대면)이 캐비티 20내에서 느슨한 상태로 된다.
따라서, 몰딩수지의 유동(流動)에 따라서는 접촉부 18a의 침하가 생기고, 수지버어(resin burr : 수지가 누출하여 고화한 것)가 접촉부 18a에 발생하게 된다. 이 수지버어는 연마처리등에 의해서도 제거가 곤란하고, 장치의 수율의 저하를 초래하는 문제가 있다.
그리하여, 본 발명은 상기 과제를 감안하여 이루어진 것으로서 테스트를 행하는 접촉부분의 형성의 수율의 안정을 도모하는 반도체장치, 그 제조방법 및 금형을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명은 내부리드와 외부리드를 포함하는 리드프레임; 리드프레임 위에 탑재되고 내부리드와 전기적 접속을 갖는 반도체칩; 반도체칩과 내부리드를 안에 수용하고 외부리드가 지지되도록 연장되는 패키지표면을 갖는 패키지본체; 및 외부리드를 지지하도록 패키지 본체에 설치되어 지지된 외부리드가 변형되지 않게끔 하기 위한 강성지지부재로 구성되는 반도체장치를 제공하고 있다.
상기 패키지표면은 패키지본체의 하부패키지를 규정하는 외주변부와 패키지본체의 상부패키지를 규정하는 외주변부 사이에 연장되도록 형성된 것이다.
본원발명의 목적은, 제1테두리면을 가지고, 이것에 의해 제1요부가 형성되는 제1금형 및, 제2테두리면을 가지고, 이것에 의해 제2요부가 형성되는 제2금형으로 구성되고; 상기 제1요부와 제2요부는 상기 제1 및 제2테두리면이 서로 접촉되게 제1금형과 제2금형을 서로 조립하는 경우에 함께 금형 캐비티를 이루도록 형성되며, 상기 제1요부는 제2요부보다 큰 크기를 가지고; 상기 제1테두리면이 반도체 칩을 지지하기 위한 스테이지, 다수개의 내부 리드 및 다수개의 외부리드를 포함하는 리드프레임을 지지하도록 규정되어, 상기 외부리드가 제1테두리면상에 지지되고, 상기 스테이지와 내부리드가 상기 제1요부안에 수용되며; 상기 제1테두리면에는 그 내주변부를 따라 연장되는 절결홈이 형성되어 있고, 이 절결홈은 상기 제1테두리면의 내주변부를 따라 연장되는 주변벽과 이 주변벽으로부터 이어지는 바닥면에 의해 규정되고 상기 제1요부쪽으로 연장되어 있으며, 상기 절결홈은 강성지지부재가 상기 주변벽과 결합하고 상기 바닥면상에 지지되도록 강성지지부재를 수용하게 구성되어 있는 것을 특징으로 하는 반도체 장치의 패키지본체를 성형하는 금형을 제공하는 데 있다.
본원발명의 또다른 목적은, 제1금형위에 강성지지부재를 설치하고, 상기 제1금형은 제1테두리면을 가지고, 이것에 의해 제1요부가 형성되고; 반도체소자를 지지하는 리드프레임을 설치하여, 이 리드프레임의 외부리드가 제1테두리면위에 지지되고 그 내부리드뿐만 아니라 리드프레임의 스테이지 위에 보지된 반도체소자가 상기 제1요부안에 배치되며, 상기 리드프레임의 설치는 탐침전극과 접촉하는, 외부리드상에 형성된 패드영역이 상기 강성지지부재상에 배치되도록 행해지며; 상기 제1금형위에, 제2테두리면을 갖고 이에 의하여 제2의 보다작은 요부를 형성하는 제2금형을 배치하여, 상기 제2테두리면이 상기 제1테두리면과 접촉되어 상기 제1 및 제2요부는 상기 반도체소자를 지지하는 스테이지와 함께 내부리드와 반도체소자를 수용하는 금형 캐비티를 함께 형성하며; 상기 금형 캐비티안에 수지를 주입하여 스테이지와 함께 반도체소자와 내부리드를 밀봉하도록 패키지본체를 성형하는 단계로 구성되는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적 및 특징은 첨부한 도면과 관련한 이하의 실시예에 의하여 명확히 나타난다.
[실시예]
제1도에, 본 발명의 제1실시예의 구성도를 도시한다. 제1(a)도는 측단면도, 제1(b)도는 평면도, 제1(c)도는 일부 확대사시도이다.
제1(a)∼(c)도에 도시한 반도체장치 31은, 표면실장형의 것으로서, 패키지 본체 32를 포함하되, 하부패키지 32A가 상부패키지 32b보다 크게 형성되어 있다. 즉, 하부패키지 32A의 보다 큰 주변부와 상부패키지 32b의 보다 작은 주변부 사이에 크기차이가 있다. 한편, 내부적으로는, 리드프레임 33의 스테이지 34상에 반도체 소자 35가 실버 페이스트(silver paste)등의 접착부재 36에 의해서 탑재되고, 반도체 소자 35상의 패드와 리드프레임 33의 내부리드 33a와의 사이에서 금등의 와이어 37에 의해 전기적접속이 행해진다.
하부패키지 32A의 주위에는 강성지지부재38A가 하부패키지 32A에 일부 매설되어 고정되어 있고 이 강성지지부재 38A위에 외부리드 33b가 패키지 본체 32로부터 연장되어 돌출되어 있다.
외부리드 33b의 각각에는 강성지지부재 38A상에 위치되는 부분에 대응하여, 접촉부로서 태스트패드 39가 리드폭보다 넓게, 지그재그형상으로 형성되어 있다.
그리하여, 강성지지부재 38A로부터 연장되어 노출되어 있는 외부리드 33b는 표면실장형에 적합한 갈매기 날개 형상으로 절곡가공된다.
여기서, 제2도에는 제1도의 강성지지부재를 설명하기 위한 도면을 도시하고 있다. 강성지지부재 38A는 , 제2(a)도에 도시한 바와같이, 사각형상의 중앙부분에 개구부 38a가 형성된 것으로서, 예를들면 프리프레그(prepreg; 적층기판에서 접착을 위해서 개재되는 본딩시트), 질화알루미늄, 알루미나, 구리계 금속, 또는 알루미늄계 금속등의 열전도부재에 의해서 형성된다.
그리하여, 강성지지부재 38A가 알루미늄계 금속의 경우에는 표면에 알루마이트처리에 의한 산화막이 형성되고, 또는 구리계 금속의 경우에는 표면에 양극산화막(이산화구리막)이 형성되고, 또는 일률적으로 수지 도포에 의한 절연막이 형성된다. 이에 의해서, 절연성이 확보됨과 동시에, 몰딩수지와의 밀착성을 향상시킬 수가 있다.
또한, 강성지지부재 38A의 제조는, 금속의 경우에는 스탬핑 또는 에칭에 의해서, 또한 질화알루미늄이나 알루미나의 세라믹의 경우에는 소결이전의 형을 빼냄으로써 개구부 38a가 형성되는 것이다.
또한, 제2(b)도에 도시하는 바와 같이, 강성지지부재 38A의 테스트패드 39의 접촉부분에 절연성의 접착제(접착 테이프라도 좋다)38b가 형성된다. 이에 의해서, 강성지지부재 38A가 도전성금속으로 형성되어 있어도, 절연막을 형성함이 없이 외부리드 33b와의 절연을 도모할 수 있음과 동시에, 접착성에 의해서 외부리드 33b를 고정하여 단락을 방지할 수 있다.
이어서, 제3도에, 제1도의 반도체소자의 패트배치 및 내부리드의 배치의 일예의 설명도를 도시하고 있다. 제3(a)도에 도시한 바와같이, 반도체소자 35에 형성되는 전극패드 35a1∼35a2가 가장자리부를 따라 2열로 배치됨과 동시에 내부리드 33a의 본딩패드 33a1은 전극패드 35a1에 대향하여 지그재그형상으로 배열된다.
그리하여, 제3(a),(b)도에 도시한 바와같이, 반도체소자 35의 외측(내부리드)의 전극패드 35a1와 내부리드33a의 반도체소자측의 본딩패드 33a1은 와이어 37a에 의해 본딩됨과 동시에 반도체소자 35의 내측(외부리드)의 전극패드 35a2와 내부리드33a의 외부리드측의 본딩패드 33a2가 와이어 37b에 의해 본딩되되, 그 와이어 37a의 루프(loof) 또는 최대높이 보다 높은 루프형상으로 본딩된다.
즉, 가까운쪽의 전극패드 35a1과 본딩패드 33a1및, 먼쪽의 전극패드 35a2와 본딩패드 33a2가 와이어본딩되도록 배치함으로써 와이어 37a, 37b사이의 단락을 방지할 수가 있고, 작은 피치(pitch)로 전극패드 35a1, 35a2와 본딩패드 33a1, 32a2가 배치되어 반도체장치 31의 소형화를 도모할 수 있다. 이에 수반하여 패키지 본체 32의 치수 또는 강성지지부재 38A의 치수가 소형의 것으로 된다.
또한, 반도체소자 35의 전극 패드 및 내부리드33a의 본딩패드를 종래와 같이 일렬로 형성함에 있어서, 강성지지부재 38A의 기능에는 영향을 미치지 않는다.
또한, 제4도에 리드프레임의 단면형상의 일예의 단면도를 도시하고 있다. 제4(a)도에 있어서, 리드프레임 33에 있어서의 외부리드 33b의 적어도 테스트패드 39의 근방(하부패키지 32a에 고정되는 부분)의 단면을 사다리꼴 형상으로 형성한 것이다. 이 사다리꼴 단면형상은, 강성지지부재 38A에 대하여 아래쪽으로 폭이 증가되는 테이퍼(taper) 형상을 갖는다. 이에 의하여, 외부리드 33b및 테스트패드 39사이에 하부패키지 32a의 일부를 형성하는 수지층에 수지가 유입됨으로써 강성지지부재 38A상의 외부리드 33b및 테스트패드 39가 태이퍼형상의 사다리꼴구조에서 이탈을 방지하여 견고하게 고정할 수 있는 효과를 얻을 수가 있다.
제4(b)도는 적어도 강성지지부재 38A상의 외부리드 33b및 테스트패드 39의 단면을 단면철도레일 형상으로 형성하므로써 상기와 같은 효과를 얻을 수 있다.
또한, 외부리드 33b및 테스트패드 39의 단면은, 상기 형상에 한정하지 않고, 상기와 같은 효과를 얻을 수 있는, 단면측벽이 경사지는 형상이면 어떤 형상이라도 좋다.
다음에 제5(a)도에, 본 발명의 반도체장치의 제조공정도를 도시하고 있다. 제5(a)도에 있어서, 반도체장치 31의 패키지본체를 금형 41로 구성하되, 이 금형 41은 상부금형 41a및 하부금형 41b로 구성되고, 상부금형 41a에는 상요부(上凹部) 42a가 형성됨과 동시에, 하부금형 41b에는 상요부 42a보다 큰 하요부(下凹部) 42b가 형성된다. 즉, 상부금형 41a와 하부금형 41b를 조립할때에, 상요부 42a와 하요부 42b에 의해 캐비티(cavity) 42가 형성된다.
또한, 하요부 42b의 테두리면(41b)1의 내주변부 (41b)2에는 절결홈 43이 형성된다. 이 절결홈 43은 주변벽 43a와 바닥면 43b에 의해 규정된다. 또한, 도면에는 설명의 편의상 몰딩수지를 주입하기 위한 입구(gate)등의 도시는 생략하였다.
그리하여, 하요부 42b에 형성된 절결홈43에 강성지지부재 38A의 주변부가 배치된다. 한편, 상부금형 41a는 하부금형 41b의 테두리면(41b)1에 해당하는 테두리면(41a)1을 갖는다.
제 5(b)도에 있어서, 이 강성지지부재 38A상에, 반도체소자 35가 스테이지34에 탑재되어 내부리드33a와 와이어에 의해 와이어본딩된 리드프레임 33이 배치된다. 리드프레임 33은 하부금형 41b의 테두리면(41b)1은 물론 강성지지부재 38A에 의해 지지된다.
제 5(c)도에 있어서, 상부금형 41a이 하부금형 41b에 결합되어 강성지지부재 38A및 리드프레임 33을 고정한다. 이 경우, 캐비티 42내에 리드프레임 33의 반도체소자 35 부분이 위치된다.
그리하여, 몰딩수지가 도시되지 않은 입구로부터 캐비티 42내에 주입되어 패키지본체가 제조되는 것이다.
여기서, 제6도는 강성지지부재 38에 연질절연부재를 도포한 경우를 도시한 것이다. 제 6(a)도에 도시한 바와같이, 강성지지부재 38A의 바닥면(절결흠 43의 접촉면)과, 표면(리드프레임의 접촉면)에 솔더 레지스트(solder resist) 또는 수지등의 연질절연부재 44가 도포된다. 강성지지부재 38A의 표면에는, 특히 외부리드 33b의 테스트패드 39의 근방에 연질절연부재 44가 도포된다. 그리하여, 상부금형 41a와 하부금형 41b가 조립되었을때에는, 제6(b)도에 도시한 바와같이 연질절연부재 44가 강성지지부재 38A의 바닥면에서 절결흠 43의 바닥면 43b와의 간극을 밀봉하고, 강성지지부재 38A표면에서 외부리드 33a, 테스트 패드 39사이의 간극을 밀봉하여 몰딩수지의 누출을 방지한다.
일반적으로 리드프레임은 외부리드 수지누출방지로서 댐바(dam bar)가 형성되어 있는 것이지만, 상술한 바와같이 연질절연부재 44가 수지누출방지의 역할을 하고 있어, 본 발명에서 사용되는 리드프레임 33에는 댐바가 불필요하게 된다. 이것에 의해서 패키지완성후에 댐바를 절단하는 공정을 생략할 수 있고, 제조비용을 저감시킬 수가 있다.
또한, 강성지지부재 38A를 예를들면, 세라믹으로 형성한 경우에는 금형 41의 설치로 부터의 파손을 막기위하여, 금형 41에 있어서 강성지지부재 38A와 상부금형 41a의 상부 테두리면(41a)1사이에 미세한 간극을 형성할 필요가 있고, 그 간극으로부터의 수지누출을 연질절연부재 44로 막을 수가 있는 것이다. 다음에, 제7도에는 강성지지부재에 위치결정부를 형성한 경우를 도시한 것이다. 제7(a)도에 도시한 바와같이, 개구부 38a가 형성된 강성지지부재 38B에는, 이 3개의 모서리부분에 위치결정구멍 45가 형성됨과 동시에, 나머지 하나의 모서리 부분에는 절결홈 46이 형성된다. 이 위치결정구멍 45 및 절결홈 46에 의해, 반도체장치 31의 몰딩시의 금형 41, 및 특성시험시의 시험장치에 설치될때에 방향이 설정되어 용이하게 위치결정된다.
그리하여, 제7(b)도에 도시한 바와같이, 하부금형 41b에 형성된 절결홈 43의 강성지지부재 38B의 위치결정구멍 45에 대응하는 위치에 위치결정부재인 위치결정핀 47이 형성된다. 이에 의하여, 하부금형 41b에의 강성지지부재 38B의 위치결정이 용이하게 되고, 설치시의 실수를 방지할 수 있다.
또한, 제7(c)도에 도시한 바와같이, 반도체장치 31의 특성시험을 행하는 시험장치48에 있어서는, 반도체 장치 31의 강성지지부재 38A(38B및 후술하는 강성지지부재도 포함함)상의 테스트패드 39에 대응하는 탐침전극(prebe electrode) 49가 설치됨과 동시에, 강성지지부재 38A의 위치결정구멍 45에 삽입되는 위치결정핀 50이 설치된다. 이에 의하여 위치결정핀 50이 위치결정함으로써 테스트패드 39와 대응하는 탐침전극 49가 확실히 접촉될 수가 있다.
이어서, 제8도는 강성지지부재에 패키지 본체를 향상시키는 형상으로 형성한 경우를 도시한 것이다. 제8(a)도에 도시한 강성지지부재 38c는, 리드프레임 33에 있어서의 외부리드 33b의 테스트패드 39를 위치시키는 파선 L1(상요부 42a의 크기), L2(하요부 42a의 크기)사이의 영역 S에, 결합부로서 타원형, 원형의 관통공 51a, 51b를 형성한 것이다.
이에 의하여, 패키징시에 몰딩수지와 강성지지부재 38c의 매설되는 부분의 접촉면적이 증대하여, 밀착성을 향상시킬 수가 있는 것이다.
또한, 제8(b)도는 강성지지부재 38c의 영역 S에 결합부로서 요부 52를 형성하고, 제8(c)도는 영역 S에 결합부로서 돌기부 53을 형성함으로써, 밀착성을 향상시키는 것이다.
이어서, 제 9도는 강성지지부재에 관통공을 형성한 경우를 도시한 것이다. 제9(a)도에 도시하는 강성지지부재 38D는, 상술과 같은 개구부 38A를 형성하지 않고, 리드프레임 33의 스테이지 34의 바닥면과 접촉하는 영역을 가지고, 그 주변에 소정수의 관통공 54를 형성한 것이다.
그리하여, 제9(b)도에 도시하는 바와같이 리드프레임 33의 스테이지 34를 내부리드 33a와 수평위치로 하여 강성지지부재 38D상에 위치시킨 것이다. 즉, 강성지지부재 38D상에 반도체소자 35를 탑재한 스테이지 34를 접촉시킴으로써, 그 강성지지부재 38D가 방열체로서 방열하는 기능을 가지게 하는 것이다. 이 경우, 관통공 54는 패키징시의 몰딩수지의 유동을 확보하는 것이다.
다음에, 제10도 및 제11도는 강성지지부재를 변형한 경우를 도시한 것이다. 제10(a)도는 강성지지부재 38E의 요홈부 55를 틀체 56으로부터 연결부 57을 통재하여 아래쪽에 지지시킨 형상으로 하고 있다. 그리하여, 제10(b)도에 도시한 바와같이, 요홈부 55의 윗쪽에 반도체장치 35가 탑재되는 스테이지 34가 배치된다.
즉, 강성지지부재 38E에 요홈부 55가 설치됨으로써 반도체장치 31의 방열성이 향상된다.
또한, 제11도는 제10(b)도에 의하여, 반도체장치 31의 패키지 32a에서 강성지지부재 38E의 요홈부 55의 바닥면을 노출시킨것으로서, 이에 의하여 방열성을 더 향상시킬 수가 있는 것이다.
다음에, 제12도는 강성지지부재를 프레임형상으로 형성하는 경우를 도시한 것이다. 제12(a)도는, 지지틀 58에서 지지바(support bar) 59를 통하여 개구부 38a가 형성된 강성지지부재 38A(다른 강성지지부재 38B∼38E도 마찬가지이다)가 연결되되, 소정부 연결설치된 강성지지부재 프레임 60을 도시한 것이고, 지지바 59에 예를들면 하프에칭(half etching)에 의해 절단부 61이 형성되어 있다. 58A는 절결부를 표시한 것이다.
이와같은 강성지지부재 프레임 60을 사용함으로써, 패키징에서의 금형에 의한 소정수의 패키지형성을 연결설치된 리드프레임과 마찬가지로 단일의 부재를 반송함으로써 행할 수 있고, 제조공정을 삭감할 수가 있다.
그리하여, 제12(b)도에 도시한 바와같이, 패키지 제조에 있어서는, 또 하부금형 41b에는 제5도에 도시하는 바와같은 절결홈이 형성되지 않고, 그 하부금형 41b상에 강성지지부재 프레임 60을 배치하고, 이에 반도체소자 35가 탑재된 리드프레임 33이 배치된다. 그리하여, 상부금형 41a가 결합되어 몰딩수지가 캐비티 42내에 주입된다.
패키지 제조후는, 강성지지부재 프레임 60의 절단부 61을 절단함으로써 제1도에 도시한 반도체장치 31로 되는 것이다.
다음에, 제13도는 강성지지부재의 다른 실시예의 단면구성도를 도시한 것이다. 제13도에 도시한 패키지본체 32는 상부패키지 32b와 하부패키지 32a로 구성되고, 하부패키지 32a는 바닥면(32a)2와 측벽(32a)3로 규정되며, 이 하부패키지 32a의 측벽(32a)3주위에는 외형이 상부패키지 32b보다 큰 강성지지부재 38F가 배치된 구조이다. 상기측벽(32a)3의 상부모서리는 하부패키지 32a의 외주변부 (32a)1과 밀착접촉 되어 있다.
이 강성지지부재 38F의 재질 및 표면처리는 제1도에 도시하는 강성지지부재 38A와 마찬가지이다.
그리하여, 강성지지부재 38F는 상부패키지 32b에서 연장되어 노출되는 외부리드 33b의 테스트패드(도면에 도시되지 않음, 제1도 참조)를 지지하여 고정하고 있다.
이 강성지지부재 38F는, 외부리드 33b의 테스트패드를 수율을 안정시켜서 형성시킴과 함께, 그 측벽주위가 노출됨으로써 38F는, 방열재료로서도 작용될 수가 있다. 또한 강성지지부재 38F는 하부패키지 32a의 수지와 접촉하는 부분에서 테이퍼형상으로 형성되어 견고하게 고정되는 효과를 도모하고 있다.
제14도는 제13도의 강성지지부재를 사용한 제조공정도를 도시한 것이다. 제14(a)도에 있어서, 하부금형 41b에는 상부금형 41a에 형성된 상요부 42a보다 큰 하요부 42b가 형성되고, 그 주위에 강성지지부재 38F가 배치되되, 하부금형 41b의 내주변부(41b)2와 밀착접촉되고, 그 상면 38F1은 하부금형 41b의 테두리면(41b)1의 높이와 같게된다.
이 강성지지부재 38F상에, 제14(b)도에 도시한 바와같이, 반도체소자 35가 탑재된 리드프레임 33이 배치된다. 42b는 캐비티를 표시한 것이다.
그리하여, 제14(c)도에 도시한 바와같이 상부금형 41a를 결합하여 캐비티 42내에 수지를 주입함으로써 패키지본체 32가 형성된다. 이와같은 강성지지부재 38F를 사용함으로써, 제5도에 도시한 바와같은 하부금형 41b에 절결홈 43을 형성할 필요가 없이 종래의 상하부패키지의 크기가 다른 금형을 그대로 사용할 수가 있는 것이다.
다음에, 제15도는 제1실시예와 변형예의 단면구성도를 도시한 것이다. 제15도에 도시한 반도체장치 31A는, 제1도에 도시한 반도체소자 35를 하향으로 하여 리드프레임 33의 스테이지 34에 접착부재 36에 의해서 탑재하고, 와이어 37에 의해서 본딩된 경우를 도시하고 있고, 그 이외는 제1도와 마찬가지이다. 즉, 반도체소자 35를 하향으로 탑재한 반도체장치 31A에도 적용할 수가 있는 것이다.
다음에, 제16도는 본 발명의 제2실시예의 단면구성도를 도시한 것이다. 제16도에 도시한 반도체장치 31B는 패키지 본체 32를 구성하는 상부패키지 32b1'과 하부패키지 32a1'를 같은 크기로 하고, 하부패키지 32a1'과 상부패키지 32b1'사이의 경계면에 설치된 강성지지부재 38G위에, 외부 리드 33b의 테스트패드(도면에 도시하지 않음, 제1도 참조)를 지지시킨 것이다. 또한 강성지지부재 38G의 표면처리는, 제2도에서 설명한 바와같은 절연처리가 이루어진다.
이에 의하면, 상부패키지 32b1'과 하부패키지 32a1'의 크기가 동일한 반도체장치 31B이더라도 테스트패드는 수지의 누출을 방지하여 안정된 수율로 형성될 수가 있다. 또한, 패키지 제조에 있어서도 수지의 유동성이 상하로 크기가 다른 패키지 제조에 비하여 양호하게 되는 것이다.
다음에, 제17도에 본 발명의 제3실시예의 설명도를 도시한다. 제17(a)도는 리드프레임 33에 있어서의 외부리드 33b의 폭이 증가되는 영역을 갖는 테스트패드 39의 확대부분평면이고, 제17(b)도는 패키지 제조후의 부분개략도이다.
제 17(a),(b)도에 있어서, 리드프레임 33에 있어서의 외부리드 33b로 되는 부분으로서 강성지지부재 38A상에 위치하는 부분에, 그 외부리드 33b의 하나 간격을 띄우고 폭이 증가되는 영역을 갖는 다른 패드 62를 일체로 형성한 것이다. 이 패드 62는 패키지제조시에 수지누출방지를 위한 수지누출방지부로서 기능한다. 이패드 62는 상부패키지 32b의 외주변부(32b)1의 측에 근접시켜서 형성한 것이다.
또한, 제17(a)도에 있어서의 파선영역은, 제18도와 같이 패키지 제조시의 상부금형 41a의 테두리면(41a)1에 형성되어 있는 클램프(clamp)부 41a1에 접촉하는 클램프영역 63이다.
여기서, 제18도에 제3실시예의 패키징의 설명도를 도시한다. 제18도에 있어서, 하부금형 41b상에 강성지지부재 38A가 배치되고, 이 강성지지부재 38A상에 반도체소자가 탑재된 리드프레임 33이 배치된다. 한편, 상부금형 41a에는 제17(a)도의 리드프레임 33에 있어서의 클램프영역 63에 접촉하는 클램프부 41a1이 형성되어 있다.
즉, 상부금형 41a의 클램프부 41a1에 의해 수지누출방지부로서 기능하는 패드62상에 접촉시켜서 캐비티 42내에 몰딩수지가 주입되어 패키징이 행해진다.
즉, 외부리드 32b에 형성한 패드 62에서 수지가 누출되는 것이 방지되고, 패키징시의 접속부인 패드 39방향으로의 수지가 누출되는 것이 방지되어서 수율의 안정화, 저비용화를 도모할 수가 있는 것이다.
이어서, 제19도에 제3실시예의 다른 변형예의 설명도를 도시한다. 제19(a)도는 외부리드 33b의 각각에 동일한 위치에 상기 패드 62를 일체적으로 형성한 것이다.
또, 제19(b)도는, 각각의 외부리드에 패드 62를 형성하되, 그 패드 62를 태스트패드 39와 마찬가지로 지그재그형상으로 배치한 것이다.
이와같이, 리드프레임 33(외부리드 33b)에 패드 62를 형성함으로써, 패키지 제조시의 테스트패드 39방향으로의 수지의 누출이 방지되어서 수율의 안정화, 저비용화를 도모할 수가 있다.
이상과 같이 본 발명에 의하면, 외부리드의 시험을 행하는 접촉부로 되는 반대면을 지지하는 강성지지부재가 패키지본체의 상하부분의 어느하나의 주위에 형성됨으로써, 패키지 형성시 몰딩수지가 강성지지부재에 의한 접촉부로의 누출이 방지되어서 수율의 안정이 도모되고, 저비용화를 도모할 수가 있다.
또한, 본 발명에 의하면, 강성지지부재는 절연부재 또는 표면이 절연상태의 열전도부재로 형성됨으로써, 내부리드 사이의 단락이 방지되고, 또한 열전도부재로 방열효과를 향상시킬 수가 있다.
본 발명에 의하면, 반도체소자에 형성되는 전극패드가 2열로 배치됨과 동시에, 내부리드의 단부가 지그재그형상으로 배치됨으로써, 반도체소자, 패키지 및 강성지지부재의 소형화가 도모되고, 장치의 소형화를 도모할 수가 있다. 또한 내부리드의 단부사이에서 대향거리의 원격 및 근접끼리로 다른 최대높이로 와이어 본딩됨으로써, 소형화를 도모함에 있어서의 와이어사이의 단락을 방지할 수가 있다.
본 발명에 의하면, 적어도 강성지지부재상의 외부리드와 접촉부의 단면을, 아래쪽으로 폭이 증가되는 테이퍼형상으로 형성함으로써, 외부리드와 접촉부사이에 패키지를 형성하는 수지가 유입되어 고정됨으로써, 이탈을 방지할 수가 있다.
본 발명에 의하면, 외부리드를 지지하는 강성지지부재가 위치되고 적정의 위치결정부재가 형성되는 절결홈을, 상부금형 및 하부금형에 형성된 크기가 큰 상요부 또는 하요부의 주변부에 형성함으로써, 강성지지부재를 구비하는 반도체장치에 의한 외부리드에 형성되는 접촉부분의 패키지본체로부터의 노출을 안정시키는 수율로 형성할 수가 있다.
본 발명에서는, 강성지지부재를 위치결정하여 배치시킴과 동시에 강성지지부재로 리드프레임의 접촉부를 위치시켜서 패키징을 행함으로써 강성지지부재가 외부리드에 형성되는 접촉부분으로의 몰딩수지의 누출을 방지하여 수율을 안정시킬 수가 있다.
본 발명에 의하면, 강성지지부재의 표면 및 바닥면중 적어도 어느하나의면에 연질절연부재가 도포됨으로써, 몰딩수지의 누출을 방지함과 동시에, 리드프레임의 댐바가 불필요하게 되어 절단공정이 생략되어 제조비용을 저감시킬 수가 있다.
본 발명에 의하면, 강성지지부재에 위치결정부가 형성됨으로써 몰딩시나 시험시에 용이하게 위치결정이 가능케 되고, 방향등의 설치실수를 방지할 수가 있다.
본 발명에 의하면, 강성지지부재의 접촉부가 위치되는 영역에 결합부를 형성시킴으로써, 수지와의 접촉면적이 증대하여 밀착성을 향상시킬 수가 있다.
본 발명에 의하면, 강성지지부재에는 리드프레임의 스테이지와 접촉하는 영역과, 그 주변부에 패키징시에 수지를 유동시키는 관통공이 형성됨으로써, 관통공으로 패키징을 확보함과 동시에, 스테이지와 접촉시킴으로써 방열을 도모할 수가 있다.
본 발명에 의하면, 강성지지부재의 대략 중앙부분을 주변보다 아래쪽에 요홈부를 위치시키고, 또한 요홈부를 패키지본체에서 노출시킴으로써, 방열을 도모할 수가 있다.
본 발명에 의하면, 강성지지부재를 절단하여 개재시켜서 강성지지부재 프레임에 연결시켜, 수지몰딩에 의한 패키지제조 후에 절단부를 절단하여 지지틀을 연결함으로써, 단일부재의 반송으로 강성지지부재를 갖춘 복수의 패키지를 형성하는 것이 가능케 되어, 제조공정을 삭감할 수가 있다.
본 발명에 의하면, 패키지본체의 상, 하부중 어느 하나의 주변부에 강성지지부재를 배설시킴으로써, 외부리드의 접촉부를 지지함과 동시에 강성지지부재를 노출시킴으로써 방열을 향상시킬 수가 있다.
본 발명에 의하면, 강성지지부재의 수지와의 접촉면을 테이퍼형상으로 형성함으로써, 접촉면적이 증대하여 견고하게 고정되는 효과를 얻을 수가 있다.
본 발명에 의하면, 크기가 큰 상요부 또는 하요부내의 주변부에 강성지지부재를 위치시켜, 이 강성지지부재상에 리드프레임을 배치하여 상부금형 및 하부금형을 조립하여, 수지몰딩에 의해서 패키지본체를 형성함으로써, 상하부패키지의 크기를 다르게 하여 형성시키는 종래의 금형을 그대로 사용하여 접촉부형성의 수율을 안정시킬 수가 있다.
본 발명에 의하면, 패키지본체 근방의 외부리드의 전부 또는 소정간격에 폭이 증가되는 영역을 갖는 수지누출방지부로서의 패드가 형성됨으로써, 패키징시에 수지가 접촉부로의 누출을 방지시켜서, 수율의 안정, 저비용화를 도모할 수가 있다.

Claims (26)

  1. 내부리드(33a)와 외부리드(33b)를 포함하는 리드프레임(33); 상기 리드프레임의 스테이지(34)상에 탑재되어, 상기 내부리드와 배선되는 반도체 소자(35); 상기 반도체 소자와 상기 내부리드를 수용하고, 상기 외부리드가 상기 패키지 표면상에 지지되도록 연장되는 패키지 표면을 갖는 패키지본체(32); 및 상기 외부리드를 지지하도록 패키지표면에 설치되어 상기 외부리드의 지지상태가 변형되는 것을 방지하기 위한 강성지지부재(38A∼38G)로 구성되는 반도체 장치에 있어서, 상기 외부리드는 상기 패키지 표면상에 각각 폭이 증가된 제1패드영역(62) 및 제2패드영역(39)을 갖고, 상기 제1패드영역 및 제2패드영역 각각은 외부리드(33b)로 이어지는 내부리드(33a)에 근접하는 위치와 그 내부리드에서 먼 위치에 형성되며, 상기 제2패드영역은 외부탐침전극(49)과 접촉하도록 구성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 패키지본체(32)는 상기 스테이지(34)의 주표면에 대하여 수직하게 바라볼 때 제1크기를 갖는 하부패키지(32A)와 상기 스테이지의 상기 주표면에 대하여 수직하게 바라볼 때 제2의 다른 크기를 갖는 상부패키지(32b)로 구성되고, 상기 패키지 표면은 상기 하부 패키지의 외주변부와 상기 상부 패키지의 외주변부에서 연장되는 것으로 규정되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 강성지지부재(38A∼38G)가 절연재료로 구성되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 강성지지부재(38A∼38G)가 적어도 그 표면이 절연재료로 코팅된 열전도부재로 구성되는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 반도체소자(35)는 상기 내부리드와 외부리드를 다수개 포함하고, 각 상기 외부리드는 외부탐침전극과 접촉하기 위해 상기 패키지 표면에 대응하여 폭이 증가된 패드영역을 갖고, 이 패드영역은 상기 패키지 표면에 대하여 지그재그 형상으로 형성되어, 2개의 인접한 패드는 상기 패키지 본체의 상, 하부 패키지의 외주변부중 어느 한 외주변부로부터 다른 거리에 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 반도체소자(35)는 상기 내부리드와 외부리드를 다수개 포함하고, 각 상기 내부리드는 상기 패키지 본체의 표면에 대하여 수직하게 바라볼 때 지그재그 형상으로 2열로 배치되도록 그 단부에 패드(33a1, 33a2)를 갖고, 상기 반도체 소자에는 상기 패키지 본체의 주표면에 대하여 수직하게 바라볼 때 지그재그 형상으로 2열로 배치되는 다수개의 전극패드(35a1, 35a2)가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 내부리드상의 상기 패드와 상기 반도체 소자상의 상기 전극패드는 내부리드의 단부에의 패드와 상기 반도체 소자상의 대응하는 가장 근접한 전극패드가 가장 근접한 제1패드 쌍으로서 제1본딩와이어(37a)에 의해 연결되고, 상기 반도체 소자상의 인접하는 전극패드와 다음의 내부리드상의 대응하는 다음의 패드가 제2패드쌍으로서 제2본딩와이어(37b)에 의해 연결되고, 상기 제1본딩와이어가 상기 제2본딩와이어의 최대높이보다 낮은 최대높이로 배선되는 반도체 장치.
  8. 제1항에 있어서, 상기 외부리드는 상기 패키지본체를 형성하는 수지에 의해 상기 외부리드의 측면매립을 용이하게 하기 위하여 적어도 서로 경사진 측면테두리로 규정되는 단면형상을 적어도 상기 강성지지부재 위에 갖는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 상기 강성지지부재(38C)는 상기 패키지본체를 형성하는 수지와 접촉하기 위한 접촉면적을 증대시키는 구조를 갖는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 강성지지부재는 요홈영역(52)을 갖는 반도체 장치.
  11. 제9항에 있어서, 상기 강성지지부재는 상기 강성지지부재의 제1주표면으로부터 대향하는 제2주표면까지 관통하는 관통공(51a, 51b, 52)을 갖는 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서, 상기 강성지지부재(38A)는 상기 강성지지부재의 제1주표면으로부터 대향하는 제2주표면까지 관통하는 직사각형의 개구부(38a)가 중앙에 있는 직사각형의 형태를 갖고, 상기 중앙의 개구는 상기 내부리드와 상기 반도체 소자가 상기 패키지본체 안에 배치되는 부분에 대응하여 제공되는 것을 특징으로 하는 반도체 장치.
  13. 제1항에 있어서, 상기 강성지지부재(38D)는 상기 강성지지부재의 제1주표면으로부터 대향하는 제2주표면까지 관통하는 다수개의 관통공(54)을 갖고, 상기 관통공은 상기 내부리드와 상기 반도체 소자가 상기 패키지본체 안에 배치되는 부분에 대응하여 제공되는 것을 특징으로 하는 반도체 장치.
  14. 제1항에 있어서, 상기 강성지지부재(38E)는 상기 외부리드를 지지하는 테두리부와 외부리드와 연속하여 상기 테두리부 내측에 형성된 요홈부분(55)을 포함하고, 상기 요홈부분은 상기 반도체 소자를 수용하도록 상기 패키지본체 내부에 공간을 형성하는 것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서, 상기 강성지지부재의 상기 요홈부분(55)은 상기 패키지본체의 주표면에 부합하는 표면을 형성하고, 상기 강성지지부재의 표면이 상기 패키지본체의 외부에 노출되어 있는 것을 특징으로 하는 반도체 장치.
  16. 제1항에 있어서, 상기 강성지지부재(38A, 38B)는 상기 요홈부분에 제공된 위치결정핀(47, 50)과 대응하여 결합하기 위한 위치결정부(45)를 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제1항에 있어서, 상기 강성지지부재(38F)는 상기 패키지본체의 측벽에 제공되고, 상기 강성지지부재는 상기 외부리드가 지지되는 노출 표면을 갖는 것을 특징으로 하는 반도체 장치.
  18. 제1항에 있어서, 상기 강성지지부재(38F)는 상기 패키지 측벽에 밀착하게 접촉하는 경사진 측벽(32a3)에 의해 규정되어, 상기 패키지 측벽이 이와 교차하는 상기 패키지 본체의 주표면에 대하여 내부로 경사져 있는 것을 특징으로 하는 반도체 장치.
  19. 제1항에 있어서, 상기 외부리드가 다수개 제공되고, 상기 제1패드영역(62)이 상기 외부리드의 각각에 제공되고, 상기 제1패드영역이 지그재그 형상으로 상기 패키지 표면상에 제공되는 것을 특징으로 하는 반도체 장치.
  20. 제1항에 있어서, 상기 외부리드는 다수개 제공되고, 상기 제1패드영역이 소정수의 외부리드 마다 제공되는 반도체 장치.
  21. 제1테두리면(41b1)을 가지고, 이것에 의해 제1요부(42b)가 형성되는 제1금형(41b) 및, 제2테두리면(41a1)을 가지고, 이것에 의해 제2요부(42a)가 형성되는 제2금형(41a)으로 구성되고; 상기 제1요부와 제2요부는 상기 제1 및 제2테두리면이 서로 접촉되게 제1금형과 제2금형을 서로 조립하는 경우에 함께 금형 캐비티(42)를 이루도록 형성하며, 상기 제1요부는 제2요부보다 큰 크기를 가지고; 상기 제1테두리면이 반도체 칩(35)을 지지하기 위한 스테이지(34), 다수개의 내부리드(33a) 및 다수개의 외부리드(33b)를 포함하는 리드프레임(33)을 지지하도록 되어, 사기 외부리드가 제1테두리면상에 지지되고, 상기 스테이지와 내부리드가 상기 제1요부안에 수용되며; 상기 제1테두리면에는 그 내주변부(41b2)를 따라 연장되는 절결홈(43)이 형성되어 있고, 이 절결홈은 상기 제1테두리면의 내주변부를 따라 연장되는 주변벽(43a)과 이 주변벽으로부터 이어지는 바닥면(43b)에 의해 규정되고 상기 제1요부쪽으로 연장되어 있으며, 상기 절결홈은 강성지지부재(38A∼38G)가 상기 주변벽과 결합하고 상기 바닥면상에 지지되도록 강성지지부재를 수용하게 구성되어 있는 것을 특징으로 하는 반도체 장치의 패키지본체를 성형하는 금형.
  22. 제20항에 있어서, 상기 제1금형은 강성지지부재상에 제공된 부재(45)와 대응하여 결합하기 위한 위치결정부재(47)를 상기 절결홈안에 구비하는 것을 특징으로 하는 금형.
  23. 제1금형위에 강성지지부재를 설치하고, 상기 제1금형은 제1테두리면을 가지고, 이것에 의해 제1요부가 형성되고; 반도체소자를 지지하는 리드프레임을 설치하여, 이 리드프레임의 외부리드가 제1테두리면위에 지지되고 그 내부리드뿐만 아니라 리드프레임의 스테이지 위에 보지된 반도체소자가 상기 제1요부안에 배치되며, 상기 리드프레임의 설치는 탐침전극과 접촉하는, 외부리드상에 형성된 패드영역이 상기 강성지지부재상에 배치되도록 행해지며; 상기 제1금형위에, 제2테두리면을 갖고 이에 의하여 제2의 보다작은 요부를 형성하는 제2금형을 배치하여, 상기 제2테두리면이 상기 제1테두리면과 접촉되어 상기 제1 및 제2요부는 상기 반도체소자를 지지하는 스테이지와 함께 내부리드와 반도체소자를 수용하는 금형 캐비티를 함께 형성하며; 상기 금형 캐비티안에 수지를 주입하여 스테이지와 함께 반도체소자와 내부리드를 밀봉하도록 패키지본체를 성형하는 단계로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  24. 제23항에 있어서, 상기 제1금형이 제1테두리면의 내주변부를 따른 홈을 더 포함하여, 상기 홈이 상기 제1테두리면의 내주변부를 따라 연장되는 주변벽과 주변벽으로부터 상기 제1요부쪽으로 연장되는 바닥면에 의해 규정되며, 상기 강성지지부재를 설치하는 단계는 상기 홈안에 강성지지부재를 설치하도록 행해지는 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 제23항에 있어서, 상기 강성지지부재를 설치하는 단계는 상기 강성지지부재가 연결부에 의해 프레임부재에 기계적인 연결로 형성되어 있고, 상기 연결부를 제거하여 강성지지부재가 프레임부재로부터 자유롭게 되는 것을 특징으로 하는 반도체 장치의 제조방법.
  26. 제23항에 있어서, 상기 강성지지부재를 설치하는 단계는 강성지지부재가 상기 측벽을 따라 연장되도록 상기 제1요부를 규정하는 상기 제1테두리면의 내측벽위에 강성지지부재를 배치하는 단계로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019950019769A 1994-07-07 1995-07-06 시험이 용이한 반도체장치 KR100189093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6155852A JPH0823042A (ja) 1994-07-07 1994-07-07 半導体装置及びその製造方法及びこれに使用される金型
JP94-155852 1994-07-07

Publications (1)

Publication Number Publication Date
KR100189093B1 true KR100189093B1 (ko) 1999-06-01

Family

ID=15614912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019769A KR100189093B1 (ko) 1994-07-07 1995-07-06 시험이 용이한 반도체장치

Country Status (3)

Country Link
US (2) US5767527A (ko)
JP (1) JPH0823042A (ko)
KR (1) KR100189093B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
KR100478679B1 (ko) * 1997-12-29 2005-07-11 삼성전자주식회사 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JP3085278B2 (ja) * 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
EP1067602A1 (en) * 1999-07-07 2001-01-10 EEMS Italia S.p.a. Un-packaged or semi-packaged electrically tested electronic semiconductor device free from infantile mortality and process for manufacture thereof
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
KR100539579B1 (ko) * 2000-10-11 2005-12-29 앰코 테크놀로지 코리아 주식회사 Ｂｇａ 패키지 몰딩공정에서의 패키지 테스트 방법 및이를 위한 몰딩장치
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100404683B1 (ko) * 2001-10-09 2003-11-07 동부전자 주식회사 멀티칩 패키지 및 그 제조 방법
JP3715229B2 (ja) * 2001-10-29 2005-11-09 沖電気工業株式会社 半導体装置及びその製造方法
EP1318544A1 (en) * 2001-12-06 2003-06-11 STMicroelectronics S.r.l. Method for manufacturing semiconductor device packages
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP2006013170A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Works Ltd 電子部品並びに電子部品の製造方法
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US8365397B2 (en) 2007-08-02 2013-02-05 Em Research, Inc. Method for producing a circuit board comprising a lead frame
JP2010206027A (ja) * 2009-03-04 2010-09-16 Renesas Electronics Corp Ｔｃｐ型半導体装置
US20110012240A1 (en) * 2009-07-15 2011-01-20 Chenglin Liu Multi-Connect Lead
US9355940B1 (en) * 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
JP2011238770A (ja) * 2010-05-11 2011-11-24 Fujitsu Semiconductor Ltd リードフレーム、半導体装置及び半導体装置の製造方法
FR2988988B1 (fr) 2012-04-04 2014-06-27 Technopool Sarl Dispositif de preparation de boisson par infusion de dosette avec berceau pivotant
JP6301602B2 (ja) * 2013-07-22 2018-03-28 ローム株式会社 パワーモジュールおよびその製造方法
US10504806B2 (en) 2016-05-06 2019-12-10 Stmicroelectronics S.R.L. Semiconductor package with electrical test pads
JP6879172B2 (ja) * 2017-11-10 2021-06-02 日亜化学工業株式会社 発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device
JPH01157541A (ja) * 1987-09-04 1989-06-20 Mitsubishi Electric Corp 半導体装置
JPH01157451A (ja) * 1987-12-11 1989-06-20 Toshiba Corp 酸化物超電導焼結体の製造方法
JPH0680750B2 (ja) * 1988-02-24 1994-10-12 三菱電機株式会社 半導体装置
JP2840948B2 (ja) * 1988-08-23 1998-12-24 富士ゼロックス株式会社 半導体装置
JPH03116767A (ja) * 1989-09-28 1991-05-17 Nec Kyushu Ltd Ｉｃのパッケージ
JPH03194956A (ja) * 1989-12-22 1991-08-26 Nec Corp 表面実装型モールド封止半導体装置
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
JP2933105B2 (ja) * 1991-10-17 1999-08-09 富士通株式会社 半導体装置
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JPH0661363A (ja) * 1992-02-12 1994-03-04 Fujitsu Ltd 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0823042A (ja) 1996-01-23
US5904506A (en) 1999-05-18
US5767527A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
KR100189093B1 (ko) 시험이 용이한 반도체장치
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
JP3334864B2 (ja) 電子装置
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
US6545345B1 (en) Mounting for a package containing a chip
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100677651B1 (ko) 반도체 소자 및 패키지와 그 제조방법
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
US20010038143A1 (en) Power semiconductor module
JP2002334944A (ja) 中空構造パッケージ
US6967395B1 (en) Mounting for a package containing a chip
JP2004022862A (ja) 半導体装置
JPH03108744A (ja) 樹脂封止型半導体装置
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
JP2001035961A (ja) 半導体装置及びその製造方法
JP2971449B2 (ja) 半導体装置、その製造方法及び半導体装置のリードフレーム
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JPH10189792A (ja) 半導体パッケージ
JP2001358253A (ja) Ｂｇａ型半導体装置
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee