JPH0661363A - 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具 - Google Patents

半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具

Info

Publication number
JPH0661363A
JPH0661363A JP4264680A JP26468092A JPH0661363A JP H0661363 A JPH0661363 A JP H0661363A JP 4264680 A JP4264680 A JP 4264680A JP 26468092 A JP26468092 A JP 26468092A JP H0661363 A JPH0661363 A JP H0661363A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
resin
carrier
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4264680A
Other languages
English (en)
Inventor
Masaji Takenaka
正司 竹中
Kazuto Tsuji
和人 辻
Junichi Kasai
純一 河西
Tetsuo Taniguchi
哲生 谷口
Takashi Masuko
隆 増子
Masao Sakuma
正夫 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Miyachi Systems Co Ltd
Original Assignee
Fujitsu Ltd
Miyachi Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Miyachi Systems Co Ltd filed Critical Fujitsu Ltd
Priority to JP4264680A priority Critical patent/JPH0661363A/ja
Publication of JPH0661363A publication Critical patent/JPH0661363A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

(57)【要約】 【目的】 本発明は樹脂封止型の多ピンの半導体装置に
関し、外部リードの変形を防止して確実な特性試験を可
能であり、リード位置精度の高いパッケージとすること
を目的とする。 【構成】 パッケージ7の上部樹脂7aを下部樹脂7b
より大に形成する。この場合、上部樹脂7aと下部樹脂
7bの差部分における該上部樹脂7aの下面縁端で外部
リード8を表出させて表出部8aを形成する。そして、
表示部8aに幅広部21を形成して、千鳥状に配設す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型の多ピンの
半導体装置に関する。
【0002】近年、半導体装置の高集積化より多ピン化
が進むと共に、小型化が常に要求される。これに伴い微
小ピッチで配列される外部リードの幅、厚みが小さくな
り、強度が極めて低くなってきている。そのため、製造
から実装まで、外部リードにストレスを加えないことが
重要となる。
【0003】
【従来の技術】図22(A),(B)に従来の半導体装
置の断面図を示す。図22(A)は平面断面図、図22
(B)は図22(A)のA−A断面図である。図22
(A),(B)において、半導体装置130は、いわゆ
るQFP(Quad Flat Package)型のもので、リードフレ
ーム131の中央部分のステージ132上に半導体チッ
プ133が搭載される。そして、半導体チップ133と
リードフレーム131の内部リード134とがワイヤ1
35によりボンディングされ、封止樹脂136によりモ
ールドされる。また、リードフレーム131の外部リー
ド137がL型形状に加工される。
【0004】例えば、外部リード137がピッチ0.5
mmで300ピンを越えるものや、ピッチ0.4mm,
0.3mmで100ピンを越えるパッケージが開発され
ている。この場合の外部リード137の厚さも約200
μmから約100μmに移行してきている。
【0005】このように、外部リード137の幅が狭
く、厚さが薄くなると、基板上での確実な実装強度を得
るために、半田フィレットを外部リード137の先端に
形成する必要がでてくる。従って、実装前に予め外部リ
ード137の先端を、半田、錫等でめっき処理が行われ
る。
【0006】ここで、めっき処理を簡単に説明すると、
一つの方法として、リードフレーム131の外部リード
137の先端がつながっていないものである場合、半導
体チップ133が搭載される前のリードフレーム131
のみの段階又は樹脂モールド後に、めっき処理を行い、
その後外部リード137の折曲加工を行う。
【0007】また、他の方法として、リードフレーム1
31の外部リード137の先端がつながっている場合、
樹脂モールド後に外部リード137の先端を切り離して
めっき処理を行い、その後外部リード137の折曲加工
を行う方法である。
【0008】このような半導体装置130について、メ
ーカーの出荷、ユーザーの受け入れ等の特性試験を行う
場合、試験装置におけるプローブ又はソケットにより、
当該半導体装置130の外部リード137の先端部をコ
ンタクトさせて行っている。
【0009】
【発明が解決しようとする課題】しかし、上述のように
外部リード137の幅、厚みが小さくなって強度が極め
て低くなってきていることから、試験時におけるプロー
ブ又はソケットとのコンタクトの際に、外部リード13
7が変形する危険性が高いという問題がある。
【0010】また、上述の外部リード137のめっき処
理は、何れの方法も該外部リード137の折曲加工前の
段階で先端が切り離されている状態であることから、め
っき処理後に該外部リード137が変形して、位置精度
が大幅に劣化するという問題がある。
【0011】さらに、外部リード整形後から実装のでの
間、特性試験の他、製造メーカー並びにユーザーの工程
内でのハンドリングや輸送等が行われる場合には、半導
体パッケージをトレイに入れていることから、外部リー
ド137を変形させる要因になるという問題がある。
【0012】そこで、本発明は上記課題に鑑みなされた
もので、外部リードの変形を防止して確実な特性試験が
可能であり、リード位置精度の高いパッケージの半導体
装置を提供することを目的とする。
【0013】
【課題を解決するための手段】上記課題は、リードフレ
ームのステージ上にチップが搭載され、該リードフレー
ムの内部リードとの接続後、外部リードを延出させて樹
脂モールドによりパッケージングされる半導体装置にお
いて、前記パッケージングにより形成されるパッケージ
の、実装面に対する前記外部リードより上方の上部樹脂
と下部樹脂の大きさを異ならせ、該外部リードの一面の
表出部を表出させて形成すると共に、外部リードにおけ
る表出部の所定部分に幅広部を形成し、該幅広部を該表
出部で千鳥状に配設することにより解決される。
【0014】また、上記半導体装置の搬送時及び試験時
に該半導体装置を、上部樹脂を固定し、外部リードを外
方向から側壁部により覆うキャリアに装着し、該キャリ
アに装着したまま特性試験を行う試験治具に装着する。
【0015】
【作用】上述のように、パッケージの上部樹脂を下部樹
脂より大に形成し、その大きさの差部分で外部リードの
下面の表出部を表出させている。表出部には幅広部を形
成し、千鳥状に配設している。
【0016】これにより、半導体装置の特性試験を行う
際、上記外部リードの表出した下面の表出部に試験を行
うためのプローブ又はソケットを接触導通させて行うこ
とが可能となる。すなわち、外部リードの先端で試験を
行なわないことから、該外部リードの幅が狭く、厚みが
小さくても、試験時に外部リードを変形させることを防
止することが可能となり、また、試験時に、外部リード
の表出部における幅広部とソケットのプローブの位置合
せを容易に行うことが可能となる。
【0017】さらに、半導体装置をキャリアに装着して
外部リードを保護しつつ搬送することが可能となり、ま
た、キャリアに装着したまま試験治具に装着されること
から、試験時においても外部リードが接触させることな
く変形防止することが可能となる。また、外部リードに
外力を加えることなく、めっき処理を行うことも可能と
なる。
【0018】
【実施例】図1に、本発明の第1の実施例の構成図を示
す。図1(A)は側部断面図であり、図1(B)は底面
図、図1(C)は表出部の外部リードを示したものであ
る。
【0019】図1(A)〜(C)の半導体装置1におい
て、リードフレーム2のステージ3上にチップ4が搭載
され、リードフレーム2の内部リード5との間でワイヤ
6によりボンディングされる。そして、モールド樹脂に
よりパッケージ7が形成され、その後リードフレーム2
の外部リード8が回路基板の表面に実装が可能となるよ
うな形状に足曲げ加工される。
【0020】この場合、パッケージ7の外部リード8よ
り上方の上部樹脂7aは下部樹脂7bより大に形成さ
れ、上部樹脂7aと下部樹脂7bとの大きさの差部分、
すなわち上部樹脂7aの下面縁端部分で外部リード8の
下面が表出する表出部8aが形成される。そして、表出
部8a周辺の面は上部樹脂7aの下面縁端部分に埋設さ
れる。なお、該上部樹脂7aの下面縁端部分における外
部リード8は少なくとも下面の表出部8aが表出してい
ればよい。
【0021】また、上部樹脂7aに形成される外部リー
ド8の表出部8aの所定部分に、それぞれ幅広部21を
形成し、この幅広部21を千鳥状に配置したものであ
る。
【0022】例えば0.3mmピッチの外部リード8の
幅を0.1mmとすると、下部樹脂7bと上部樹脂7a
との寸法差を1.0mmの間における表出部8aに、幅
広部21を0.3×0.35mmの大きさで、位置を変
えて千鳥状に形成するものである。この幅広部21をリ
ードフレーム段階で予め形成することにより容易に実現
することができる。
【0023】この幅広部21を形成することにより、リ
ード数が増加してリード幅が狭くなっても、試験時にお
けるプローブとの接触(位置合せ)を容易に行うことが
できる。
【0024】なお、図1(B)における上部樹脂7aの
外部リード8の位置しない四隅にメタル部22a〜22
dを形成してもよい。このメタル部22a〜22dは、
位置決めに使用することができるもので、穴23等が形
成される。また、メタル部22a〜22dは、リードフ
レームと一体で形成することができ、最終的な位置精度
を高くすることができるものである。
【0025】ここで、図2に、図1の製造工程を説明す
るための図を示す。図2において、まず、リードフレー
ム2のステージ3上にチップ4を搭載して、内部リード
5とワイヤ6によりボンディング後、上金型9a及び下
金型9bにより形成されるキャビティ10内にチップ4
周辺のモールド部分が位置される。
【0026】この場合、上金型9aの空間は下金型9b
の空間より大に形成されており、リードフレーム2の内
部リード5と外部リード8の一部を上金型9aにより覆
っている。そして、リードフレーム2の位置決めのため
に、下金型9bに突起11が形成され、リードフレーム
2を貫通して上金型9aに嵌合する。
【0027】そして、上金型9aに形成されているゲー
ト12よりモールド樹脂を注入してパッケージングする
ものである。
【0028】そこで、図3に、本発明による特性試験を
説明するための図を示す。図3において、試験装置13
におけるソケット14より、半導体装置1の外部リード
8の数に応じたプローブ15が設けられている。そし
て、このプローブ15上に、半導体装置1における外部
リード8の表出部8aが接触導通するように載置される
ことにより特性試験が行われるものである。
【0029】すなわち、半導体装置1の特性試験を行う
にあたり、ソケット14上に載置すれば足り、また、プ
ローブ15との接触を外部リード8の先端ではなく、上
部樹脂7aに3面が埋設された外部リード8の表出部8
aで行っている。これにより、外部リード8の強度が低
くても変形を防止して容易に特性試験を行うことができ
る。
【0030】また、試験を行うに際し、信号経路となる
プローブ15を長く設ける必要がなく、また該プローブ
15とチップ4に近い位置で接触させることができるこ
とから、信号パスが短くなってインピーダンスの増加を
回避することができる。これにより、チップ4が高速素
子の場合に、インピーダンスの影響を受けず、特性変動
が防止されて正確な特性試験を行うことができるもので
ある。
【0031】次に、図4に、図1のリード形状の変形例
の構成断面図を示す。図1では、外部リード8の表面実
装用にL型形状に形成した場合を示したが、図4(A)
は、外部リード8A を下方に約直角に足曲げ加工したも
のである。また、図4(B)は外部リード8B を足曲げ
加工せずに直線形状としたものである。図4(A),
(B)両方共に外部リード8A ,8B には、上述と同様
に、表出部8aが形成されるもので、効果は図1と同様
である。
【0032】なお、図1では、パッケージ7を上部樹脂
7aを下部樹脂7bより大に形成する場合を示したが、
下部樹脂7bを上部樹脂7aより大に形成してもよい。
この場合、表出部8aは外部リード8の上面に形成され
るものである。
【0033】ここで、図5に、本発明の一適用例の断面
構成図を示す。図5(A)〜(D)は、図1における半
導体装置1の内部構成と異なる内部構成とした場合を示
したものである。
【0034】図5(A)は、下部樹脂7b内に位置され
るパターン31aが形成された基板31上にチップ4を
搭載し、該チップ4とパターン31aの内端とをワイヤ
32によりボンディングする。そして、パターン31a
の外端に、リードフレーム2の外部リード8を、例えば
アウタリードボンディング(OLB)やレーザ溶接等で
固着したものである。
【0035】図5(B)は、パターン33の内端でチッ
プ4がバンプ34でボンディングされ、パターン(例え
ば銅製)33の外端に外部リード8がOLBやレーザ溶
接等で固着される。この場合、製造時にパターン33が
散り乱れるのを防止するために、該パターン33にフィ
ルムキャリア35が取り付けられる。
【0036】図5(C)は、上部樹脂7aに位置され
る、パターン36aが形成された基板36が下向に配置
され、該基板36のパターン36aが形成された面にチ
ップ4が搭載される。チップ4はパターン36aの内端
とワイヤ37によりボンディングされる。この状態で樹
脂モールドされると、上部樹脂7aに、下部樹脂7bと
の寸法差部分でパターン36の一部が表出する。この表
出したパターン36に外部リード8を、例えばはんだリ
フロー、OLB、レーザ溶接等で固着するものである。
【0037】また、図5(D)は、パターン38上には
散り乱れるのを防止するフィルムキャリア39が取り付
けられ、パターン38の内端とチップ4がバンプ40に
より吊り下げ状態でボンディングされる。この状態で樹
脂モールドされたときに、上部樹脂7aに下部樹脂7b
との寸法差部分でパターン38が表出する。
【0038】この表出したパターン38に外部リード8
を、例えばはんだリフロー、OLB、レーザ溶接等で固
着するものである。
【0039】続いて、図5(E)〜(H)に放熱板97
a〜97dを設けた場合を示す。図5(E)は基板31
の裏面に放熱板97aを設け、樹脂モールドされたとき
に、該放熱板97aを表出させたものである。これによ
って、放熱効果を高めるもので、以下図5(F)〜
(H)においても同様である。
【0040】図5(F)は、放熱板97b上に、チップ
4を接着剤98aにより固着すると共に、リードフレー
ム2(インナリード)を接着剤98bにより固着して、
樹脂モールドにおいて放熱板97bを表出させたもので
ある。
【0041】また、図5(G)は、テープキャリア91
にリード93が形成され、チップ4をバンプ96でフリ
ップチップボンディングする半導体装置の場合に、放熱
板97cにチップ4の裏面を接着剤99aにより固着
し、樹脂モールドにおいて放熱板97cを表出させたも
のである。図5(H)は、図5(G)におけるテープキ
ャリア91と放熱板97dを接着剤99bで固着し、下
部樹脂7bを放熱板97dで置き換えたものである。
【0042】次に、図6に、本発明の第1の実施例の他
の実施例の構成図を示す。図6(A)に示す半導体装置
1は、いわゆるテープキャリアパッケージを示したもの
で、リード部材の例えば厚さ125mm又は75mmの
ポリイミドのテープキャリア91の両端側にスプロケッ
トホール92が形成されており、スプロケットホール9
2間に一つの半導体装置1が形成される部分に、所定の
パターンの金属箔(例えば銅に錫、半田又は金等をめっ
き)のリード93が接着剤(例えば厚さ20nm)94
により固着される(図6(B))。
【0043】リード93は、インナリード93aと、テ
ープキャリア91に形成されたアウタリードホール95
を通って形成されるアウタリード93bにより構成さ
れ、アウタリード93bの先端には試験用パッド93c
が形成される。
【0044】また、図6(B)に示すように、リード9
3のインナリード93aの先端部分とチップ4が金等の
バンプ96により接続され、樹脂モールドされて上部樹
脂7aと下部樹脂7b(図に表われず)が形成されてパ
ッケージ7を構成する。この場合、パッケージ7は、図
1と同様に、下部樹脂7bが上部樹脂7aより小さく形
成され、該上部樹脂7aの表出部8にそれぞれ幅広部2
1が千鳥状に形成されるものである。
【0045】なお、図6(B)ではテープキャリア91
にリード93を接着剤94で取り付けた場合を示してい
るが、テープキャリア91上に蒸着やエッチング等で形
成してもよい。
【0046】そして、出荷時に図6(A)の破線Aで切
断され、さらに実装時には破線Bで切断される(後述す
る)。
【0047】そこで、図6の金型による樹脂モールドに
ついて説明する。図7に、図6のテープキャリアの構成
図を示す。図7はチップが搭載される以前のテープキャ
リア91を示したもので、チップが位置する開口部11
が形成され、その四辺方向に、それぞれモールド時に樹
脂を上下に流すための第1の穴112 が形成される。ま
た、アウタリードホール95間の1箇所に、後述する金
型の上下のゲートに樹脂を流すための第2の穴113 が形
成されたものである。
【0048】ここで、図8に、一般的なテープキャリア
の樹脂モールドを説明するための図を示す。図8(A)
は、上金型114 aと下金型114 bとで形成されるキャビ
ティ115 にテープキャリア91を位置させ、下金型114
bのキャビティ115 に下ゲート116 bを介してランナ11
7 より樹脂を注入する(図8(C))。この場合、テー
プキャリア91には連通孔118 aが形成されて、ランナ
117 より連通孔118 aを介して上金型114 aの上ゲート
116 aに樹脂を通してモールドを行うものである。ま
た、図8(B)は、上金型114 aには上ゲートを形成せ
ず、テープキャリア91のキャビティ115 内に位置する
部分に連通孔118 bを形成して、キャビティ115 内で樹
脂を通してモールドを行うものである。
【0049】何れにしてもテープキャリア91に連通孔
118 a,118 bを形成してキャビティ115 の上部に樹脂
を通してモールドを行っているが、図1に示すように、
上部樹脂7aと下部樹脂7bとで大きさが異なる場合、
図8(A)において単にキャビティ115 の上下の大きさ
を異ならせるだけでは、上ゲート116 a又は下ゲート11
6 bにより上部樹脂7aの表出部8a(図1)にゲート
跡が残り好ましくない。また、図8(B)のような連通
孔118 bの形成は、チップ4の大きさにより制限を受け
るために、モールドが困難となる。
【0050】そこで、図9に、図6のテープキャリアの
樹脂モールドを説明するための図を示す。図9(A)は
樹脂モールドを行う金型の平面図であり、図9(B)は
図9(A)のA−A断面図、図9(C)は図9(A)の
B−B断面図である。
【0051】図9(A)〜(C)において、上金型120
aと下金型120 bとの間にパレット121 が介在される。
上金型120 aのパレット121 に当接する部分(後述する
上ゲート)には溶融した樹脂を送り込む上部ランナ122
aが形成される。また、下金型120 bにはキャビティ12
3 を形成する凹部123 a,及び凹部123 aに連通する下
ゲート124 が形成される。なお、125 a,125 bは、樹
脂モールド後に突き離しを行うためのロッドである。
【0052】パレット121 は、キャビティ123 を構成す
る開口部123 bが形成されると共に、上部ランナ122 a
とランナ122 を構成する下部ランナ122 bが形成され、
開口部123 bと下部ランナ122 bとを連通する上ゲート
126 が形成される。すなわち、パレット121 の開口部12
3 b及び当接する上金型120 aと下金型120 bの凹部12
3 aによりキャビティ123 が形成されるものである。な
お、凹部123 aが上部樹脂7aを形成し、開口部123 b
が下部樹脂7bを形成する。また、パレット121 には、
図9(B)に示すように、上部ランナ122 aと下金型12
0 bの下ゲート124 に連通する連通孔127 が形成され
る。
【0053】ここで、図10に、図9のゲートを説明す
るための図を示す。図10(A)はパレットの平面図で
あり、図10(B)は下金型の平面図である。すなわ
ち、パレット121 に形成された下部ランナ122 bと開口
部123 bが上ゲート126 で連通され、下部ランナ122 b
に形成された連通孔127 が下金型の下ゲート124 に連通
させるものである。なお、ランナ123 をパレット121 の
みに形成してもよく、また上金型120 aのみに形成して
もよい。
【0054】このようなパレット121 を用いて図7のテ
ープキャリア91をキャビティ123内に位置させて樹脂
を注入することにより、パレット121 の連通孔127 によ
りテープキャリア91の第2の穴113 を介して樹脂が下
ゲート124 に流れ込むと共に、キャビティ123 内で第1
の穴112 より凹部123 aに樹脂が流れ込んでモールドが
行われるものである。
【0055】このように、キャビティ123 における上下
で大きさの異なる形状の凹部123 aと開口部123 bにそ
れぞれ上ゲート126 及び下ゲート124 を形成するため
に、パレット121 を上金型120 aと下金型120 bとの間
に介在させることにより、上部樹脂7a,下部樹脂7b
をそれぞれ個別に形成でき、表出部8aにゲート残りを
形成させずに、容易に樹脂モールドを行うことができる
ものである。
【0056】なお、図9における金型は、上金型120 a
及び下金型120 bは表現上のみの概念であり、逆であっ
ても何ら問題はない。
【0057】続いて、図11に図6の出荷時の構成図を
示し、図12に、図6の実装時の構成図を示す。
【0058】図11(A),(B)は、図6の破線Aで
切断してアウタリード93bを折曲したもので、それぞ
れのアウタリード93bの先端はテープキャリア91の
テープ91aに固着された状態となる。すなわち、アウ
タリード93bは金属箔で形成されることから強度が弱
く、テープ91aに固着したまま出荷することでアウタ
リード93bの変形を防止するものである。
【0059】また、図12(A),(B)において、図
12(A),(B)の状態から図6及び図11(A)の
破線Bで切断して表面実装するものである。
【0060】ここで、図13に、図6の製造工程を説明
するための図を示す。図13において、まず、チップ4
をテープキャリア91上のインナリード93aにバンプ
96によりインナリードボンディングを行い(ステップ
(ST)1)、樹脂モールドを行う(ST2)。なお、
この段階でテープキャリア91上の試験用パッド93で
試験を行ってもよい。
【0061】続いて、アウタリード93bとテープキャ
リア91の一部分を破線Aにより切断し(ST3)、ア
ウタリード93bを図7に示すように折曲する(ST
4)。なお、ST3における切断と、ST4における折
曲を同時に行ってもよい。
【0062】この状態でキャリア(後述する)に挿入し
て(ST5)、上述の表出部8aの幅広部21で特性試
験を行い(ST6)、出荷する(ST7)。
【0063】そして、アウタリード93bを破線Bで切
断して、プリント基板上に実装するものである(ST
8)。
【0064】次に、図14に本発明の第2の実施例の構
成図を示し、図15に図14のキャリアに半導体装置を
装着した場合の図である。
【0065】図14(A)〜(D)は、上述の第1の実
施例の半導体装置1を搬送するときに使用されるキャリ
アであり、図14(A)は平面図、図14(B)は底面
図、図14(C)は図14(A)のA−A’断面図、図
14(D)は図14(A)のB−B’断面図である。
【0066】図14(A)〜(D)において、キャリア
41は、四角筒状の側壁部42の上方四隅より係止部4
3a〜43dが形成されており、該係止部43a〜43
dは下方に押え爪44a〜44dを有する。
【0067】また、側壁部42の上面四隅には嵌合手段
である円形状の突起45a〜45c及び四角形状の突起
45dが形成され、下面四隅に嵌合手段である対応する
円形状の凹部46a〜46c及び四角形状の凹部46d
が形成される。すなわち、この突起45a〜45dと凹
部46a〜46dとを嵌合させて、複数のキャリア41
を積み重ねることができるようにしたものである。
【0068】そこで、図15(A)〜(D)は、図14
(A)〜(D)に対応して半導体装置1を装着する場合
を示している。図15(A)〜(D)において、半導体
装置1の上部樹脂7aの四隅を、キャリア41の係止部
43a〜43dにより押え爪44a〜44dで固定す
る。
【0069】この場合、図15(A)に示すように、上
部樹脂7aの各辺の少なくとも一部が平面上表われる状
態にされる。また、図15(B)に示すように、底面上
では下部樹脂7b及び表出部8aの全体が障害なく臨め
る状態にされる。
【0070】すなわち、図15(A)の状態で半導体装
置1を、試験時、実装時に上方より押 える部分を確保
するものであり、図15(B)の状態で試験時における
プローブ(ソケット)が接触可能とするものである。
【0071】そして、側壁部42が、装着された半導体
装置1の外部リード8を保護し、搬送時における外部リ
ード8の変形を防止するものである。
【0072】また、半導体装置1を装着したキャリア4
1を複数個積み重ねて、搬送、出荷梱包等を容易に行う
ものである(図16参照)。
【0073】次に、図16に、本発明のキャリアへの装
着を含めた製造工程を説明するための図を示す。図16
(A)は流れ工程図を示したもので、図16(B)は図
12(A)による半導体装置の状態を示したものであ
る。
【0074】図16(A)において、図16(A)〜
は型51a,51bとプレス52により構成され、型
51bはベルトコンベア53内に位置される。図16
(A)はプレス54とキャリア組合せ部55a,55
b及びキャリア41を供給する供給部56により構成さ
れる。また、図16(A),は駆動部57とハンド
58により構成され、載置台59上のキャリア41と把
持する。なお、図16(A)には排出部58が設けら
れている。
【0075】そこで、図16(A),(B)において、
でリードフレーム61からパッケージ62を切離し、
でダムバー63を切り落とす。また、で外部リード
8の第1曲げを行い、で第2曲げを行って、いわゆる
ガルウィング形状に形成する。
【0076】また、で外部リード8の先端部8bを切
り落とし、でキャリア41に装着する。そして、で
半導体装置を装着したキャリア41を排出部58におい
て積み重ねるものである。
【0077】これにより、外部リード8の整形完了後、
直ちにキャリア41を組み合せることができ、外部リー
ド8の変形を防止することができる。
【0078】なお、図16は、図1における半導体装置
について説明したが、図11及び図12のテープキャリ
アパッケージの半導体装置についても同様である。
【0079】ここで、図17に、半導体装置が装着され
たキャリアの出荷、梱包を説明するための図を示す。図
17(A)は、トレイ100に、キャリア41よりやや
形状大の凹部101を所定数形成し、個別に該キャリア
41を嵌入するものである。また、図17(B)は、中
空のコンテナ102に所定数のキャリア41を挿入する
もので、材質を適宜透明とすることにより状態を確認す
ることができる。
【0080】図17(C)は、ベーステープ103に接
着剤104を介してキャリア41の上面を接着固定する
もので、キャリア41間を適宜隔離させて、例えばロー
ルに巻回することが可能となる。
【0081】また、図17(D)は、ベーステープ10
3上にキャリア41を所定数配置させ、該キャリア41
のそれぞれをエンボス加工された例えば紙製のテープ1
05で押えてベーステープ103に固着させたもので、
図17(C)と同様にロールに巻回することが可能とな
る。
【0082】次に、図18に、本発明のめっき処理を説
明するための図を示す。図18において、めっき槽81
内にはめっき液82が満たされており、例えばSn,P
bSnを含むめっき液82内に陽極83及び陰極84の
電極が配置される。陰極84は、めっき処理される半導
体装置1の表出部8a全体に接触するように凹型箱形状
に形成される。また、接触部分以外の部分には絶縁体8
5により被覆される。そして、陽極83と陰極84に直
流電源86が接続される。
【0083】このめっき槽81のめっき液82内に、キ
ャリア41に装着された半導体装置1が浸漬される。こ
の場合、半導体装置1の下部樹脂7bは陰極84の凹型
箱形状に嵌合し、該陰極84と表出部8aが接触する。
【0084】そこで、直流電源86より陽極83及び陰
極84間に電圧を印加することにより、外部リード8に
Sn,PbSn等のめっき層8cが形成される。すなわ
ち、外部リード8に電解めっきによりめっき層8bを形
成するものである。
【0085】なお、上記めっき処理は、半導体装置1を
キャリア41に装着させた後に行う場合を示しており、
キャリア41に装着した後の方がめっき槽81内に搬送
することが容易なためである。但し、装着前であっても
パッケージ(上部樹脂7a,下部樹脂7b)をロボット
等で把持して、めっき槽81内の陰極84上に搬送して
めっき処理を行ってもよい。
【0086】ところで、図18のめっき処理は、半導体
装置1の製造段階でリードフレーム2に予めAg,A
u,Pb等のめっき前処理が施されている場合の最終め
っき処理であるが、外部リード8先端部8bの切離し切
断面ではめっきのない状態である。従って、該切断面に
軽い前処理を行ってもよいが、めっき前処理を行わなく
てもよい。これは、外部リード8先端の切断面にも施さ
れる最終めっき処理において、他のめっき前処理が施さ
れている部分より密着性が劣るが、外部リード8先端の
切断面は実装時に半田フィレットを生成するきっかけと
なるものであり、機能上は十分であるからである。
【0087】一方、リードフレームにAg等のめっき処
理が施されていない場合には、図18の最終めっき処理
以前にめっき前処理を行い、最終めっき処理の密着性を
高める必要がある。
【0088】この場合のめっき前処理は、上部樹脂7
a、下部樹脂7bのパッケージングの後に、ダムバー6
3や外部リード先端部8bの不要部分で導通されている
状態で、酸洗浄等を十分に行うものである。また、洗浄
等の後に、Sn,PbSn等の電解めっき又は無電解め
っき(化学めっき)を行ってもよい。
【0089】そして、図16に示すように、上記不要部
分の切り離し等を行ってキャリア41に装着し、図18
に示すように最終めっき処理を行うものである。
【0090】なお、上述の図18に示すめっき前処理を
含むめっき処理を、電解めっきで行った場合を示してい
るが、無電解めっき(化学めっき)で行ってもよい。
【0091】このように、半導体装置1の基板上への実
装を確実にするためのめっき処理を、外部リード8の折
曲加工後であっても、外力を加えずに行うことができ、
該外部リード8の変形を防止して位置精度の劣化を防止
することができるものである。
【0092】次に、図19に本発明の半導体装置の特性
試験に使用されるソケットの構成図を示し、図20に図
19の動作を説明するための図を示す。
【0093】図19において、試験治具であるソケット
61は、本体62がキャリア41の外形より若干大きめ
の箱状に形成され、側部63でキャリア41の大略な位
置決めを行う。本体62の底部には、半導体装置1の下
部樹脂7bを位置決めするベース64が設けられ、ベー
ス64の周辺に、接触手段である端子65に導通される
プローブ66が、半導体装置1の外部リード8に対応し
て設けられる。そして、本体62には、半導体装置1の
上部樹脂7aを押圧する蓋部67が回動自在に設けられ
る。
【0094】そこで、図20(A)において、本体62
内にキャリア41を挿入することでキャリア41におけ
る大略の位置決めが行われ、このときにベース64に半
導体装置1の下部樹脂7bが載置されて位置決めが行わ
れる。このとき、外部リード8の表出部8a(図1参
照)がプローブ66に接触する。
【0095】そして、図20(B)に示すように、蓋部
67により半導体装置1A の上部樹脂7aを押圧固定し
て、試験状態可能にするものである。
【0096】これにより、キャリア41に半導体装置1
を装着したままで、ソケット61に装着することができ
ることから、外部リード8がソケット61に接触するこ
とが防止され、リード変形を防止することがてきるもの
である。
【0097】次に、図21に、本発明の半導体装置の実
装を説明するための図を示す。まず、ハンド71によ
り、積み重ねられているキャリア41を取り出し(図2
1(A))、位置決め台72に位置決めされて載置され
る。位置決め台72は、キャリア41の外形より若干大
きめの箱状に形成されたもので、大略的な位置決めを行
う。そして、位置決め台72に形成されている位置決め
ベース73上に、押下部74により半導体装置1の上部
樹脂7aを押下してキャリア41より分離し、位置決め
ベース73上に下部樹脂7bを載置させて半導体装置1
の位置決めを行う(図21(B))。
【0098】続いて、ハンド71によりキャリア41の
みを除去し、ハンド75により上部樹脂7aを把持する
(図21(C))。そして、ハンド75により基板76
上の所定位置に半導体装置1を載置させ(図21
(D)、はんだリフロー等で実装を行うものである。
【0099】このように、実装時においても外部リード
8の接触を回避することができ、リード変形を防止する
ことができる。
【0100】
【発明の効果】以上のように本発明によれば、パッケー
ジの上部樹脂を下部樹脂より大に形成し、その大きさの
差部分で外部リードの下面を表出させ、表示部に幅広部
を形成して千鳥状に配設することにより、また、表出部
間に突出部を形成することにより、特性試験時における
外部リードの変形を防止して、確実に試験を行うことが
できる。
【0101】また、表出部に幅広部を形成して千鳥状に
配置することにより、プローブとの接触を確実にするこ
とができる。
【0102】さらに、本発明の半導体装置を装置するキ
ャリア及びキャリアごと試験を行うソケットにより、試
験から実装まで外部リードを保護することができ、リー
ド変形を防止することができる。また、実装のための外
部リードのめっき処理を、外力を加えずに行うことがで
き、リード変形を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の構成図である。
【図2】図1の製造を説明するための図である。
【図3】本発明による特性試験を説明するための図であ
る。
【図4】図1のリード形状の変形例の構成断面図であ
る。
【図5】本発明の一適用例の構成図である。
【図6】本発明の第1の実施例の他の実施例の構成図で
ある。
【図7】図6のテープキャリアの構成図である。
【図8】一般的なテープキャリアの樹脂モールドを説明
するための図である。
【図9】図6のテープキャリアの樹脂モールドを説明す
るための図である。
【図10】図9のゲートを説明するための図である。
【図11】図6の出荷時の構成図である。
【図12】図6の実装時の構成図である。
【図13】図6の製造工程を説明するための図である。
【図14】本発明の第2実施例の構成図である。
【図15】図14のキャリアに半導体装置を装着した場
合の図である。
【図16】本発明のキャリアへの装着を含めた製造工程
を説明するための図である。
【図17】半導体装置が装着されたキャリアの出荷、梱
包を説明するための図である。
【図18】本発明のめっき処理を説明するための図であ
る。
【図19】本発明の半導体装置の特性試験に使用するソ
ケットの構成図である。
【図20】図19の動作を説明するための図である。
【図21】本発明の半導体装置の実装を説明するための
図である。
【図22】従来の半導体装置の断面図である。
【符号の説明】
1 半導体装置 2 リードフレーム 3 ステージ 4 チップ 5 内部リード 6 ワイヤ 7 パッケージ 7a 上部樹脂 7b 下部樹脂 8 外部リード 8a 表出部 16 突出部 21 幅広部 41 キャリア
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 J 8617−4M 23/50 G 9272−4M (72)発明者 河西 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 谷口 哲生 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 増子 隆 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 佐久間 正夫 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 リード部材(2,91)上にチップ
    (4)が搭載され、該リード部材(2,91)の内部リ
    ード(5,93a)との接続後、外部リード(8,93
    b)を延出させて樹脂モールドによりパッケージングさ
    れる半導体装置において、 前記パッケージングにより形成されるパッケージ(7)
    の、実装面に対する前記外部リード(8,93b)より
    上方の上部樹脂(7a)と下部樹脂(7b)の大きさを
    異ならせ、該外部リード(8,93b)の一面の表出部
    (8a)を表出させて形成すると共に、 該外部リード(8,93b)における表出部(8a)の
    所定部分に幅広部(21)を形成し、該幅広部(21)
    を千鳥状に配設することを特徴とする半導体装置。
  2. 【請求項2】 前記上部樹脂(7a)と前記下部樹脂
    (7b)との大きさの差部分で、前記外部リード(8,
    93b)の下面の表出部(8a)をリード長で少なくと
    も400μm表出させることを特徴とする請求項1記載
    の半導体装置。
  3. 【請求項3】 前記上部樹脂(7a)と前記下部樹脂
    (7b)との大きさの差部分による前記外部リードの前
    記一面の表出部(8a)周辺の面を、大きく形成された
    該上部樹脂(7a)又は該下部樹脂(7b)に埋没させ
    ることを特徴とする請求項1又は2記載の半導体装置。
  4. 【請求項4】 前記リード部材を、リードフレーム
    (2)で形成することを特徴とする請求項1乃至3記載
    の半導体装置。
  5. 【請求項5】 前記リード部材を、テープ部材上に形成
    された所定パターンの金属箔リード(93)のテープキ
    ャリア(91)で構成することを特徴とする請求項1乃
    至3記載の半導体装置。
  6. 【請求項6】 前記テープキャリア(91)のリード
    (93)における外部リード(93b)を切断する際、
    該外部リード(93b)の先端を、実装時に除去される
    テープ(91b)に、固定した状態に形成することを特
    徴とする請求項5記載の半導体装置。
  7. 【請求項7】 リード部材(2,91)上にチップ
    (4)が搭載され、該リード部材(2,91)の内部リ
    ード(5,93a)との接続後、外部リード(8,93
    b)を延出させて上金型(120 a)及び下金型(120
    b)で挟持し、樹脂によりモールドしてパッケージ(7
    a)を形成する半導体製造装置において、 前記パッケージ(7a)の前記外部リード(8,93
    b)を境に大きさの異なる上部樹脂(7a)及び下部樹
    脂(7b)を形成するにあたり、該上部樹脂(7a)及
    び下部樹脂(7b)を形成するそれぞれのゲート(124
    ,126 )を介して前記樹脂を注入させるパレット(121
    )を、前記上金型(120 a)と下金型(120 b)との
    間に介在させることを特徴とする半導体製造装置。
  8. 【請求項8】 前記パレット(121 )に、前記上金型
    (120 a)及び下金型(120 b)の一方の金型とにより
    前記モールドを行うキャビティ(123 )を形成させる開
    口部(123 b)を形成すると共に、該一方の金型に前記
    樹脂を注入するゲート(126 )を形成し、他方の金型の
    ゲート(124 )に該樹脂を注入させるための孔(127 )
    を形成することを特徴とする請求項7記載の半導体製造
    装置。
  9. 【請求項9】 前記パレット(121 )のゲート(124 ,
    126 )及び孔(127)に、前記樹脂を送り込むランナ(1
    22 )を、前記上金型及び下金型の一方の金型及び該パ
    レット(121 )の少なくとも何れか一方に形成すること
    を特徴とする請求項7又は8記載の半導体製造装置。
  10. 【請求項10】 請求項1記載の半導体装置(1)の外
    部リード(8,93b)を保護する筒状の側壁部(4
    2)と、 該側壁部(42)の一端に形成され、該半導体装置
    (1)の前記上部樹脂(7a)と下部樹脂(7b)の大
    きさの差部分の四隅を固定する係止部(43a〜43
    d)と、 を有することを特徴とするキャリア。
  11. 【請求項11】 前記係止部(43a〜43d)に固定
    される前記半導体装置(1)を、前記上部樹脂(7a)
    の各辺の一部が表出可能に位置されることを特徴とする
    請求項10記載のキャリア。
  12. 【請求項12】 前記係止部(43a〜43d)に固定
    される半導体装置(1)を、前記側壁部(42)の該係
    止部(43a〜43d)が形成される他方の端部より、
    該半導体装置(1)の外部リード(8,93b)の表出
    部(8a)の全体が望めるように位置させることを特徴
    とする請求項10又は11記載のキャリア。
  13. 【請求項13】 前記側壁部(42)の上端及び下端
    に、嵌め込みにより積み重ね可能な嵌合手段(45a〜
    45d,46a〜46d)を形成することを特徴とする
    請求項10乃至12記載のキャリア。
  14. 【請求項14】 リード部材(2,91)上にチップ
    (4)が搭載され、該リード部材(2,91)の内部リ
    ード(5,93)との接続後、外部リード(8,93
    b)を延出させて樹脂モールドによりパッケージングさ
    れる半導体装置の製造方法において、 前記パッケージングにより形成されるパッケージ(7)
    の、実装面に対する前記外部リード(8,93b)より
    上方の上部樹脂(7a)を、該外部リード(8,93)
    の下面の表出部(8a)を表出させて下部樹脂(7b)
    より大に形成する工程と、 該外部リード(8,93b)の不要部分を除去する工程
    と、 該不要部分が除去された外部リード(8,93b)を所
    定形状に折曲加工する工程と、 該折曲加工した半導体装置(1)をキャリア(41)に
    装着し、積み重ねる工程と、 を含むことを特徴とする半導体装置の製造方法。
  15. 【請求項15】 前記リード部材を、リードフレーム
    (2)で形成することを特徴とする請求項14記載の半
    導体装置の製造方法。
  16. 【請求項16】 前記リード部材を、テープ部材上に所
    定パターンの金属箔リード(93)を形成することを特
    徴とする請求項14記載の半導体装置の製造方法。
  17. 【請求項17】 前記外部リード(93b)の不要部分
    を除去する際、該外部リード(93b)の先端をテープ
    (91b)により固定した状態で行うことを特徴とする
    請求項16記載の半導体装置の製造方法。
  18. 【請求項18】 前記半導体装置(1)をキャリア(4
    1)に装着した後、実装時に前記テープ(91b)を除
    去することを特徴とする請求項17記載の半導体装置の
    製造方法。
  19. 【請求項19】 前記半導体装置(1)の前記キャリア
    (41)への装着前又は装着後、前記外部リード(8)
    の無電解めっき処理を行う工程を含むことを特徴とする
    請求項14又は15記載の半導体装置の製造方法。
  20. 【請求項20】 前記半導体装置(1)の前記キャリア
    (41)の装着前又は装着後、前記外部リード(8)の
    表出部(8a)に一方の電極を接触させて電解めっき処
    理を行う工程を含むことを特徴とする請求項14又は1
    5記載の半導体装置の製造方法。
  21. 【請求項21】 前記上部樹脂(7a)及び下部樹脂
    (7b)を形成する工程の後、前記不要部分で導通され
    ている前記外部リード(8)のめっき前処理を行う工程
    を含むことを特徴とする請求項19又は20記載の半導
    体装置の製造方法。
  22. 【請求項22】 前記リードフレーム(2)の前記外部
    リード(8)は、前記パッケージング前にめっき処理が
    施されていることを特徴とする請求項19又は20記載
    の半導体装置の製造方法。
  23. 【請求項23】 請求項1記載の前記半導体装置(1)
    が装着された請求項4記載の前記キャリア(41)を装
    着脱可能な本体(62)と、 該半導体装置(1)を上方より押圧する蓋部(67)と
    により構成され、 前記蓋体(62)に、前記半導体装置(1)を位置決め
    して載置させるベース(64)と、該半導体装置(1)
    の前記表出部(8a)と対応し、該キャリア(41)の
    下方より接触する接触手段(65,66)とが設けられ
    ることを特徴とする試験治具。
  24. 【請求項24】 前記半導体装置(1)の請求項1記載
    の千鳥状に配設した幅広部(21)に対応して接触する
    ように前記接触手段を千鳥状に配設することを特徴とす
    る請求項23記載の試験治具。
JP4264680A 1992-02-12 1992-10-02 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具 Pending JPH0661363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4264680A JPH0661363A (ja) 1992-02-12 1992-10-02 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4-25399 1992-02-12
JP2539992 1992-02-12
JP4-153842 1992-06-12
JP15384292 1992-06-12
JP4264680A JPH0661363A (ja) 1992-02-12 1992-10-02 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具

Publications (1)

Publication Number Publication Date
JPH0661363A true JPH0661363A (ja) 1994-03-04

Family

ID=27284992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4264680A Pending JPH0661363A (ja) 1992-02-12 1992-10-02 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具

Country Status (1)

Country Link
JP (1) JPH0661363A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767527A (en) * 1994-07-07 1998-06-16 Fujitsu Limited Semiconductor device suitable for testing
US6211564B1 (en) 1997-12-11 2001-04-03 Ricoh Company, Ltd. Integrated circuit package having stepped terminals
WO2008099321A1 (en) 2007-02-14 2008-08-21 Nxp B.V. Dual or multiple row package
JP2014207261A (ja) * 2013-04-10 2014-10-30 株式会社デンソー 半導体装置及びその製造方法
JP6319525B1 (ja) * 2017-05-26 2018-05-09 三菱電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767527A (en) * 1994-07-07 1998-06-16 Fujitsu Limited Semiconductor device suitable for testing
US5904506A (en) * 1994-07-07 1999-05-18 Fujitsu Limited Semiconductor device suitable for testing
US6211564B1 (en) 1997-12-11 2001-04-03 Ricoh Company, Ltd. Integrated circuit package having stepped terminals
WO2008099321A1 (en) 2007-02-14 2008-08-21 Nxp B.V. Dual or multiple row package
US8067830B2 (en) 2007-02-14 2011-11-29 Nxp B.V. Dual or multiple row package
JP2014207261A (ja) * 2013-04-10 2014-10-30 株式会社デンソー 半導体装置及びその製造方法
JP6319525B1 (ja) * 2017-05-26 2018-05-09 三菱電機株式会社 半導体装置
WO2018216219A1 (ja) * 2017-05-26 2018-11-29 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5475259A (en) Semiconductor device and carrier for carrying semiconductor device
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JP2000188353A (ja) ボールグリッドアレイ型半導体装置及びその製造方法
EP0923120A1 (en) Method for manufacturing semiconductor device
US5541447A (en) Lead frame
JP3074264B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
KR100226335B1 (ko) 플라스틱 성형회로 패키지
KR100538485B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법
JPH0661363A (ja) 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具
EP1028459A2 (en) Method of fabricating semiconductor device
US5347709A (en) Method of making lead frame
JP3181229B2 (ja) 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JPH0661631A (ja) 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具
US6534337B1 (en) Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JP3603423B2 (ja) 半導体装置
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
TW436942B (en) Wafer level packaging method
JPH10270603A (ja) 半導体装置およびその製法
JPH0225061A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH0449633A (ja) フィルムキャリヤテープ、半導体装置、及び、半導体装置の実装方法
JPH02122693A (ja) 半導体装置の実装方式
JPH02260445A (ja) Icパッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010619