JP3147071B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3147071B2 JP3147071B2 JP02139698A JP2139698A JP3147071B2 JP 3147071 B2 JP3147071 B2 JP 3147071B2 JP 02139698 A JP02139698 A JP 02139698A JP 2139698 A JP2139698 A JP 2139698A JP 3147071 B2 JP3147071 B2 JP 3147071B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- thin plate
- lead
- inner lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明はリードオンチップ
(LOC)構造半導体装置及びその製造方法に関する。
(LOC)構造半導体装置及びその製造方法に関する。
【0002】従来、ダイナミックランダムアクセスメモ
リ(DRAM)等のメモリ素子の大容量化により、半導
体素子自体のサイズも大型化し、パッケージに対する半
導体素子占有率も飛躍的に高まっており、近年、パッケ
ージに対する半導体素子占有率が高い商品に対するパッ
ケージ設計技術として、LOC構造のパッケージ構造が
採用されてきた。
リ(DRAM)等のメモリ素子の大容量化により、半導
体素子自体のサイズも大型化し、パッケージに対する半
導体素子占有率も飛躍的に高まっており、近年、パッケ
ージに対する半導体素子占有率が高い商品に対するパッ
ケージ設計技術として、LOC構造のパッケージ構造が
採用されてきた。
【0003】一方、拡散技術の進歩により、半導体素子
のシュリンクが可能となり、同一容量の半導体素子サイ
ズは年々小さくなってきている。
のシュリンクが可能となり、同一容量の半導体素子サイ
ズは年々小さくなってきている。
【0004】ところが、パッケージの外形サイズは標準
化されており、従って、半導体素子のサイズが小さくな
っても、パッケージの外形サイズが小さくなることは極
一部を除いてほとんどない。従って、製品ライフの成熟
期になると、LOC構造パッケージでありながら、パッ
ケージに対する半導体素子占有率の低いパッケージが出
現するようになる。
化されており、従って、半導体素子のサイズが小さくな
っても、パッケージの外形サイズが小さくなることは極
一部を除いてほとんどない。従って、製品ライフの成熟
期になると、LOC構造パッケージでありながら、パッ
ケージに対する半導体素子占有率の低いパッケージが出
現するようになる。
【0005】図8は第1の従来のLOC構造パッケージ
を用いた半導体装置の平面図、図9は図8のIX−IX
線断面図である。
を用いた半導体装置の平面図、図9は図8のIX−IX
線断面図である。
【0006】図8、図9において、パッケージサイズに
対する占有率が大きい半導体素子1Aの中央部に電極2
が1列に配置されている。リードフレーム3は、インナ
リード31、アウタリード32及びバスバ33よりな
る。インナリード31の先端は接着テープ4によって半
導体素子1Aに固定され、インナリード31はボンディ
ングワイヤ5によって電極2に接続されている。バスバ
33は電極2とインナリード31との間に設けられ、こ
の場合、ボンディングワイヤ5がバスバ33上を通過す
る。
対する占有率が大きい半導体素子1Aの中央部に電極2
が1列に配置されている。リードフレーム3は、インナ
リード31、アウタリード32及びバスバ33よりな
る。インナリード31の先端は接着テープ4によって半
導体素子1Aに固定され、インナリード31はボンディ
ングワイヤ5によって電極2に接続されている。バスバ
33は電極2とインナリード31との間に設けられ、こ
の場合、ボンディングワイヤ5がバスバ33上を通過す
る。
【0007】アウタリード32は図8に示すごとく、パ
ッケージ断面の中央部よりずれた位置より導出されてい
る。
ッケージ断面の中央部よりずれた位置より導出されてい
る。
【0008】インナリード31上の封止樹脂層6の厚さ
aと半導体素子1A下の封止樹脂層6の厚さbとを均一
にする。また、インナリード31上の封止樹脂層6の厚
さaとインナリード3下の封止樹脂層6の厚さcとは不
均一であるが、パッケージに対する半導体素子1Aの占
有率が高いために、封止樹脂層6のバランスの不均一な
領域dは非常に小さい。
aと半導体素子1A下の封止樹脂層6の厚さbとを均一
にする。また、インナリード31上の封止樹脂層6の厚
さaとインナリード3下の封止樹脂層6の厚さcとは不
均一であるが、パッケージに対する半導体素子1Aの占
有率が高いために、封止樹脂層6のバランスの不均一な
領域dは非常に小さい。
【0009】なお、図8における7は吊りピンである。
【0010】図10は第2の従来のLOC構造パッケー
ジを用いた半導体装置の平面図、図11は図10のXI
−XI線断面図である。
ジを用いた半導体装置の平面図、図11は図10のXI
−XI線断面図である。
【0011】図10、図11において、パッケージサイ
ズに対する占有率が小さい半導体素子1Bをパッケージ
に搭載している。この場合、パッケージに対する半導体
素子1Bの占有率が高いために、封止樹脂層6のバラン
スの不均一な領域dは非常に大きい。
ズに対する占有率が小さい半導体素子1Bをパッケージ
に搭載している。この場合、パッケージに対する半導体
素子1Bの占有率が高いために、封止樹脂層6のバラン
スの不均一な領域dは非常に大きい。
【0012】図12を参照して図10、図11の半導体
装置の製造方法を説明する。
装置の製造方法を説明する。
【0013】始めに、図12の(A)を参照すると、電
極2を有する半導体素子1Bと、インナリード31、ア
ウタリード32、バスバ33よりなるリードフレーム3
とを準備する。次に、インナリード31に接着テープ4
を貼り付け、半導体素子1Bをリードフレーム3に接着
する。
極2を有する半導体素子1Bと、インナリード31、ア
ウタリード32、バスバ33よりなるリードフレーム3
とを準備する。次に、インナリード31に接着テープ4
を貼り付け、半導体素子1Bをリードフレーム3に接着
する。
【0014】次に、図12の(B)を参照すると、半導
体素子1Bの電極2とインナリード31とをボンディン
グワイヤ5によって接続する。
体素子1Bの電極2とインナリード31とをボンディン
グワイヤ5によって接続する。
【0015】次に、図12の(C)を参照すると、封入
金型81、82より半導体素子1Bが接着されたリード
フレーム3を狭持し、封入金型81、82間に樹脂6a
を圧入する。その後、封入金型81、82を取外す。
金型81、82より半導体素子1Bが接着されたリード
フレーム3を狭持し、封入金型81、82間に樹脂6a
を圧入する。その後、封入金型81、82を取外す。
【0016】最後に、図12の(D)を参照すると、タ
イバー(図示せず)を切断除去後、アウタリード32に
メッキ(図示せず)を施し、アウタリード32をリード
フレーム3から切断分離した後、アウタリード32を所
望する形状に成形し、半導体装置を完成する。
イバー(図示せず)を切断除去後、アウタリード32に
メッキ(図示せず)を施し、アウタリード32をリード
フレーム3から切断分離した後、アウタリード32を所
望する形状に成形し、半導体装置を完成する。
【0017】
【発明が解決しようとする課題】図10、図11、図1
2に示すごとく、パッケージサイズに対して占有率が低
い半導体素子1Bの場合、半導体素子1Bの外周部(パ
ッケージ側面付近)のインナーリード31の上面の封止
樹脂層6の厚さaと、インナーリード31の下面の封止
樹脂層6の厚さcとのバランスが不均一である領域dが
非常に大きくなるために、パッケージ側面付近の樹脂流
動が半導体素子1Bの上面及び下面の樹脂流動よりも速
くなり、図13に示すように、樹脂封止時の樹脂6aの
流動パターンが、半導体素子1の上面に巻き込みボイド
を形成するような形状となり、製造歩留が低下するとい
う課題がある。
2に示すごとく、パッケージサイズに対して占有率が低
い半導体素子1Bの場合、半導体素子1Bの外周部(パ
ッケージ側面付近)のインナーリード31の上面の封止
樹脂層6の厚さaと、インナーリード31の下面の封止
樹脂層6の厚さcとのバランスが不均一である領域dが
非常に大きくなるために、パッケージ側面付近の樹脂流
動が半導体素子1Bの上面及び下面の樹脂流動よりも速
くなり、図13に示すように、樹脂封止時の樹脂6aの
流動パターンが、半導体素子1の上面に巻き込みボイド
を形成するような形状となり、製造歩留が低下するとい
う課題がある。
【0018】また、樹脂6aの収縮時に発生する応力の
大きさがパッケージ上面と下面で異なり、この結果、パ
ッケージの反りが大きくなるという課題もある。
大きさがパッケージ上面と下面で異なり、この結果、パ
ッケージの反りが大きくなるという課題もある。
【0019】さらに、パッケージを構成している樹脂の
熱伝導率は低いが、半導体素子の金属シリコンの熱伝導
率が高い。このため、パッケージサイズに対する占有率
が高い半導体素子1Aの場合には、半導体素子1A自体
が放熱板のようにパッケージのすみずみまで熱を分散さ
せていたが、パッケージサイズに対する占有率が低い半
導体素子1Bの場合、パッケージのすみずみまで熱を分
散できなくなる。この結果、熱抵抗値が高くなるという
課題もある。
熱伝導率は低いが、半導体素子の金属シリコンの熱伝導
率が高い。このため、パッケージサイズに対する占有率
が高い半導体素子1Aの場合には、半導体素子1A自体
が放熱板のようにパッケージのすみずみまで熱を分散さ
せていたが、パッケージサイズに対する占有率が低い半
導体素子1Bの場合、パッケージのすみずみまで熱を分
散できなくなる。この結果、熱抵抗値が高くなるという
課題もある。
【0020】さらにまた、電源、GNDの強化用のバス
バ33がインナリード31の先端と、電極の間に設置さ
れているので、バイバ33とボンディングワイヤ5のエ
ッジタッチが発生する可能性が非常に高いという課題が
ある。
バ33がインナリード31の先端と、電極の間に設置さ
れているので、バイバ33とボンディングワイヤ5のエ
ッジタッチが発生する可能性が非常に高いという課題が
ある。
【0021】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、LOC構造の半導体装置において、半導
体素子の外周部に該半導体素子とほぼ同一の厚さを有す
る薄板を設けたものである。これにより、パッケージサ
イズに対する半導体素子占有率が低いLOC構造のパッ
ケージにおいて、半導体素子の外周部のインナリード上
面樹脂厚と、インナリード下面樹脂厚のバランスが不均
等である領域を小さくする。また、薄板は複数に分割
し、オーバリードボンディングの使用をなくす。さら
に、薄板は複数の貫通孔を形成し、薄板の密着性を向上
させる。
めに本発明は、LOC構造の半導体装置において、半導
体素子の外周部に該半導体素子とほぼ同一の厚さを有す
る薄板を設けたものである。これにより、パッケージサ
イズに対する半導体素子占有率が低いLOC構造のパッ
ケージにおいて、半導体素子の外周部のインナリード上
面樹脂厚と、インナリード下面樹脂厚のバランスが不均
等である領域を小さくする。また、薄板は複数に分割
し、オーバリードボンディングの使用をなくす。さら
に、薄板は複数の貫通孔を形成し、薄板の密着性を向上
させる。
【0022】上述の薄板を導電性とし、この薄板と、半
導体素子上に形成された電極及びインナーリードとを、
ボンディングワイヤで接続することにより、バスバとし
ての機能を付与し、電源やGNDの強化を行う。
導体素子上に形成された電極及びインナーリードとを、
ボンディングワイヤで接続することにより、バスバとし
ての機能を付与し、電源やGNDの強化を行う。
【0023】
【発明の実施の形態】図1は本発明に係る半導体装置の
第1の実施の形態を示す平面図、図2は図1のII−II線
断面図である。
第1の実施の形態を示す平面図、図2は図1のII−II線
断面図である。
【0024】図1、図2においては、図10、図11に
示す半導体装置に対して、薄板9を付加してある。すな
わち、半導体素子1Bの外周部には、半導体素子1Bと
ほぼ同一の厚さを有する薄板9が接着テープ4によりイ
ンナリード31に接着されている。これにより、封止樹
脂層6の厚さのバランスの不均一な領域dは非常に小さ
くなる。
示す半導体装置に対して、薄板9を付加してある。すな
わち、半導体素子1Bの外周部には、半導体素子1Bと
ほぼ同一の厚さを有する薄板9が接着テープ4によりイ
ンナリード31に接着されている。これにより、封止樹
脂層6の厚さのバランスの不均一な領域dは非常に小さ
くなる。
【0025】なお、半導体素子1Bの外周部に設置され
る薄板9の形状、厚み、材質には特に制約はないが、パ
ッケージ信頼性上より、薄板9の外形サイズはパッケー
ジの外形サイズよりも少なくとも1mm以上小さく、つ
まり、クリアランス片側0.5mm以上であり、薄板9
の開口部サイズは半導体素子1Bの外形サイズよりも少
なくとも1mm以上大きく、つまり、クリアランス片側
0.5mm以上であり、また、薄板9の厚みは半導体素
子1Bとほぼ同一で、たとえば200〜400μmであ
り、さらに、薄板9の材質はAl合金、銅合金等のリー
ドフレームと同一の材質あるいはプラスチック、セラミ
ック等を用いるのが好ましい。さらに、薄板9には封止
樹脂層6との密着性を向上するために、薄板9上にいく
つかのたとえば0.5mm径の貫通孔(図示せず)を設
けることが望ましい。
る薄板9の形状、厚み、材質には特に制約はないが、パ
ッケージ信頼性上より、薄板9の外形サイズはパッケー
ジの外形サイズよりも少なくとも1mm以上小さく、つ
まり、クリアランス片側0.5mm以上であり、薄板9
の開口部サイズは半導体素子1Bの外形サイズよりも少
なくとも1mm以上大きく、つまり、クリアランス片側
0.5mm以上であり、また、薄板9の厚みは半導体素
子1Bとほぼ同一で、たとえば200〜400μmであ
り、さらに、薄板9の材質はAl合金、銅合金等のリー
ドフレームと同一の材質あるいはプラスチック、セラミ
ック等を用いるのが好ましい。さらに、薄板9には封止
樹脂層6との密着性を向上するために、薄板9上にいく
つかのたとえば0.5mm径の貫通孔(図示せず)を設
けることが望ましい。
【0026】図3、図4を参照して図1、図2の半導体
装置の第1の製造方法を説明する。
装置の第1の製造方法を説明する。
【0027】始めに、図3の(A)を参照すると、電極
2を有する厚さ250〜400μmの半導体素子1B
と、インナリード31、アウタリード32、バスバ33
よりなるリードフレーム3とを準備する。次に、インナ
リード31に厚さ50〜100μmのポリイミド系フィ
ルムよりなる接着テープ4を貼り付け、半導体素子1B
をリードフレーム3に接着する。
2を有する厚さ250〜400μmの半導体素子1B
と、インナリード31、アウタリード32、バスバ33
よりなるリードフレーム3とを準備する。次に、インナ
リード31に厚さ50〜100μmのポリイミド系フィ
ルムよりなる接着テープ4を貼り付け、半導体素子1B
をリードフレーム3に接着する。
【0028】次に、図3の(B)を参照すると、薄板9
を接着テープ4を介してリードフレーム3のインナリー
ド31及びバスタ33に接着する。この場合、薄板9の
厚さは半導体素子1Bの厚さよりも50〜100μm大
きくし、これにより、半導体素子1Bの裏面に疵ができ
るのを防止する。
を接着テープ4を介してリードフレーム3のインナリー
ド31及びバスタ33に接着する。この場合、薄板9の
厚さは半導体素子1Bの厚さよりも50〜100μm大
きくし、これにより、半導体素子1Bの裏面に疵ができ
るのを防止する。
【0029】次に、図3の(C)を参照すると、半導体
素子1Bの電極2とインナリード31とを23〜30μ
m径のボンディングワイヤ5によって接続する。なお、
この場合、必要に応じて薄板9と電極2、インナリード
31とをボンディングワイヤ5によって接続する。
素子1Bの電極2とインナリード31とを23〜30μ
m径のボンディングワイヤ5によって接続する。なお、
この場合、必要に応じて薄板9と電極2、インナリード
31とをボンディングワイヤ5によって接続する。
【0030】次に、図4の(A)を参照すると、160
〜190°Cに熱せられた封入金型81、82より半導
体素子1Bが接着されたリードフレーム3を狭接し、封
入金型81、82間に樹脂6aを圧入する。その後、封
入金型81、82を取外す。この場合、半導体素子1B
の外周部に薄板9が存在するので、インナリード31上
の樹脂6aの厚さとインナリード31下の樹脂6aの厚
さとのバランスが不均一である領域はほとんど存在しな
い。従って、パッケージ側面付近の樹脂流動速度と半導
体素子1B上下の樹脂流動速度とがほぼ同一となり、こ
の結果、樹脂封止時の樹脂流動パターンは乱れることは
ない。
〜190°Cに熱せられた封入金型81、82より半導
体素子1Bが接着されたリードフレーム3を狭接し、封
入金型81、82間に樹脂6aを圧入する。その後、封
入金型81、82を取外す。この場合、半導体素子1B
の外周部に薄板9が存在するので、インナリード31上
の樹脂6aの厚さとインナリード31下の樹脂6aの厚
さとのバランスが不均一である領域はほとんど存在しな
い。従って、パッケージ側面付近の樹脂流動速度と半導
体素子1B上下の樹脂流動速度とがほぼ同一となり、こ
の結果、樹脂封止時の樹脂流動パターンは乱れることは
ない。
【0031】最後に、図4の(B)を参照すると、タイ
バー(図示せず)を切断除去後、アウタリード32にメ
ッキ(図示せず)を施し、アウターリード32をリード
フレーム3から切断分離した後、アウターリード32を
所望する形状に成形し、半導体装置を完成する。
バー(図示せず)を切断除去後、アウタリード32にメ
ッキ(図示せず)を施し、アウターリード32をリード
フレーム3から切断分離した後、アウターリード32を
所望する形状に成形し、半導体装置を完成する。
【0032】図5、図6を参照して図1、図2の半導体
装置の第2の製造方法を説明する。
装置の第2の製造方法を説明する。
【0033】始めに、図5の(A)を参照すると、電極
2を有する厚さ250〜400μmの半導体素子1B
と、インナリード31、アウタリード32、バスバ33
よりなるリードフレーム3とを準備する。次に、インナ
リード31に厚さ50〜100μmのポリイミド系フィ
ルムよりなる接着テープ4を貼り付け、薄板9をリード
フレーム3のインナリード31及びバスバ33に接着す
る。
2を有する厚さ250〜400μmの半導体素子1B
と、インナリード31、アウタリード32、バスバ33
よりなるリードフレーム3とを準備する。次に、インナ
リード31に厚さ50〜100μmのポリイミド系フィ
ルムよりなる接着テープ4を貼り付け、薄板9をリード
フレーム3のインナリード31及びバスバ33に接着す
る。
【0034】次に、図5の(B)を参照すると、半導体
素子1Bを接着テープ4によりリードフレーム3に接着
する。この場合、薄板9の厚さは半導体素子1Bの厚さ
よりも50〜100μm小さくし、これにより、半導体
素子1Bとリードフレーム3との接着を確実にする。
素子1Bを接着テープ4によりリードフレーム3に接着
する。この場合、薄板9の厚さは半導体素子1Bの厚さ
よりも50〜100μm小さくし、これにより、半導体
素子1Bとリードフレーム3との接着を確実にする。
【0035】次に、図5の(C)を参照すると、図3の
(C)と同様に、半導体素子1Bの電極2とインナリー
ド31とを23〜30μm径のボンディングワイヤ5に
よって接続する。
(C)と同様に、半導体素子1Bの電極2とインナリー
ド31とを23〜30μm径のボンディングワイヤ5に
よって接続する。
【0036】次に、図6の(A)を参照すると、図4の
(A)と同様に、160〜190°Cに熱せられた封入
金型81、82より半導体素子1Bが接着されたリード
フレーム3を狭接し、封入金型81、82間に樹脂6a
を圧入する。その後、封入金型81、82を取外す。
(A)と同様に、160〜190°Cに熱せられた封入
金型81、82より半導体素子1Bが接着されたリード
フレーム3を狭接し、封入金型81、82間に樹脂6a
を圧入する。その後、封入金型81、82を取外す。
【0037】最後に、図6の(B)を参照すると、図4
の(B)と同様に、タイバー(図示せず)を切断除去
後、アウタリード32にメッキ(図示せず)を施し、ア
ウターリード32をリードフレーム3から切断分離した
後、アウターリード32を所望する形状に成形し、半導
体装置を完成する。
の(B)と同様に、タイバー(図示せず)を切断除去
後、アウタリード32にメッキ(図示せず)を施し、ア
ウターリード32をリードフレーム3から切断分離した
後、アウターリード32を所望する形状に成形し、半導
体装置を完成する。
【0038】図7は本発明に係る半導体装置の第2の実
施の形態を示す平面図である。図7においては、図1の
薄板9の代りに2つの薄板9A、9Bを図り、薄板9
A、9B上の銀メッキ部分(図示せず)と、半導体素子
1B上に形成された電極2およびインナリード31とを
ボンディングワイヤ5によって接続し、これにより、薄
板9A、9Bを図1のバスバ33の作用をさせる。この
結果、図2に示すボンディングワイヤ5がバスバ33上
を通過するような、オーバリードボンディングの使用が
なくなる。なお、図7の半導体装置も図1の半導体装置
の製造方法とほぼ同様の製造方法により製造できる。
施の形態を示す平面図である。図7においては、図1の
薄板9の代りに2つの薄板9A、9Bを図り、薄板9
A、9B上の銀メッキ部分(図示せず)と、半導体素子
1B上に形成された電極2およびインナリード31とを
ボンディングワイヤ5によって接続し、これにより、薄
板9A、9Bを図1のバスバ33の作用をさせる。この
結果、図2に示すボンディングワイヤ5がバスバ33上
を通過するような、オーバリードボンディングの使用が
なくなる。なお、図7の半導体装置も図1の半導体装置
の製造方法とほぼ同様の製造方法により製造できる。
【0039】
【発明の効果】以上説明したように本発明によれば、薄
板の存在により巻き込みボイドの発生を防止でき、従っ
て、製造歩留りを向上できる。また、樹脂収縮時に発生
する応力をパッケージの上面、下面で均一にできるの
で、パッケージの反りを低減できる。さらに、半導体素
子外周部に薄板を設置しているので、薄板の材質に金属
のような熱伝導率の高い材質を用いることにより、パッ
ケージのすみずみまで熱を分散できるので、熱抵抗値を
低減できる。さらにまた、半導体素子外周部に設置され
た薄板を、電源、GNDの強化用のバスバとして利用す
ることにより、電源、GNDの強化用のバスバをインナ
ーリード先端と、電極との間に設置する必要がなくな
り、オーバリードボンディングを使用しなくなるので、
バスバとボンディングワイヤのエッジタッチが発生する
ことを防止でき、製造歩留まりを向上できるとともに、
信頼性の向上もできる。
板の存在により巻き込みボイドの発生を防止でき、従っ
て、製造歩留りを向上できる。また、樹脂収縮時に発生
する応力をパッケージの上面、下面で均一にできるの
で、パッケージの反りを低減できる。さらに、半導体素
子外周部に薄板を設置しているので、薄板の材質に金属
のような熱伝導率の高い材質を用いることにより、パッ
ケージのすみずみまで熱を分散できるので、熱抵抗値を
低減できる。さらにまた、半導体素子外周部に設置され
た薄板を、電源、GNDの強化用のバスバとして利用す
ることにより、電源、GNDの強化用のバスバをインナ
ーリード先端と、電極との間に設置する必要がなくな
り、オーバリードボンディングを使用しなくなるので、
バスバとボンディングワイヤのエッジタッチが発生する
ことを防止でき、製造歩留まりを向上できるとともに、
信頼性の向上もできる。
【図1】本発明に係る半導体装置の第1の実施の形態を
示す平面図である。
示す平面図である。
【図2】図1のII−II線断面図である。
【図3】図1の半導体装置の第1の製造方法を示す断面
図である。
図である。
【図4】図1の半導体装置の第1の製造方法を示す断面
図である。
図である。
【図5】図1の半導体装置の第2の製造方法を示す断面
図である。
図である。
【図6】図1の半導体装置の第2の製造方法を示す断面
図である。
図である。
【図7】本発明に係る半導体装置の第2の実施の形態を
示す平面図である。
示す平面図である。
【図8】図1の従来の半導体装置を示す平面図である。
【図9】図8のIX−IX線断面図である。
【図10】第2の従来の半導体装置を示す平面図であ
る。
る。
【図11】図10のXI−XI線断面図である。
【図12】図10の半導体装置の製造方法を示す断面図
である。
である。
【図13】図10の半導体装置の課題を説明するための
平面図である。
平面図である。
【符号の説明】 1A、1B−半導体素子 2−電極 3−リードフレーム 31−インナリード 32−アウタリード 33−バスバ 4−接着テープ 5−ボンディングワイヤ 6−封止樹脂層 6a−樹脂 7−吊りピン 81、82−封入金型 9−,9A,9B−薄板
Claims (12)
- 【請求項1】 リードオンチップ構造の半導体装置にお
いて、 半導体素子(1B)の外周部に該半導体素子とほぼ同一
の厚さを有する薄板を設け、前記薄板は複数(9A、9B)に分割されている ことを
特徴とする半導体装置。 - 【請求項2】 リードオンチップ構造の半導体装置にお
いて、 半導体素子(1B)の外周部に該半導体素子とほぼ同一
の厚さを有する薄板を設け 、前記薄板に複数の貫通孔が形成されていることを特徴と
する半導体装置。 - 【請求項3】 インナリード(31)及びアウタリード
(32)を有するリードフレーム(3)と、 前記インナリードに接着テープ(4)によって接着され
た半導体素子(1B)と、 該半導体素子の外周部に位置し、前記インナリードに接
着テープ(4)によって接着された薄板(9)とを具備
し、 前記薄板は複数(9A、9B)に分割されている半導体
装置。 - 【請求項4】 インナリード(31)及びアウタリード
(32)を有するリードフレーム(3)と、 前記インナリードに接着テープ(4)によって接着され
た半導体素子(1B)と、 該半導体素子の外周部に位置し、前記インナリードに接
着テープ(4)によって接着された薄板(9)と を具備
し、 前記薄板に複数の貫通孔が形成されている半導体装置。 - 【請求項5】 インナリード(31)、アウタリード
(32)バスバ(33)を有するリードフレーム(3)
と、 前記インナリード及び前記バスバに接着テープ(4)に
よって接着された半導体素子(1B)と、 該半導体素子の外周部に位置し、前記インナリード及び
前記バスバに接着テープ(4)によって接着された薄板
(9)とを具備する半導体装置。 - 【請求項6】 前記薄板は複数(9A、9B)に分割さ
れている請求項2,4または5に記載の半導体装置。 - 【請求項7】 前記薄板は導電性であり、該薄板は前記
インナリードに接続された請求項1,2,3,4または
5に記載の半導体装置。 - 【請求項8】 前記薄板に複数の貫通孔が形成されてい
る請求項1、3または5に記載の半導体装置。 - 【請求項9】 リードフレーム(3)のインナリード
(31)に半導体素子(1B)を接着テープ(4)によ
り接着する工程と、 該半導体素子の接着後に、前記半導体素子の外周部に位
置するように、前記インナリードに導電性薄板(9A、
9B)を接着テープにより接着する工程と、 該薄板の接着後に、前記半導体素子の電極(2)、前記
インナリード及び前記導電性薄板をボンディングワイヤ
(5)によって接続する工程とを具備する半導体装置の
製造方法。 - 【請求項10】 前記薄板の厚さは前記半導体素子の厚
さより大きい請求項9に記載の半導体装置の製造方法。 - 【請求項11】 リードフレーム(3)のインナリード
(31)に導電性薄板(9A、9B)を接着テープ
(4)により接着する工程と、 該導電性薄板の接着後に、前記インナリードに半導体素
子(1B)を接着テープにより接着し、該半導体素子の
外周部に前記薄板が位置するようにする工程と、 該半導体素子の接着後に、前記半導体素子の電極
(2)、前記インナリード及び前記導電性薄板をボンデ
ィングワイヤ(5)によって接続する工程とを具備する
半導体装置の製造方法。 - 【請求項12】 前記薄板の厚さは前記半導体素子の厚
さより小さい請求項11に記載の半導体装置の製造方
法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02139698A JP3147071B2 (ja) | 1998-01-19 | 1998-01-19 | 半導体装置及びその製造方法 |
EP99100733A EP0930646A3 (en) | 1998-01-19 | 1999-01-15 | Lead-on-chip type semicoductor device having thin plate and method for manufacturing the same |
US09/233,003 US6093958A (en) | 1998-01-19 | 1999-01-19 | Lead-on-chip type semiconductor device having thin plate and method for manufacturing the same |
KR10-1999-0001384A KR100382966B1 (ko) | 1998-01-19 | 1999-01-19 | 얇은 플레이트를 갖는 리드-온-칩형의 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02139698A JP3147071B2 (ja) | 1998-01-19 | 1998-01-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11204694A JPH11204694A (ja) | 1999-07-30 |
JP3147071B2 true JP3147071B2 (ja) | 2001-03-19 |
Family
ID=12053907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02139698A Expired - Fee Related JP3147071B2 (ja) | 1998-01-19 | 1998-01-19 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6093958A (ja) |
EP (1) | EP0930646A3 (ja) |
JP (1) | JP3147071B2 (ja) |
KR (1) | KR100382966B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6544820B2 (en) * | 1997-06-19 | 2003-04-08 | Micron Technology, Inc. | Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication |
US5879965A (en) * | 1997-06-19 | 1999-03-09 | Micron Technology, Inc. | Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication |
JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US6700210B1 (en) * | 1999-12-06 | 2004-03-02 | Micron Technology, Inc. | Electronic assemblies containing bow resistant semiconductor packages |
US7781873B2 (en) * | 2003-04-28 | 2010-08-24 | Kingston Technology Corporation | Encapsulated leadframe semiconductor package for random access memory integrated circuits |
TWI318443B (en) * | 2006-07-12 | 2009-12-11 | Chipmos Technologies Shanghai Ltd | Chip package structure |
US8283772B1 (en) * | 2007-03-30 | 2012-10-09 | Cypress Semiconductor Corporation | Flip-flop semiconductor device packaging using bent leadfingers |
US20110012240A1 (en) * | 2009-07-15 | 2011-01-20 | Chenglin Liu | Multi-Connect Lead |
JP5217039B2 (ja) * | 2010-03-23 | 2013-06-19 | 三菱電機株式会社 | 電子部品の樹脂封止方法およびそれを用いて製造された電子部品封止成形品 |
JP6698306B2 (ja) * | 2015-09-29 | 2020-05-27 | 株式会社巴川製紙所 | リードフレーム固定用接着テープ |
KR102468765B1 (ko) * | 2017-11-29 | 2022-11-22 | 삼성전자주식회사 | 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4138691A (en) * | 1977-06-07 | 1979-02-06 | Nippon Electric Co., Ltd. | Framed lead assembly for a semiconductor device comprising insulator reinforcing strips supported by a frame and made integral with lead strips |
EP0069241B1 (de) * | 1981-07-08 | 1985-09-11 | Kühni AG | Packung für Stoffaustauschkolonnen und Verfahren zur Herstellung der Packung |
DE3852563T2 (de) * | 1987-05-01 | 1995-05-11 | Canon Kk | Verfahren zum Anschliessen eines externen Schaltkreises und Verpackungsstruktur. |
US5068712A (en) * | 1988-09-20 | 1991-11-26 | Hitachi, Ltd. | Semiconductor device |
US5157478A (en) * | 1989-04-19 | 1992-10-20 | Mitsubishi Denki Kabushiki Kaisha | Tape automated bonding packaged semiconductor device incorporating a heat sink |
JPH0370150A (ja) * | 1989-08-09 | 1991-03-26 | Mitsubishi Electric Corp | キャリアテープ及びこれを用いた半導体装置の製造方法 |
JP2875334B2 (ja) * | 1990-04-06 | 1999-03-31 | 株式会社日立製作所 | 半導体装置 |
JP3033227B2 (ja) * | 1990-05-08 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置 |
EP0689241A2 (en) * | 1991-10-17 | 1995-12-27 | Fujitsu Limited | Carrier for carrying semiconductor device |
JPH0828396B2 (ja) * | 1992-01-31 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
JPH06204285A (ja) * | 1992-12-28 | 1994-07-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2923170B2 (ja) * | 1993-05-26 | 1999-07-26 | 日立電線株式会社 | 打抜き性に優れたフィルム及びこれを用いたリードフレーム |
JPH06338536A (ja) * | 1993-05-31 | 1994-12-06 | Fujitsu Ltd | 半導体装置 |
JPH0786458A (ja) * | 1993-09-09 | 1995-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2989476B2 (ja) * | 1994-06-23 | 1999-12-13 | シャープ株式会社 | Tcp半導体装置 |
JPH0823042A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | 半導体装置及びその製造方法及びこれに使用される金型 |
JP3419922B2 (ja) * | 1994-12-07 | 2003-06-23 | 富士通株式会社 | 半導体装置 |
US5834831A (en) * | 1994-08-16 | 1998-11-10 | Fujitsu Limited | Semiconductor device with improved heat dissipation efficiency |
JP3500718B2 (ja) * | 1994-09-02 | 2004-02-23 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JPH0878482A (ja) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | フィルムキャリア、半導体パッケ−ジおよび半導体パッケ−ジの製造方法 |
JPH08116016A (ja) * | 1994-10-15 | 1996-05-07 | Toshiba Corp | リードフレーム及び半導体装置 |
JP3205235B2 (ja) * | 1995-01-19 | 2001-09-04 | シャープ株式会社 | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 |
JPH08222681A (ja) * | 1995-02-14 | 1996-08-30 | Toshiba Corp | 樹脂封止型半導体装置 |
KR0184076B1 (ko) * | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
KR100216062B1 (ko) * | 1996-04-20 | 1999-08-16 | 윤종용 | 리드 프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지 |
-
1998
- 1998-01-19 JP JP02139698A patent/JP3147071B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-15 EP EP99100733A patent/EP0930646A3/en not_active Withdrawn
- 1999-01-19 US US09/233,003 patent/US6093958A/en not_active Expired - Fee Related
- 1999-01-19 KR KR10-1999-0001384A patent/KR100382966B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6093958A (en) | 2000-07-25 |
KR19990067970A (ko) | 1999-08-25 |
EP0930646A3 (en) | 1999-07-28 |
EP0930646A2 (en) | 1999-07-21 |
KR100382966B1 (ko) | 2003-05-09 |
JPH11204694A (ja) | 1999-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6642609B1 (en) | Leadframe for a semiconductor device having leads with land electrodes | |
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
US6166430A (en) | Lead frame, method for manufacturing the frame, resin-molded semiconductor device and method for manufacturing the device | |
US6703696B2 (en) | Semiconductor package | |
JPH0878605A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
US20020037604A1 (en) | Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JP3147071B2 (ja) | 半導体装置及びその製造方法 | |
JP3522177B2 (ja) | 半導体装置の製造方法 | |
EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3543681B2 (ja) | リードフレーム | |
JP3125891B2 (ja) | 半導体装置 | |
JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
CA1226967A (en) | Tape bonding material and structure for electronic circuit fabrication | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH08213545A (ja) | 半導体装置 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
KR100575859B1 (ko) | 볼 그리드 어레이 패키지 | |
JP2002026192A (ja) | リードフレーム | |
JPH0870087A (ja) | リードフレーム | |
JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH0547985A (ja) | 半導体装置の製造方法 | |
KR100201062B1 (ko) | 반도체패키지의 리드프레임 탑재판 구조 | |
JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |