JP3125891B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3125891B2 JP3125891B2 JP03208337A JP20833791A JP3125891B2 JP 3125891 B2 JP3125891 B2 JP 3125891B2 JP 03208337 A JP03208337 A JP 03208337A JP 20833791 A JP20833791 A JP 20833791A JP 3125891 B2 JP3125891 B2 JP 3125891B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tape carrier
- tab tape
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に実装密度が高く、放熱性、電気特性および実装性に優
れた樹脂封止型半導体装置に関する。
に実装密度が高く、放熱性、電気特性および実装性に優
れた樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来ＴＡＢテープキャリアを用いたパッ
ケージは、例えば図１のＴＡＢテープキャリア１にＬＳ
Ｉチップ６を搭載しそれを直接プラスチックモールドし
た形状のものが試作されている。また、放熱を高めるた
めにモールド厚さを０．５ｍｍまで薄くした構造等も提
案されている（日経マイクロデバイシズ１９９１年２月
号第６５〜６６頁参照）。ところで、これら従来構造の
パッケージの問題点は、アウターリードが強度の弱い銅
でありしかも２５〜３５μｍの薄い箔により作られてい
るため、プリント回路基板（ＰＣＢ）に基板実装した時
にリード破断（物理的）、銅箔の半田中への溶解による
リードの消失（銅食われ）、プリント回路基板（ＰＣ
Ｂ）とパッケージの熱膨張係数の相違によるリードの温
度サイクル疲労破断等が問題になっている。
ケージは、例えば図１のＴＡＢテープキャリア１にＬＳ
Ｉチップ６を搭載しそれを直接プラスチックモールドし
た形状のものが試作されている。また、放熱を高めるた
めにモールド厚さを０．５ｍｍまで薄くした構造等も提
案されている（日経マイクロデバイシズ１９９１年２月
号第６５〜６６頁参照）。ところで、これら従来構造の
パッケージの問題点は、アウターリードが強度の弱い銅
でありしかも２５〜３５μｍの薄い箔により作られてい
るため、プリント回路基板（ＰＣＢ）に基板実装した時
にリード破断（物理的）、銅箔の半田中への溶解による
リードの消失（銅食われ）、プリント回路基板（ＰＣ
Ｂ）とパッケージの熱膨張係数の相違によるリードの温
度サイクル疲労破断等が問題になっている。
【０００３】このため、ＴＡＢテープキャリアにリード
フレーム（０．１〜０．１５ｍｍｔ）を連結した構造の
複合型リードフレームが別に提案されている（例えば、
特開昭６１−９５５３９号公報、特開平２−９１５８号
公報、同２−２２８５０号公報、同２−１２１３４３号
公報等参照）。この複合型フレームはリードを補強でき
る点で、その効果が高く評価され、一部実用化されてい
る。
フレーム（０．１〜０．１５ｍｍｔ）を連結した構造の
複合型リードフレームが別に提案されている（例えば、
特開昭６１−９５５３９号公報、特開平２−９１５８号
公報、同２−２２８５０号公報、同２−１２１３４３号
公報等参照）。この複合型フレームはリードを補強でき
る点で、その効果が高く評価され、一部実用化されてい
る。
【０００４】しかし、最近搭載するＬＳＩの消費電力が
日増しに増大して、高速度の演算を行わせようとしてい
る。例えば、従来０．５〜１Ｗクラスのものに２〜３Ｗ
の素子を搭載する要求が出てきた。これに対応するため
にリードフレームに金属板を取付けて、これを放熱板と
誘導電流を排除するグランドプレーン（接地板）の両方
に使用した構造の例が発表されている（例えば、特開平
２−１６４０５６号公報および日経マイクロデバイシズ
１９９１年４月号第７３〜７４頁参照）。この方法は放
熱性と電気特性の両方にすぐれ、かつリードフレーム構
造なのでアウターリードの強度が高くその効果が評価さ
れて、広く実用化に至ろうとしている。
日増しに増大して、高速度の演算を行わせようとしてい
る。例えば、従来０．５〜１Ｗクラスのものに２〜３Ｗ
の素子を搭載する要求が出てきた。これに対応するため
にリードフレームに金属板を取付けて、これを放熱板と
誘導電流を排除するグランドプレーン（接地板）の両方
に使用した構造の例が発表されている（例えば、特開平
２−１６４０５６号公報および日経マイクロデバイシズ
１９９１年４月号第７３〜７４頁参照）。この方法は放
熱性と電気特性の両方にすぐれ、かつリードフレーム構
造なのでアウターリードの強度が高くその効果が評価さ
れて、広く実用化に至ろうとしている。
【０００５】
【発明が解決しようとする課題】しかし、最近演算容量
を１個のＬＳＩでできる限り高めようとする傾向がます
ます高まり、それにともなってパッケージのＩ／Ｏピン
数が急増している。このピン数のうち、３００ピン（ｐ
ｉｎ）程度まではワイヤボンディング（Ｗ／Ｂ）で対応
できるが３００ピンをこえるとワイヤボンディング（Ｗ
／Ｂ）の時間が長くなり、スループットが低下する問題
がでてきた。
を１個のＬＳＩでできる限り高めようとする傾向がます
ます高まり、それにともなってパッケージのＩ／Ｏピン
数が急増している。このピン数のうち、３００ピン（ｐ
ｉｎ）程度まではワイヤボンディング（Ｗ／Ｂ）で対応
できるが３００ピンをこえるとワイヤボンディング（Ｗ
／Ｂ）の時間が長くなり、スループットが低下する問題
がでてきた。
【０００６】本発明の目的は、上記従来技術の問題点を
解消し、放熱性と電気特性にすぐれ、かつ組立が容易な
半導体装置を提供することにある。
解消し、放熱性と電気特性にすぐれ、かつ組立が容易な
半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明者は種々検討の結果、グランドプレーン（接
地板）付きのＴＡＢテープキャリアに放熱板付きのリー
ドフレームを連結した構造が、放熱性、電気特性および
実装性に優れることの他に、３００ピン以上のＬＳＩ電
極にギャングボンディング方式で一括でインナーリード
を接続できることを知見し、本発明に至ったものであ
る。
め、本発明者は種々検討の結果、グランドプレーン（接
地板）付きのＴＡＢテープキャリアに放熱板付きのリー
ドフレームを連結した構造が、放熱性、電気特性および
実装性に優れることの他に、３００ピン以上のＬＳＩ電
極にギャングボンディング方式で一括でインナーリード
を接続できることを知見し、本発明に至ったものであ
る。
【０００８】すなわち、本発明は、半導体素子をパッケ
ージする半導体装置において、少なくとも２層の配線構
造を有するＴＡＢテープキャリアのインナーリードと前
記半導体素子の電極とが接続され、前記半導体素子を搭
載するダイパッドを有する金属製リードフレームと前記
ＴＡＢテープキャリアのアウターリードとが連結され、
前記ダイパッドの前記半導体素子を搭載していない側の
面は樹脂封止されていない面であり、さらに前記ダイパ
ッドの前記半導体素子を搭載していない側の面には、放
熱用小片が取り付けられていることを特徴とする半導体
装置を提供するものである。
ージする半導体装置において、少なくとも２層の配線構
造を有するＴＡＢテープキャリアのインナーリードと前
記半導体素子の電極とが接続され、前記半導体素子を搭
載するダイパッドを有する金属製リードフレームと前記
ＴＡＢテープキャリアのアウターリードとが連結され、
前記ダイパッドの前記半導体素子を搭載していない側の
面は樹脂封止されていない面であり、さらに前記ダイパ
ッドの前記半導体素子を搭載していない側の面には、放
熱用小片が取り付けられていることを特徴とする半導体
装置を提供するものである。
【０００９】ここで、前記ＴＡＢテープキャリアは、接
地層および電源層を有する３層配線構造を有するもので
あるのが好ましく、また、前記ＴＡＢテープキャリアの
アウターリードと前記リードフレームの接合は、Ａｕ−
Ｓｎの加圧加熱接合であるのが好ましい。
地層および電源層を有する３層配線構造を有するもので
あるのが好ましく、また、前記ＴＡＢテープキャリアの
アウターリードと前記リードフレームの接合は、Ａｕ−
Ｓｎの加圧加熱接合であるのが好ましい。
【００１０】
【発明の作用】本発明の半導体装置は、以下の構造によ
って、放熱性、電気特性および実装性の向上を得ること
ができる。 １．ワイヤボンディング（Ｗ／Ｂ）を省略するためにギ
ャングボンディング（Ｇ／Ｂ）可能なＴＡＢテープキャ
リアをリードフレームと連結する。 ２．放熱性を向上させるためにリードフレームには半導
体素子、例えばＬＳＩの取付部（ダイパッド）を設け
る。 ３．ＴＡＢテープキャリアには１個または複数個のＬＳ
Ｉ素子の取付が可能なように１個または複数個のデバイ
スホールを有する。 ４．ＴＡＢテープキャリアには、リードフレームと連結
するためのアウターリードを有する。 ５．ＴＡＢテープキャリアに半導体素子をギャングボン
ディングにより取付後リードフレームと連結する。 ６．ＴＡＢテープキャリアは電気特性改良用のグランド
層または電源層を有する２層配線あるいはグランド層と
電源層とを別個にした３層配線構造とする。 ７．半導体素子取付用ダイパッドの裏側は、完全密閉モ
ールドされるか、あるいは放熱性向上のために露出され
るか、あるいは露出面に放熱促進用の小片を取付ける。 ８．ＴＡＢテープキャリアとリードフレームの接合は、
Ａｕ−Ｓｎの加圧加熱接合とする。
って、放熱性、電気特性および実装性の向上を得ること
ができる。 １．ワイヤボンディング（Ｗ／Ｂ）を省略するためにギ
ャングボンディング（Ｇ／Ｂ）可能なＴＡＢテープキャ
リアをリードフレームと連結する。 ２．放熱性を向上させるためにリードフレームには半導
体素子、例えばＬＳＩの取付部（ダイパッド）を設け
る。 ３．ＴＡＢテープキャリアには１個または複数個のＬＳ
Ｉ素子の取付が可能なように１個または複数個のデバイ
スホールを有する。 ４．ＴＡＢテープキャリアには、リードフレームと連結
するためのアウターリードを有する。 ５．ＴＡＢテープキャリアに半導体素子をギャングボン
ディングにより取付後リードフレームと連結する。 ６．ＴＡＢテープキャリアは電気特性改良用のグランド
層または電源層を有する２層配線あるいはグランド層と
電源層とを別個にした３層配線構造とする。 ７．半導体素子取付用ダイパッドの裏側は、完全密閉モ
ールドされるか、あるいは放熱性向上のために露出され
るか、あるいは露出面に放熱促進用の小片を取付ける。 ８．ＴＡＢテープキャリアとリードフレームの接合は、
Ａｕ−Ｓｎの加圧加熱接合とする。
【００１１】
【実施例】本発明に係る半導体装置を添付の図面に示す
好適実施例に基づいて詳細に説明する。図１は、本発明
の半導体装置の一実施例の分解斜視図であり、図２は、
その断面模式図である。
好適実施例に基づいて詳細に説明する。図１は、本発明
の半導体装置の一実施例の分解斜視図であり、図２は、
その断面模式図である。
【００１２】これらの図に示すように、本発明の半導体
装置は、パッケージ内に半導体素子としてＬＳＩ６を２
個実装するもので、ＴＡＢテープキャリア１と２個のＬ
ＳＩチップ６，６と金属製リードフレーム８とモールド
レジン１４とからなる。
装置は、パッケージ内に半導体素子としてＬＳＩ６を２
個実装するもので、ＴＡＢテープキャリア１と２個のＬ
ＳＩチップ６，６と金属製リードフレーム８とモールド
レジン１４とからなる。
【００１３】ＴＡＢテープキャリア１は、ポリイミドフ
ィルム２１をベースとし、両周辺部にＴＡＢテープキャ
リア１を送るための列状の送り穴（スプロケットホー
ル）２、中央部分にＬＳＩチップ６を２個収容するため
の２つのデバイスホール４，４およびデバイスホール
４，４の両側にＴＡＢテープキャリア１のアウターリー
ドとリードフレーム８のインナーリード１１とを加圧加
熱接続するためのアウターリードボンディングホール
３，３が穿孔され、表面側には銅箔等の金属箔のエッチ
ングなどによって表面配線パターン２０が形成され、裏
面側には接地層（グランドプレーン）１８が形成された
２層配線構造を有している。表面配線パターン２０は、
デバイスホール４に突出するインナーリード５，５′と
アウタリードボンディングホール３上に懸架されるアウ
ターリード１７，１７′とからなる。ＬＳＩチップ６の
電極と接続されるインナーリードには信号用インナーリ
ード５と接地用インナーリード５′の両方があり、信号
用インナーリード５と信号用アウターリード１７とは一
体的に形成されているのに対し、接地用インナーリード
５′は、ポリイミドフィルム２１を貫通するスルーホー
ル１９を通って裏面側の接地層１８に接続され、アウタ
ーリード側で、再びスルーホール１９を通して接地用ア
ウターリード１７′に接続される。ここで、接地層１８
を電源層として用いてもよいし、電源層を接地層１８と
別個に絶縁層を介して設け、ＴＡＢテープキャリアを３
層配線構造としてもよい。
ィルム２１をベースとし、両周辺部にＴＡＢテープキャ
リア１を送るための列状の送り穴（スプロケットホー
ル）２、中央部分にＬＳＩチップ６を２個収容するため
の２つのデバイスホール４，４およびデバイスホール
４，４の両側にＴＡＢテープキャリア１のアウターリー
ドとリードフレーム８のインナーリード１１とを加圧加
熱接続するためのアウターリードボンディングホール
３，３が穿孔され、表面側には銅箔等の金属箔のエッチ
ングなどによって表面配線パターン２０が形成され、裏
面側には接地層（グランドプレーン）１８が形成された
２層配線構造を有している。表面配線パターン２０は、
デバイスホール４に突出するインナーリード５，５′と
アウタリードボンディングホール３上に懸架されるアウ
ターリード１７，１７′とからなる。ＬＳＩチップ６の
電極と接続されるインナーリードには信号用インナーリ
ード５と接地用インナーリード５′の両方があり、信号
用インナーリード５と信号用アウターリード１７とは一
体的に形成されているのに対し、接地用インナーリード
５′は、ポリイミドフィルム２１を貫通するスルーホー
ル１９を通って裏面側の接地層１８に接続され、アウタ
ーリード側で、再びスルーホール１９を通して接地用ア
ウターリード１７′に接続される。ここで、接地層１８
を電源層として用いてもよいし、電源層を接地層１８と
別個に絶縁層を介して設け、ＴＡＢテープキャリアを３
層配線構造としてもよい。
【００１４】ＬＳＩチップ６の電極には、例えば金めっ
き等によりバンプ７が形成されている。また、リードフ
レーム８は、剛性の高い金属製であって、中央部分であ
って、ＴＡＢテープキャリア１のデバイスホール４，４
に対応した位置に設けられたダイパッド（タブ）９，９
と、１つのダイパッド９を支持する片側２本の両側で４
本の吊りリード２２と、ＴＡＢテープキャリア１のアウ
タリードボンディングホール３におけるアウターリード
１７，１７′に対応した位置に設けられるリードフレー
ムインナーリード１１と、モールドレジン１４から突出
するリードフレームアウターリード１３とからなり吊り
リード２２およびリードフレームインナーリード１１は
対応するリードフレームアウターリード１３とタイバー
２３によってすべて連結される。
き等によりバンプ７が形成されている。また、リードフ
レーム８は、剛性の高い金属製であって、中央部分であ
って、ＴＡＢテープキャリア１のデバイスホール４，４
に対応した位置に設けられたダイパッド（タブ）９，９
と、１つのダイパッド９を支持する片側２本の両側で４
本の吊りリード２２と、ＴＡＢテープキャリア１のアウ
タリードボンディングホール３におけるアウターリード
１７，１７′に対応した位置に設けられるリードフレー
ムインナーリード１１と、モールドレジン１４から突出
するリードフレームアウターリード１３とからなり吊り
リード２２およびリードフレームインナーリード１１は
対応するリードフレームアウターリード１３とタイバー
２３によってすべて連結される。
【００１５】接続前、ＴＡＢテープキャリア１のインナ
ーリード５，５′およびアウターリード１７，１７′に
は錫めっきが施され、一方、リードフレーム８のインナ
ーリード１１の先端には金めっきが施され、ダイパッド
９上には粘着性のＡｇペーストがディスペンサー等によ
り塗布されている。
ーリード５，５′およびアウターリード１７，１７′に
は錫めっきが施され、一方、リードフレーム８のインナ
ーリード１１の先端には金めっきが施され、ダイパッド
９上には粘着性のＡｇペーストがディスペンサー等によ
り塗布されている。
【００１６】まず、ＴＡＢテープキャリア１にバンプ７
付きのＬＳＩチップ６を２個、加圧加熱法によりＡｕ−
Ｓｎ反応を生じさせて接続する。この時、ＬＳＩチップ
６のバンプ７の金めっきはチップ割れを防ぐため厚めっ
きとするのがよい。次に、ＴＡＢテープキャリア１のア
ウターリード１７，１７′とリードフレーム８のインナ
ーリード１１とを位置合わせして加圧加熱法によってＡ
ｕ−Ｓｎ反応させＡｕ−Ｓｎ接合部１６によって接続す
る。この後、ベークして、ダイパッド９上にＬＳＩチッ
プ６を接着している粘着性Ａｇペーストを硬化して、Ｌ
ＳＩチップ６をダイパッド９上に固着する。次に、図２
に示すようにＬＳＩチップ６、ＴＡＢテープキャリア１
およびリードフレーム８のインナーリード１１側をモー
ルドレジン１４によってモールド（樹脂封止）する。次
に、タイバー２３および両側辺を切断して取り除いて、
プリント回路基板１２に実装する。こうして本発明の半
導体装置が得られる。
付きのＬＳＩチップ６を２個、加圧加熱法によりＡｕ−
Ｓｎ反応を生じさせて接続する。この時、ＬＳＩチップ
６のバンプ７の金めっきはチップ割れを防ぐため厚めっ
きとするのがよい。次に、ＴＡＢテープキャリア１のア
ウターリード１７，１７′とリードフレーム８のインナ
ーリード１１とを位置合わせして加圧加熱法によってＡ
ｕ−Ｓｎ反応させＡｕ−Ｓｎ接合部１６によって接続す
る。この後、ベークして、ダイパッド９上にＬＳＩチッ
プ６を接着している粘着性Ａｇペーストを硬化して、Ｌ
ＳＩチップ６をダイパッド９上に固着する。次に、図２
に示すようにＬＳＩチップ６、ＴＡＢテープキャリア１
およびリードフレーム８のインナーリード１１側をモー
ルドレジン１４によってモールド（樹脂封止）する。次
に、タイバー２３および両側辺を切断して取り除いて、
プリント回路基板１２に実装する。こうして本発明の半
導体装置が得られる。
【００１７】この時、ダイパッド９の裏側（ＬＳＩチッ
プ６が搭載されていない側）の面はモールドレジン１４
によって覆われていてもよいが、放熱性を向上させるた
めにはレジンモールドせず露出させておくのが好まし
い。より放熱性を向上させるためには、特に、ＬＳＩチ
ップ６の消費電力が大きい場合には、図２に示すように
ダイパッド９の裏側の面に放熱促進用小片１５を取り付
けるのが好ましい。放熱促進用小片１５を取り付ける場
合は、ダイパッド９の裏側の面は露出させても、露出さ
せなくてもよい。
プ６が搭載されていない側）の面はモールドレジン１４
によって覆われていてもよいが、放熱性を向上させるた
めにはレジンモールドせず露出させておくのが好まし
い。より放熱性を向上させるためには、特に、ＬＳＩチ
ップ６の消費電力が大きい場合には、図２に示すように
ダイパッド９の裏側の面に放熱促進用小片１５を取り付
けるのが好ましい。放熱促進用小片１５を取り付ける場
合は、ダイパッド９の裏側の面は露出させても、露出さ
せなくてもよい。
【００１８】また、本発明の半導体装置においては、図
３に示すようにリードフレーム８のダイパッド９の外側
の吊りリード２２に放熱フィン１０を形成し、ＬＳＩチ
ップ６からの輻射による放熱をより向上させるようにし
てもよい。さらに、図示例の半導体装置においては、２
個のＬＳＩチップ６を搭載するものであるが、本発明は
特にこれに限定されるわけではなく、搭載する半導体素
子の数は１個であっても３個以上であってもよい。ま
た、図示例の半導体装置は、ＤＩＰ（Dual In-line Pac
kage) 構造であるが、本発明はこれに限定されるわけで
はなく、ＱＦＰ(Quad Flat Package）構造など樹脂封止
型半導体装置に適用される種々の構造であってもよい。
３に示すようにリードフレーム８のダイパッド９の外側
の吊りリード２２に放熱フィン１０を形成し、ＬＳＩチ
ップ６からの輻射による放熱をより向上させるようにし
てもよい。さらに、図示例の半導体装置においては、２
個のＬＳＩチップ６を搭載するものであるが、本発明は
特にこれに限定されるわけではなく、搭載する半導体素
子の数は１個であっても３個以上であってもよい。ま
た、図示例の半導体装置は、ＤＩＰ（Dual In-line Pac
kage) 構造であるが、本発明はこれに限定されるわけで
はなく、ＱＦＰ(Quad Flat Package）構造など樹脂封止
型半導体装置に適用される種々の構造であってもよい。
【００１９】以下、本発明の半導体装置を具体的実施例
につき具体的に説明する。 （実施例１）図１および図２に示すような半導体装置を
試作した。まず、ＬＳＩチップ６を２個搭載できるＴＡ
Ｂテープキャリア１を製作した。このＴＡＢテープキャ
リア１はグランドプレーン１８を有しており、電気特性
を向上させた構造となっていた。また、ＬＳＩ電極との
接続用のインナーリードは信号用のインナーリード５と
グランド用のインナーリード５′の両方があり、グラン
ド用のインナーリード５′はスルーホール１９を通して
裏側のグランド層１８に接続されて、またアウターリー
ド部１７′では再びスルーホールで表側配線に戻り、信
号用のアウターリード１７と平面上に並ぶ構造となって
いた。ＬＳＩチップ６と接続するインナーリード５，
５′は全部で１３２ピンを有し、ＬＳＩチップ６を２個
搭載するので、全部で２６４点の接続点を持っていた。
従って、アウターリードは片側で１３２本を配列して、
ピッチ０．３ｍｍで０．３×１３３＝３９．９ｍｍのパ
ッケージとした。吊りリード２２が片側で４本含まれ、
全ピン１３４ピン、ピッチ１３３個になった。このＴＡ
Ｂ構造では多ピン構造程ワイヤボンディング（Ｗ／Ｂ）
方式と比較して有利であるが、実施例１では形状試作の
ためＤＩＰ構造で２６４ピンのパッケージを試作した。
につき具体的に説明する。 （実施例１）図１および図２に示すような半導体装置を
試作した。まず、ＬＳＩチップ６を２個搭載できるＴＡ
Ｂテープキャリア１を製作した。このＴＡＢテープキャ
リア１はグランドプレーン１８を有しており、電気特性
を向上させた構造となっていた。また、ＬＳＩ電極との
接続用のインナーリードは信号用のインナーリード５と
グランド用のインナーリード５′の両方があり、グラン
ド用のインナーリード５′はスルーホール１９を通して
裏側のグランド層１８に接続されて、またアウターリー
ド部１７′では再びスルーホールで表側配線に戻り、信
号用のアウターリード１７と平面上に並ぶ構造となって
いた。ＬＳＩチップ６と接続するインナーリード５，
５′は全部で１３２ピンを有し、ＬＳＩチップ６を２個
搭載するので、全部で２６４点の接続点を持っていた。
従って、アウターリードは片側で１３２本を配列して、
ピッチ０．３ｍｍで０．３×１３３＝３９．９ｍｍのパ
ッケージとした。吊りリード２２が片側で４本含まれ、
全ピン１３４ピン、ピッチ１３３個になった。このＴＡ
Ｂ構造では多ピン構造程ワイヤボンディング（Ｗ／Ｂ）
方式と比較して有利であるが、実施例１では形状試作の
ためＤＩＰ構造で２６４ピンのパッケージを試作した。
【００２０】ＴＡＢテープキャリア１にバンプ７付きの
ＬＳＩチップ６を２個接続後、リードフレーム８上に配
置し接続した。接続の方法はＴＡＢテープキャリア１の
アウターリード１７，１７′とリードフレーム８のイン
ナーリード１１とを位置合わせして、加圧加熱方法によ
り接続を行った。すなわち、ＴＡＢテープキャリア１側
にはインナーリード５，５′とアウターリード１７，１
７′に約０．５μｍの錫めっきが施されており、またリ
ードフレーム８のインナーリード１１先端には約５μｍ
の金めっきが施されており、加圧加熱法によりＡｕ−Ｓ
ｎ反応により容易に接続できた。ＴＡＢテープキャリア
１のインナーリード５，５′とＬＳＩバンプ７との接続
ではバンプ７は金めっき２０μｍが施されているため、
錫めっきされたインナーリード５，５′と加圧加熱法に
より接続できた。ＬＳＩチップ６の場合、チップ割れを
防ぐために２０μｍの厚い金めっきがなされていた。リ
ードフレーム８に接続する前にリードフレーム８側では
ダイパット９上にＡｇペーストがディスペンサーにより
塗布されており、これは粘着性のペーストであり、リー
ドフレーム８を加圧加熱接続後、約２００℃で３時間ベ
ークして硬化した。
ＬＳＩチップ６を２個接続後、リードフレーム８上に配
置し接続した。接続の方法はＴＡＢテープキャリア１の
アウターリード１７，１７′とリードフレーム８のイン
ナーリード１１とを位置合わせして、加圧加熱方法によ
り接続を行った。すなわち、ＴＡＢテープキャリア１側
にはインナーリード５，５′とアウターリード１７，１
７′に約０．５μｍの錫めっきが施されており、またリ
ードフレーム８のインナーリード１１先端には約５μｍ
の金めっきが施されており、加圧加熱法によりＡｕ−Ｓ
ｎ反応により容易に接続できた。ＴＡＢテープキャリア
１のインナーリード５，５′とＬＳＩバンプ７との接続
ではバンプ７は金めっき２０μｍが施されているため、
錫めっきされたインナーリード５，５′と加圧加熱法に
より接続できた。ＬＳＩチップ６の場合、チップ割れを
防ぐために２０μｍの厚い金めっきがなされていた。リ
ードフレーム８に接続する前にリードフレーム８側では
ダイパット９上にＡｇペーストがディスペンサーにより
塗布されており、これは粘着性のペーストであり、リー
ドフレーム８を加圧加熱接続後、約２００℃で３時間ベ
ークして硬化した。
【００２１】接続後にモールドして、図２に断面構造と
して示すように、基板１２に実装した。モールドはチッ
プ裏側を露出した構造とし、裏側に放熱促進用の銅製の
１．０ｍｍｔの小片１５をエポキシ系接着剤で接合し
た。この小片１５は放熱促進用に取付けたものであり、
チップの消費電力が３Ｗ以上の場合に効果的であるが、
それ未満では単に露出させるか、また露出させない構造
でも十分な放熱性を有していた。すなわち、本発明の特
徴は、ダイパッド９が放熱プレートを兼ねていることで
あり、単にＴＡＢテープのみをパッケージした構造とは
著しく異なる点である。熱はダイパッド吊りリード２２
の４本を伝って流れるが、その割合は全体の放熱量の３
０％（放熱促進用の小片１５がなく単に露出させた場合
の計算値を占めた。これは伝熱放熱が輻射に比し、断面
積が小さくても効果的なことを示すものであった。
して示すように、基板１２に実装した。モールドはチッ
プ裏側を露出した構造とし、裏側に放熱促進用の銅製の
１．０ｍｍｔの小片１５をエポキシ系接着剤で接合し
た。この小片１５は放熱促進用に取付けたものであり、
チップの消費電力が３Ｗ以上の場合に効果的であるが、
それ未満では単に露出させるか、また露出させない構造
でも十分な放熱性を有していた。すなわち、本発明の特
徴は、ダイパッド９が放熱プレートを兼ねていることで
あり、単にＴＡＢテープのみをパッケージした構造とは
著しく異なる点である。熱はダイパッド吊りリード２２
の４本を伝って流れるが、その割合は全体の放熱量の３
０％（放熱促進用の小片１５がなく単に露出させた場合
の計算値を占めた。これは伝熱放熱が輻射に比し、断面
積が小さくても効果的なことを示すものであった。
【００２２】（実施例２）実施例１において１６８ピン
のＬＳＩ素子６を２個搭載した。この場合、３３６ピン
のリードはＤＩＰ構造では納らないために４方向引き出
しのＱＦＰ構造とした。ＱＦＰ構造の場合、３３６ピン
を４方向で分担することになるので３３６÷４＝８４ピ
ンが一方向の配列数となった。アウターリードピッチは
０．３ｍｍとし、８５×０．３＝２５．２ｍｍの１片の
アウターリード幅とした。吊りリードが１片２本含めて
８６本、ピッチは８５個になった。
のＬＳＩ素子６を２個搭載した。この場合、３３６ピン
のリードはＤＩＰ構造では納らないために４方向引き出
しのＱＦＰ構造とした。ＱＦＰ構造の場合、３３６ピン
を４方向で分担することになるので３３６÷４＝８４ピ
ンが一方向の配列数となった。アウターリードピッチは
０．３ｍｍとし、８５×０．３＝２５．２ｍｍの１片の
アウターリード幅とした。吊りリードが１片２本含めて
８６本、ピッチは８５個になった。
【００２３】（実施例３）実施例１において４００ピン
のＬＳＩチップ６を１個搭載したパッケージを組み立て
た。この場合ダイパッド９は１個であり、４００ピンは
そのまま４方向に分散配線し、アウターリードと接続し
た。吊りリードが１片２本含めて１０２本、ピッチは１
０１個になった。
のＬＳＩチップ６を１個搭載したパッケージを組み立て
た。この場合ダイパッド９は１個であり、４００ピンは
そのまま４方向に分散配線し、アウターリードと接続し
た。吊りリードが１片２本含めて１０２本、ピッチは１
０１個になった。
【００２４】（実施例４）実施例１において、リードフ
レーム８に輻射による放熱をより向上させる目的で放熱
フィン１０を形成させた。リードフレーム８はエッチン
グ加工あるいはプレス作業により作られるので、このよ
うな異形の加工は容易であった。この実施例では、この
放熱フィン上部はモールドレジンで封止されても輻射面
積が大きくなり放熱特性の向上が期待された。
レーム８に輻射による放熱をより向上させる目的で放熱
フィン１０を形成させた。リードフレーム８はエッチン
グ加工あるいはプレス作業により作られるので、このよ
うな異形の加工は容易であった。この実施例では、この
放熱フィン上部はモールドレジンで封止されても輻射面
積が大きくなり放熱特性の向上が期待された。
【００２５】（比較例）実施例１においてダイパッド９
のないリードフレームを用いて試作して熱放散性を比較
調査した。
のないリードフレームを用いて試作して熱放散性を比較
調査した。
【００２６】実施例１、２、３、４および比較例につい
て熱抵抗を下記の測定方法により下記の測定条件で測定
した。その結果を表１に示す。 測定方法：半導体装置のパッケージ内に５Ｗのセラミッ
クヒーターと温度センサーを埋め込み、パッケージ内部
とアウターリード部の温度差を実測 測定条件：空気中、無風
て熱抵抗を下記の測定方法により下記の測定条件で測定
した。その結果を表１に示す。 測定方法：半導体装置のパッケージ内に５Ｗのセラミッ
クヒーターと温度センサーを埋め込み、パッケージ内部
とアウターリード部の温度差を実測 測定条件：空気中、無風
【００２７】表１から明らかなように、本発明の半導体
装置の実施例１〜４は、ダイパッドのない比較例に比べ
放熱性が大幅に優れていることがわかる。また、ダイパ
ッドの裏側を露出させたもの、放熱促進用小片を取り付
けたもの、さらに、放熱フィンを有するものは、さらに
放熱性が向上することもわかる。
装置の実施例１〜４は、ダイパッドのない比較例に比べ
放熱性が大幅に優れていることがわかる。また、ダイパ
ッドの裏側を露出させたもの、放熱促進用小片を取り付
けたもの、さらに、放熱フィンを有するものは、さらに
放熱性が向上することもわかる。
【００２８】
【発明の効果】以上詳述したように、本発明によれば、
２層の配線構造を有するＴＡＢテープキャリアのインナ
ーリードと前記半導体素子の電極とが接続され、前記半
導体素子を搭載するダイパッドを有する金属製リードフ
レームと前記ＴＡＢテープキャリアのアウターリードと
が連結され、前記ダイパッドの前記半導体素子を搭載し
ていない側の面は樹脂封止されていない面であり、さら
に前記ダイパッドの前記半導体素子を搭載していない側
の面には、放熱用小片が取り付けられていることから、
放熱性および電気特性に優れ、かつ実装密度が高くても
組立が容易で実装性にも優れた樹脂封止型半導体装置を
提供することができるという効果がある。
２層の配線構造を有するＴＡＢテープキャリアのインナ
ーリードと前記半導体素子の電極とが接続され、前記半
導体素子を搭載するダイパッドを有する金属製リードフ
レームと前記ＴＡＢテープキャリアのアウターリードと
が連結され、前記ダイパッドの前記半導体素子を搭載し
ていない側の面は樹脂封止されていない面であり、さら
に前記ダイパッドの前記半導体素子を搭載していない側
の面には、放熱用小片が取り付けられていることから、
放熱性および電気特性に優れ、かつ実装密度が高くても
組立が容易で実装性にも優れた樹脂封止型半導体装置を
提供することができるという効果がある。
【図１】 本発明に係る半導体装置の一実施例の分解斜
視図である。
視図である。
【図２】 本発明に係る半導体装置の一実施例の模式的
断面図である。
断面図である。
【図３】 本発明に係る半導体装置の別の実施例の分解
斜視図である。
斜視図である。
１ ＴＡＢテープキャリア ２ 送り穴
（スプロケットホール） ３ アウターリードボンディングホール ４ デバイス
ホール ５，５′ インナーリード ６ ＬＳＩチ
ップ ７ バンプ ８ リードフ
レーム ９ ダイパッド（タブ９ １０ 放熱フ
ィン １１ リードフレームインナーリード １２ プリン
ト回路基板（ＰＣＢ） １３ リードフレームアウターリード １４ モール
ドレジン １５ 放熱促進用小片 １６ Ａｕ・
Ｓｎ接合部 １７，１７′ ＴＡＢアウターリード １８ グラン
ドプレーン １９ スリーホール ２０ 表面配
線パターン ２１ ポリイミドフィルム ２２ ダイパ
ッド吊りリード
（スプロケットホール） ３ アウターリードボンディングホール ４ デバイス
ホール ５，５′ インナーリード ６ ＬＳＩチ
ップ ７ バンプ ８ リードフ
レーム ９ ダイパッド（タブ９ １０ 放熱フ
ィン １１ リードフレームインナーリード １２ プリン
ト回路基板（ＰＣＢ） １３ リードフレームアウターリード １４ モール
ドレジン １５ 放熱促進用小片 １６ Ａｕ・
Ｓｎ接合部 １７，１７′ ＴＡＢアウターリード １８ グラン
ドプレーン １９ スリーホール ２０ 表面配
線パターン ２１ ポリイミドフィルム ２２ ダイパ
ッド吊りリード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−71648（ＪＰ，Ａ) 特開 昭52−47375（ＪＰ，Ａ) 特開 昭50−134577（ＪＰ，Ａ) 特開 平２−235351（ＪＰ，Ａ) 特開 平２−251159（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 23/50
Claims (3)
- 【請求項１】半導体素子をパッケージする半導体装置に
おいて、少なくとも２層の配線構造を有するＴＡＢテー
プキャリアのインナーリードと前記半導体素子の電極と
が接続され、前記半導体素子を搭載するダイパッドを有
する金属製リードフレームと前記ＴＡＢテープキャリア
のアウターリードとが連結され、前記ダイパッドの前記
半導体素子を搭載していない側の面は樹脂封止されてい
ない面であり、さらに前記ダイパッドの前記半導体素子
を搭載していない側の面には、放熱用小片が取り付けら
れていることを特徴とする半導体装置。 - 【請求項２】前記ＴＡＢテープキャリアは、接地層およ
び電源層を有する３層配線構造を有するものである請求
項１に記載の半導体装置。 - 【請求項３】前記ＴＡＢテープキャリアのアウターリー
ドと前記リードフレームの接合は、Ａｕ−Ｓｎの加圧加
熱接合である請求項１〜２のいずれかに記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03208337A JP3125891B2 (ja) | 1991-08-20 | 1991-08-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03208337A JP3125891B2 (ja) | 1991-08-20 | 1991-08-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243326A JPH05243326A (ja) | 1993-09-21 |
| JP3125891B2 true JP3125891B2 (ja) | 2001-01-22 |
Family
ID=16554605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03208337A Expired - Fee Related JP3125891B2 (ja) | 1991-08-20 | 1991-08-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125891B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW354859B (en) * | 1994-02-07 | 1999-03-21 | Siemens Ag | A storage unit of semiconductor assembled of multi-memory chips and its manufacturing method a semiconductor memory system is composed with several single memory chips or different designed memory units |
| KR100449593B1 (ko) * | 1997-10-27 | 2004-11-16 | 삼성전자주식회사 | 테이프캐리어패키지 구조 |
| KR20020039094A (ko) * | 2000-11-20 | 2002-05-25 | 추후보정 | 반도체 소자 패키징 어셈블리 및 그 제조 방법 |
| WO2020071102A1 (ja) * | 2018-10-05 | 2020-04-09 | 富士電機株式会社 | 半導体装置、半導体モジュールおよび車両 |
-
1991
- 1991-08-20 JP JP03208337A patent/JP3125891B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243326A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2992814B2 (ja) | 半導体パッケージ | |
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US4736236A (en) | Tape bonding material and structure for electronic circuit fabrication | |
| JP5100967B2 (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
| JPH0883818A (ja) | 電子部品組立体 | |
| JP3125891B2 (ja) | 半導体装置 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0719876B2 (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5153706A (en) | Lead frames for use in plastic mold type semiconductor devices | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| EP0154187B1 (en) | Tape bonding material and structure for electronic circuit fabrication | |
| JPS6329413B2 (ja) | ||
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09312372A (ja) | 半導体装置の製造方法 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPH08181266A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JPH11354673A (ja) | 半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JP3100833B2 (ja) | プラスティック・パッケージ | |
| JP2001210769A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |