JP3521931B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3521931B2 JP3521931B2 JP13214793A JP13214793A JP3521931B2 JP 3521931 B2 JP3521931 B2 JP 3521931B2 JP 13214793 A JP13214793 A JP 13214793A JP 13214793 A JP13214793 A JP 13214793A JP 3521931 B2 JP3521931 B2 JP 3521931B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- semiconductor
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路チップ用パッケ
ージングの分野に関し、特に高放熱性及び薄型の半導体
装置の製造方法に関する。
ージングの分野に関し、特に高放熱性及び薄型の半導体
装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置に高放熱性を付与する
場合以下の方法が知られている。図５及び図６は、従来
用いられてきた高放熱性を付与した半導体装置を示した
断面図である。図において、２０１は半導体素子、２０
８は半導体素子２０１上に形成した突起電極、２０２は
基板、２１０は基板２０２上に形成した配線パターン、
２０９は基板２０２を保持する枠、２０３は樹脂、２０
４は外部導出リード、２０５はワイヤー、２０６は高熱
伝導性部材、２０７はペーストである。
場合以下の方法が知られている。図５及び図６は、従来
用いられてきた高放熱性を付与した半導体装置を示した
断面図である。図において、２０１は半導体素子、２０
８は半導体素子２０１上に形成した突起電極、２０２は
基板、２１０は基板２０２上に形成した配線パターン、
２０９は基板２０２を保持する枠、２０３は樹脂、２０
４は外部導出リード、２０５はワイヤー、２０６は高熱
伝導性部材、２０７はペーストである。
【０００３】図５の半導体装置は、基板２０２上に半導
体素子２０１を搭載し、外部導出リード２０４にワイヤ
ー２０５を使って接続した後樹脂２０３で封止し、樹脂
２０３上に放熱器となる高熱伝導性部材２０６をペース
ト２０７で接着し製作する。
体素子２０１を搭載し、外部導出リード２０４にワイヤ
ー２０５を使って接続した後樹脂２０３で封止し、樹脂
２０３上に放熱器となる高熱伝導性部材２０６をペース
ト２０７で接着し製作する。
【０００４】図６は、基板２０２の裏面に高熱伝導性部
材２０６をペースト２０７で接着し、これを樹脂２０３
を用いて封止した構造となっている。
材２０６をペースト２０７で接着し、これを樹脂２０３
を用いて封止した構造となっている。
【０００５】図５に示した従来用いられてきた半導体装
置では、半導体素子２０１で生じた熱を高熱伝導性部材
２０６を使って大気中に放散する事を目的とし、図６に
示した従来例では、同じく半導体素子２０１で生じた熱
を高熱伝導性部材２０６を使って半導体装置全体に均一
に分散させて半導体装置全体から放熱させる事を目的と
している。
置では、半導体素子２０１で生じた熱を高熱伝導性部材
２０６を使って大気中に放散する事を目的とし、図６に
示した従来例では、同じく半導体素子２０１で生じた熱
を高熱伝導性部材２０６を使って半導体装置全体に均一
に分散させて半導体装置全体から放熱させる事を目的と
している。
【０００６】
【発明が解決しようとする課題】しかしながら、従来例
で示した方法では以下の問題点を有する。
で示した方法では以下の問題点を有する。
【０００７】すなわち、図５に示した様な構造では、半
導体素子２０１で生じた熱は、熱伝導度の極めて低い樹
脂２０３を介して高熱伝導性部材２０６に伝導されるた
め、単位時間に排出される熱量は樹脂２０３によって律
速される。たとえば、高熱伝導性部材２０６を大きくし
大気との接触面積を大きくしても、単位時間に排出され
る熱量におおきな変化は生じない。このため数ワットの
発熱量を必要とする半導体装置では、大型の高熱伝導性
部材２０６を必要とし、半導体装置のサイズが大型化
し、重量が増大する事となる。
導体素子２０１で生じた熱は、熱伝導度の極めて低い樹
脂２０３を介して高熱伝導性部材２０６に伝導されるた
め、単位時間に排出される熱量は樹脂２０３によって律
速される。たとえば、高熱伝導性部材２０６を大きくし
大気との接触面積を大きくしても、単位時間に排出され
る熱量におおきな変化は生じない。このため数ワットの
発熱量を必要とする半導体装置では、大型の高熱伝導性
部材２０６を必要とし、半導体装置のサイズが大型化
し、重量が増大する事となる。
【０００８】本発明は、このような課題を解決すべくな
されたもので、従来もちいられてきた工程に簡易な工程
を付加することにより、放熱性を飛躍的に増大させ、小
型で軽量の半導体装置を提供することを目的とする。
されたもので、従来もちいられてきた工程に簡易な工程
を付加することにより、放熱性を飛躍的に増大させ、小
型で軽量の半導体装置を提供することを目的とする。
【０００９】本発明の半導体装置は、（１）複数の半導
体素子と、前記複数の半導体素子の各々がフェイスダウ
ンの状態で接続された基板と、前記複数の半導体素子な
らびに前記基板の少なくとも一部が封止された樹脂部
と、を有する半導体装置であって、前記樹脂部の一部と
前記複数の半導体素子の突起電極が形成された面の反対
面側の一部が除去されたことにより、前記反対面と前記
樹脂部の最表面とが面一になるように配置されて、前記
複数の半導体素子は、前記反対面が前記樹脂部から露出
してなることを特徴とする。（２）前記半導体素子は、
前記基板の一方の面及び他方の面にそれぞれ設けられて
なることを特徴とする。（３）前記基板の前記一方の面
側に配置された半導体素子の数が前記基板の他方の面側
に配置された半導体素子の数よりも多く、前記一方の面
側に配置された全ての半導体素子の前記反対面に跨って
高熱伝導性部材が配置されてなることを特徴とする。
（４）前記複数の半導体素子は前記基板の一方の面のみ
に設けられてなり、前記基板の他方の面には高熱伝導性
部材が設けられるとともに前記高熱伝導性部材の表面が
前記樹脂部から露出してなることを特徴とする。（５）
前記一方の面側に配置された全ての半導体素子の前記反
対面に跨って高熱伝導性部材が配置されてなることを特
徴とする。（６）前記樹脂部の周囲から外部導出リード
が突出するとともに、前記外部導出リードは前記樹脂部
の厚み方向における前記基板の他方の面側に折り曲げら
れて形成されてなることを特徴とする。
体素子と、前記複数の半導体素子の各々がフェイスダウ
ンの状態で接続された基板と、前記複数の半導体素子な
らびに前記基板の少なくとも一部が封止された樹脂部
と、を有する半導体装置であって、前記樹脂部の一部と
前記複数の半導体素子の突起電極が形成された面の反対
面側の一部が除去されたことにより、前記反対面と前記
樹脂部の最表面とが面一になるように配置されて、前記
複数の半導体素子は、前記反対面が前記樹脂部から露出
してなることを特徴とする。（２）前記半導体素子は、
前記基板の一方の面及び他方の面にそれぞれ設けられて
なることを特徴とする。（３）前記基板の前記一方の面
側に配置された半導体素子の数が前記基板の他方の面側
に配置された半導体素子の数よりも多く、前記一方の面
側に配置された全ての半導体素子の前記反対面に跨って
高熱伝導性部材が配置されてなることを特徴とする。
（４）前記複数の半導体素子は前記基板の一方の面のみ
に設けられてなり、前記基板の他方の面には高熱伝導性
部材が設けられるとともに前記高熱伝導性部材の表面が
前記樹脂部から露出してなることを特徴とする。（５）
前記一方の面側に配置された全ての半導体素子の前記反
対面に跨って高熱伝導性部材が配置されてなることを特
徴とする。（６）前記樹脂部の周囲から外部導出リード
が突出するとともに、前記外部導出リードは前記樹脂部
の厚み方向における前記基板の他方の面側に折り曲げら
れて形成されてなることを特徴とする。
【００１０】また、本発明による半導体装置の製造方法
は、（７）基板上に複数の半導体素子をフェイスダウン
の状態で接続する工程と、前記基板と前記半導体素子と
外部導出リードの少なくとも一部とを樹脂により封止す
る工程と、前記樹脂の一部と前記半導体素子の一部とを
除去することにより、前記半導体素子の突起電極が形成
された面の反対面と前記樹脂の最表面とが面一になるよ
う形成する工程とからなることを特徴とする。（８）前
記基板上に複数の前記半導体素子をフェイスダウンの状
態で接続する前記工程と、前記樹脂により封止する工程
との間に前記基板に外部導出リードを接続する工程を更
に含んでなることを特徴とする。（９）前記半導体素子
の前記樹脂より露出した部位に高熱伝導性部材を接着す
る工程からなることを特徴とする。
は、（７）基板上に複数の半導体素子をフェイスダウン
の状態で接続する工程と、前記基板と前記半導体素子と
外部導出リードの少なくとも一部とを樹脂により封止す
る工程と、前記樹脂の一部と前記半導体素子の一部とを
除去することにより、前記半導体素子の突起電極が形成
された面の反対面と前記樹脂の最表面とが面一になるよ
う形成する工程とからなることを特徴とする。（８）前
記基板上に複数の前記半導体素子をフェイスダウンの状
態で接続する前記工程と、前記樹脂により封止する工程
との間に前記基板に外部導出リードを接続する工程を更
に含んでなることを特徴とする。（９）前記半導体素子
の前記樹脂より露出した部位に高熱伝導性部材を接着す
る工程からなることを特徴とする。
【００１１】また、本発明による半導体装置の製造方法
は、（１０）基板の一方の面上に複数の半導体素子をフ
ェイスダウンの状態で接続する工程と、前記基板の他方
の面上に高熱伝導性部材を接着する工程と、前記基板に
外部導出リードを接続する工程と、前記基板と前記半導
体素子と前記高熱伝導性部材と前記外部導出リードの少
なくとも一部とを樹脂により封止する工程と、前記樹脂
の一部と前記半導体素子の一部と前記高熱伝導性部材の
一部とを除去することにより、前記半導体素子の突起電
極が形成された面の反対面と前記樹脂の最表面、および
高熱伝導性部材の前記基板に接着された面の反対面と前
記樹脂の最表面とが面一になるように形成する工程とか
らなることを特徴とする。
は、（１０）基板の一方の面上に複数の半導体素子をフ
ェイスダウンの状態で接続する工程と、前記基板の他方
の面上に高熱伝導性部材を接着する工程と、前記基板に
外部導出リードを接続する工程と、前記基板と前記半導
体素子と前記高熱伝導性部材と前記外部導出リードの少
なくとも一部とを樹脂により封止する工程と、前記樹脂
の一部と前記半導体素子の一部と前記高熱伝導性部材の
一部とを除去することにより、前記半導体素子の突起電
極が形成された面の反対面と前記樹脂の最表面、および
高熱伝導性部材の前記基板に接着された面の反対面と前
記樹脂の最表面とが面一になるように形成する工程とか
らなることを特徴とする。
【００１２】
（実施例１）本発明の詳細を図１，図２および図３を用
いて説明する。図１，図２および図３は、本発明による
一実施例を示す断面図である。図１および図２におい
て、１０１ａ，１０１ｂおよび１０１は半導体素子、１
０８は半導体素子１０１上に形成した突起電極、１０２
は基板、１１０は基板１０２上に形成した配線パター
ン、１０３は樹脂、１０４は外部導出リード、１０５は
ワイヤー、１０６は放熱板として機能する高熱伝導性部
材、１０７ａ，１０７ｂおよび１０７はペースト、１１
１は基板１０２を保持する枠、１１２はプリント基板、
１１３はダイパッド、１１４は半田である。
いて説明する。図１，図２および図３は、本発明による
一実施例を示す断面図である。図１および図２におい
て、１０１ａ，１０１ｂおよび１０１は半導体素子、１
０８は半導体素子１０１上に形成した突起電極、１０２
は基板、１１０は基板１０２上に形成した配線パター
ン、１０３は樹脂、１０４は外部導出リード、１０５は
ワイヤー、１０６は放熱板として機能する高熱伝導性部
材、１０７ａ，１０７ｂおよび１０７はペースト、１１
１は基板１０２を保持する枠、１１２はプリント基板、
１１３はダイパッド、１１４は半田である。
【００１３】まず、図１において、半導体素子１０１の
能動面上に半田による突起電極１０８を形成する。また
基板１０２上に突起電極１０８と対応する配線パターン
１１０をＣｕ箔により形成し、半田との接合性を良好に
しなおかつ湿度による腐食から保護するため、Ｃｕ上に
ＮｉおよびＡｕによるメッキを施す。
能動面上に半田による突起電極１０８を形成する。また
基板１０２上に突起電極１０８と対応する配線パターン
１１０をＣｕ箔により形成し、半田との接合性を良好に
しなおかつ湿度による腐食から保護するため、Ｃｕ上に
ＮｉおよびＡｕによるメッキを施す。
【００１４】このようにして形成した基板１０２と半導
体素子１０１を位置合わせし、半導体素子１０１に半田
が溶融する１８５℃程度の熱を加え、突起電極１０８と
配線パターン１１０を溶融接合する。これを必要数繰り
返し、図１および図２に示したように基板１０２上に半
導体素子１０１を複数個搭載した構造を得る。この後、
基板１０２は接着剤等で枠１１１上に固定し、基板１０
２上の配線パターン１１０と外部導出リード１０４とを
ワイヤー１０５を用いて電気的に接続する。これに外部
導出リード１０４の一方の端が露出するように樹脂１０
３を用いてトランスファーモールド方法等により封止
し、図１に示した様な構造を得る。
体素子１０１を位置合わせし、半導体素子１０１に半田
が溶融する１８５℃程度の熱を加え、突起電極１０８と
配線パターン１１０を溶融接合する。これを必要数繰り
返し、図１および図２に示したように基板１０２上に半
導体素子１０１を複数個搭載した構造を得る。この後、
基板１０２は接着剤等で枠１１１上に固定し、基板１０
２上の配線パターン１１０と外部導出リード１０４とを
ワイヤー１０５を用いて電気的に接続する。これに外部
導出リード１０４の一方の端が露出するように樹脂１０
３を用いてトランスファーモールド方法等により封止
し、図１に示した様な構造を得る。
【００１５】さらに、ａ〜ａ’およびｂ〜ｂ’で示した
線上を切断、あるいは研削により除去し、図２に示した
様な樹脂１０３より半導体素子１０１の裏面が露出する
構造を得る。このように露出した半導体素子１０１の裏
面にＡｇペースト等の熱伝導性に優れたペースト１０７
により、ＡｌあるいはＡｌＮ等の材料で作られた放熱板
として機能する高熱伝導性部材１０６を接着し、図２に
示す構造を得る。
線上を切断、あるいは研削により除去し、図２に示した
様な樹脂１０３より半導体素子１０１の裏面が露出する
構造を得る。このように露出した半導体素子１０１の裏
面にＡｇペースト等の熱伝導性に優れたペースト１０７
により、ＡｌあるいはＡｌＮ等の材料で作られた放熱板
として機能する高熱伝導性部材１０６を接着し、図２に
示す構造を得る。
【００１６】このようにして製造された半導体装置は、
半導体素子１０１の裏面に放熱板として機能する高熱伝
導性部材１０６がペースト１０７により直接接着されて
いるため、半導体素子１０１で発生した熱が効率よく高
熱伝導性部材１０６を通して放出され、半導体素子１０
１の昇温を防ぐことが出来、その結果半導体素子１０１
の熱暴走等の後動作や故障を防ぐことが出来る。
半導体素子１０１の裏面に放熱板として機能する高熱伝
導性部材１０６がペースト１０７により直接接着されて
いるため、半導体素子１０１で発生した熱が効率よく高
熱伝導性部材１０６を通して放出され、半導体素子１０
１の昇温を防ぐことが出来、その結果半導体素子１０１
の熱暴走等の後動作や故障を防ぐことが出来る。
【００１７】図３は、図２に示した半導体装置をプリン
ト基板に実装した例を示した断面図である。プリント基
板１１２上に半田１１４を使って図２に示した半導体装
置を実装し、半導体装置の底面をプリント基板１１２上
のダイパッド１１３にペースト１０７ｂにより接着して
いる。このようにプリント基板上に半導体装置を実装す
ることにより半導体装置で発生した熱はプリント基板に
効率よく伝達される。
ト基板に実装した例を示した断面図である。プリント基
板１１２上に半田１１４を使って図２に示した半導体装
置を実装し、半導体装置の底面をプリント基板１１２上
のダイパッド１１３にペースト１０７ｂにより接着して
いる。このようにプリント基板上に半導体装置を実装す
ることにより半導体装置で発生した熱はプリント基板に
効率よく伝達される。
【００１８】（実施例２）図４は、本発明によるヒート
スラグを内蔵した半導体装置を基板に実装した一実施例
を示した断面図である。図４において、１０６ａは放熱
板として機能する高熱伝導性部材、１０６ｂはヒートス
ラグとして機能する高熱伝導性部材、その他の記号は実
施例１で示した記号をそのまま用いている。
スラグを内蔵した半導体装置を基板に実装した一実施例
を示した断面図である。図４において、１０６ａは放熱
板として機能する高熱伝導性部材、１０６ｂはヒートス
ラグとして機能する高熱伝導性部材、その他の記号は実
施例１で示した記号をそのまま用いている。
【００１９】図４おいて、実施例１に示した方法と同様
に樹脂１０３で封止した半導体装置の上面及び下面を半
導体素子１０１およびヒートスラグとして機能する高熱
伝導性部材１０６ｂが樹脂１０３より露出するように研
削あるいは切削除去し半導体素子１０１の裏面には放熱
板となる高熱伝導性部材１０６ａをペースト１０７ａで
接着し、ヒートスラグである高熱伝導性部材１０６ｂの
裏面はプリント基板１１２上のダイパッド１１３にペー
スト１０７ｂを用いて接着し図４の構造を得る。
に樹脂１０３で封止した半導体装置の上面及び下面を半
導体素子１０１およびヒートスラグとして機能する高熱
伝導性部材１０６ｂが樹脂１０３より露出するように研
削あるいは切削除去し半導体素子１０１の裏面には放熱
板となる高熱伝導性部材１０６ａをペースト１０７ａで
接着し、ヒートスラグである高熱伝導性部材１０６ｂの
裏面はプリント基板１１２上のダイパッド１１３にペー
スト１０７ｂを用いて接着し図４の構造を得る。
【００２０】このようにして製造した半導体装置は、半
導体素子１０１で生じた熱が直接、放熱板として機能す
る高熱伝導性部材１０６ａを通して大気中に放散し、ま
た一方でヒートスラグとして機能する高熱伝導性部材１
０６ｂを通してプリント基板１１２に効率よく伝達され
るため、半導体装置が過剰に加熱することを防ぐことが
出来る。
導体素子１０１で生じた熱が直接、放熱板として機能す
る高熱伝導性部材１０６ａを通して大気中に放散し、ま
た一方でヒートスラグとして機能する高熱伝導性部材１
０６ｂを通してプリント基板１１２に効率よく伝達され
るため、半導体装置が過剰に加熱することを防ぐことが
出来る。
【００２１】
【発明の効果】以上述べた様に、本発明によれば樹脂で
封止された半導体素子の裏面および高熱伝導性部材の裏
面が樹脂より露出するように研削あるいは切削し、露出
した半導体素子および高熱伝導性部材の裏面に放熱板と
なる高熱伝導性部材またはプリント基板をペーストで接
着することにより半導体装置の熱を効率よく放散するこ
とが出来、半導体装置の信頼性を著しく高めることが出
来る。また、半導体装置の機能に不要な樹脂等を切削除
去する事により半導体装置の薄型化、軽量化に寄与する
ことが出来る。
封止された半導体素子の裏面および高熱伝導性部材の裏
面が樹脂より露出するように研削あるいは切削し、露出
した半導体素子および高熱伝導性部材の裏面に放熱板と
なる高熱伝導性部材またはプリント基板をペーストで接
着することにより半導体装置の熱を効率よく放散するこ
とが出来、半導体装置の信頼性を著しく高めることが出
来る。また、半導体装置の機能に不要な樹脂等を切削除
去する事により半導体装置の薄型化、軽量化に寄与する
ことが出来る。
【図１】 本発明による半導体装置の製造工程を示した
断面図。
断面図。
【図２】 本発明による半導体装置を示した断面図。
【図３】 本発明による半導体装置をプリント基板に実
装した一例を示した断面図。
装した一例を示した断面図。
【図４】 本発明による半導体装置をプリント基板に実
装した一例を示した断面図。
装した一例を示した断面図。
【図５】 従来例を示した断面図。
【図６】 従来例を示した断面図。
１０１，１０１ａ １０１ｂ 半導体素子
１０２ 基板
１０３ 樹脂
１０４ 外部導出リード
１０５ ワイヤー
１０６，１０６ａ，１０６ｂ 高熱伝導性部材
１０７，１０７ａ，１０７ｂ ペースト
１０８ 突起電極
１１０ 配線パターン
１１１ 枠
１１２ プリント基板
１１３ ダイパッド
１１４ 半田
２０１ 半導体素子
２０２ 基板
２０３ 樹脂
２０４ 外部導出リード
２０５ ワイヤー
２０６ 高熱伝導性部材
２０７ ペースト
２０８ 突起電極
２０９ 枠
２１０ 配線パターン
Claims (10)
- 【請求項１】 複数の半導体素子と、前記複数の半導体
素子の各々がフェイスダウンの状態で接続された基板
と、前記複数の半導体素子ならびに前記基板の少なくと
も一部が封止された樹脂部と、を有する半導体装置であ
って、前記樹脂部の一部と前記複数の半導体素子の突起電極が
形成された面の反対面側の一部が除去されたことによ
り、 前記反対面と前記樹脂の最表面とが面一になるよう
に配置されて、 前記複数の半導体素子は、前記反対面が前記樹脂から露
出してなることを特徴とする半導体装置。 - 【請求項２】 前記半導体素子は、前記基板の一方の面
及び他方の面にそれぞれ設けられてなることを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記基板の前記一方の面側に配置された
半導体素子の数が前記基板の他方の面側に配置された半
導体素子の数よりも多く、前記一方の面側に配置された
全ての半導体素子の前記反対面に跨って高熱伝導性部材
が配置されてなることを特徴とする請求項１または２記
載の半導体装置。 - 【請求項４】 前記複数の半導体素子は前記基板の一方
の面のみに設けられてなり、前記基板の他方の面には高
熱伝導性部材が設けられるとともに前記高熱伝導性部材
の表面が前記樹脂部から露出してなることを特徴とする
請求項１記載の半導体装置。 - 【請求項５】 前記一方の面側に配置された全ての半導
体素子の前記反対面に跨って高熱伝導性部材が配置され
てなることを特徴とする請求項４記載の半導体装置。 - 【請求項６】 前記樹脂部の周囲から外部導出リードが
突出するとともに、前記外部導出リードは前記樹脂部の
厚み方向における前記基板の他方の面側に折り曲げられ
て形成されてなることを特徴とする請求項２乃至請求項
５のいずれかに記載の半導体装置。 - 【請求項７】 基板上に複数の半導体素子をフェイスダ
ウンの状態で接続する工程と、前記基板と前記半導体素
子と外部導出リードの少なくとも一部とを樹脂により封
止する工程と、 前記樹脂の一部と前記半導体素子の一部とを除去するこ
とにより、前記半導体素子の突起電極が形成された面の
反対面と前記樹脂の最表面とが面一になるよう形成する
工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項８】 前記基板上に複数の前記半導体素子をフ
ェイスダウンの状態で接続する前記工程と、前記樹脂に
より封止する工程との間に前記基板に外部導出リードを
接続する工程を更に含んでなることを特徴とする請求項
７記載の半導体装置の製造方法。 - 【請求項９】 前記半導体素子の前記樹脂より露出した
部位に高熱伝導性部材を接着する工程からなることを特
徴とする請求項８記載の半導体装置の製造方法。 - 【請求項１０】 基板の一方の面上に複数の半導体素子
をフェイスダウンの状態で接続する工程と、前記基板の
他方の面上に高熱伝導性部材を接着する工程と、 前記基板に外部導出リードを接続する工程と、 前記基板と前記半導体素子と前記高熱伝導性部材と前記
外部導出リードの少なくとも一部とを樹脂により封止す
る工程と、 前記樹脂の一部と前記半導体素子の一部と前記高熱伝導
性部材の一部とを除去することにより、前記半導体素子
の突起電極が形成された面の反対面と前記樹脂の最表
面、および高熱伝導性部材の前記基板に接着された面の
反対面と前記樹脂の最表面とが面一になるように形成す
る工程とからなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13214793A JP3521931B2 (ja) | 1993-06-02 | 1993-06-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13214793A JP3521931B2 (ja) | 1993-06-02 | 1993-06-02 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323939A Division JP3608542B2 (ja) | 2001-10-22 | 2001-10-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342873A JPH06342873A (ja) | 1994-12-13 |
| JP3521931B2 true JP3521931B2 (ja) | 2004-04-26 |
Family
ID=15074461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13214793A Expired - Fee Related JP3521931B2 (ja) | 1993-06-02 | 1993-06-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521931B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU697513B2 (en) * | 1992-12-03 | 1998-10-08 | Canon Kabushiki Kaisha | Image output apparatus, image output method, ink jet print method and printed product obtained with said method |
| JP2611671B2 (ja) * | 1994-07-26 | 1997-05-21 | 日本電気株式会社 | 半導体装置 |
| JP2013222905A (ja) * | 2012-04-18 | 2013-10-28 | Sharp Corp | 半導体装置および電子機器 |
-
1993
- 1993-06-02 JP JP13214793A patent/JP3521931B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342873A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3650001B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009302564A (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| US11469156B2 (en) | Semiconductor package for discharging heat generated by semiconductor chip | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH03214763A (ja) | 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 | |
| JP3608542B2 (ja) | 半導体装置の製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2682200B2 (ja) | 半導体装置 | |
| US7038305B1 (en) | Package for integrated circuit die | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPS6220701B2 (ja) | ||
| KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0817974A (ja) | 放熱構造を持つｂｇａ型ｌｓｉパッケージ | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH08330471A (ja) | 半導体装置及びその製造方法 | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH0492460A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |