JPH0492460A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0492460A JPH0492460A JP20948590A JP20948590A JPH0492460A JP H0492460 A JPH0492460 A JP H0492460A JP 20948590 A JP20948590 A JP 20948590A JP 20948590 A JP20948590 A JP 20948590A JP H0492460 A JPH0492460 A JP H0492460A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- cap
- external leads
- flexible wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000005476 soldering Methods 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 238000005452 bending Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 4
- 229910001080 W alloy Inorganic materials 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 abstract description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract 3
- 238000007747 plating Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000005219 brazing Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- POIUWJQBRNEFGX-XAMSXPGMSA-N cathelicidin Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H]([C@@H](C)CC)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CO)C(O)=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)[C@H](CC(O)=O)NC(=O)CNC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CC(C)C)C1=CC=CC=C1 POIUWJQBRNEFGX-XAMSXPGMSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にフレキシブル配線板を
用いた半導体装置用フラットパッケージの構造に関する
。
用いた半導体装置用フラットパッケージの構造に関する
。
従来のフレキシブル配線板を用いたフラットパッケージ
形半導体装置を第3図(a) 、 (blに示す。
形半導体装置を第3図(a) 、 (blに示す。
この従来の半導体装置は、下記の工程で製作する。
先ず、第3図(C)に示すように、フレキシブル配線板
1は、0.05〜0.075 m厚のポリイミドフィル
ムを外部リード14が霧出するように打ち抜き部0.0
5m+厚の銅箔を接着し、次に配線板1の銅箔を用いて
エツチング法により所望のパターン3及びアイランド4
を作製した後に、Niメツキ3〜5μm−Auメツキ0
.5〜1.0μmをそれぞれ族してフレキシブル配線板
1が完成する。
1は、0.05〜0.075 m厚のポリイミドフィル
ムを外部リード14が霧出するように打ち抜き部0.0
5m+厚の銅箔を接着し、次に配線板1の銅箔を用いて
エツチング法により所望のパターン3及びアイランド4
を作製した後に、Niメツキ3〜5μm−Auメツキ0
.5〜1.0μmをそれぞれ族してフレキシブル配線板
1が完成する。
第3図fa) 、 fb)に示すように、このフレキシ
ブル配線板1のアイランド4にシリコンチップ5を低融
点ロウ材又は接着材により固着する。次にパターン3と
シリコンチップ5内のバッド6との間をAuワイヤー7
によりホンディング接続する。
ブル配線板1のアイランド4にシリコンチップ5を低融
点ロウ材又は接着材により固着する。次にパターン3と
シリコンチップ5内のバッド6との間をAuワイヤー7
によりホンディング接続する。
ボンディングされたAuワイヤ−7全体が包囲されるよ
うに樹脂枠8を位置決めして載置し、エポキシ1シリコ
ンあるいはポリイミド等の液体樹脂9を注入し加熱キュ
アーして硬化させる。このような状態でタイバー10を
切断した後、選別作業を行う0次に第3図(C)に示す
リード切断位置11の部分からリード切断をして各リー
ドを分離した状態にした半導体装置が完成する6又、プ
リント板12のランドにクリーム半田を印刷法又はティ
スペンサーにより塗布し位置決めして、赤外線リフロー
炉又は、蒸気相リフロー炉にて半田付けしてプリント板
へ実装した半導体装置が完成する。
うに樹脂枠8を位置決めして載置し、エポキシ1シリコ
ンあるいはポリイミド等の液体樹脂9を注入し加熱キュ
アーして硬化させる。このような状態でタイバー10を
切断した後、選別作業を行う0次に第3図(C)に示す
リード切断位置11の部分からリード切断をして各リー
ドを分離した状態にした半導体装置が完成する6又、プ
リント板12のランドにクリーム半田を印刷法又はティ
スペンサーにより塗布し位置決めして、赤外線リフロー
炉又は、蒸気相リフロー炉にて半田付けしてプリント板
へ実装した半導体装置が完成する。
従来、この種のフレキシブル配線板を用いたフラット形
半導体装置は、多ピン化に適合したパ・・Iゲージ形態
である。その多ビン化、実装密度向上の方法はリードピ
ッチを縮小させるか又はパラゲージ外形を大きくしてピ
ン数を増す方法がある。
半導体装置は、多ピン化に適合したパ・・Iゲージ形態
である。その多ビン化、実装密度向上の方法はリードピ
ッチを縮小させるか又はパラゲージ外形を大きくしてピ
ン数を増す方法がある。
しかしながら、従来のように、外部リード14がフレキ
シブル配線板の端縁より張り出した構造のものでは、外
部リード14がリード切断工程や、その他のハンドリン
グにおいてコプラナリテイやリード曲がりを発生し、半
田付けの歩留りや品質の低下を招いていた。
シブル配線板の端縁より張り出した構造のものでは、外
部リード14がリード切断工程や、その他のハンドリン
グにおいてコプラナリテイやリード曲がりを発生し、半
田付けの歩留りや品質の低下を招いていた。
又、発生するチップ5は、樹脂9のような熱伝導の悪い
材料にて覆われているために、チップ温度が上昇し、こ
の半導体装置の信頼性を低下させる原因になっていた。
材料にて覆われているために、チップ温度が上昇し、こ
の半導体装置の信頼性を低下させる原因になっていた。
本発明の目的は外部リードのコブラナリテイを向上し、
かつ曲がりを防止し、さらに放熱性を改善した半導体装
置を提供することにある。
かつ曲がりを防止し、さらに放熱性を改善した半導体装
置を提供することにある。
前記目的を達成するため、本発明に係る半導体装1にお
いては、フレキシブル配線板と、チップと、キャップと
を有する半導体装置であって、フレキシブル配線板は、
絶縁シート上に配線用のパターンと、電源供給及び信号
入出力用の外部リードとを形成したものであり、 該外部リードは、絶縁シートの虻囲内で形成支持された
ものであり、 チップは、キャップに支持されてフレキシブル配線板上
に実装され、配線用パターンを介して外部リードに電気
的に接続されたものであり、キャップは、放熱特性が良
好な素材からなり、フレキシブル配線板に接着され、チ
ップを気密封止し、かつチップに生ずる熱を放熱するも
のである。
いては、フレキシブル配線板と、チップと、キャップと
を有する半導体装置であって、フレキシブル配線板は、
絶縁シート上に配線用のパターンと、電源供給及び信号
入出力用の外部リードとを形成したものであり、 該外部リードは、絶縁シートの虻囲内で形成支持された
ものであり、 チップは、キャップに支持されてフレキシブル配線板上
に実装され、配線用パターンを介して外部リードに電気
的に接続されたものであり、キャップは、放熱特性が良
好な素材からなり、フレキシブル配線板に接着され、チ
ップを気密封止し、かつチップに生ずる熱を放熱するも
のである。
また、前記フレキシブル配線板の配線用パターンは、チ
ップの電極に半田付けするバンプを備えたものであり、 また前記フレキシブル配線板は、外部リードをプリント
基板にはんだ付けするスルーホールと、外部リード相互
間に設けたスルーホールとを備えたものである。
ップの電極に半田付けするバンプを備えたものであり、 また前記フレキシブル配線板は、外部リードをプリント
基板にはんだ付けするスルーホールと、外部リード相互
間に設けたスルーホールとを備えたものである。
外部リードは、コプラナリティーの向上及び曲がり防止
の目的のため、フレキシブル配線板の基体をなす絶縁シ
ート内に限定して形成、支持されたもので、絶縁シート
からの張出しがない。
の目的のため、フレキシブル配線板の基体をなす絶縁シ
ート内に限定して形成、支持されたもので、絶縁シート
からの張出しがない。
さらに、チップは、放熱性の良好なキャップに支持され
、発生する熱がキャップを通して放熱される6 また、チップとフレキシブル配線板の配線用パターンと
は、ワイヤーを用いることなく、直#電気的に接続され
、さらに外部リードはフレキシブル配線板のスルーホー
ルを通してプリント基板に電気的に接続される。
、発生する熱がキャップを通して放熱される6 また、チップとフレキシブル配線板の配線用パターンと
は、ワイヤーを用いることなく、直#電気的に接続され
、さらに外部リードはフレキシブル配線板のスルーホー
ルを通してプリント基板に電気的に接続される。
以下、本発明の実施例を図により説明する。
(実施例1)
第1図(a)は、本発明の実施例1を示す平面図、第1
図(b)は、第1図(a)のA−A′線断面図である。
図(b)は、第1図(a)のA−A′線断面図である。
図において、本発明に係るフレキシブル配線板1は、絶
縁シート上に配線用パターン3と、電源供給及び信号入
出力用の外部リード14とを形成したもので、外部リー
ド14は、その先端部が絶縁シートの端縁まで延設され
て絶縁シート上に支持されたものである。フレキシブル
配線板1は次のように製造される。すなわち、まず、絶
縁シートとしての厚さ50〜75μmの感光性ポリイミ
ドフィルムの片面にフラッシュ銅メツキをしてレジスト
塗布・感光・露光・現像によるパターニングとエツチン
グを施して配線用パターン3と外部リード14とを形成
し、パターン3及びリード14上に銅のアディティブメ
ツキを13〜50μm施す。次に感光性ポリイミドフィ
ルムに露光とエツチングを行なうことにより、外部リー
ド14の端部及び外部リード14相互間に100μm幅
程度スルーホール15a、15bを設ける。2つのスル
ーホール15a、 T5bのうち、一方のスルーホール
15aは外部リード14を後述のプリント基板に電気的
に接続するためのものであり、他方のスルーホール15
bは半田付けの確認等に使用されるものである。
縁シート上に配線用パターン3と、電源供給及び信号入
出力用の外部リード14とを形成したもので、外部リー
ド14は、その先端部が絶縁シートの端縁まで延設され
て絶縁シート上に支持されたものである。フレキシブル
配線板1は次のように製造される。すなわち、まず、絶
縁シートとしての厚さ50〜75μmの感光性ポリイミ
ドフィルムの片面にフラッシュ銅メツキをしてレジスト
塗布・感光・露光・現像によるパターニングとエツチン
グを施して配線用パターン3と外部リード14とを形成
し、パターン3及びリード14上に銅のアディティブメ
ツキを13〜50μm施す。次に感光性ポリイミドフィ
ルムに露光とエツチングを行なうことにより、外部リー
ド14の端部及び外部リード14相互間に100μm幅
程度スルーホール15a、15bを設ける。2つのスル
ーホール15a、 T5bのうち、一方のスルーホール
15aは外部リード14を後述のプリント基板に電気的
に接続するためのものであり、他方のスルーホール15
bは半田付けの確認等に使用されるものである。
その次に銅パターンに、ニッケル下地メツキと、その上
地メツキとして金又は錫メツキをそれぞれ0.3〜2μ
mの厚さにメツキして本発明の半導体装置に使用される
フレキシブル配線板1か完成する。
地メツキとして金又は錫メツキをそれぞれ0.3〜2μ
mの厚さにメツキして本発明の半導体装置に使用される
フレキシブル配線板1か完成する。
本発明においてはスルーホール15bを利用して、隣接
外部リード14.14相互間のショートの確認か行われ
るが、このスルーホール15bが存在するなめにフラッ
クスの洗浄が容易になるという効果がある。
外部リード14.14相互間のショートの確認か行われ
るが、このスルーホール15bが存在するなめにフラッ
クスの洗浄が容易になるという効果がある。
キャップ16は、放熱性の良好な素材、例えばシリコン
基板、アルミナ基板、窒化アルミ基板、銅−タングステ
ン合金基板等からなり、キャップ16は、シリコンチッ
プ5を受は入れる凹部19を備えており、シリコンチッ
プ5は、そのチップ電極20aを下方に向けてキャップ
16の四部1つ内に収容され、低融点ロウ材若しくは導
電性接着材17により固着支持されている。この場合、
キャップ封止部18とシリコンチップ5のチップ@極面
が同一面になるように、キャップ16の凹部19の深さ
は設定しである。
基板、アルミナ基板、窒化アルミ基板、銅−タングステ
ン合金基板等からなり、キャップ16は、シリコンチッ
プ5を受は入れる凹部19を備えており、シリコンチッ
プ5は、そのチップ電極20aを下方に向けてキャップ
16の四部1つ内に収容され、低融点ロウ材若しくは導
電性接着材17により固着支持されている。この場合、
キャップ封止部18とシリコンチップ5のチップ@極面
が同一面になるように、キャップ16の凹部19の深さ
は設定しである。
一方、フレキシブル配線板1の配線用パターン3には、
キャップ16に支持されたシリコンチップ5のチップ電
極20aに対向してバンブ20を形成しである。
キャップ16に支持されたシリコンチップ5のチップ電
極20aに対向してバンブ20を形成しである。
シリコンチップ5をフレキシブル配線板1上に実装する
にあたっては、まず、フレキシブル配線板1のバンブ2
0には半田バンブを形成し、一方、チップ5のチップ電
ti20 aには金又は錫の薄膜を1〜2μm被着させ
ておく。
にあたっては、まず、フレキシブル配線板1のバンブ2
0には半田バンブを形成し、一方、チップ5のチップ電
ti20 aには金又は錫の薄膜を1〜2μm被着させ
ておく。
このバンブ20とチップ電極20aを位置法めして全体
をヒーターブロック上で加熱し、更に加熱されたコレッ
トにより圧着加圧して半田を溶融してチップ5のチップ
を極20aとフレキシブル配線板1の配線用パターン3
とを電気的に接続する。次にヒーターブロック上で加熱
されている状態でキャップ16のキャップ封止部18に
エポキシ樹脂あるいはシリコン樹脂を注入器により供給
してキュアすることによりキャップ封止する。又、低融
点ロウ材、例えば半田あるいは金−錫ロウ材での封止も
可能である。この状態で本発明に係るフレキシブル配線
板を用いた半導体装置か完成する。次にこれらが正常に
動作するか否かを選別する作業を実施してからプリント
板12に本発明の半導体装置を半田付は実装する。プリ
ント板12のランド部13に印刷によりクリーム半田を
適正量塗布する。
をヒーターブロック上で加熱し、更に加熱されたコレッ
トにより圧着加圧して半田を溶融してチップ5のチップ
を極20aとフレキシブル配線板1の配線用パターン3
とを電気的に接続する。次にヒーターブロック上で加熱
されている状態でキャップ16のキャップ封止部18に
エポキシ樹脂あるいはシリコン樹脂を注入器により供給
してキュアすることによりキャップ封止する。又、低融
点ロウ材、例えば半田あるいは金−錫ロウ材での封止も
可能である。この状態で本発明に係るフレキシブル配線
板を用いた半導体装置か完成する。次にこれらが正常に
動作するか否かを選別する作業を実施してからプリント
板12に本発明の半導体装置を半田付は実装する。プリ
ント板12のランド部13に印刷によりクリーム半田を
適正量塗布する。
次にランド部13にフレキシブル配線板1の外部リード
14のスルーホール15aを位置合わせしてリフロー炉
又は、ヒーターブロック上でクリーム半田を溶融させて
ランド部13と外部リード14とをスルーホールT5a
を介して電気的に接続させる。以上で本発明の半導体装
置のプリント板への実装状態の製品が完成する。
14のスルーホール15aを位置合わせしてリフロー炉
又は、ヒーターブロック上でクリーム半田を溶融させて
ランド部13と外部リード14とをスルーホールT5a
を介して電気的に接続させる。以上で本発明の半導体装
置のプリント板への実装状態の製品が完成する。
(実施例2)
第2図(a)は本発明の実施例2を示す平面図、第2図
(b)は第2図fa)のA−A’線断面図である。
(b)は第2図fa)のA−A’線断面図である。
本実施例はキャップ16の形状を平板としたものであり
、このことにより加工工数の低減が図られる6本実線例
では、キャップ16の周囲とフレキシブル配線板1との
隙間に接着材17を充填してチップ5の封入を行なう。
、このことにより加工工数の低減が図られる6本実線例
では、キャップ16の周囲とフレキシブル配線板1との
隙間に接着材17を充填してチップ5の封入を行なう。
さらに本実施例では、外部リード14の位置を交互にず
らせて設け、それぞれにスルーホール15aを開口し、
スルーホール15aを介して外部リード14とプリント
板12のランド部13と半田接続させるようにしたもの
である。更に隣接外部リード14間に大きめのスルーホ
ール(スリット)を設けることによってプリント基板へ
の半田付性、フラックス洗浄性、半田付外観検査の向上
につながることが期待できるという利点がある。
らせて設け、それぞれにスルーホール15aを開口し、
スルーホール15aを介して外部リード14とプリント
板12のランド部13と半田接続させるようにしたもの
である。更に隣接外部リード14間に大きめのスルーホ
ール(スリット)を設けることによってプリント基板へ
の半田付性、フラックス洗浄性、半田付外観検査の向上
につながることが期待できるという利点がある。
尚、本発明の外部リードのコプラナリティは、0.1B
以下におさえられ、局部的な曲がりは全くなくなった。
以下におさえられ、局部的な曲がりは全くなくなった。
熱抵抗については、外形寸法30x30鴎、チップサイ
ズ10X10+u+で30〜bされた。
ズ10X10+u+で30〜bされた。
以上説明したように本発明はフレキシブル配線板を用い
た半導体装置において、シリコンチップを放熱性をもつ
キャップに支持したため、チップの放熱性を改善できる
。またキャyプ内のキャビティ空間に樹脂が充填されて
いないためにチップ表面に不純物の付着がなく、又チッ
プのバンブ接続部の熱応力による影響を全く与えないた
めに品質を向上できる。
た半導体装置において、シリコンチップを放熱性をもつ
キャップに支持したため、チップの放熱性を改善できる
。またキャyプ内のキャビティ空間に樹脂が充填されて
いないためにチップ表面に不純物の付着がなく、又チッ
プのバンブ接続部の熱応力による影響を全く与えないた
めに品質を向上できる。
更に、外部リードとプリント板との接続においては、半
田接続用のスルーホールか絶縁フィルム上に形成されて
おり、外部リードが局部的に変形することを防止できる
。又、半田付けの確認においてもリード間のスルーホー
ルを設けであることにより、隣接リード同志のショート
の確認を容易に行なうことができ、かつフラックスの洗
浄を容易に行なうことができるという効果を有する。
田接続用のスルーホールか絶縁フィルム上に形成されて
おり、外部リードが局部的に変形することを防止できる
。又、半田付けの確認においてもリード間のスルーホー
ルを設けであることにより、隣接リード同志のショート
の確認を容易に行なうことができ、かつフラックスの洗
浄を容易に行なうことができるという効果を有する。
第1図(a)は本発明の実施例1を示す平面図、第1図
(b)は第1図(a)のA−A′線断面図、第2図(a
)は本発明の実施例2を示す平面図、第2図(b)は第
2図(a)のA−A ’線断面図、第3図(a)は従来
の半導体装置を示す平面図、第3図(b)は同断面図、
第3図(C)は従来のフレキシブル配線板を示す平面図
である。 l・・・フレキシブル配線板 3・・・配線用パターン 5・・・シリコンチップ1
4・・・外部リード 15a 、 15b−・・スルーホール16・・・キャ
ップ 18・・・キャップ封止部20・・・バ
ング 20a・・・チップ電極特許出願人
日本電気株式会社 代 理 人 弁理士 菅 野 中(b) へ 20、バンプ ゝ\ ゝ15a 第1図 の)
(b)は第1図(a)のA−A′線断面図、第2図(a
)は本発明の実施例2を示す平面図、第2図(b)は第
2図(a)のA−A ’線断面図、第3図(a)は従来
の半導体装置を示す平面図、第3図(b)は同断面図、
第3図(C)は従来のフレキシブル配線板を示す平面図
である。 l・・・フレキシブル配線板 3・・・配線用パターン 5・・・シリコンチップ1
4・・・外部リード 15a 、 15b−・・スルーホール16・・・キャ
ップ 18・・・キャップ封止部20・・・バ
ング 20a・・・チップ電極特許出願人
日本電気株式会社 代 理 人 弁理士 菅 野 中(b) へ 20、バンプ ゝ\ ゝ15a 第1図 の)
Claims (3)
- (1)フレキシブル配線板と、チップと、キャップとを
有する半導体装置であって、 フレキシブル配線板は、絶縁シート上に配線用のパター
ンと、電源供給及び信号入出力用の外部リードとを形成
したものであり、 該外部リードは、絶縁シートの範囲内で形成支持された
ものであり、 チップは、キャップに支持されてフレキシブル配線板上
に実装され、配線用パターンを介して外部リードに電気
的に接続されたものであり、キャップは、放熱特性が良
好な素材からなり、フレキシブル配線板に接着され、チ
ップを気密封止し、かつチップに生ずる熱を放熱するも
のであることを特徴とする半導体装置。 - (2)前記フレキシブル配線板の配線用パターンは、チ
ップの電極に半田付けするバンプを備えたものであるこ
とを特徴とする請求項第(1)項記載の半導体装置。 - (3)前記フレキシブル配線板は、外部リードをプリン
ト基板にはんだ付けするスルーホールと、外部リード相
互間に設けたスルーホールとを備えたものであることを
特徴とする請求項第(1)項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20948590A JPH0492460A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20948590A JPH0492460A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0492460A true JPH0492460A (ja) | 1992-03-25 |
Family
ID=16573612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20948590A Pending JPH0492460A (ja) | 1990-08-08 | 1990-08-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0492460A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6800189B2 (en) | 1999-08-18 | 2004-10-05 | Murata Manufacturing Co., Ltd. | Method of forming insulating film of conductive cap by anodizing or electrodeposition |
US9666539B1 (en) | 2015-12-03 | 2017-05-30 | International Business Machines Corporation | Packaging for high speed chip to chip communication |
-
1990
- 1990-08-08 JP JP20948590A patent/JPH0492460A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6800189B2 (en) | 1999-08-18 | 2004-10-05 | Murata Manufacturing Co., Ltd. | Method of forming insulating film of conductive cap by anodizing or electrodeposition |
US6866893B2 (en) | 1999-08-18 | 2005-03-15 | Murata Manufacturing Co., Ltd. | Conductive cap, electronic component, and method of forming insulating film of conductive cap |
US9666539B1 (en) | 2015-12-03 | 2017-05-30 | International Business Machines Corporation | Packaging for high speed chip to chip communication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3541491B2 (ja) | 電子部品 | |
KR960006710B1 (ko) | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 | |
US7897438B2 (en) | Method of making semiconductor package with plated connection | |
JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP2004071898A (ja) | 回路装置およびその製造方法 | |
JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
US20070126107A1 (en) | Multi-chip semiconductor connector assembly method | |
JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
JPH11307673A (ja) | 半導体装置とその製造方法 | |
JPH0492460A (ja) | 半導体装置 | |
JP2013110188A (ja) | 半導体装置及びその製造方法 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JPH10340925A (ja) | 半導体装置およびその製造方法 | |
JPS6220701B2 (ja) | ||
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH1187906A (ja) | 半導体装置およびその実装方法 | |
JPH08255868A (ja) | 半導体装置およびその製造方法 |