JPH05243287A - 混成集積回路装置およびその製造方法 - Google Patents
混成集積回路装置およびその製造方法Info
- Publication number
- JPH05243287A JPH05243287A JP4120092A JP4120092A JPH05243287A JP H05243287 A JPH05243287 A JP H05243287A JP 4120092 A JP4120092 A JP 4120092A JP 4120092 A JP4120092 A JP 4120092A JP H05243287 A JPH05243287 A JP H05243287A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- solder
- circuit pattern
- pad
- fixing pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 微小サイズの半導体素子の半田固着が可能な
ダイボンドパッドを提供することを目的とする。 【構成】 パッド(24)等の回路パターンは接着性を有す
る熱硬化性絶縁樹脂と銅箔とのクラッド材を絶縁金属基
板にホットプレスし、銅箔をホトエッチングして形成さ
れる。パッド(14)には周辺で幅広となる複数の溝(25)が
同時形成される。図の破線で示す矩形領域に印刷され、
リフロー時に溶融する半田は、溝(25)に吸収され、ま
た、溝(25)に沿ってパッド(14)の周辺部に流動するた
め、平坦な半田面が得られ、半導体素子が水平に固着さ
れる。
ダイボンドパッドを提供することを目的とする。 【構成】 パッド(24)等の回路パターンは接着性を有す
る熱硬化性絶縁樹脂と銅箔とのクラッド材を絶縁金属基
板にホットプレスし、銅箔をホトエッチングして形成さ
れる。パッド(14)には周辺で幅広となる複数の溝(25)が
同時形成される。図の破線で示す矩形領域に印刷され、
リフロー時に溶融する半田は、溝(25)に吸収され、ま
た、溝(25)に沿ってパッド(14)の周辺部に流動するた
め、平坦な半田面が得られ、半導体素子が水平に固着さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置および
その製造方法に関し、詳細には、微小サイズの半導体素
子の固着技術に関する。
その製造方法に関し、詳細には、微小サイズの半導体素
子の固着技術に関する。
【０００２】
【従来の技術】図６を参照すると、従来の混成集積回路
装置は、絶縁金属基板(20)、この絶縁金属基板(20)上に
絶縁樹脂層(22)を介して所定形状に形成したダイボンド
パッド(24)(26)、ワイアボンディングパッド(28)等の回
路パターン、所定のダイボンドパッド(24)(26)に固着し
た半導体素子(34)(36)等から構成される。
装置は、絶縁金属基板(20)、この絶縁金属基板(20)上に
絶縁樹脂層(22)を介して所定形状に形成したダイボンド
パッド(24)(26)、ワイアボンディングパッド(28)等の回
路パターン、所定のダイボンドパッド(24)(26)に固着し
た半導体素子(34)(36)等から構成される。
【０００３】絶縁金属基板(20)には放熱特性および加工
性を考慮して略２ｍｍ厚のアルミニウムが使用され、絶
縁性の向上のためにその表面が陽極酸化処理される。ダ
イボンドパッド(24)(26)、ワイアボンディングパッド(2
8)等の回路パターンは、ポリイミド樹脂等の接着性を有
する熱硬化性絶縁樹脂と略３５μｍ厚の銅箔とのクラッ
ド材を温度１５０℃〜１７０℃、１平方センチメートル
当り５０〜１００Ｋｇの圧力で絶縁金属基板(20)にホッ
トプレスした後、その銅箔をホトエッチングする等して
所定パターンに形成される。なお、現実の混成集積回路
装置では前記したパターンの他、バス等の導電路、チッ
プ抵抗あるいはチップコンデンサ等の異型部品を固着す
るパッド、混成集積回路装置の外部リードを固着する外
部リード用パッドが同時形成される。また、前記熱硬化
性絶縁樹脂はこのホットプレス工程で完全硬化して略３
５μｍ厚の絶縁樹脂層(22)となる。
性を考慮して略２ｍｍ厚のアルミニウムが使用され、絶
縁性の向上のためにその表面が陽極酸化処理される。ダ
イボンドパッド(24)(26)、ワイアボンディングパッド(2
8)等の回路パターンは、ポリイミド樹脂等の接着性を有
する熱硬化性絶縁樹脂と略３５μｍ厚の銅箔とのクラッ
ド材を温度１５０℃〜１７０℃、１平方センチメートル
当り５０〜１００Ｋｇの圧力で絶縁金属基板(20)にホッ
トプレスした後、その銅箔をホトエッチングする等して
所定パターンに形成される。なお、現実の混成集積回路
装置では前記したパターンの他、バス等の導電路、チッ
プ抵抗あるいはチップコンデンサ等の異型部品を固着す
るパッド、混成集積回路装置の外部リードを固着する外
部リード用パッドが同時形成される。また、前記熱硬化
性絶縁樹脂はこのホットプレス工程で完全硬化して略３
５μｍ厚の絶縁樹脂層(22)となる。
【０００４】半導体素子(34)(36)はチップ形状で使用さ
れ、小信号用のトランジスタあるいは集積回路素子等、
微小サイズの半導体素子(34)は銀ペースト(30)等のソル
ダペーストを使用して固着され、大電力トランジスタ等
の大サイズの半導体素子(36)は半田(32)を使用して固着
される。それら半導体素子(34)(36)は、所定のダイボン
ドパッド(24)(26)にクリーム状の銀ペースト(30)および
半田(32)を順次スクリーン印刷し、その粘性を利用し
て、先ず、大サイズの半導体素子(36)および図示しない
チップ抵抗あるいはチップコンデンサ等の異型部品を仮
固着し、リフローして完全固着される。続いて、微小サ
イズの半導体素子(34)を、同様に、銀ペースト(30)上に
仮固着し、リフローされて完全固着される。
れ、小信号用のトランジスタあるいは集積回路素子等、
微小サイズの半導体素子(34)は銀ペースト(30)等のソル
ダペーストを使用して固着され、大電力トランジスタ等
の大サイズの半導体素子(36)は半田(32)を使用して固着
される。それら半導体素子(34)(36)は、所定のダイボン
ドパッド(24)(26)にクリーム状の銀ペースト(30)および
半田(32)を順次スクリーン印刷し、その粘性を利用し
て、先ず、大サイズの半導体素子(36)および図示しない
チップ抵抗あるいはチップコンデンサ等の異型部品を仮
固着し、リフローして完全固着される。続いて、微小サ
イズの半導体素子(34)を、同様に、銀ペースト(30)上に
仮固着し、リフローされて完全固着される。
【０００５】この後、半導体素子(34)(36)の電極と所定
のワイアボンディングパッド(28)がワイアボンディング
され、外部接続のための外部リード（図示しない）が固
着され、さらに、樹脂製のケースで搭載素子が封止され
る。
のワイアボンディングパッド(28)がワイアボンディング
され、外部接続のための外部リード（図示しない）が固
着され、さらに、樹脂製のケースで搭載素子が封止され
る。
【０００６】
【発明が解決しようとする課題】上述したように、半田
リフローによりチップ状の半導体素子を固着する技術は
既に知られている。しかし、微小サイズの例えば小信号
系の半導体素子をリフロー工程を利用してダイボンドパ
ッド上に半田固着する場合には、以下のような問題が生
じる。
リフローによりチップ状の半導体素子を固着する技術は
既に知られている。しかし、微小サイズの例えば小信号
系の半導体素子をリフロー工程を利用してダイボンドパ
ッド上に半田固着する場合には、以下のような問題が生
じる。
【０００７】例えば、小信号用のトランジスタで微小サ
イズのものは一辺が０．３ｍｍ〜１．０ｍｍ程度であ
り、そのためのダイボンドパッド(24)のサイズは一辺が
０．５ｍｍ〜１．５ｍｍである。半導体素子をダイボン
ドパッド(24)上に最適に固着する半田量は、例えばその
半導体素子のチップサイズの一辺が０．３ｍｍであると
きは約０．０１８〜０．０２５ｍｍ3 位必要である。こ
れに対して、スクリーン印刷法により印刷されるロウ材
量はメタルマスク厚で決定され、０．１ｍｍ以下の厚さ
にロウ材を印刷することが困難である。これは印刷に限
らずディスペンサー方式においても同様である。
イズのものは一辺が０．３ｍｍ〜１．０ｍｍ程度であ
り、そのためのダイボンドパッド(24)のサイズは一辺が
０．５ｍｍ〜１．５ｍｍである。半導体素子をダイボン
ドパッド(24)上に最適に固着する半田量は、例えばその
半導体素子のチップサイズの一辺が０．３ｍｍであると
きは約０．０１８〜０．０２５ｍｍ3 位必要である。こ
れに対して、スクリーン印刷法により印刷されるロウ材
量はメタルマスク厚で決定され、０．１ｍｍ以下の厚さ
にロウ材を印刷することが困難である。これは印刷に限
らずディスペンサー方式においても同様である。
【０００８】従って、印刷等の手段により微細サイズの
ダイボンドパッド(24)上に半田を塗布した場合には、半
導体素子を最適固着するのに必要以上の過剰半田が印刷
等される。この問題は現状の塗布技術では解決できない
問題である。このように、微小サイズの半導体素子を搭
載した従来の混成集積回路装置では、図６に示すよう
に、微小ダイボンドパッド(24)上ではロウ材が過剰とな
り、ダイボンドパッド(24)上の半田はリフロー時に半田
の表面張力により半球形を呈し、軽量且つ極めて微小な
半導体素子(34)は溶融半田の球面に沿って、傾いて固着
される。この場合、ワイヤーボンディングが行えず完全
不良となる問題があった。
ダイボンドパッド(24)上に半田を塗布した場合には、半
導体素子を最適固着するのに必要以上の過剰半田が印刷
等される。この問題は現状の塗布技術では解決できない
問題である。このように、微小サイズの半導体素子を搭
載した従来の混成集積回路装置では、図６に示すよう
に、微小ダイボンドパッド(24)上ではロウ材が過剰とな
り、ダイボンドパッド(24)上の半田はリフロー時に半田
の表面張力により半球形を呈し、軽量且つ極めて微小な
半導体素子(34)は溶融半田の球面に沿って、傾いて固着
される。この場合、ワイヤーボンディングが行えず完全
不良となる問題があった。
【０００９】この発明は上述した課題に鑑みてなされた
ものであり、この発明の目的は、極めて微小サイズのチ
ップ状の半導体素子をダイボンドパッド上に半田固着で
きる混成集積回路装置を提供することである。
ものであり、この発明の目的は、極めて微小サイズのチ
ップ状の半導体素子をダイボンドパッド上に半田固着で
きる混成集積回路装置を提供することである。
【００１０】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁性基板と、この絶縁性基板上に所定形状に形
成された回路パターンと、この回路パターン上に半田固
着されたチップ状の半導体素子とを具備する混成集積回
路装置であって、前記半導体素子を半田固着する前記回
路パターンの固着パッドに放射状の複数の溝が設けられ
ていることを特徴としている。
目的を達成するため、この発明に係わる混成集積回路装
置は、絶縁性基板と、この絶縁性基板上に所定形状に形
成された回路パターンと、この回路パターン上に半田固
着されたチップ状の半導体素子とを具備する混成集積回
路装置であって、前記半導体素子を半田固着する前記回
路パターンの固着パッドに放射状の複数の溝が設けられ
ていることを特徴としている。
【００１１】また、この発明に係わる混成集積回路装置
は、絶縁性基板と、この絶縁性基板上に所定形状に形成
された回路パターンと、この回路パターン上に半田固着
されたチップ状の半導体素子とを具備する混成集積回路
装置であって、前記半導体素子を半田固着する前記回路
パターンの固着パッドに、前記半導体素子と重畳した放
射状の複数の溝が設けられていることを特徴としてい
る。
は、絶縁性基板と、この絶縁性基板上に所定形状に形成
された回路パターンと、この回路パターン上に半田固着
されたチップ状の半導体素子とを具備する混成集積回路
装置であって、前記半導体素子を半田固着する前記回路
パターンの固着パッドに、前記半導体素子と重畳した放
射状の複数の溝が設けられていることを特徴としてい
る。
【００１２】また、この発明に係わる混成集積回路装置
は、絶縁性基板と、この絶縁性基板上に所定形状に形成
された回路パターンと、この回路パターン上に半田固着
されたチップ状の半導体素子とを具備する混成集積回路
装置であって、前記半導体素子を半田固着する前記回路
パターンの固着パッドに、回路パターン下の絶縁体が露
出しない程度の深さを有した複数の溝が放射状に設けら
れていることを特徴としている。
は、絶縁性基板と、この絶縁性基板上に所定形状に形成
された回路パターンと、この回路パターン上に半田固着
されたチップ状の半導体素子とを具備する混成集積回路
装置であって、前記半導体素子を半田固着する前記回路
パターンの固着パッドに、回路パターン下の絶縁体が露
出しない程度の深さを有した複数の溝が放射状に設けら
れていることを特徴としている。
【００１３】さらに、この発明に係わる混成集積回路装
置の製造方法は、絶縁性基板上に所定形状の回路パター
ンを形成し、その回路パターンの固着パッドに放射状の
複数の溝を形成し、その溝が形成された固着パッド上に
半田を塗布した後、固着パッド上にチップ状の半導体素
子を搭載し、半田リフロー工程に溶融する半田の一部を
前記溝で吸収し、前記固着パッド上に半導体素子を固着
することを特徴としている。
置の製造方法は、絶縁性基板上に所定形状の回路パター
ンを形成し、その回路パターンの固着パッドに放射状の
複数の溝を形成し、その溝が形成された固着パッド上に
半田を塗布した後、固着パッド上にチップ状の半導体素
子を搭載し、半田リフロー工程に溶融する半田の一部を
前記溝で吸収し、前記固着パッド上に半導体素子を固着
することを特徴としている。
【００１４】さらに、この発明に係わる混成集積回路装
置の製造方法は、絶縁性基板上に所定形状の回路パター
ンを形成し、その回路パターンの固着パッドに放射状の
複数の溝を形成し、その溝が形成された固着パッド上に
塗布可能な最小限の半田を塗布した後、固着パッド上に
チップ状の小信号系半導体素子を搭載し、半田リフロー
工程に溶融する半田の余剰半田を前記溝で吸収し、前記
固着パッド上に半導体素子を固着することを特徴として
いる。
置の製造方法は、絶縁性基板上に所定形状の回路パター
ンを形成し、その回路パターンの固着パッドに放射状の
複数の溝を形成し、その溝が形成された固着パッド上に
塗布可能な最小限の半田を塗布した後、固着パッド上に
チップ状の小信号系半導体素子を搭載し、半田リフロー
工程に溶融する半田の余剰半田を前記溝で吸収し、前記
固着パッド上に半導体素子を固着することを特徴として
いる。
【００１５】さらに、この発明に係わる混成集積回路装
置の製造方法は、絶縁性基板上に銅箔により所定形状の
回路パターンを形成し、その回路パターンの固着パッド
に回路パターン下の絶縁体が露出しない程度の深さを有
した放射状の複数の溝を形成し、その溝が形成された固
着パッド上に半田を塗布した後、固着パッド上にチップ
状の半導体素子を搭載し、半田リフロー工程に溶融する
半田の一部を前記溝で吸収し、前記固着パッド上に半導
体素子を固着することを特徴としている。
置の製造方法は、絶縁性基板上に銅箔により所定形状の
回路パターンを形成し、その回路パターンの固着パッド
に回路パターン下の絶縁体が露出しない程度の深さを有
した放射状の複数の溝を形成し、その溝が形成された固
着パッド上に半田を塗布した後、固着パッド上にチップ
状の半導体素子を搭載し、半田リフロー工程に溶融する
半田の一部を前記溝で吸収し、前記固着パッド上に半導
体素子を固着することを特徴としている。
【００１６】
【作用】以上のように構成される混成集積回路装置およ
びその製造方法においては、回路パターンのダイボンド
パッドに放射状の溝を設けることにより、その溝によ
り、パッド上に塗布された固着するのに不必要な過剰半
田が吸収され、極めて微小サイズのチップ状の半導体素
子をダイボンドパッド上に略平坦に半田固着することが
可能となる。
びその製造方法においては、回路パターンのダイボンド
パッドに放射状の溝を設けることにより、その溝によ
り、パッド上に塗布された固着するのに不必要な過剰半
田が吸収され、極めて微小サイズのチップ状の半導体素
子をダイボンドパッド上に略平坦に半田固着することが
可能となる。
【００１７】また、上述した溝で過剰半田が吸収される
ために、ダイボンドパッド周辺の回路パターンに半田が
流出することを防止することができる。
ために、ダイボンドパッド周辺の回路パターンに半田が
流出することを防止することができる。
【００１８】
【実施例】以下に、図１乃至図５に基ずいて、本発明の
混成集積回路装置を説明する。本発明は微小サイズの半
導体素子を良好に半田固着することができるダイボンド
パッドの構造に特徴を有するものであり、先に、発明が
解決すべき課題の項で説明したような従来不可能とされ
ていた微小サイズのチップ状の半導体素子を実装した混
成集積回路構造を実現するものである。
混成集積回路装置を説明する。本発明は微小サイズの半
導体素子を良好に半田固着することができるダイボンド
パッドの構造に特徴を有するものであり、先に、発明が
解決すべき課題の項で説明したような従来不可能とされ
ていた微小サイズのチップ状の半導体素子を実装した混
成集積回路構造を実現するものである。
【００１９】本発明の混成集積回路装置は、図５に示す
ように、絶縁金属基板(20)、絶縁樹脂層(22)を介して所
定形状にダイボンドパッド(24)(26)、ワイアボンディン
グパッド(28)等を形成した回路パターン、ダイボンドパ
ッド(24)(26)に半田固着した半導体素子(34)(36)等から
なる構造を備える。絶縁金属基板(20)には耐熱性、放熱
特性および加工性を考慮して略２ｍｍ厚のアルミニウム
が使用され、絶縁性の向上のためにその表面が陽極酸化
処理される。
ように、絶縁金属基板(20)、絶縁樹脂層(22)を介して所
定形状にダイボンドパッド(24)(26)、ワイアボンディン
グパッド(28)等を形成した回路パターン、ダイボンドパ
ッド(24)(26)に半田固着した半導体素子(34)(36)等から
なる構造を備える。絶縁金属基板(20)には耐熱性、放熱
特性および加工性を考慮して略２ｍｍ厚のアルミニウム
が使用され、絶縁性の向上のためにその表面が陽極酸化
処理される。
【００２０】ダイボンドパッド(24)(26)、ワイアボンデ
ィングパッド(28)等の回路パターンは、ポリイミド樹脂
等の接着性を有する熱硬化性絶縁樹脂と略３５μｍ厚の
銅箔とのクラッド材を温度１５０℃〜１７０℃、１平方
センチメートル当り５０〜１００Ｋｇの圧力で絶縁金属
基板(20)にホットプレスした後、その銅箔をホトエッチ
ングする等して所定パターンに形成される。なお、現実
の混成集積回路装置では前記したパターンの他、バス等
の導電路、チップ抵抗あるいはチップコンデンサ等の異
型部品を固着するパッド、混成集積回路装置の外部リー
ドを固着する外部リード用パッドが同時形成される。ま
た、前記熱硬化性絶縁樹脂はこのホットプレス工程で完
全硬化して略３５μｍ厚の絶縁樹脂層(22)となる。
ィングパッド(28)等の回路パターンは、ポリイミド樹脂
等の接着性を有する熱硬化性絶縁樹脂と略３５μｍ厚の
銅箔とのクラッド材を温度１５０℃〜１７０℃、１平方
センチメートル当り５０〜１００Ｋｇの圧力で絶縁金属
基板(20)にホットプレスした後、その銅箔をホトエッチ
ングする等して所定パターンに形成される。なお、現実
の混成集積回路装置では前記したパターンの他、バス等
の導電路、チップ抵抗あるいはチップコンデンサ等の異
型部品を固着するパッド、混成集積回路装置の外部リー
ドを固着する外部リード用パッドが同時形成される。ま
た、前記熱硬化性絶縁樹脂はこのホットプレス工程で完
全硬化して略３５μｍ厚の絶縁樹脂層(22)となる。
【００２１】図１および図２を参照して本発明の第１の
実施例を説明する。なお、図は一辺が０．３ｍｍ〜１．
０ｍｍ程度の小信号トランジスタ等の半導体素子を固着
する微小サイズのダイボンドパッド(24)の平面構造を示
す。そのダイボンドパッド(24)上には、本発明の特徴と
する溝(25)が形成される。この溝(25)は回路パターン形
成前あるいは後に別個のエッチング工程あるいはプレス
によって形成する。さらに溝(25)について述べると、溝
(25)は回路パターン下の絶縁体が露出しない程度の深さ
を有するように形成する。この実施例では、回路パター
ン下の絶縁樹脂層(22)が露出しないようにハーフエッチ
ングあるいはプレスにより、溝(25)の深さを調整し溝(2
5)を形成している。溝(25)の深さが回路パターン下の絶
縁体を露出させるような場合には、半田ぬれ性が悪きな
り、後述する過剰半田を吸収できなくなる。
実施例を説明する。なお、図は一辺が０．３ｍｍ〜１．
０ｍｍ程度の小信号トランジスタ等の半導体素子を固着
する微小サイズのダイボンドパッド(24)の平面構造を示
す。そのダイボンドパッド(24)上には、本発明の特徴と
する溝(25)が形成される。この溝(25)は回路パターン形
成前あるいは後に別個のエッチング工程あるいはプレス
によって形成する。さらに溝(25)について述べると、溝
(25)は回路パターン下の絶縁体が露出しない程度の深さ
を有するように形成する。この実施例では、回路パター
ン下の絶縁樹脂層(22)が露出しないようにハーフエッチ
ングあるいはプレスにより、溝(25)の深さを調整し溝(2
5)を形成している。溝(25)の深さが回路パターン下の絶
縁体を露出させるような場合には、半田ぬれ性が悪きな
り、後述する過剰半田を吸収できなくなる。
【００２２】また、溝(25)の形状は、半田溶融時に過剰
半田を吸収導く必要性があるために、図１に示すごと
く、ダイボンドパッド(24)の略中心部分へ向かって放射
状でクサビ形状に形成されている。この形状は前述した
ように、ハーフエッチングあるいはプレスによって、回
路パターンの膜厚に応じてその深さが調整される。溝(2
5)を形成した後、ダイボンドパッド(24)上にはスクリー
ン印刷あるいはディスペンサー等の塗布手段を用いてク
リーム状の半田を印刷する。この際、ダイボンドパッド
(24)上には、前述したようにダイボンドパッド(24)が極
めて微小サイズであるために半導体素子(34)を最適に固
着する以上の不必要な過剰なクリーム状の半田が印刷等
される。
半田を吸収導く必要性があるために、図１に示すごと
く、ダイボンドパッド(24)の略中心部分へ向かって放射
状でクサビ形状に形成されている。この形状は前述した
ように、ハーフエッチングあるいはプレスによって、回
路パターンの膜厚に応じてその深さが調整される。溝(2
5)を形成した後、ダイボンドパッド(24)上にはスクリー
ン印刷あるいはディスペンサー等の塗布手段を用いてク
リーム状の半田を印刷する。この際、ダイボンドパッド
(24)上には、前述したようにダイボンドパッド(24)が極
めて微小サイズであるために半導体素子(34)を最適に固
着する以上の不必要な過剰なクリーム状の半田が印刷等
される。
【００２３】そして、クリーム状の半田を塗布した後、
ダイボンドパッド(24)上に、例えば、一辺が約０．３ｍ
ｍ〜１．０ｍｍサイズの小信号系の極めて微細サイズの
半導体素子(34)を搭載する。この場合、重要なことは、
半導体素子(34)とダイボンドパッド(24)に形成した溝(2
5)とが重畳するとともに（図１の破線部分参照）、溝(2
5)の一部分が半導体素子(34)の終端面よりも外側に導出
していることである。これは過剰半田を確実に溝(25)に
吸収し従来の不具合を確実に防止するためである。
ダイボンドパッド(24)上に、例えば、一辺が約０．３ｍ
ｍ〜１．０ｍｍサイズの小信号系の極めて微細サイズの
半導体素子(34)を搭載する。この場合、重要なことは、
半導体素子(34)とダイボンドパッド(24)に形成した溝(2
5)とが重畳するとともに（図１の破線部分参照）、溝(2
5)の一部分が半導体素子(34)の終端面よりも外側に導出
していることである。これは過剰半田を確実に溝(25)に
吸収し従来の不具合を確実に防止するためである。
【００２４】基板(20)をリフロー工程に搬送すると、半
田は溶融されダイボンドパッド(24)と半導体素子(34)と
が固着される。この際、ダイボンドパッド(24)上には上
述したように半導体素子(34)を固着するのに必要以上の
過剰半田が存在するが、溝(25)によって過剰半田は吸収
され微小サイズの半導体素子(34)を固着するのに最適な
半田量になる。即ち、リフロー時に半田が溶融した際、
半田クリーム中のフラックが溝(25)に流れ込むと同時に
溶融した過剰半田が溝(25)内に強制的に流れ込み過剰半
田が吸収されることになる。過剰半田が溝(25)に吸収さ
れることにより半導体素子(34)を固着する半田の膜厚層
を略均一に平坦とすることができる。
田は溶融されダイボンドパッド(24)と半導体素子(34)と
が固着される。この際、ダイボンドパッド(24)上には上
述したように半導体素子(34)を固着するのに必要以上の
過剰半田が存在するが、溝(25)によって過剰半田は吸収
され微小サイズの半導体素子(34)を固着するのに最適な
半田量になる。即ち、リフロー時に半田が溶融した際、
半田クリーム中のフラックが溝(25)に流れ込むと同時に
溶融した過剰半田が溝(25)内に強制的に流れ込み過剰半
田が吸収されることになる。過剰半田が溝(25)に吸収さ
れることにより半導体素子(34)を固着する半田の膜厚層
を略均一に平坦とすることができる。
【００２５】従って、半田クリームに仮固着した半導体
素子(35)が水平に固着されることになり、その電極のワ
イアボンディングに支障が生じない。なお、溝(25)は、
ダイボンドパッド(24)のサイズ、あるいはスクリーン印
刷される半田クリームの量に応じて、図２に示すよう
に、多数設けることが有効である。以上に詳述した実施
例では、溝(25)の形状はクサビ形状であったが、図３ま
たは図４に示すような形状でも同様の効果を奏する。
素子(35)が水平に固着されることになり、その電極のワ
イアボンディングに支障が生じない。なお、溝(25)は、
ダイボンドパッド(24)のサイズ、あるいはスクリーン印
刷される半田クリームの量に応じて、図２に示すよう
に、多数設けることが有効である。以上に詳述した実施
例では、溝(25)の形状はクサビ形状であったが、図３ま
たは図４に示すような形状でも同様の効果を奏する。
【００２６】また、この実施例では、金属基板を用いて
説明したが、この発明は金属基板に限定されるものでは
なく、セラミックス基板、ガラスエポキシ基板等の配線
基板上に回路パターンを形成する場合であっても同様の
効果を奏する。この場合、ダイボンドパッドに形成する
溝の深さはそれらの基板表面が露出しない程度に形成す
る。
説明したが、この発明は金属基板に限定されるものでは
なく、セラミックス基板、ガラスエポキシ基板等の配線
基板上に回路パターンを形成する場合であっても同様の
効果を奏する。この場合、ダイボンドパッドに形成する
溝の深さはそれらの基板表面が露出しない程度に形成す
る。
【００２７】さらに、この実施例では、微小サイズの半
導体素子をダイボンドパッドにダイレクトに固着する場
合について説明したが、例えば発熱性を有する小信号系
の半導体素子(42)を基板上に固着する場合にはヒートシ
ンク(40)に溝を形成しても、同様の効果を奏する。
導体素子をダイボンドパッドにダイレクトに固着する場
合について説明したが、例えば発熱性を有する小信号系
の半導体素子(42)を基板上に固着する場合にはヒートシ
ンク(40)に溝を形成しても、同様の効果を奏する。
【００２８】
【発明の効果】以上詳述したように、回路パターンのダ
イボンドパッドに放射状の溝を設けることにより、その
溝により、パッド上に塗布された固着するのに不必要な
過剰半田が吸収され、極めて微小サイズのチップ状の半
導体素子をダイボンドパッド上に略平坦に半田固着する
ことが可能となる。その結果、極めて微小サイズのチッ
プ状の半導体素子と周辺の回路パターンとのボンディン
グとを確実に行うことができる。
イボンドパッドに放射状の溝を設けることにより、その
溝により、パッド上に塗布された固着するのに不必要な
過剰半田が吸収され、極めて微小サイズのチップ状の半
導体素子をダイボンドパッド上に略平坦に半田固着する
ことが可能となる。その結果、極めて微小サイズのチッ
プ状の半導体素子と周辺の回路パターンとのボンディン
グとを確実に行うことができる。
【００２９】また、この発明では、上述したように溝に
より過剰半田が吸収され半田層の膜厚を略均一に平坦に
することができ、従来構造で発生していた固着不良を略
皆無とすることができる。さらに、上述した溝で過剰半
田が吸収されるために、ダイボンドパッド周辺の回路パ
ターンに半田が流出することを防止することができる。
より過剰半田が吸収され半田層の膜厚を略均一に平坦に
することができ、従来構造で発生していた固着不良を略
皆無とすることができる。さらに、上述した溝で過剰半
田が吸収されるために、ダイボンドパッド周辺の回路パ
ターンに半田が流出することを防止することができる。
【００３０】さらに、この発明は新しい設備を入れるこ
となく従来の製造工程をそのまま利用することができる
効果を有する。
となく従来の製造工程をそのまま利用することができる
効果を有する。
【図１】本発明の第１の実施例のダイボンドパッドの平
面図。
面図。
【図２】第１の実施例の変形例の平面図。
【図３】本発明の第２の実施例のダイボンドパッドの平
面図。
面図。
【図４】第２の実施例の変形例の平面図。
【図５】本発明の混成集積回路装置の要部断面図。
【図６】従来の混成集積回路装置の要部断面図。
２４ ダイボンドパッド ２５ 溝
Claims (6)
- 【請求項１】絶縁性基板と、この絶縁性基板上に所定形
状に形成された回路パターンと、この回路パターン上に
半田固着されたチップ状の半導体素子とを具備する混成
集積回路装置であって、 前記半導体素子を半田固着する前記回路パターンの固着
パッドに放射状の複数の溝が設けられていることを特徴
とする混成集積回路装置。 - 【請求項２】絶縁性基板と、この絶縁性基板上に所定形
状に形成された回路パターンと、この回路パターン上に
半田固着されたチップ状の半導体素子とを具備する混成
集積回路装置であって、 前記半導体素子を半田固着する前記回路パターンの固着
パッドに、前記半導体素子と重畳した放射状の複数の溝
が設けられていることを特徴とする混成集積回路装置。 - 【請求項３】絶縁性基板と、この絶縁性基板上に所定形
状に形成された回路パターンと、この回路パターン上に
半田固着されたチップ状の半導体素子とを具備する混成
集積回路装置であって、 前記半導体素子を半田固着する前記回路パターンの固着
パッドに、回路パターン下の絶縁体が露出しない程度の
深さを有した複数の溝が放射状に設けられていることを
特徴とする混成集積回路装置。 - 【請求項４】絶縁性基板上に所定形状の回路パターンを
形成し、その回路パターンの固着パッドに放射状の複数
の溝を形成し、その溝が形成された固着パッド上に半田
を塗布した後、固着パッド上にチップ状の半導体素子を
搭載し、半田リフロー工程に溶融する半田の一部を前記
溝で吸収し、前記固着パッド上に半導体素子を固着する
ことを特徴とする混成集積回路装置の製造方法。 - 【請求項５】絶縁性基板上に所定形状の回路パターンを
形成し、その回路パターンの固着パッドに放射状の複数
の溝を形成し、その溝が形成された固着パッド上に塗布
可能な最小限の半田を塗布した後、固着パッド上にチッ
プ状の小信号系半導体素子を搭載し、半田リフロー工程
に溶融する半田の余剰半田を前記溝で吸収し、前記固着
パッド上に半導体素子を固着することを特徴とする混成
集積回路装置の製造方法。 - 【請求項６】絶縁性基板上に銅箔により所定形状の回路
パターンを形成し、その回路パターンの固着パッドに回
路パターン下の絶縁体が露出しない程度の深さを有した
放射状の複数の溝を形成し、その溝が形成された固着パ
ッド上に半田を塗布した後、固着パッド上にチップ状の
半導体素子を搭載し、半田リフロー工程に溶融する半田
の一部を前記溝で吸収し、前記固着パッド上に半導体素
子を固着することを特徴とする混成集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120092A JPH05243287A (ja) | 1992-02-27 | 1992-02-27 | 混成集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120092A JPH05243287A (ja) | 1992-02-27 | 1992-02-27 | 混成集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243287A true JPH05243287A (ja) | 1993-09-21 |
Family
ID=12601782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4120092A Pending JPH05243287A (ja) | 1992-02-27 | 1992-02-27 | 混成集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243287A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049257A (ja) * | 1998-07-30 | 2000-02-18 | Kyocera Corp | 放熱回路基板 |
| JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
| JP2014011423A (ja) * | 2012-07-03 | 2014-01-20 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板及びその製造方法 |
| JP2015119118A (ja) * | 2013-12-20 | 2015-06-25 | 日産自動車株式会社 | 半導体装置 |
| JP2016184756A (ja) * | 2016-06-10 | 2016-10-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
| US11456275B2 (en) | 2018-10-16 | 2022-09-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
1992
- 1992-02-27 JP JP4120092A patent/JPH05243287A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049257A (ja) * | 1998-07-30 | 2000-02-18 | Kyocera Corp | 放熱回路基板 |
| JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
| JP2014011423A (ja) * | 2012-07-03 | 2014-01-20 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板及びその製造方法 |
| JP2015119118A (ja) * | 2013-12-20 | 2015-06-25 | 日産自動車株式会社 | 半導体装置 |
| JP2016184756A (ja) * | 2016-06-10 | 2016-10-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
| US11456275B2 (en) | 2018-10-16 | 2022-09-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US4942140A (en) | Method of packaging semiconductor device | |
| KR980006157A (ko) | 반도체패키지의 구조 및 제조방법 | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| CN108447840A (zh) | 一种半导体电阻桥封装结构和工艺 | |
| JP2005217445A (ja) | 半導体装置の製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPS6245138A (ja) | 電子部品装置の製法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JP2680764B2 (ja) | 混成集積回路及びその製造方法 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JP3923661B2 (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH05243289A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH05152303A (ja) | 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体 | |
| JPH09102517A (ja) | 半導体装置 | |
| JPH05243720A (ja) | 混成集積回路装置 |