JP2005217445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005217445A JP2005217445A JP2005118617A JP2005118617A JP2005217445A JP 2005217445 A JP2005217445 A JP 2005217445A JP 2005118617 A JP2005118617 A JP 2005118617A JP 2005118617 A JP2005118617 A JP 2005118617A JP 2005217445 A JP2005217445 A JP 2005217445A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- layer
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
【解決手段】 パッケージサイズがチップサイズに近くて応力吸収層を有し、パターニングされたフレキシブル基板を省略でき、かつ、複数の部品を同時に製造することができる半導体装置である。ウエーハ10に電極12を形成する工程と、電極12を避けてウエーハ10に応力緩和層としての樹脂層14を設ける工程と、電極12から樹脂層14の上にかけて配線としてのクローム層16を形成する工程と、樹脂層14の上方でクローム層16に外部電極としてのハンダボールを形成する工程と、ウエーハ10を個々の半導体チップに切断する工程と、を有し、クローム層16及びハンダボールの形成工程には、ウエーハプロセスにおける金属薄膜形成技術が適用される。
【選択図】 図1
Description
前記電極の少なくとも一部を避けた状態となるように前記ウエーハに応力緩和層を設ける工程と、
前記電極から前記応力緩和層の上にかけて配線を形成する工程と、
前記応力緩和層の上方で前記配線に接続される外部電極を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する。
前記プレートは、前記半導体チップと該半導体チップが実装される基板との間の熱膨張係数を有してもよい。
前記外部電極の形成面に前記外部電極が含まれるまで感光性樹脂を塗布し成膜する工程と、
前記感光性樹脂に対して前記外部電極が露出するまで等方性のエッチングを行う工程と、を有してもよい。
前記外部電極の形成面に前記外部電極が含まれるまで有機膜を塗布し成膜する工程を有してもよい。
前記導電層の上に電気メッキでハンダ部を形成する工程と、
前記導電層を前記配線に加工する工程と、
前記ハンダ部を前記外部電極に成形加工する工程と、
を含んでもよい。
前記外部電極を形成する工程の前において、前記保護膜の前記外部電極に対応する少なくとも一部の領域に開口部を形成する工程と、を更に有し、
前記外部電極を形成する工程では、前記開口部にハンダクリームを印刷し且つウェットバックさせることにより前記外部電極を形成してもよい。
前記外部電極を形成する工程の前において、前記保護膜の前記外部電極に対応する少なくとも一部の領域に開口部を形成する工程と、を更に有し、
前記外部電極を形成する工程では、前記開口部内にフラックスを塗布した後に前記各々の開口部に個片のハンダを搭載させることにより前記外部電極を形成してもよい。
前記面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
前記ウエーハを個々の個片に切断する工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記面が露出する前に終了する。
前記基板状の電子素子の少なくとも外部電極の形成される領域に応力緩和層を設ける工程と、
前記応力緩和層の上に前記外部電極を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する。
前記実装面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記実装面が露出する前に終了する。
前記面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
前記電子素子板を個々の個片に切断する工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記実装面が露出する前に終了する。
前記半導体チップの上において前記電極の少なくとも一部を避けるように設けられる応力緩和層と、
前記電極から前記応力緩和層の上にかけて形成される配線と、
前記応力緩和層の上方で前記配線に形成される外部電極と、
を有する。
を含む。
図5は、本実施形態に係る半導体装置を示す平面図である。この半導体装置は、いわゆるCSPに分類されるもので、半導体チップ1の周辺部に形成された電極12から、能動面1aの中央方向に配線3が形成され、各配線3には外部電極5が設けられている。全ての外部電極5は、応力緩和層7の上に設けられているので、回路基板(図示せず)に実装されたときの応力の緩和を図ることができる。また、外部電極5を除く領域には、保護膜としてソルダレジスト層8が形成されている。
配線3<電極12
となっているが、
電極12≦配線3
とすることが好ましい。特に、
電極12<配線3
となる場合には、配線3の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
図6A〜図7Cは、第2実施形態に係る半導体装置の製造方法を説明する図である。本実施形態は、第1実施形態と比べて、図3A以降の工程において異なり、図2Eまでの工程は第1実施形態と同様である。したがって、図6Aに示すウエーハ110、電極112、樹脂層114、クローム(Cr)層116、銅(Cu)層120、レジスト層122及び台座124は、図2Eに示すウエーハ10、電極12、樹脂層14、クローム(Cr)層16、銅(Cu)層20、レジスト層22及び台座124と同様であり、製造方法も図1A〜図2Eに示すものと同様のため、説明を省略する。
図8A〜図9Dは、第3実施形態に係る半導体装置の製造方法を説明する図である。
図10は、第4実施形態に係る半導体装置の製造方法を説明する図である。
図11A〜図12Cは、第5実施形態に係る半導体装置の製造方法を説明する図である。
図13A〜図13Dは、第6実施形態に係る半導体装置の製造方法を説明する図である。本例では応力緩和層として、あらかじめ板状に形成されたポリイミド板を選択した。特に、ポリイミドにはヤング率の低い組成のものが存在するので、その組成のものを応力緩和層として選択した。なおそのほかにも例えばプラスチック板やガラスエポキシ系等の複合板を用いてもよい。この場合、実装基板と同材料を用いると熱膨張係数に差がなくなり好ましい。特に今日では実装基板としてプラスチック基板が多いため、プラスチック板を応力緩和層に用いることは有効である。
図14A〜図17Cは、第7実施形態に係る半導体装置の製造方法を説明する図であり、図18のI−I線断面に対応する。なお、図18は、第7実施形態に係る半導体装置を示す図である。
図19A及び図19Bは、第8実施形態に係る半導体装置の実装方法を説明する図である。ここで、半導体装置300は、バンプ230の上からフラックス層232が形成されている点を除き、図17Cに示す半導体装置200と同様の構成である。すなわち、半導体チップ234の電極236から配線238を引き込み、ピッチ変換をして、配線238にバンプ230が形成されている。また、配線238は、応力緩和層240の上に形成されているので、バンプ230に加えられる応力を緩和することができる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態は、半導体装置に本発明を適用したが、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を適用することができる。
Claims (45)
- 電極の形成されたウエーハを用意する工程と、
前記電極の少なくとも一部を避けた状態となるように前記ウエーハに応力緩和層を設ける工程と、
前記電極から前記応力緩和層の上にかけて配線を形成する工程と、
前記応力緩和層の上方で前記配線に接続される外部電極を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層として、ヤング率が1×1010Pa以下の樹脂が用いられる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層を設ける工程では、前記電極を含むように前記ウエーハに感光性樹脂を塗布し、前記感光性樹脂の前記電極に対応する領域を除去することにより前記応力緩和層を設ける半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層は、該応力緩和層を構成する樹脂を印刷することで設けられる半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記感光性樹脂はポリイミド系、シリコーン系、エポキシ系のうちのいずれかを用いることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層は、前記電極に対応する穴が形成されたプレートを、前記ウエーハに接着して設けられ、
前記プレートは、前記半導体チップと該半導体チップが実装される基板との間の熱膨張係数を有する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層は、プレート状の樹脂からなり、前記プレート状の樹脂を前記ウエーハに接着して設けられることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ウエーハを用意する工程にて用いられるウエーハは、前記電極及び前記切断する工程にて切断される領域を除く領域に絶縁膜が形成されてなる半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記配線を形成する工程の前に、前記応力緩和層の表面を荒らす工程を有する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記外部電極を形成する工程の後で、且つ前記切断する工程の前において、
前記外部電極の形成面に前記外部電極が含まれるまで感光性樹脂を塗布し成膜する工程と、
前記感光性樹脂に対して前記外部電極が露出するまで等方性のエッチングを行う工程と、を有する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記外部電極を形成する工程の後で、且つ前記切断する工程の前において、
前記外部電極の形成面に前記外部電極が含まれるまで有機膜を塗布し成膜する工程を有する半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記有機膜には、加熱されると化学反応により残渣が熱可塑性高分子樹脂に変化するフラックスが用いられる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記配線は、前記応力緩和層上において屈曲されてなる半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記配線と前記電極との接続部において、前記配線の幅は前記電極の幅よりも大きい半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層を形成し、かつ、前記応力緩和層の上に前記配線を形成してから、前記配線の上に無電解メッキでハンダ部を形成し、前記ハンダ部を前記外部電極に成形加工する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記応力緩和層を形成して、該応力緩和層の上に導電層を形成する工程と、
前記導電層の上に電気メッキでハンダ部を形成する工程と、
前記導電層を前記配線に加工する工程と、
前記ハンダ部を前記外部電極に成形加工する工程と、
を含む半導体装置の製造方法。 - 請求項15又は請求項16に記載の半導体装置の製造方法において、
前記外部電極を避ける領域において、前記配線の上に保護膜を形成する工程を含む半導体装置の製造方法。 - 請求項15又は請求項16に記載の半導体装置の製造方法において、
前記ハンダ部は、前記配線上に先に形成された台座の上に形成される半導体装置の製造方法。 - 請求項15又は請求項16に記載の半導体装置の製造方法において、
前記ハンダ部は、メッキ処理によるハンダ膜の上に形成される半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記配線を形成する工程の後において、前記配線の上に保護膜を形成する工程と、
前記外部電極を形成する工程の前において、前記保護膜の前記外部電極に対応する少なくとも一部の領域に開口部を形成する工程と、を更に有し、
前記外部電極を形成する工程では、前記開口部にハンダクリームを印刷し且つウェットバックさせることにより前記外部電極を形成する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記配線を形成する工程の後において、前記配線の上に保護膜を形成する工程と、
前記外部電極を形成する工程の前において、前記保護膜の前記外部電極に対応する少なくとも一部の領域に開口部を形成する工程と、を更に有し、
前記外部電極を形成する工程では、前記開口部内にフラックスを塗布した後に前記各々の開口部に個片のハンダを搭載させることにより前記外部電極を形成する半導体装置の製造方法。 - 請求項20又は請求項21記載の半導体装置の製造方法において、
前記保護膜は感光性樹脂からなり、前記開口部は、露光及び現像処理の工程を含んで形成される半導体装置の製造方法。 - 請求項1から請求項16のいずれかに記載の半導体装置の製造方法において、
前記ウエーハを個々の個片に切断する前に、前記ウエーハの前記電極を有する面とは反対側面に保護部材を配設する工程を含む半導体装置の製造方法。 - ウエーハの一方の面に複数のバンプを形成する工程と、
前記面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
前記ウエーハを個々の個片に切断する工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記面が露出する前に終了する半導体装置の製造方法。 - 基板状に複数の電子素子を一体的に形成する工程と、
前記基板状の電子素子の少なくとも外部電極の形成される領域に応力緩和層を設ける工程と、
前記応力緩和層の上に前記外部電極を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する電子部品の製造方法。 - 電子素子の回路基板への実装面に複数のバンプを形成する工程と、
前記実装面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記実装面が露出する前に終了する電子部品の製造方法。 - 請求項26記載の電子部品の製造方法において、
前記電子素子は半導体素子である電子部品の製造方法。 - 電子素子板の一方の面に複数のバンプを形成する工程と、
前記面において、前記バンプが含まれるまで樹脂を塗布する工程と、
前記樹脂の表面に対して等方性のドライエッチングを行う工程と、
前記電子素子板を個々の個片に切断する工程と、
を含み、
前記ドライエッチングの工程は、前記バンプが露出し前記実装面が露出する前に終了する電子部品の製造方法。 - 請求項25記載の方法によって製造される電子部品であって、前記応力緩和層の上に前記外部電極を有する電子部品。
- 請求項27又は請求項28記載の方法により製造された電子部品であって、
実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する電子部品。 - 電極を有する半導体チップと、
前記半導体チップの上において前記電極の少なくとも一部を避けるように設けられる応力緩和層と、
前記電極から前記応力緩和層の上にかけて形成される配線と、
前記応力緩和層の上方で前記配線に形成される外部電極と、
を有する半導体装置。 - 請求項31記載の半導体装置において、
前記配線は、アルミニウム、アルミニウム合金、クローム、銅又は金の一層、銅及び金の二層、クローム及び銅の二層、クローム及び金の二層、白金及び金の二層、並びにクローム、銅及び金の三層のうちいずれかで形成される半導体装置。 - 請求項31記載の半導体装置において、
前記配線は、前記応力緩和層の上に形成されるクローム層と、銅及び金のうち少なくともいずれか一方の層と、で形成される半導体装置。 - 請求項31記載の半導体装置において、
前記配線は、チタン層を含む半導体装置。 - 請求項34記載の半導体装置において、
前記配線は、前記チタン層の上に形成されるニッケルの一層又は白金及び金の二層のうちいずれか一方を含む半導体装置。 - 請求項31記載の半導体装置において、
前記半導体チップの前記電極を有する面とは反対側面に、保護膜を有する半導体装置。 - 請求項36記載の半導体装置において、
前記保護膜は、前記ウエーハに用いられる材料とは異なる材料で、且つハンダの溶融温度以上の融点を有する材料からなる半導体装置。 - 請求項31記載の半導体装置において、
前記半導体チップの前記電極を有する面とは反対側面に、放熱器を有する半導体装置。 - 請求項24記載の方法により製造された半導体装置であって、
実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する半導体装置。 - 電子素子に形成された複数のバンプを有する実装面において、前記バンプが含まれるまでフラックスを塗布する工程と、
回路基板の配線上に、前記フラックスを介して前記バンプを載置してから行われるリフロー工程と、
を含む電子部品の実装方法。 - 請求項40記載の電子部品の実装方法において、
前記電子素子は、半導体素子である電子部品の実装方法。 - 請求項31から請求項38のいずれかに記載の半導体装置が実装された回路基板。
- 請求項39記載の半導体装置が実装された回路基板であって、
実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する半導体装置が実装された回路基板。 - 請求項42記載の回路基板を有する電子機器。
- 請求項44記載の電子機器であって、
実装面に形成される複数のバンプと、前記バンプの少なくとも上端部を避けて前記実装面を覆う樹脂と、を有する半導体装置が実装された回路基板を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118617A JP4513973B2 (ja) | 1996-12-04 | 2005-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33904596 | 1996-12-04 | ||
JP35688096 | 1996-12-26 | ||
JP9144997 | 1997-03-26 | ||
JP2005118617A JP4513973B2 (ja) | 1996-12-04 | 2005-04-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1998523488 Division | 1997-12-04 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008221629A Division JP4895054B2 (ja) | 1996-12-04 | 2008-08-29 | 電子部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217445A true JP2005217445A (ja) | 2005-08-11 |
JP4513973B2 JP4513973B2 (ja) | 2010-07-28 |
Family
ID=34916421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005118617A Expired - Fee Related JP4513973B2 (ja) | 1996-12-04 | 2005-04-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4513973B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173415A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2010010360A (ja) * | 2008-06-26 | 2010-01-14 | Kyocera Corp | 電子装置および電子装置の製造方法 |
JP2010515251A (ja) * | 2006-12-28 | 2010-05-06 | サントル ナシオナル デチュード スパシアル | 集積回路の表面を露出する方法及び装置 |
US7964963B2 (en) | 2006-10-05 | 2011-06-21 | Nec Corporation | Semiconductor package and method for manufacturing semiconductor package |
CN107946287A (zh) * | 2016-10-12 | 2018-04-20 | 日月光半导体(韩国)有限公司 | 半导体封装装置及其制造方法 |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS528785A (en) * | 1975-07-10 | 1977-01-22 | Citizen Watch Co Ltd | Semiconductor device electrode structure |
JPS61294838A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | 半導体装置 |
JPS6372143A (ja) * | 1986-09-16 | 1988-04-01 | Toshiba Corp | 集積回路装置 |
JPS641257A (en) * | 1987-06-23 | 1989-01-05 | Fujitsu Ltd | Semiconductor device |
JPH01196856A (ja) * | 1988-02-02 | 1989-08-08 | Fujitsu Ltd | 半導体装置用バンプ形成方法 |
JPH0320041A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置 |
JPH03198342A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置の製造方法 |
JPH0410429A (ja) * | 1990-04-26 | 1992-01-14 | Matsushita Electron Corp | 半導体装置 |
JPH0474427U (ja) * | 1990-11-07 | 1992-06-30 | ||
JPH04313256A (ja) * | 1991-04-10 | 1992-11-05 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
JPH0582518A (ja) * | 1991-09-24 | 1993-04-02 | Sony Corp | コンタクト形成方法 |
JPH05226416A (ja) * | 1991-07-09 | 1993-09-03 | Oki Electric Ind Co Ltd | フリップチップの実装方法 |
JPH05291262A (ja) * | 1992-04-07 | 1993-11-05 | Toshiba Corp | バンプ電極の形成方法 |
JPH05315445A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 固体撮像装置の組み立て方法 |
JPH0677283A (ja) * | 1992-08-26 | 1994-03-18 | Kyocera Corp | 配線基板へのic素子の実装方法 |
JPH07169835A (ja) * | 1993-12-14 | 1995-07-04 | Oki Electric Ind Co Ltd | 半導体素子のメタルプラグの形成方法 |
JPH08203906A (ja) * | 1995-01-27 | 1996-08-09 | Fuji Electric Co Ltd | バンプ付き半導体装置およびその製造方法 |
JPH08250549A (ja) * | 1995-03-13 | 1996-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
-
2005
- 2005-04-15 JP JP2005118617A patent/JP4513973B2/ja not_active Expired - Fee Related
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS528785A (en) * | 1975-07-10 | 1977-01-22 | Citizen Watch Co Ltd | Semiconductor device electrode structure |
JPS61294838A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | 半導体装置 |
JPS6372143A (ja) * | 1986-09-16 | 1988-04-01 | Toshiba Corp | 集積回路装置 |
JPS641257A (en) * | 1987-06-23 | 1989-01-05 | Fujitsu Ltd | Semiconductor device |
JPH01196856A (ja) * | 1988-02-02 | 1989-08-08 | Fujitsu Ltd | 半導体装置用バンプ形成方法 |
JPH0320041A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置 |
JPH03198342A (ja) * | 1989-12-26 | 1991-08-29 | Nec Corp | 半導体装置の製造方法 |
JPH0410429A (ja) * | 1990-04-26 | 1992-01-14 | Matsushita Electron Corp | 半導体装置 |
JPH0474427U (ja) * | 1990-11-07 | 1992-06-30 | ||
JPH04313256A (ja) * | 1991-04-10 | 1992-11-05 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
JPH05226416A (ja) * | 1991-07-09 | 1993-09-03 | Oki Electric Ind Co Ltd | フリップチップの実装方法 |
JPH0582518A (ja) * | 1991-09-24 | 1993-04-02 | Sony Corp | コンタクト形成方法 |
JPH05291262A (ja) * | 1992-04-07 | 1993-11-05 | Toshiba Corp | バンプ電極の形成方法 |
JPH05315445A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 固体撮像装置の組み立て方法 |
JPH0677283A (ja) * | 1992-08-26 | 1994-03-18 | Kyocera Corp | 配線基板へのic素子の実装方法 |
JPH07169835A (ja) * | 1993-12-14 | 1995-07-04 | Oki Electric Ind Co Ltd | 半導体素子のメタルプラグの形成方法 |
JPH08203906A (ja) * | 1995-01-27 | 1996-08-09 | Fuji Electric Co Ltd | バンプ付き半導体装置およびその製造方法 |
JPH08250549A (ja) * | 1995-03-13 | 1996-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173415A (ja) * | 2005-12-20 | 2007-07-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7964963B2 (en) | 2006-10-05 | 2011-06-21 | Nec Corporation | Semiconductor package and method for manufacturing semiconductor package |
JP2010515251A (ja) * | 2006-12-28 | 2010-05-06 | サントル ナシオナル デチュード スパシアル | 集積回路の表面を露出する方法及び装置 |
JP2010010360A (ja) * | 2008-06-26 | 2010-01-14 | Kyocera Corp | 電子装置および電子装置の製造方法 |
CN107946287A (zh) * | 2016-10-12 | 2018-04-20 | 日月光半导体(韩国)有限公司 | 半导体封装装置及其制造方法 |
CN107946287B (zh) * | 2016-10-12 | 2023-05-26 | 日月光半导体(韩国)有限公司 | 半导体封装装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4513973B2 (ja) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4895054B2 (ja) | 電子部品の実装方法 | |
JP5445732B2 (ja) | 半導体装置及びその製造方法 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
KR100501094B1 (ko) | 전자부품및반도체장치,및이들의제조방법 | |
JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
JP4359788B2 (ja) | 半導体装置、電子部品、回路基板及び電子機器 | |
JP4362735B2 (ja) | 半導体装置の製造方法 | |
CN100440472C (zh) | 半导体装置及其制造方法、电路基板和电子设备 | |
JP2005217443A (ja) | 半導体装置及びその製造方法 | |
JP2005217444A (ja) | 半導体装置及びその製造方法 | |
JPH11330297A (ja) | 半導体集積回路パッケージ、その製造方法、その実装方法、およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070702 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100504 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |