JPH0320041A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0320041A JPH0320041A JP15544189A JP15544189A JPH0320041A JP H0320041 A JPH0320041 A JP H0320041A JP 15544189 A JP15544189 A JP 15544189A JP 15544189 A JP15544189 A JP 15544189A JP H0320041 A JPH0320041 A JP H0320041A
- Authority
- JP
- Japan
- Prior art keywords
- metal bonding
- insulating film
- bonding pad
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 241001164374 Calyx Species 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基板表面上に形戊される金属ボンディ
ングパッドの形成方法かよび形戊位置に特徴を持たせた
半導体装置に関するものである。
ングパッドの形成方法かよび形戊位置に特徴を持たせた
半導体装置に関するものである。
従来の技術
従来、半導体装置の入出力部分には、一辺が１ｏｏミク
ロン程度の正方形の形状をした金属ボンディングパッド
が半導体装置の外周に入出力端子数分だけ配置されてか
り、半導体装置はこの金属ボンディングパッドを通して
電気信号の入出力を行なっている。
ロン程度の正方形の形状をした金属ボンディングパッド
が半導体装置の外周に入出力端子数分だけ配置されてか
り、半導体装置はこの金属ボンディングパッドを通して
電気信号の入出力を行なっている。
以下、従来の半導体装置について説明する。
第３図は従来の半導体装置の平面図、第４図は第３図を
Ｂ−Ｂ／面から見た断面図であり、１は半導体基板、２
は絶縁膜、３は多結晶シリコン配線、４は層間絶縁膜、
６は金属ボンディングパッド、６は多結晶シリコン配線
３と金属ボンディングパッド６を接続しているコンタク
ト窓、７は表面保護膜である。
Ｂ−Ｂ／面から見た断面図であり、１は半導体基板、２
は絶縁膜、３は多結晶シリコン配線、４は層間絶縁膜、
６は金属ボンディングパッド、６は多結晶シリコン配線
３と金属ボンディングパッド６を接続しているコンタク
ト窓、７は表面保護膜である。
この従来例の半導体装置は、多結晶シリコン配線３と金
属ボンディングパッド６をコンタクト窓６を通して電気
的に導通させているが、多結晶シリコン配線３と金属ポ
ンディングバッド５はそれぞれ独立した領域に形成され
ている。
属ボンディングパッド６をコンタクト窓６を通して電気
的に導通させているが、多結晶シリコン配線３と金属ポ
ンディングバッド５はそれぞれ独立した領域に形成され
ている。
発明が解決しようとする課題
しかしながら上記従来の半導体装置では、金属ボンディ
ングパッドが入出力端子数だけ半導体装置の外周の独立
した領域に形成されるため、半導体装置の微細化や高集
積化が進むに従って、半導体装置の総面積中に占める金
属ボンディングパッドの面積の割合が増大し、半導体装
置全体の面積が大きくなるという問題があった。
ングパッドが入出力端子数だけ半導体装置の外周の独立
した領域に形成されるため、半導体装置の微細化や高集
積化が進むに従って、半導体装置の総面積中に占める金
属ボンディングパッドの面積の割合が増大し、半導体装
置全体の面積が大きくなるという問題があった。
本発明は上記従来の問題点を解決するもので、同一機能
の半導体装置を小型化することを目的とする。
の半導体装置を小型化することを目的とする。
課題を解決するための手段
この目的を達成するため本発明の半導体装置は、金属ボ
ンディングパッドを絶縁膜を隔てて半導体回路上に形成
している。１た、金属ボンディングパッドにワイヤボン
ドする時の圧力から下地の半導体回路を保護するために
、金属ボンディングパッド下面と絶縁膜上面の間に、金
属ボンディングパッドと同等もしくは同等以上の面積を
持つ多結晶シリコン膜もしくはナイトライド膜等の比較
的結晶構造の硬い膜を形成している。
ンディングパッドを絶縁膜を隔てて半導体回路上に形成
している。１た、金属ボンディングパッドにワイヤボン
ドする時の圧力から下地の半導体回路を保護するために
、金属ボンディングパッド下面と絶縁膜上面の間に、金
属ボンディングパッドと同等もしくは同等以上の面積を
持つ多結晶シリコン膜もしくはナイトライド膜等の比較
的結晶構造の硬い膜を形成している。
作 用
このように金属ボンディングパッドを絶縁膜を隔てて半
導体回路上に形成することにより、半導体装置を同一機
能で小型化することができ、１た、金属ボンディングパ
ッド下面と絶縁膜上而の間に金属ボンディングパッドと
同等もしくは同等以上の面積で多結晶シリコンやナイト
ライド等の硬質な膜を形成することでワイヤボンド時の
圧力から下地の半導体回路を保護しているので、金属ポ
ンディングバッドを半導体回路上に形成することを可能
としている。
導体回路上に形成することにより、半導体装置を同一機
能で小型化することができ、１た、金属ボンディングパ
ッド下面と絶縁膜上而の間に金属ボンディングパッドと
同等もしくは同等以上の面積で多結晶シリコンやナイト
ライド等の硬質な膜を形成することでワイヤボンド時の
圧力から下地の半導体回路を保護しているので、金属ポ
ンディングバッドを半導体回路上に形成することを可能
としている。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例における半導体装
置の平面図を示すものであり、第２図は第１図のＡ−Ａ
’面から見た断面図であるっ第１図，第２図において、
１は半導体基板、２は絶縁膜、３は多結晶シリコン配線
、４は層間絶縁膜、６ぱ金属ボンディングパッド、６は
多結晶シリコン配線３と金属ボンディングパッド６を接
続するコンタクト窓、７は表面保護膜、８は金属ボンデ
ィングパッド５の下而と層間絶縁膜４の上面の間に形威
された多結晶シリコンである。このように金属ボンディ
ングパッド５は層間絶縁膜４を隔てて多結晶シリコン配
線３の配線上に形成されている。１た、金属ボンディン
グパッドにワイヤボンドする時の圧力から下地の半導体
回路を保護するために、金属ボンディングパッド下面と
絶縁膜上面の間に、金属ボンディングパッドと同等もし
くは同等以上の面積を持つ多結晶シリコン膜を形戒して
いる。
説明する。第１図は本発明の一実施例における半導体装
置の平面図を示すものであり、第２図は第１図のＡ−Ａ
’面から見た断面図であるっ第１図，第２図において、
１は半導体基板、２は絶縁膜、３は多結晶シリコン配線
、４は層間絶縁膜、６ぱ金属ボンディングパッド、６は
多結晶シリコン配線３と金属ボンディングパッド６を接
続するコンタクト窓、７は表面保護膜、８は金属ボンデ
ィングパッド５の下而と層間絶縁膜４の上面の間に形威
された多結晶シリコンである。このように金属ボンディ
ングパッド５は層間絶縁膜４を隔てて多結晶シリコン配
線３の配線上に形成されている。１た、金属ボンディン
グパッドにワイヤボンドする時の圧力から下地の半導体
回路を保護するために、金属ボンディングパッド下面と
絶縁膜上面の間に、金属ボンディングパッドと同等もし
くは同等以上の面積を持つ多結晶シリコン膜を形戒して
いる。
なお、本実施例では多結晶シリコン配線上に金属ボンデ
ィングパッドを形威したが、金属ボンディングパッドは
半導体素子領域上に形成してもよい。１た、金属ボンデ
ィングパッド下面と層間絶縁膜上面の間に多結晶シリコ
ン膜を形成したが、ナイトライド，ポリサイドもしくは
シリサイドのような硬質膜を形成してもよい。
ィングパッドを形威したが、金属ボンディングパッドは
半導体素子領域上に形成してもよい。１た、金属ボンデ
ィングパッド下面と層間絶縁膜上面の間に多結晶シリコ
ン膜を形成したが、ナイトライド，ポリサイドもしくは
シリサイドのような硬質膜を形成してもよい。
発明の効果
本発明は、半導体装置の金属ボンディングパッドが絶縁
膜を隔てて半導体回路の配線領域上もし〈は半導体素子
領域上に形戊するため半導体装置の小型化が実現できる
。
膜を隔てて半導体回路の配線領域上もし〈は半導体素子
領域上に形戊するため半導体装置の小型化が実現できる
。
１た、金属ボンディングパッド下面と層間絶縁膜上面の
間に多結晶シリコンのような硬質膜を形成することによ
り、金属ボンディングパッドにワイヤボンドする時の圧
力から下地の半導体回路を保護することができる。
間に多結晶シリコンのような硬質膜を形成することによ
り、金属ボンディングパッドにワイヤボンドする時の圧
力から下地の半導体回路を保護することができる。
第１図は本発明の一実施例における半導体装置の平面図
、第２図は第１図をＡ−Ａ／而から見た断面図、第３図
は従来の半導体装置の平面図、第４図は第３図をＢ−Ｂ
／面から見た断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・多結晶シリコン配線、４・・・・・・層間
絶縁膜、５・・・・・・金属ボンディングパッド、６・
・・・・・コンタクト窓、７・・・・・・表面保護膜、
８・・・・・・多結晶シリコン。 ｌ −−− ２ −−− ３ −一一 ４ − ・ ５ −・− ６ ・・− ７一一一 ８−−− 牛 填 停 纂 仮 絶栂 幅 ｇ！ｙＩ！１ｉ晶シリフ′ＩＩ＆！鞠 層聞縛ｓｌＩｌ ｆｌＬポ′／４イ−，１′５パッド コンタクト宝 覆？Ｉｌｌ揮ｒ＠庸 ジ轄晶シリコン 第 ３ 図 第４図 ／−一−キ萼停薔叛 ２−−一 縛碌 順 ３−９９鞄晶シリフ＋／１！２ＭＩ ６− コンタクト嘗 ７一一一表面丁＠ｎ１円１静
、第２図は第１図をＡ−Ａ／而から見た断面図、第３図
は従来の半導体装置の平面図、第４図は第３図をＢ−Ｂ
／面から見た断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・多結晶シリコン配線、４・・・・・・層間
絶縁膜、５・・・・・・金属ボンディングパッド、６・
・・・・・コンタクト窓、７・・・・・・表面保護膜、
８・・・・・・多結晶シリコン。 ｌ −−− ２ −−− ３ −一一 ４ − ・ ５ −・− ６ ・・− ７一一一 ８−−− 牛 填 停 纂 仮 絶栂 幅 ｇ！ｙＩ！１ｉ晶シリフ′ＩＩ＆！鞠 層聞縛ｓｌＩｌ ｆｌＬポ′／４イ−，１′５パッド コンタクト宝 覆？Ｉｌｌ揮ｒ＠庸 ジ轄晶シリコン 第 ３ 図 第４図 ／−一−キ萼停薔叛 ２−−一 縛碌 順 ３−９９鞄晶シリフ＋／１！２ＭＩ ６− コンタクト嘗 ７一一一表面丁＠ｎ１円１静
Claims (2)
- （１）半導体基板表面上に作り込まれた半導体回路の入
出力信号用の金属ボンディングパッドを絶縁膜を隔てて
半導体回路の配線領域上もしくは半導体素子領域上に形
成すると共に、上記金属ボンディングパッド下面と絶縁
膜上面の間に、金属ボンディングパッドと同等もしくは
同等以上の面積を持つ硬質膜を形成したことを特徴とす
る半導体装置。 - （２）金属ボンディングパッド下面と絶縁膜上面の間の
硬質膜は、多結晶シリコンもしくはナイトライドもしく
はポリサイドもしくはシリサイドであることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15544189A JPH0320041A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15544189A JPH0320041A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0320041A true JPH0320041A (ja) | 1991-01-29 |
Family
ID=15606102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15544189A Pending JPH0320041A (ja) | 1989-06-16 | 1989-06-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0320041A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206441A (ja) * | 1991-11-20 | 1993-08-13 | Nec Corp | 半導体集積回路装置 |
| JP2005217445A (ja) * | 1996-12-04 | 2005-08-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
-
1989
- 1989-06-16 JP JP15544189A patent/JPH0320041A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206441A (ja) * | 1991-11-20 | 1993-08-13 | Nec Corp | 半導体集積回路装置 |
| JP2005217445A (ja) * | 1996-12-04 | 2005-08-11 | Seiko Epson Corp | 半導体装置の製造方法 |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100589A (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US6630736B1 (en) | Light barrier for light sensitive semiconductor devices | |
| US7198980B2 (en) | Methods for assembling multiple semiconductor devices | |
| JP3418134B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| TWI251886B (en) | Sensor chip for defining molding exposed region and method for manufacturing the same | |
| GB2184600A (en) | Bonding pad interconnection structure | |
| JP2000036510A (ja) | 集積回路用ボンド・パッド設計 | |
| US5962919A (en) | Bonding pad structure for integrated circuit (III) | |
| US4622576A (en) | Conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| US6002179A (en) | Bonding pad structure for integrated circuit (I) | |
| US6746956B1 (en) | Hermetic seal for silicon die with metal feed through structure | |
| JPH0320041A (ja) | 半導体装置 | |
| US4394678A (en) | Elevated edge-protected bonding pedestals for semiconductor devices | |
| US6737745B2 (en) | Method for relieving bond stress in an under-bond-pad resistor | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| US6734093B1 (en) | Method for placing active circuits beneath active bonding pads | |
| TW200929497A (en) | Chip packaging | |
| US5627408A (en) | Wire bonding structure for semiconductor devices | |
| JP4350321B2 (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JPH03153049A (ja) | 半導体装置 | |
| US20070290377A1 (en) | Three Dimensional Six Surface Conformal Die Coating | |
| US5148249A (en) | Semiconductor protection device | |
| JPH02297953A (ja) | 半導体装置 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JPH0462176B2 (ja) |