JPH05206441A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05206441A JPH05206441A JP3303677A JP30367791A JPH05206441A JP H05206441 A JPH05206441 A JP H05206441A JP 3303677 A JP3303677 A JP 3303677A JP 30367791 A JP30367791 A JP 30367791A JP H05206441 A JPH05206441 A JP H05206441A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- integrated circuit
- semiconductor integrated
- circuit device
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路装置において静電耐量の向上を
計る。 【構成】ボンディングパッド１と回路領域５とを接続す
る配線層３上に層間絶縁膜８を介して、ボンディングパ
ッドに接続した電界緩和用の導電膜２を形成する。
計る。 【構成】ボンディングパッド１と回路領域５とを接続す
る配線層３上に層間絶縁膜８を介して、ボンディングパ
ッドに接続した電界緩和用の導電膜２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に係
わり、特に集積回路の静電破壊防止策を施した半導体集
積回路装置に関する。
わり、特に集積回路の静電破壊防止策を施した半導体集
積回路装置に関する。
【０００２】
【従来の技術】従来技術の半導体集積回路装置（以下、
ＩＣ、と略す）の例を図４に示す。入力端子用のボンデ
ィングパッド１は四角形状のパッド本体部１５から幅狭
に突出した接続部１６において、回路領域５から延在す
る配線層たとえばポリシリコン配線層３とコンタクトホ
ール４を通して接続されている。また、ＰＳＧ膜等のパ
ッシベーション膜２１が全上面上に堆積され、ボンディ
ング細線がボンディングされるパッド本体部１５の中央
部が露出するようにパッシベーション膜２１に四角形状
の開口２２が形成されている。そしてボンディングパッ
ド近傍のポリシリコン配線層３のコーナー１１やエッジ
１０の上には、同パッドの接続部１６もしくはこれに接
続する金属膜等の導電膜が存在しない。
ＩＣ、と略す）の例を図４に示す。入力端子用のボンデ
ィングパッド１は四角形状のパッド本体部１５から幅狭
に突出した接続部１６において、回路領域５から延在す
る配線層たとえばポリシリコン配線層３とコンタクトホ
ール４を通して接続されている。また、ＰＳＧ膜等のパ
ッシベーション膜２１が全上面上に堆積され、ボンディ
ング細線がボンディングされるパッド本体部１５の中央
部が露出するようにパッシベーション膜２１に四角形状
の開口２２が形成されている。そしてボンディングパッ
ド近傍のポリシリコン配線層３のコーナー１１やエッジ
１０の上には、同パッドの接続部１６もしくはこれに接
続する金属膜等の導電膜が存在しない。
【０００３】ＩＣのチップ実装中や検査中に治具や人体
等に帯電した静電気がＩＣと接近もしくは接触した場
合、ＩＣの端子間を通して放電し、ＩＣ内部を破壊す
る。この現象の場合、図４で示した構造のＩＣでは、入
力端子用のボンディングパッド１より進入した静電エネ
ルギーはコンタクトホール４、ポリシリコン配線層３を
通り回路領域５に至る。
等に帯電した静電気がＩＣと接近もしくは接触した場
合、ＩＣの端子間を通して放電し、ＩＣ内部を破壊す
る。この現象の場合、図４で示した構造のＩＣでは、入
力端子用のボンディングパッド１より進入した静電エネ
ルギーはコンタクトホール４、ポリシリコン配線層３を
通り回路領域５に至る。
【０００４】
【発明が解決しようとする課題】ここで静電エネルギー
により発生した電界は、ボンディングパッド１の近くに
位置する配線層３のコーナー１１やエッジ１０に集中す
るため、この箇所で上記電界による絶縁破壊が発生しや
すくなる。
により発生した電界は、ボンディングパッド１の近くに
位置する配線層３のコーナー１１やエッジ１０に集中す
るため、この箇所で上記電界による絶縁破壊が発生しや
すくなる。
【０００５】一方、図５に示した回路の様に、入力端子
用のボンディングパッド１と回路領域５とを接続する配
線層３と電源電圧線１２および接地線（ＧＮＤ）１４と
の間に保護ダイオード９を入れることで静電エネルギー
が回路領域５に入る前に分散させる従来技術がある。し
かしながらこの場合でも、最大電界はボンディングパッ
ド１の近くに位置するポリシリコンコーナー１１やポリ
シリコンエッジ１０に集中するため、ＩＣの静電耐量は
約１ＫＶ〜４ＫＶであり、ばらつきが大きく、耐量の低
いＩＣが存在してしまう。
用のボンディングパッド１と回路領域５とを接続する配
線層３と電源電圧線１２および接地線（ＧＮＤ）１４と
の間に保護ダイオード９を入れることで静電エネルギー
が回路領域５に入る前に分散させる従来技術がある。し
かしながらこの場合でも、最大電界はボンディングパッ
ド１の近くに位置するポリシリコンコーナー１１やポリ
シリコンエッジ１０に集中するため、ＩＣの静電耐量は
約１ＫＶ〜４ＫＶであり、ばらつきが大きく、耐量の低
いＩＣが存在してしまう。
【０００６】
【課題を解決するための手段】本発明の特徴は、入出力
端子用の複数のボンディングパッドと、該ボンディング
パッドと回路領域とを接続する配線層とを有する半導体
集積回路装置において、前記配線層の上に絶縁膜を介し
て該配線層の幅よりも広い電界緩和用の導電膜を設けた
半導体集積回路装置にある。この電界緩和用の導電膜と
ボンディングパッドとはたがいに異なる材料で形成する
こと、例えば、導電膜をポリシリコで形成しボンディン
グパッドをアルミニウムもしくはアルミニウムの合金で
形成することができる。あるいはまた、この電界緩和用
の導電膜とボンデングパッドは同じ材料、例えば、アル
ミニウムもしくはアルミニウムの合金で一体的に形成す
ることができる。また、電界緩和用の導電膜は、ボンデ
ィングパッドの回路領域側の端より回路領域に向って１
０μｍ以上の長さ、配線層上を延在していることがより
好ましい。さらに、電界緩和用の導電膜の平面形状の角
部が、例えば一辺５μｍ以上の三角形状であることも好
ましい。電界緩和用の導電膜をアルミニウムもしくはア
ルミニウム系合金で形成し、配線層をポリシリコンで形
成することも出来る。
端子用の複数のボンディングパッドと、該ボンディング
パッドと回路領域とを接続する配線層とを有する半導体
集積回路装置において、前記配線層の上に絶縁膜を介し
て該配線層の幅よりも広い電界緩和用の導電膜を設けた
半導体集積回路装置にある。この電界緩和用の導電膜と
ボンディングパッドとはたがいに異なる材料で形成する
こと、例えば、導電膜をポリシリコで形成しボンディン
グパッドをアルミニウムもしくはアルミニウムの合金で
形成することができる。あるいはまた、この電界緩和用
の導電膜とボンデングパッドは同じ材料、例えば、アル
ミニウムもしくはアルミニウムの合金で一体的に形成す
ることができる。また、電界緩和用の導電膜は、ボンデ
ィングパッドの回路領域側の端より回路領域に向って１
０μｍ以上の長さ、配線層上を延在していることがより
好ましい。さらに、電界緩和用の導電膜の平面形状の角
部が、例えば一辺５μｍ以上の三角形状であることも好
ましい。電界緩和用の導電膜をアルミニウムもしくはア
ルミニウム系合金で形成し、配線層をポリシリコンで形
成することも出来る。
【０００７】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【０００８】図１の（ａ）は本発明の第１の実施例の平
面図であり、（ｂ）は（ａ）のＡーＡ部の断面図であ
る。
面図であり、（ｂ）は（ａ）のＡーＡ部の断面図であ
る。
【０００９】回路領域５に接続されそこから延在するポ
リシリコン配線層３がシリコン基板１の表面に設けられ
たシリコン酸化膜７の上に形成されている。ポリシリコ
ン配線層３上およびシリコン酸化膜７上に設けられた層
間絶縁膜８にポリシリコン配線層３の端の部分に達する
コンタクトホール４が形成されている。層間絶縁膜８上
に入力端子用もしくは出力端子用のボンディングパッド
１がアルミニウム層で形成されている。このボンディン
グパッド１はボンディング細線をワイヤボンディングす
る四角形状のパッド本体部１５と、パッド本体部１５か
ら幅狭に突出した接続部１６とから構成されており、接
続部１６において、回路領域５から延在する配線層たと
えばポリシリコン配線層３とコンタクトホール４を通し
て接続されている。さらに全表面上にＰＳＧ等のパッシ
ベーション膜２１が堆積され、金属細線がボンディング
されるパッド中央部が露出されるようにパッシベーショ
ン膜２１に四角形状の開口２２が形成される。さらに接
続部１６に接して本発明の導電膜２が、ボンディングパ
ッド近傍のポリシリコン配線層３のコーナー１１やエッ
ジ１０を覆って形成されている。この実施例では、導電
膜２はボンディングパッド１とは異なる金属材料あるい
は不純物をドープしたポリシリコン層によって形成され
ている。この実施例では導電膜２が最上層となるボンデ
ィングパッド１と異なる層で形成されているから、最上
層の電極配線レイアウトに関係なく自由に所望する形状
の導電膜とすることができる。
リシリコン配線層３がシリコン基板１の表面に設けられ
たシリコン酸化膜７の上に形成されている。ポリシリコ
ン配線層３上およびシリコン酸化膜７上に設けられた層
間絶縁膜８にポリシリコン配線層３の端の部分に達する
コンタクトホール４が形成されている。層間絶縁膜８上
に入力端子用もしくは出力端子用のボンディングパッド
１がアルミニウム層で形成されている。このボンディン
グパッド１はボンディング細線をワイヤボンディングす
る四角形状のパッド本体部１５と、パッド本体部１５か
ら幅狭に突出した接続部１６とから構成されており、接
続部１６において、回路領域５から延在する配線層たと
えばポリシリコン配線層３とコンタクトホール４を通し
て接続されている。さらに全表面上にＰＳＧ等のパッシ
ベーション膜２１が堆積され、金属細線がボンディング
されるパッド中央部が露出されるようにパッシベーショ
ン膜２１に四角形状の開口２２が形成される。さらに接
続部１６に接して本発明の導電膜２が、ボンディングパ
ッド近傍のポリシリコン配線層３のコーナー１１やエッ
ジ１０を覆って形成されている。この実施例では、導電
膜２はボンディングパッド１とは異なる金属材料あるい
は不純物をドープしたポリシリコン層によって形成され
ている。この実施例では導電膜２が最上層となるボンデ
ィングパッド１と異なる層で形成されているから、最上
層の電極配線レイアウトに関係なく自由に所望する形状
の導電膜とすることができる。
【００１０】図２（ａ）は本発明の第２の実施例の平面
図であり、図２（ｂ）は図２（ａ）のＡーＡ部の断面図
である。また、図２（ａ）、（ｂ）において図１
（ａ）、（ｂ）と同一もしくは類似の箇所は同じ符号を
付してある。
図であり、図２（ｂ）は図２（ａ）のＡーＡ部の断面図
である。また、図２（ａ）、（ｂ）において図１
（ａ）、（ｂ）と同一もしくは類似の箇所は同じ符号を
付してある。
【００１１】この実施例では、導電膜２はボンディング
パッドと同じ材料であるアルミニウムもしくはアルミニ
ウム合金によって形成されている。したがって両者を一
体的に形成することができ、製造工程が簡素化される。
パッドと同じ材料であるアルミニウムもしくはアルミニ
ウム合金によって形成されている。したがって両者を一
体的に形成することができ、製造工程が簡素化される。
【００１２】いずれの実施例においても、配線層３の幅
Ｘより広い幅Ｙを有する本発明の導電膜２を用いること
により、静電気が入力ボンディングパッド１に進入した
場合、静電気による電界は導電膜２によって分散され、
ボンディングパッド１近傍のポリシリコン配線層３のコ
ーナー１１やエッジ１０に集中しなくなる。
Ｘより広い幅Ｙを有する本発明の導電膜２を用いること
により、静電気が入力ボンディングパッド１に進入した
場合、静電気による電界は導電膜２によって分散され、
ボンディングパッド１近傍のポリシリコン配線層３のコ
ーナー１１やエッジ１０に集中しなくなる。
【００１３】その結果、上記コーナー１１やエッジ１０
で発生していた静電破壊がなくなり、静電耐量が向上す
る。本構造を用いた場合、約４ＫＶ以上の静電耐量が得
られる。
で発生していた静電破壊がなくなり、静電耐量が向上す
る。本構造を用いた場合、約４ＫＶ以上の静電耐量が得
られる。
【００１４】次に、本発明の第３の実施例の平面図を図
３に示す。図３において図１（ａ）、（ｂ）および図２
（ａ）、（ｂ）と同一もしくは類似の箇所は同じ符号を
付してある。
３に示す。図３において図１（ａ）、（ｂ）および図２
（ａ）、（ｂ）と同一もしくは類似の箇所は同じ符号を
付してある。
【００１５】この実施例が先の実施例と異なる点は、配
線層３の幅Ｘより広い幅Ｙを有してアルミニウムの電界
緩和用導電膜２がボンディングパッドの回路領域側の端
１９より回路領域５に向って１０μｍ以上の長さに亘っ
て、すなわち、ボンディングパッドの端１９と導電膜２
の先端２０との距離が１０μｍ以上となるよう、配線層
３上を層間絶縁膜８（図１（ｂ）、図２（ｂ））を介し
て延在していること、および、導電膜２の内角部１７も
外角部１８も直角ではなく、たとえば一辺が５μｍ以上
の三角形状となっていることである。これらの数値はＩ
Ｃを実際に設計、製造した場合の実用的見地から得られ
たものである。
線層３の幅Ｘより広い幅Ｙを有してアルミニウムの電界
緩和用導電膜２がボンディングパッドの回路領域側の端
１９より回路領域５に向って１０μｍ以上の長さに亘っ
て、すなわち、ボンディングパッドの端１９と導電膜２
の先端２０との距離が１０μｍ以上となるよう、配線層
３上を層間絶縁膜８（図１（ｂ）、図２（ｂ））を介し
て延在していること、および、導電膜２の内角部１７も
外角部１８も直角ではなく、たとえば一辺が５μｍ以上
の三角形状となっていることである。これらの数値はＩ
Ｃを実際に設計、製造した場合の実用的見地から得られ
たものである。
【００１６】このように、導電膜２を回路領域５に向っ
て１０μｍ以上の長さに亘って配線層２を覆っているか
ら、この場所における静電破壊の発生確率は低くなり、
ＩＣの耐量がさらに向上する。さらに、電界が集中しや
すい導電膜２の内外角部１７、１８を三角形状にしてい
るから耐量がさらに向上する。
て１０μｍ以上の長さに亘って配線層２を覆っているか
ら、この場所における静電破壊の発生確率は低くなり、
ＩＣの耐量がさらに向上する。さらに、電界が集中しや
すい導電膜２の内外角部１７、１８を三角形状にしてい
るから耐量がさらに向上する。
【００１７】この第３の実施例の導電膜２とボンディン
グパッド１との関係は、第１の実施例のように両者をた
がいに異なる材料、異なる層で形成してもよいし、ある
いは、第２の実施例のように両者を同じ層で一体化して
形成してもよい。
グパッド１との関係は、第１の実施例のように両者をた
がいに異なる材料、異なる層で形成してもよいし、ある
いは、第２の実施例のように両者を同じ層で一体化して
形成してもよい。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、ボ
ンディングパッドと回路領域とを接続する配線層のボン
ディングパッド近傍上に電界緩和用の導電膜を設けてい
るから、ＩＣの静電耐量が向上するという効果を有す
る。
ンディングパッドと回路領域とを接続する配線層のボン
ディングパッド近傍上に電界緩和用の導電膜を設けてい
るから、ＩＣの静電耐量が向上するという効果を有す
る。
【図１】本発明の第１の実施例を示す図であり、（ａ）
は平面図、（ｂ）は（ａ）のＡーＡ部の断面図。
は平面図、（ｂ）は（ａ）のＡーＡ部の断面図。
【図２】本発明の第２の実施例を示す図であり、（ａ）
は平面図、（ｂ）は（ａ）のＡーＡ部の断面図。
は平面図、（ｂ）は（ａ）のＡーＡ部の断面図。
【図３】本発明の第３の実施例を示す平面図。
【図４】従来技術を示す平面図。
【図５】他の従来技術を示す回路図。
１ ボンディングパッド ２ 電界緩和用の導電膜 ３ 配線層 ４ コンタクトホール ５ 回路領域 ６ シリコン基板 ７ シリコン酸化膜 ８ 層間絶縁膜 ９ 保護ダイオード １０ 配線層３のエッジ １１ 配線層３のコーナー １２ 電源電圧線 １４ 接地線 １５ ボンディングパッド１の本体部 １６ ボンディングパッド１の接続部 １７ 導電膜２の内角部 １８ 導電膜２の外角部 １９ ボンディングパッド１の端 ２０ 導電膜２の先端 ２１ パッシベーション膜 ２２ パッシベーション膜の開口
Claims (9)
- 【請求項１】 入出力端子用の複数のボンディングパッ
ドと、該ボンディングパッドと回路領域とを接続する配
線層とを有する半導体集積回路装置において、前記配線
層の上に絶縁膜を介して該配線層の幅よりも広い電界緩
和用の導電膜を設けたことを特徴とする半導体集積回路
装置。 - 【請求項２】 前記ボンディングパッドと前記電界緩和
用の導電膜とはたがいに異なる材料で形成されているこ
とを特徴とする請求項１に記載の半導体集積回路装置。 - 【請求項３】 前記電界緩和用の導電膜と前記ボンディ
ングパッドとが一体的に形成されていることを特徴とす
る請求項１に記載の半導体集積回路装置。 - 【請求項４】 前記電界緩和用の導電膜は、前記ボンデ
ィングパッドの前記回路領域側の端より該回路領域に向
って１０μｍ以上の長さ、前記配線層上を延在している
ことを特徴とする請求項１、請求項２もしくは請求項３
に記載の半導体集積回路装置。 - 【請求項５】 前記電界緩和用の導電膜の平面形状の角
部が三角形状であることを特徴とする請求項１、請求項
２、請求項３もしくは請求項４に記載の半導体集積回路
装置。 - 【請求項６】 前記三角形状は一辺が５μｍ以上の形状
であることを特徴とする請求項５に記載の半導体集積回
路装置。 - 【請求項７】 前記電界緩和用の導電膜はアルミニウム
もしくはアルミニウム系合金で形成されており、前記配
線層はポリシリコンで形成されていることを特徴とする
請求項１、請求項２、請求項３、請求項４、請求項５も
しくは請求項６に記載の半導体集積回路装置。 - 【請求項８】 前記電界緩和用の導電膜はポリシリコン
で形成され、前記ボンディングパッドはアルミニウムも
しくはアルミニウム系合金で形成されていることを特徴
とする請求項１、請求項２、請求項４、請求項５もしく
は請求項６に記載の半導体集積回路装置。 - 【請求項９】 前記電界緩和用の導電膜および前記ボン
ディングパッドは共にアルミニウムもしくはアルミニウ
ム系合金で形成されていることを特徴とする請求項１、
請求項３、請求項４、請求項５、請求項６もしくは請求
項７に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303677A JPH05206441A (ja) | 1991-11-20 | 1991-11-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303677A JPH05206441A (ja) | 1991-11-20 | 1991-11-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206441A true JPH05206441A (ja) | 1993-08-13 |
Family
ID=17923909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3303677A Pending JPH05206441A (ja) | 1991-11-20 | 1991-11-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206441A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231753A (ja) * | 2001-01-26 | 2002-08-16 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド及びその製造方法 |
| JP2016174089A (ja) * | 2015-03-17 | 2016-09-29 | セイコーエプソン株式会社 | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150966A (en) * | 1976-06-11 | 1977-12-15 | Hitachi Ltd | Semiconductor device |
| JPS58143561A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 半導体装置 |
| JPS59154056A (ja) * | 1983-02-23 | 1984-09-03 | Toshiba Corp | 半導体装置 |
| JPH01140655A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 半導体集積回路 |
| JPH023944A (ja) * | 1988-06-20 | 1990-01-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0217669A (ja) * | 1988-07-05 | 1990-01-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0320041A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置 |
-
1991
- 1991-11-20 JP JP3303677A patent/JPH05206441A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150966A (en) * | 1976-06-11 | 1977-12-15 | Hitachi Ltd | Semiconductor device |
| JPS58143561A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 半導体装置 |
| JPS59154056A (ja) * | 1983-02-23 | 1984-09-03 | Toshiba Corp | 半導体装置 |
| JPH01140655A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 半導体集積回路 |
| JPH023944A (ja) * | 1988-06-20 | 1990-01-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0217669A (ja) * | 1988-07-05 | 1990-01-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0320041A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231753A (ja) * | 2001-01-26 | 2002-08-16 | Samsung Electronics Co Ltd | 半導体素子のボンディングパッド及びその製造方法 |
| JP2016174089A (ja) * | 2015-03-17 | 2016-09-29 | セイコーエプソン株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| JPH0236071B2 (ja) | ||
| TWI299516B (en) | Semiconductor device | |
| JP2003240797A5 (ja) | ||
| JP2020150179A (ja) | 半導体装置 | |
| US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| JP4682622B2 (ja) | 半導体装置 | |
| JPH05206441A (ja) | 半導体集積回路装置 | |
| US6740969B1 (en) | Electronic device | |
| TW413922B (en) | Electrostatic discharge protection of integrated circuits | |
| JP2914015B2 (ja) | 半導体装置 | |
| EP0337482B1 (en) | Semiconducteur protection device | |
| US7368825B2 (en) | Power semiconductor device | |
| JP3000809B2 (ja) | 半導体装置 | |
| JP2525558Y2 (ja) | 半導体装置 | |
| JPS64824B2 (ja) | ||
| JP7139673B2 (ja) | 半導体装置 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JP3016663B2 (ja) | 半導体装置 | |
| JPH05218460A (ja) | 半導体装置及びその製造方法 | |
| JP2937325B2 (ja) | 半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPS6034053A (ja) | 半導体装置 | |
| JPS63143836A (ja) | 半導体装置 | |
| US7485972B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980916 |