JP2020150179A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020150179A
JP2020150179A JP2019047712A JP2019047712A JP2020150179A JP 2020150179 A JP2020150179 A JP 2020150179A JP 2019047712 A JP2019047712 A JP 2019047712A JP 2019047712 A JP2019047712 A JP 2019047712A JP 2020150179 A JP2020150179 A JP 2020150179A
Authority
JP
Japan
Prior art keywords
gate
region
pad
polysilicon layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019047712A
Other languages
English (en)
Other versions
JP7234713B2 (ja
Inventor
啓樹 奥村
Keiki Okumura
啓樹 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019047712A priority Critical patent/JP7234713B2/ja
Priority to DE102020200862.0A priority patent/DE102020200862A1/de
Priority to US16/773,190 priority patent/US11164859B2/en
Publication of JP2020150179A publication Critical patent/JP2020150179A/ja
Application granted granted Critical
Publication of JP7234713B2 publication Critical patent/JP7234713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

【課題】ＥＳＤ耐性を向上させることができるとともに、歩留りを向上させることができる半導体装置を提供すること。【解決手段】ゲートパッド２は、ゲートパッド領域２３に配置された第１部分２ａと、ゲート抵抗領域２４に配置された第２部分２ｂと、を連結してなる。ゲートパッド２は、第１部分２ａから第２部分２ｂを突出させた凸状の平面形状を有する。ゲートポリシリコン層３は、半導体基板１０のおもて面上にゲート絶縁膜を介して設けられ、半導体基板１０と層間絶縁膜との間に配置されている。また、ゲートポリシリコン層３は、ゲートパッド２の表面積以上の表面積を有し、深さ方向Ｚにゲートパッド２の全面に対向する。ゲートパッド２が設けられた領域のＥＳＤ耐量は、ゲート抵抗が設けられた領域のＥＳＤ耐量よりも大きく、ゲートパッド２が設けられた領域のＥＳＤ耐量は、活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量よりも大きい。【選択図】図２

Description

この発明は、半導体装置に関する。
従来、複数のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属−酸化膜−半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）チップを並列に接続して使用する場合に、ゲートパッドとゲート電極との間にゲート抵抗を直列に接続して、ＭＯＳＦＥＴのスイッチング動作の安定化を図ることが公知である（例えば、下記特許文献１〜３参照。）。
従来の半導体装置のゲートパッド周辺の構造について説明する。図１０は、従来の半導体装置のゲートパッド周辺を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１０では、活性領域のセル領域１０５に配置されたＭＯＳゲートのレイアウトを図示省略する。図１１は、図１０の切断線ＡＡ−ＡＡ’における断面構造を示す断面図である。図１０、１１は、それぞれ下記特許文献１の図２、３ｂである。
図１０および図１１に示すように、半導体装置１６０では、活性領域において、半導体基板１１０のおもて面上に、層間絶縁膜１１１を介してソースパッド１０１およびゲートパッド１０２が配置されている。ソースパッド１０１は、ゲートランナー１０４で区画された複数のセル領域１０５にそれぞれ配置され、活性領域のほぼ全面を覆う。ゲートパッド１０２は、活性領域の、当該活性領域の周囲を囲むエッジ終端領域と、の境界付近に設けられている。
また、ゲートパッド１０２は、内蔵抵抗１０３およびゲートランナー１０４を介してゲート電極１１２に電気的に接続されている。内蔵抵抗１０３は、半導体基板１１０のおもて面上に酸化膜１１３を介して設けられ、半導体基板１１０と層間絶縁膜１１１との間に配置されている。内蔵抵抗１０３は、層間絶縁膜１１１を挟んでゲートパッド１０２およびゲートランナー１０４と深さ方向Ｚに対向する。
内蔵抵抗１０３は、ゲートパッド１０２の、ワイヤボンディングされる中央付近を避けて、略矩形状の平面形状を有するゲートパッド１０２の４つの頂点付近にそれぞれ対向する。内蔵抵抗１０３は、ポリシリコン（ｐｏｌｙ−Ｓｉ）からなる。内蔵抵抗１０３の大きさを１つあたり２００μｍ四方以下とすることで、内蔵抵抗１０３を配置したことによるセル領域１０５の面積が縮小化することを防いでいる。
内蔵抵抗１０３は、ゲート電極１１２とゲートパッド１０２との間に直列接続されている。ゲート電極１１２の抵抗値と内蔵抵抗１０３の抵抗値との合計がゲート抵抗となる。下記特許文献１では、ゲート電極１１２の抵抗値および内蔵抵抗１０３の抵抗値を合計したゲート抵抗において、内蔵抵抗１０３の抵抗値をゲート電極１１２の抵抗値のばらつきよりも大きくして支配的にすることが可能である。
ゲート抵抗において内蔵抵抗１０３の抵抗値を支配的にすることで、ゲート電極１１２の抵抗値にばらつきのある複数のＭＯＳＦＥＴチップを並列に接続して使用する場合に、これら複数のＭＯＳＦＥＴチップのうちで相対的にゲート電極１１２の抵抗値が低いＭＯＳＦＥＴチップへの電流の流れ込みを制御している。これにより、ＭＯＳＦＥＴのスイッチング時におけるノイズ発生を抑制している。
符号１１１ａは、ソースパッド１０１とｎ+型ソース領域１１４およびｐ+型コンタクト領域１１５とのコンタクトが形成されるコンタクトホールである。符号１１１ｂは、ゲートパッド１０２と内蔵抵抗１０３とのコンタクトが形成されるコンタクトホールである。符号１１１ｃは、ゲートランナー１０４と内蔵抵抗１０３とのコンタクトが形成されるコンタクトホールである。符号１１６は、パッシベーション膜である。
図１２は、従来の半導体装置のゲートパッド周辺を半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。図１３は、図１２の切断線ＢＢ−ＢＢ’における断面構造を示す断面図である。図１２、１３は、それぞれ下記特許文献２の図１（ａ）、１（ｂ）である。図１２および図１３に示すように、下記特許文献２の半導体装置１６０においても、内蔵抵抗１０３をゲートパッド１０２に深さ方向Ｚに対向するように配置して、活性領域の面積減少を防止している。
また、内蔵抵抗１０３の外周端を半導体基板１１０のおもて面に平行な一方向へゲートパッド１０２の外周端よりも外側（半導体基板１１０の側面側）へ延在させる。これによって、内蔵抵抗１０３の、ゲートパッド１０２とのコンタクトが形成されるコンタクトホール１１１ｂと、ゲートランナー１０４とのコンタクトが形成されるコンタクトホール１１１ｃと、の間隔Ｌ１０１を変えて、ゲートランナー１０４とゲートパッド１０２との間の抵抗値を調整している。
下記特許文献３では、トランジスタと低電圧ダイオードを同一の半導体基板に搭載した半導体装置において、ソースパッドの下層にソースパッドの外周に沿ってポリシリコンからなる定電圧ダイオードを配置している。静電気やサージ電圧等の大電圧が印加されたときに生じる逆電流が定電圧ダイオードを介してグランド側に流れるため、ＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）耐性が向上される。
国際公開第２０１５／０８０１６２号 特開２００３−１９７９１４号公報 特開２０１７−２１２４３２号公報
しかしながら、上記特許文献１、２では、内蔵抵抗１０３の表面積が小さいため、ＥＳＤ等により大量の電荷がゲートパッド１０２に注入されると、内蔵抵抗１０３の下層の酸化膜１１３に高電圧がかかり、酸化膜１１３が破壊しやすい。一方、内蔵抵抗１０３の表面積を大きくして、酸化膜１１３にかかる電圧を分散させた場合、ゲートパッド１０２と半導体基板１１０のおもて面との間に段差が生じる。この段差によりゲートパッド１０２となる金属膜のパターニングのためのエッチングや、当該金属膜をパターニングするためのエッチング用レジストマスクのエッチングができなかったり、当該段差から除去しきれなかったエッチング残渣（金属残渣やレジスト残渣）による不良が生じたりすることで、歩留りが低下する虞がある。
また、ゲートパッド１０２の金属と半導体基板１１０は、絶縁しないといけないため、ゲートパッド１０２の下には、絶縁膜が設けられている。例えば、ゲートパッド１０２と半導体基板１１０との間に、酸化膜１１３および層間絶縁膜１１１が設けられている。これらの絶縁膜は、ワイヤボンディングなどの組み立て時の超音波のパワーやモジュールの応力に耐えるために厚いことが好ましい。ただし、絶縁膜が厚いと、ゲートパッド１０２下の領域での静電容量が減少するため、ＥＳＤ耐量が小さくなる。内蔵抵抗１０３が付加されていない構造では、ゲートパッド１０２下の領域での静電容量は、半導体装置の活性領域のＭＯＳ構造が設けられた領域との和になるために問題はなかった。しかしながら、内蔵抵抗１０３を付加した構造では、内蔵抵抗１０３下の領域での静電容量およびゲートパッド１０２下の領域での静電容量により、ＥＳＤ耐量が決定される場合があり、この場合、ＥＳＤ耐量が減少する虞がある。
この発明は、上述した従来技術による問題点を解消するため、ＥＳＤ耐性を向上させることができるとともに、歩留りを向上させることができる半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。オン状態のときに電流が流れ、ＭＯＳ構造が構成された活性領域に、半導体基板にゲート絶縁膜を介して設けられたゲート電極と、前記半導体基板の第１主面に層間絶縁膜を介して設けられたゲートパッドと、前記ゲートパッドと前記ゲート電極との間に直列に接続されたゲート抵抗と、前記半導体基板の第１主面と前記層間絶縁膜との間に設けられて、前記層間絶縁膜を挟んで深さ方向に前記ゲートパッドの全面に対向し、かつ酸化膜によって前記半導体基板と電気的に絶縁されたゲートポリシリコン層と、を備える。前記ゲートパッドは、配線が接合される第１部分と、前記ゲート抵抗に接続された第２部分と、を連結してなる。前記ゲートポリシリコン層は、前記層間絶縁膜を挟んで深さ方向に前記ゲートパッドの第１部分の全面に対向する第１部分と、前記層間絶縁膜を挟んで深さ方向に前記ゲートパッドの第２部分の全面に対向し、前記ゲートパッドの第２部分と前記ゲート電極との間に電気的に接続されて前記ゲート抵抗を構成する第２部分と、を連結してなる。前記ゲートパッドが設けられた領域のＥＳＤ耐量は、前記ゲート抵抗が設けられた領域のＥＳＤ耐量よりも大きい。前記ゲートパッドが設けられた領域のＥＳＤ耐量は、前記活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量よりも大きい。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量は、前記ゲート抵抗が設けられた領域のＥＳＤ耐量よりも大きいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲートパッドが設けられた領域の静電容量は、前記ゲート抵抗が設けられた領域の静電容量よりも大きく、前記ゲートパッドが設けられた領域の静電容量は、前記活性領域のＭＯＳ構造が設けられた領域の静電容量よりも大きいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域のＭＯＳ構造が設けられた領域の静電容量は、前記ゲート抵抗が設けられた領域の静電容量よりも大きいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲートパッドと前記ゲートポリシリコン層とに挟まれた前記層間絶縁膜、または、前記ゲートポリシリコン層と前記半導体基板とに挟まれた前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より厚いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲート抵抗が設けられた領域の前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より厚いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲートパッドと前記ゲートポリシリコン層とに挟まれた前記層間絶縁膜、または、前記ゲートポリシリコン層と前記半導体基板とに挟まれた前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より誘電率が低いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲート抵抗が設けられた領域の前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より誘電率が低いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲートパッドが設けられた領域の前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜と共用され、前記酸化膜と前記半導体基板との間に、薄膜が堆積された酸化膜が設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲートパッドと前記ゲートポリシリコン層とに挟まれた前記層間絶縁膜は、リンを含む酸化膜であり、前記ゲート絶縁膜は、窒素を含む酸化膜であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ゲート抵抗が設けられた領域の面積は、前記ゲートパッドが設けられた領域の面積より小さい、または、前記ゲート抵抗が設けられた領域の面積は、前記活性領域のＭＯＳ構造が設けられた領域の面積より小さいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域のＭＯＳ構造は、第１導電型の前記半導体基板の第１主面の表面層に設けられた第２導電型の第１半導体領域と、前記第１半導体領域の内部に選択的に設けられた第１導電型の第２半導体領域と、前記半導体基板の、前記第１半導体領域を除く部分である第１導電型の第３半導体領域と、前記第２半導体領域および前記第１半導体領域を貫通して前記第３半導体領域に達するトレンチと、前記トレンチの内部に前記ゲート絶縁膜を介して設けられた前記ゲート電極と、からなるトレンチゲート構造を備える。前記第１半導体領域および前記第２半導体領域に電気的に接続された第１電極と、前記半導体基板の第２主面に電気的に接続された第２電極と、を有する。前記ゲートポリシリコン層は、前記ゲート電極または前記第１電極のいずれかに電気的に接続されている。
上述した発明によれば、半導体基板の第１主面上に酸化膜を介して設けられたゲートポリシリコン層全体の表面積を大きくすることができる。このため、ＥＳＤ等により大量の電荷がゲートパッドに注入されたとしても、ゲートポリシリコン層の下層の酸化膜にかかる電圧を分散させることができ、当該酸化膜の絶縁破壊を抑制することができる。また、上述した発明によれば、ゲートパッドの外周端が層間絶縁膜を挟んで深さ方向にゲートポリシリコン層に対向するため、ゲートパッドと半導体基板のおもて面との間の段差を小さくすることができ、当該段差によって生じる上述した問題が起きにくい。
また、ゲートポリシリコン層をゲートパッド領域に設けている。これにより、ゲートパッドが設けられた領域の静電容量およびゲート抵抗が設けられた領域の静電容量を大きくして、ゲートパッドが設けられた領域の静電容量およびゲート抵抗が設けられた領域のＥＳＤ耐量を増加させている。
また、活性領域のＭＯＳ構造が設けられた領域の静電容量が、ゲート抵抗が設けられた領域の静電容量より大きい。これにより、活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量が、ゲート抵抗が設けられた領域のＥＳＤ耐量より大きくなっている。このため、活性領域のＭＯＳ構造が破壊されることを防止できる。
本発明にかかる半導体装置によれば、ＥＳＤ耐性を向上させることができるとともに、歩留りを向上させることができるという効果を奏する。
実施の形態１にかかる半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１の一部を拡大して示す平面図である。 図２の切断線Ａ−Ａ’における断面構造を示す断面図である。 半導体装置の酸化膜厚とセルピッチに対するＥＳＤ耐量を示すグラフである。 各種チップ角の半導体装置のＥＳＤ耐量の正規確率分布プロットを示すグラフである。 実施の形態２にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図６の切断線Ｂ−Ｂ’における断面構造を示す断面図である。 実施の形態３にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す平面図である。 実施の形態３にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。 従来の半導体装置のゲートパッド周辺を半導体基板のおもて面側から見たレイアウトを示す平面図である。 図１０の切断線ＡＡ−ＡＡ’における断面構造を示す断面図である。 従来の半導体装置のゲートパッド周辺を半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。 図１２の切断線ＢＢ−ＢＢ’における断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の構造について説明する。図１は、実施の形態１にかかる半導体装置６０を半導体基板（半導体チップ）のおもて面側から見たレイアウトを示す平面図である。図２は、図１の一部を拡大して示す平面図である。図２には、図１のゲートパッド２の周辺を示す。まず、実施の形態１にかかる半導体装置６０を半導体基板のおもて面側から見たレイアウトについて説明する。
図１および図２に示す実施の形態１にかかる半導体装置６０は、活性領域２１における半導体基板１０のおもて面上に、層間絶縁膜１１（図３参照）を介してソースパッド１（符号１を付した斜線のハッチング部分：図１には不図示）およびゲートパッド２（符号２を付した斜線のハッチング部分）を設けた縦型のＭＯＳＦＥＴである。活性領域２１の、ソースパッド１に深さ方向Ｚに対向する部分には、ＭＯＳＦＥＴの１つ以上の図示省略する単位セル（素子の構成単位）が配置されている。
活性領域２１は、ＭＯＳＦＥＴがオン状態のときに電流が流れる領域である。活性領域２１の周囲は、エッジ終端領域２２に囲まれている。エッジ終端領域２２は、活性領域２１と半導体基板１０の側面との間の領域であり、ｎ-型ドリフト領域３２（図３参照）の、半導体基板１０のおもて面側の電界を緩和して耐圧（耐電圧）を保持するための耐圧構造を有する。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
ソースパッド１は、所定の距離Ｌ１１でゲートパッド２と離して配置されている。ソースパッド１は、活性領域２１の、ゲートパッド２を配置した部分を除くほぼ全面を覆う。具体的には、ソースパッド１は、例えば、ゲートパッド２の周囲を囲むように一部を凹ませた、活性領域２１と略同じ面積の略矩形状の平面形状を有する。ソースパッド１は、第１コンタクトホール１１ａを介してｎ+型ソース領域３４（図３参照）およびｐ+型コンタクト領域３５（図３参照）に電気的に接続されている。
ソースパッド１の外周端は、全周にわたって層間絶縁膜１１を介して後述するポリシリコン（ｐｏｌｙ−Ｓｉ）からなるゲートランナー４に深さ方向Ｚに対向する。これにより、ソースパッド１と半導体基板１０のおもて面との間に生じる段差が小さくなるため、ソースパッド１となる例えばアルミニウム（Ａｌ）を含む金属膜のパターニングによる金属残渣が減少し、金属残渣を原因とする短絡不良が生じにくくなる。
ゲートパッド２は、例えば、活性領域２１の、エッジ終端領域２２との境界付近に配置されている。ゲートパッド２は、ゲートパッド領域２３に配置された第１部分２ａと、ゲート抵抗領域２４に配置された第２部分２ｂと、を連結してなる。ゲートパッド２は、第１部分２ａよりも第２部分２ｂの表面積が小さく、第１部分２ａよりも外側（半導体基板１０の側面側）に第２部分２ｂを隣接して配置した平面形状を有する。
具体的には、例えば、ゲートパッド２の第１，２部分２ａ，２ｂはともに略矩形状の平面形状であってもよい。この場合、ゲートパッド２の第２部分２ｂの各辺は、ゲートパッド２の第１部分２ａの辺よりも短い。ゲートパッド２は、第１部分２ａの、活性領域２１とエッジ終端領域２２との境界に最も近い１辺に第２部分２ｂの１辺を連結させて、第１部分２ａの１辺から第２部分２ｂを外側へ突出させた凸状の平面形状となる。
ゲートパッド２の第１，２部分２ａ，２ｂは、例えば、ソースパッド１と同様にアルミニウムを含む金属からなり、ソースパッド１と同じ階層に位置する。ゲートパッド２の第１，２部分２ａ，２ｂは、例えばソースパッド１と同時に形成されてもよい。ゲートパッド２には、後述するゲートポリシリコン層３（符号３を付したドットのハッチング部分）およびゲートランナー４（符号４を付したドットのハッチング部分）を介して、ＭＯＳＦＥＴのすべての単位セルのゲート電極３８が電気的に接続されている。
ゲートパッド２の第１部分２ａは、ＭＯＳＦＥＴのゲート電極３８（図３参照）の電位を引き出すためのワイヤがボンディングされる部分である。ゲートパッド２の第２部分２ｂは、ゲートパッド２の第１部分２ａと、後述するゲートポリシリコン層３の第２部分３ｂと、を電気的に接続するための接続部である。ゲートパッド２の第２部分２ｂは、第２コンタクトホール１１ｂを介してゲートポリシリコン層３の第２部分３ｂに電気的に接続されている。
ゲートポリシリコン層３は、半導体基板１０のおもて面上にゲート絶縁膜３７を介して設けられ、半導体基板１０と層間絶縁膜１１との間に配置されている。また、ゲートポリシリコン層３は、ゲートパッド２の表面積以上の表面積を有し、深さ方向Ｚにゲートパッド２の全面に対向する。ゲートポリシリコン層３は、ゲートパッド２と同じ平面形状であってもよい。例えば、ゲートポリシリコン層３は、ゲートパッド２と同様に、後述する第１，２部分３ａ，３ｂからなる凸状の平面形状を有する。
具体的には、ゲートポリシリコン層３は、ゲートパッド領域２３に配置された第１部分３ａと、ゲート抵抗領域２４に配置された第２部分３ｂと、を連結してなる。ゲートポリシリコン層３は、第１部分３ａよりも第２部分３ｂの表面積が小さい。ゲートポリシリコン層３の第１，２部分３ａ，３ｂは、それぞれゲートパッド２の第１，２部分２ａ，２ｂと同じ平面形状を有し、それぞれゲートパッド２の第１，２部分２ａ，２ｂの表面積以上の表面積を有する。
ゲートポリシリコン層３の第１部分３ａは、層間絶縁膜１１を挟んで深さ方向Ｚにゲートパッド２の第１部分２ａの全面に対向する。ゲートポリシリコン層３の第２部分３ｂは、層間絶縁膜１１を挟んで深さ方向Ｚにゲートパッド２の第２部分２ｂの全面に対向する。ゲートポリシリコン層３の第１，２部分３ａ，３ｂの表面積は、プロセスのばらつきを考慮して、それぞれゲートパッド２の第１，２部分２ａ，２ｂの表面積よりも大きいことが好ましい。
このようにゲートポリシリコン層３の第１，２部分３ａ，３ｂを設けることで、ゲートパッド２の外周端は、全周にわたって層間絶縁膜１１を介してゲートポリシリコン層３に深さ方向Ｚに対向する。これにより、ゲートパッド２と半導体基板１０のおもて面との間に生じる段差が小さくなるため、ゲートパッド２となる金属膜のパターニングによる金属残渣が減少し、金属残渣を原因とする短絡不良が生じにくくなる。
ゲートポリシリコン層３の外周端からゲートパッド２の外周端までの距離Ｌ１２は、例えば３．５μｍ以上程度であることがよい。その理由は、ゲートパッド２となる金属膜のパターニングが例えば微細パターンを形成しにくいウエットエッチングにより行われるからである。ウエットエッチングのばらつきを考慮して、ゲートポリシリコン層３の外周端からゲートパッド２の外周端までの距離Ｌ１２を上記寸法とすることが好ましい。
ゲートポリシリコン層３の第２部分３ｂは、ゲートパッド２の第２部分２ｂよりも外側に延在し、エッジ終端領域２２内で終端している。ゲートポリシリコン層３の第２部分３ｂの、ゲートパッド２の第２部分２ｂよりも外側に延在した部分に、第３コンタクトホール１１ｃを介して後述するコンタクト電極５が電気的に接続されている。ゲートポリシリコン層３の第２部分３ｂの幅Ｗ１および長さＬ１は、通常用いるゲート抵抗の最大抵抗値を実現可能な寸法とする。
ゲートポリシリコン層３の第２部分３ｂは、ゲートパッド２とゲート電極３８との間に直列接続され、ゲート抵抗として機能する。ゲート抵抗は、例えば、ゲート電極３８の抵抗値にばらつきのある複数のＭＯＳＦＥＴチップ（半導体チップ）を並列に接続して使用する場合に、これら複数のＭＯＳＦＥＴチップのうちで相対的にゲート電極３８の抵抗値が低いＭＯＳＦＥＴチップへの電流の流れ込みを制御し、ＭＯＳＦＥＴのスイッチング時におけるノイズ発生を抑制する。
ゲートポリシリコン層３の第２部分３ｂの、ゲートパッド２の第２部分２ｂとのコンタクトが形成される第２コンタクトホール１１ｂと、コンタクト電極５とのコンタクトが形成される第３コンタクトホール１１ｃと、の間の距離Ｌ２で、ゲートポリシリコン層３の第２部分３ｂによるゲート抵抗の抵抗値が決まる。ゲートポリシリコン層３の第２部分３ｂの略長さＬ１内で第２，３コンタクトホール１１ｂ，１１ｃ間の距離Ｌ２を変更することで、ゲート抵抗の抵抗値を調整可能である。
ゲートランナー４は、エッジ終端領域２２において、活性領域２１とエッジ終端領域２２との境界に沿った環状に設けられ、活性領域２１の周囲を囲む。また、ゲートランナー４は、所定の距離Ｌ１３でゲートポリシリコン層３と離して配置され、ゲートポリシリコン層３に沿って内側（半導体基板１０の中央部側）へ延在し、ゲートポリシリコン層３の周囲を囲む。ゲートランナー４には、活性領域２１の周囲を囲む外回り部分、および、ゲートポリシリコン層３の周囲を囲む内回り部分、ともにゲート電極３８の端部が電気的に接続されている。
ゲートランナー４によって、すべてのゲート電極３８が電気的に接続される。例えば、活性領域２１には、半導体基板１０のおもて面から見て、トレンチ３６（図３参照）がストライプ状に延在する方向（後述する第１方向Ｘ）に、ゲートランナー４の外回り部分の一部同士がＭＯＳゲートを挟んで対向する箇所と、ゲートランナー４の外回り部分の一部と内回り部分の一部とがＭＯＳゲートを挟んで対向する箇所と、が存在する。
ゲートランナー４の外回り部分の一部同士が第１方向ＸにＭＯＳゲートを挟んで対向する箇所においては、ゲート電極３８の両端はそれぞれゲートランナー４の外回り部分の対向する各一部に電気的に接続される。ゲートランナー４の外回り部分の一部と内回り部分の一部とが第１方向ＸにＭＯＳゲートを挟んで対向する箇所においては、ゲート電極３８の一方の端部はゲートランナー４の外回り部分の一部に電気的に接続され、他方の端部はゲートランナー４の内回り部分の一部に電気的に接続される。
ゲートランナー４はポリシリコン層であり、ゲートポリシリコン層３と同じ階層に位置する。ゲートランナー４は、例えばゲートポリシリコン層３と同時に形成されてもよい。ゲートランナー４とゲートポリシリコン層３との間の最短の距離Ｌ１３は、エッチング精度の限界まで縮小可能であり、例えば３μｍ程度であってもよい。ゲートランナー４とゲートポリシリコン層３との間の最短の距離Ｌ１３とは、ゲートランナー４の、ゲートポリシリコン層３に沿った部分における、ゲートランナー４とゲートポリシリコン層３との間の距離である。
また、ゲートランナー４は、深さ方向Ｚにソースパッド１の外周端に対向し、内周端が層間絶縁膜１１を挟んで深さ方向Ｚにソースパッド１に対向する。ゲートランナー４の外周端からソースパッド１の外周端までの距離Ｌ１４は、例えば３．５μｍ以上程度であることがよい。その理由は、ゲートポリシリコン層３の外周端からゲートパッド２の外周端までの距離Ｌ１２を上記寸法とする理由と同じである。
ゲートランナー４の内周端とは、半導体基板１０のおもて面側から見て略環状に配置されたゲートランナー４の中心側（内側）の端部である。ゲートランナー４の外周端とは、ゲートランナー４の中心側に対して反対側の端部である。ゲートランナー４の外周端は、活性領域２１とエッジ終端領域２２との境界に沿った部分でエッジ終端領域２２に対向し、ゲートポリシリコン層３に沿った部分でゲートポリシリコン層３に対向する。
ゲートランナー４の、活性領域２１とエッジ終端領域２２との境界に沿った部分は、第４コンタクトホール１１ｄを介してコンタクト電極５に電気的に接続されている。第４コンタクトホール１１ｄは、活性領域２１の周囲を囲み、かつゲート抵抗領域２４において一部が開口した略環状に配置されている。また、第４コンタクトホール１１ｄは、ソースパッド１よりも外側に配置されており、ソースパッド１に深さ方向Ｚに対向しない。
コンタクト電極５は、ソースパッド１およびゲートパッド２よりも外側に、ソースパッド１およびゲートパッド２と離して配置されている。また、コンタクト電極５は、活性領域２１とエッジ終端領域２２との境界に沿った略環状に設けられ、深さ方向Ｚに、ゲートポリシリコン層３の第２部分３ｂ、および、ゲートランナー４の、活性領域２１とエッジ終端領域２２との境界に沿った部分に対向する。
コンタクト電極５は、上述したように第３コンタクトホール１１ｃを介してゲートポリシリコン層３の第２部分３ｂに電気的に接続されることで、ゲートポリシリコン層３の第２部分３ｂによるゲート抵抗を介してゲートパッド２と電気的に接続される。かつ、コンタクト電極５は、上述したように第４コンタクトホール１１ｄを介してゲートランナー４に電気的に接続されることで、ゲートランナー４を介してゲート電極３８に電気的に接続される。
コンタクト電極５は、例えば、ソースパッド１と同様にアルミニウムを含む金属からなり、ソースパッド１と同じ階層に位置する。このため、ゲートポリシリコン層３の第２部分３ｂによるゲート抵抗をゲートパッド２とゲート電極３８との間に直列に接続するにあたって、ゲートポリシリコン層３よりも低抵抗なコンタクト電極５によってゲート電極３８の電位をゲートパッド２に集めることができる。
次に、実施の形態１にかかる半導体装置６０の断面構造について説明する。図３は、図２の切断線Ａ−Ａ’における断面構造を示す断面図である。半導体基板１０は、例えば、炭化珪素（ＳｉＣ）からなるｎ+型出発基板３１のおもて面にｎ-型ドリフト領域３２およびｐ型ベース領域３３となる各炭化珪素層５１，５２を順にエピタキシャル成長させた炭化珪素エピタキシャル基板である。ｎ+型出発基板３１は、ｎ+型ドレイン領域である。
半導体基板１０の、ｐ型炭化珪素層５２側の主面をおもて面とし、ｎ+型出発基板３１側の主面（ｎ+型出発基板３１の裏面）を裏面とする。活性領域２１において、ゲートパッド領域２３およびゲート抵抗領域２４を除く領域に、ＭＯＳゲートが設けられている。ＭＯＳゲートは、ｐ型ベース領域３３、ｎ+型ソース領域３４、ｐ+型コンタクト領域３５、トレンチ３６、ゲート絶縁膜３７およびゲート電極３８からなる。
具体的には、活性領域２１においてｐ型炭化珪素層５２の内部に、半導体基板１０のおもて面からｎ-型炭化珪素層５１に達しない深さで、ｎ+型ソース領域３４およびｐ+型コンタクト領域３５がそれぞれ選択的に設けられている。トレンチ３６は、活性領域２１において、半導体基板１０のおもて面からｎ+型ソース領域３４およびｐ型炭化珪素層５２を深さ方向Ｚに貫通してｎ-型炭化珪素層５１の内部で終端する。
トレンチ３６は、半導体基板１０のおもて面に平行な方向（以下、第１方向とする）Ｘに延びるストライプ状に配置されている。図示省略するが、トレンチ３６の端部は、ゲートポリシリコン層３の外周部で終端し、層間絶縁膜１１を挟んでゲートポリシリコン層３の外周部と深さ方向Ｚに対向する。隣り合うトレンチ３６の端部同士を連結させて、半導体基板１０のおもて面側から見て環状のトレンチ３６が設けられていてもよい。
トレンチ３６の内部には、トレンチ３６の内壁（側壁および底面）に沿ってゲート絶縁膜３７が設けられている。ゲート絶縁膜３７は、半導体基板１０のおもて面上に延在し、ゲートパッド領域２３およびゲート抵抗領域２４における半導体基板１０のおもて面を覆う。ゲート電極３８は、トレンチ３６の内部においてゲート絶縁膜３７上に設けられ、トレンチ３６の側壁のゲート絶縁膜３７を挟んでｎ+型ソース領域３４に対向する。
ｐ型炭化珪素層５２の、ｎ+型ソース領域３４、ｐ+型コンタクト領域３５、トレンチ３６、ｎ-型領域３２’およびｐ型領域３３’を除く部分がｐ型ベース領域３３である。ｐ型領域３３’は、ｐ型炭化珪素層５２の、ゲートパッド領域２３およびゲート抵抗領域２４の部分であり、ｎ-型領域３２’によってｐ型ベース領域３３と分離されている。すなわち、ゲートパッド２の直下（ドレイン側）にはｐ型領域３３’のみが設けられ、ＭＯＳゲートは設けられていない。
ｐ型領域３３’は、ゲートパッド領域２３からゲート抵抗領域２４にわたって設けられている。ｎ-型領域３２’は、ゲートパッド領域２３からゲート抵抗領域２４までの連続した領域の周囲を囲む。ｎ-型領域３２’は、ｐ型炭化珪素層５２を深さ方向Ｚに貫通してｎ-型炭化珪素層５１に達する。ｎ-型領域３２’は、ｎ-型炭化珪素層５１の、ｎ-型ドリフト領域３２となる部分に接し、ｎ-型ドリフト領域として機能する。
また、活性領域２１においてｎ-型炭化珪素層５１の内部に、ｎ型電流拡散領域４０および第１，２ｐ+型領域４１，４２が設けられていてもよい。ｎ-型炭化珪素層５１の、ｎ型電流拡散領域４０および第１，２ｐ+型領域４１，４２を除く部分がｎ-型ドリフト領域３２である。ｎ型電流拡散領域４０は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ：ＣＳＬ）である。
ｎ型電流拡散領域４０は、隣り合うトレンチ３６間（メサ領域間）に設けられ、当該メサ領域を挟んで隣り合うトレンチ３６の両側壁に達する。ｎ型電流拡散領域４０は、ｐ型ベース領域３３に接し、ｐ型ベース領域３３とｎ型電流拡散領域４０の界面から、トレンチ３６の底面よりもドレイン側（ｎ+型出発基板３１側）に深い位置に達する。ｎ型電流拡散領域４０は、第１，２ｐ+型領域４１，４２に接していてもよい。
第１ｐ+型領域４１は、ｐ型ベース領域３３よりもドレイン側に深い位置に、ｐ型ベース領域３３と離して設けられ、トレンチ３６の底面に深さ方向Ｚに対向する。第２ｐ+型領域４２は、メサ領域においてｐ型ベース領域３３に接し、かつ第１ｐ+型領域４１およびトレンチ３６と離して設けられている。第１，２ｐ+型領域４１，４２は、ＭＯＳＦＥＴのオフ時にゲート絶縁膜３７にかかる電界を抑制する機能を有する。
層間絶縁膜１１は、ゲート電極３８と、半導体基板１０のおもて面上に延在するゲート絶縁膜３７と、を覆うように、半導体基板１０のおもて面の全面に設けられている。ゲートパッド領域２３からゲート抵抗領域２４において、層間絶縁膜１１とゲート絶縁膜３７との間には、ゲートポリシリコン層３が設けられている。ゲートポリシリコン層３は、ゲート絶縁膜３７を挟んで深さ方向Ｚにｐ型領域３３’に対向する。
層間絶縁膜１１およびゲート絶縁膜３７を深さ方向Ｚに貫通する第１〜４コンタクトホール１１ａ〜１１ｄが設けられている。第１コンタクトホール１１ａには、ｎ+型ソース領域３４およびｐ+型コンタクト領域３５が露出される。第２コンタクトホール１１ｂは、第３コンタクトホール１１ｃよりもゲートパッド領域２３寄りに位置する。第２，３コンタクトホール１１ｂ，１１ｃには、ゲートポリシリコン層３の第２部分３ｂが露出される。第４コンタクトホール１１ｄ（図２参照）には、ゲートランナー４が露出される。
ソースパッド１は、活性領域２１の、ゲートパッド領域２３およびゲート抵抗領域２４を除く部分において、第１コンタクトホール１１ａを埋め込むように層間絶縁膜１１上に設けられている。ソースパッド１は、第１コンタクトホール１１ａの内部において、ｎ+型ソース領域３４およびｐ+型コンタクト領域３５と接し、ｎ+型ソース領域３４およびｐ+型コンタクト領域３５とのコンタクトを形成する。
ゲートパッド２は、第２コンタクトホール１１ｂを埋め込むように、ゲートパッド領域２３からゲート抵抗領域２４にわたって層間絶縁膜１１上に設けられている。ゲートパッド２の第１，２部分２ａ，２ｂは、それぞれ層間絶縁膜１１を挟んでゲートポリシリコン層３の第１，２部分３ａ，３ｂに深さ方向Ｚに対向する。ゲートパッド２の第２部分２ｂは、第２コンタクトホール１１ｂの内部においてゲートポリシリコン層３の第２部分３ｂに接し、ゲートポリシリコン層３の第２部分３ｂとのコンタクトを形成する。
コンタクト電極５は、第３，４コンタクトホール１１ｃ，１１ｄを埋め込むように、活性領域２１とエッジ終端領域２２との境界に沿って層間絶縁膜１１上に設けられている。コンタクト電極５は、層間絶縁膜１１を挟んでゲートポリシリコン層３の第２部分３ｂおよびゲートランナー４（図２参照）に深さ方向Ｚに対向する。コンタクト電極５は、第３コンタクトホール１１ｃの内部においてゲートポリシリコン層３の第２部分３ｂに接し、ゲートポリシリコン層３の第２部分３ｂとのコンタクトを形成する。コンタクト電極５は、第４コンタクトホール１１ｄにおいてゲートランナー４に接し、ゲートランナー４とのコンタクトを形成する。
パッシベーション膜１２は、半導体基板１０のおもて面の最上層であり、半導体基板１０のおもて面を保護する保護膜である。パッシベーション膜１２には、ソースパッド１およびゲートパッド２の、それぞれワイヤがボンディングされる領域を露出する開口部が形成されている。半導体基板１０の裏面の全面に、ドレイン電極４３が設けられている。ドレイン電極４３は、ｎ+型出発基板３１で構成されるｎ+型ドレイン領域に接し、ｎ+型ドレイン領域とのコンタクトを形成する。
ここで、図４は、半導体装置の酸化膜厚とセルピッチに対するＥＳＤ耐量を示すグラフである。図４において、（１）は、ゲート抵抗と、ゲートパッド領域２３にゲートポリシリコン層３とを設けない半導体装置６０のＥＳＤ耐量であり、（２）は、ゲート抵抗と、ゲートパッド領域２３にゲートポリシリコン層３とを設けた半導体装置６０のＥＳＤ耐量である。縦軸は、半導体装置６０のＥＳＤ耐量を示し、単位はＶである。セルピッチは、活性領域２１のトレンチ３６の中心と隣り合うトレンチ３６の中心との間の距離である。また、酸化膜厚はゲート絶縁膜３７の膜厚である。また、これらの値はサンプル数Ｎを５にした場合の結果である。
図４に示すように、（１）と（２）を比較すると、ゲートパッド領域２３にゲートポリシリコン層３を設けたため、ゲートパッドが設けられた領域およびゲート抵抗が設けられた領域の静電容量が増加し、ＥＳＤ耐量が大きくなっている。このように、ゲートポリシリコン層３を設けることにより、ＥＳＤ耐量を増加させることができる。
ここで、活性領域２１のＭＯＳ構造が設けられた領域とは、ソースパッドが設けられ、ＭＯＳ構造が形成された部分であり、図１および図２の活性領域２１の中でゲートパッド領域２３およびゲート抵抗領域２４を除いた部分である。また、ゲートパッドが設けられた領域とは、第３コンタクトホール１１ｃで囲まれたゲートポリシリコン層３上に設けられたゲートパッド２から第２部分２ｂを除いた領域である、ゲートパッド２の第１部分２ａの領域である（図２参照）。また、ゲート抵抗が設けられた領域とは、ゲートポリシリコン層３の第２部分３ｂがゲート抵抗として機能するため、ゲートパッド領域２３に配置されたゲートポリシリコン層３の第２部分３ｂの領域である（図２参照）。
図４に図示はしていないが、ゲート抵抗を設けて、ゲートパッド領域２３にゲートポリシリコン層３を設けない半導体装置６０のＥＳＤ耐量は、同条件の（１）の半導体装置６０より小さくなっている。これは、ゲート抵抗を設けると、ゲート抵抗が設けられた領域での静電容量およびゲートパッドが設けられた領域での静電容量により、ＥＳＤ耐量が決定されるため、ＥＳＤ耐量が減少したためである。
また、図５は、各種チップ角の半導体装置のＥＳＤ耐量の正規確率分布プロットを示すグラフである。図５において、横軸はＥＳＤ耐量を示し、単位はＶである。また、縦軸は標準偏差σを示す。また、図５において、（１）は半導体装置６０、（２）は（１）よりも活性面積が１．８３倍大きい半導体装置６０のＥＳＤ耐量である。また、（１）〜（２）は、ゲート抵抗とゲートパッド領域２３にゲートポリシリコン層３とを設けた半導体装置６０のＥＳＤ耐量である。
図５に示すように、（１）と（２）とを比較すると、半導体基板１０の面積が増え、活性領域２１のＭＯＳ構造が設けられた領域の面積が増加し、静電容量が増加し、ＥＳＤ耐量が大きくなっている（図５の矢印Ａ）。
ここで、ゲートパッドの面積は、０．４７６ｍｍ2で半導体基板１０の大きさによらず、一定である。一方、（２）では、活性領域２１のＭＯＳ構造が設けられた領域の面積は、９．９ｍｍ2となり、ゲートパッド領域２３の面積の２０．８倍となる。また、（１）では、活性領域２１のＭＯＳ構造が設けられた領域の面積は、５．４ｍｍ2となり、ゲートパッド領域２３の面積の１１．３倍となる。ここで、ゲートパッドの面積とは、ゲートパッドが設けられた領域の面積である。また、ゲート抵抗の面積とは、ゲート抵抗が設けられた領域の面積である。
図５において、（１）と（２）とでは（図５の矢印Ａ）、活性領域２１のＭＯＳ構造が設けられた領域の面積が５．４ｍｍ2から９．９ｍｍ2と１．８２倍と増加しているが、ＥＳＤ耐量は１．８２倍より小さい値となっている。（１）の場合、活性領域２１のＭＯＳ構造が設けられた領域の静電容量が最も小さく、（２）の場合、ゲート抵抗が設けられた領域が最も小さい。このため、（２）の場合、ゲート抵抗が設けられた領域が静電気の大電圧で破壊され、ＥＳＤ耐量が増加しなかったことによる。
活性領域２１のＭＯＳ構造が設けられた領域のＥＳＤ耐量を上げることは難しいため、実施の形態１の半導体装置６０では、ゲートポリシリコン層３をゲートパッド領域２３に設けている。これにより、ゲートパッドが設けられた領域の静電容量およびゲート抵抗が設けられた領域の静電容量を大きくして、ゲートパッドが設けられた領域の静電容量およびゲート抵抗が設けられた領域のＥＳＤ耐量を増加させている。特に、ゲートパッドが設けられた領域により、半導体装置６０のＥＳＤ耐量が決定されるため、ゲートパッドが設けられた領域の静電容量を大きくして、ＥＳＤ耐量を増加させている。
静電容量Ｃは、εを絶縁膜の誘電率、Ｓを絶縁膜の面積、ｄを絶縁膜の厚さとするとＣ＝ε・Ｓ／ｄで求められる。このため、例えば、ゲートポリシリコン層３により、ゲート絶縁膜３７および層間絶縁膜１１の面積を増やし、ゲート絶縁膜３７および層間絶縁膜１１を薄くし、誘電率の高いゲート絶縁膜３７および層間絶縁膜１１を用いることで、ゲートパッドが設けられた領域およびゲート抵抗が設けられた領域の静電容量を大きくして、ＥＳＤ耐量を大きくしている。
さらに、実施の形態１では、ゲートパッドが設けられた領域の静電容量をゲート抵抗が設けられた領域の静電容量より大きく、または、ゲートパッドが設けられた領域の静電容量を活性領域２１のＭＯＳ構造が設けられた領域の静電容量より大きくしている。これにより、ゲートパッドが設けられた領域のＥＳＤ耐量が、ゲート抵抗が設けられた領域のＥＳＤ耐量より大きく、または、ゲートパッドが設けられた領域のＥＳＤ耐量が、活性領域２１のＭＯＳ構造が設けられた領域のＥＳＤ耐量より大きくなっている。
また、活性領域２１のＭＯＳ構造が設けられた領域の静電容量をゲート抵抗が設けられた領域の静電容量より大きくすることが好ましい。これにより、活性領域２１のＭＯＳ構造が設けられた領域のＥＳＤ耐量が、ゲート抵抗が設けられた領域のＥＳＤ耐量より大きくなる。
ここで、上述のように静電容量Ｃは、Ｃ＝ε・Ｓ／ｄで求められる。このため、静電容量Ｃを大きくするには、厚さｄを薄くすればよい。このため、例えば、ゲートパッド２とゲートポリシリコン層３とに挟まれた層間絶縁膜１１、または、ゲートポリシリコン層３と半導体基板１とに挟まれたゲート絶縁膜３７を、活性領域２１のＭＯＳ構造が設けられた領域のゲート絶縁膜３７より厚くすることで、活性領域２１のＭＯＳ構造が設けられた領域の静電容量をゲートパッドが設けられた領域の静電容量より大きくすることができる。また、ゲート抵抗が設けられた領域のゲート絶縁膜３７を、活性領域のＭＯＳ構造が設けられた領域のゲート絶縁膜３７より厚くすることで、ゲート抵抗が設けられた領域の静電容量を活性領域２１のＭＯＳ構造が設けられた領域の静電容量より小さくすることができる。
さらに、ゲート抵抗が設けられた領域およびゲートパッドが設けられた領域のゲート絶縁膜３７と半導体基板１０との間に、薄膜が堆積された酸化膜をさらに設けることで、ゲート抵抗が設けられた領域の静電容量を活性領域２１のＭＯＳ構造が設けられた領域の静電容量より小さくしてもよい。
また、誘電率εにより静電容量Ｃが変わるため、例えば、ゲートパッド２とゲートポリシリコン層３とに挟まれた層間絶縁膜１１、または、ゲートポリシリコン層３と半導体基板１０とに挟まれたゲート絶縁膜３７を、活性領域２１のＭＯＳ構造が設けられた領域のゲート絶縁膜３７より誘電率を低くすることで、活性領域２１のＭＯＳ構造が設けられた領域の静電容量をゲートパッドが設けられた領域の静電容量より大きくすることができる。また、ゲート抵抗が設けられた領域のゲート絶縁膜３７を、活性領域のＭＯＳ構造が設けられた領域のゲート絶縁膜３７より誘電率を低くすることで、ゲート抵抗が設けられた領域の静電容量を活性領域２１のＭＯＳ構造が設けられた領域の静電容量より小さくすることができる。
また、酸化膜として、ゲートパッド２と前記ゲートポリシリコン層３とに挟まれた層間絶縁膜１１は、リン（Ｐ）を含む酸化膜であることが好ましく、ゲート絶縁膜３７は、窒素（Ｎ）含む酸化膜であることが好ましい。
また、面積Ｓにより静電容量Ｃが変わるため、例えば、ゲート抵抗が設けられた領域の面積を、ゲートパッドが設けられた領域の面積より小さくすることで、ゲート抵抗が設けられた領域の静電容量をゲートパッドが設けられた領域の静電容量より小さくすることができる。また、ゲート抵抗が設けられた領域の面積を、活性領域２１のＭＯＳ構造が設けられた領域の面積より小さくすることで、ゲート抵抗が設けられた領域の静電容量を、活性領域２１のＭＯＳ構造が設けられた領域の静電容量より小さくすることができる。
また、実施の形態１では、ゲートポリシリコン層３はゲート電極３８と電気的に接続されて、ゲート電極３８と同電位であるが、ｎ+型ソース領域３４およびｐ+型コンタクト領域３５と接するソースパッド１と電気的に接続されて、ソースパッド１と同電位であってもよい。ゲートポリシリコン層３がソースパッド１と同電位であると、層間絶縁膜１１の破損によりゲートポリシリコン層３とゲート電極３８とが短絡（ショート）した場合、ゲートとソースがショートして不良となる。このため、ゲートポリシリコン層３は、ゲート電極３８と同電位であるほうが好ましい。
以上、説明したように、実施の形態１によれば、半導体基板のおもて面上にゲート絶縁膜を介して配置したゲートポリシリコン層を、表面積の異なる第１，２部分で構成する。これにより、ゲートポリシリコン層の、相対的に表面積の小さい第２部分によって、ゲートパッドとゲートランナー（ゲート電極）との間に直列に接続されたゲート抵抗を構成することができる。当該ゲート抵抗の抵抗値は、ゲートパッドとゲートポリシリコン層の第２部分とのコンタクトと、ゲートランナーとゲートポリシリコン層の第２部分とのコンタクトと、の間の距離により容易に調整可能である。
また、実施の形態１によれば、ゲートポリシリコン層を表面積の異なる第１，２部分で構成することで、ゲートポリシリコン層の、ゲート抵抗を構成する第２部分よりも表面積の大きい第１部分によって、ゲートポリシリコン層全体の表面積が大きくなる。これにより、ＥＳＤ等により大量の電荷がゲートパッドに注入されたとしても、ゲートポリシリコン層の下層の酸化膜（ゲート絶縁膜）にかかる電圧が分散されるため、酸化膜の絶縁破壊を抑制することができる。したがって、ゲートポリシリコン層の第２部分からなるゲート抵抗の抵抗値に影響を与えずに、ＥＳＤ耐性を向上させることができる。
また、実施の形態１によれば、ゲートパッドの外周端の全周が層間絶縁膜を挟んで深さ方向にゲートポリシリコン層に対向するため、ゲートパッドと半導体基板のおもて面との間の段差を小さくすることができ、当該段差によって生じる問題が起きにくい。このため、歩留りを向上させることができる。また、ゲートポリシリコン層の表面積と略同じ表面積の領域にゲートパッドとゲートポリシリコン層とを配置することができるため、半導体チップの縮小化を図ることができる。
また、実施の形態１によれば、ゲートポリシリコン層の第２部分からなるゲート抵抗をＭＯＳＦＥＴと同一の半導体基板に内蔵することで、ゲート抵抗を別部品で構成する場合と比べて安価なＭＯＳＦＥＴを提供することができる。
また、実施の形態１によれば、ゲートポリシリコン層をゲートパッド領域に設けている。これにより、ゲートパッドが設けられた領域の静電容量およびゲート抵抗が設けられた領域の静電容量を大きくして、ゲートパッドが設けられた領域の静電容量およびゲート抵抗が設けられた領域のＥＳＤ耐量を増加させている。
また、実施の形態１によれば、活性領域のＭＯＳ構造が設けられた領域の静電容量が、ゲート抵抗が設けられた領域の静電容量より大きい。これにより、活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量が、ゲート抵抗が設けられた領域のＥＳＤ耐量より大きくなっている。このため、活性領域のＭＯＳ構造が破壊されることを防止できる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図６は、実施の形態２にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す平面図である。図７は、図６の切断線Ｂ−Ｂ’における断面構造を示す断面図である。実施の形態２にかかる半導体装置６０の全体を半導体基板１０のおもて面側から見たレイアウトは、図１のゲートポリシリコン層３の第１部分３ａを、図６のゲートポリシリコン層３の第１部分３ａ’に代えたものと同様である。
実施の形態２にかかる半導体装置６０が実施の形態１にかかる半導体装置６０と異なる点は、ゲートポリシリコン層３の第１部分３ａ’のみを略環状の平面形状にした点である。ゲートポリシリコン層３の第１部分３ａ’の内周端からゲートパッド２の外周端までの距離Ｌ１５は、ウエットエッチングのばらつきを考慮して、例えば５μｍ以上程度であることがよい。ゲートパッド２の第１部分２ａは、実施の形態１と同様に略矩形状の平面形状である。
ゲートパッド２の第１部分２ａの平面的な外形（外周端の輪郭）は、ゲートポリシリコン層３の第１部分３ａ’の平面的な外形と同じである。ゲートパッド２の第１部分２ａは、外周端で層間絶縁膜１１を挟んでゲートポリシリコン層３の第１部分３ａ’と深さ方向Ｚに対向する。ゲートパッド２の外周端は、ゲートポリシリコン層３の第１部分３ａ’の内周端と外周端との間に位置する。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ゲートポリシリコン層の第１部分を略環状の平面形状にすることで、ゲート絶縁膜の、ゲートポリシリコン層の第１部分と半導体基板とに挟まれた部分に生じる静電容量を調整することができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置の構造について説明する。図８は、実施の形態３にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す平面図である。図９は、実施の形態３にかかる半導体装置の一部を半導体基板のおもて面側から見たレイアウトの別の一例を示す平面図である。実施の形態３にかかる半導体装置６０の全体を半導体基板１０のおもて面側から見たレイアウトは、図１のゲートポリシリコン層３の第１部分３ａを、図８，９のゲートポリシリコン層５３，５３’の第１部分５３ａ，５３ａ’に代えたものと同様である。
実施の形態３にかかる半導体装置６０が実施の形態１にかかる半導体装置６０と異なる点は、ゲートポリシリコン層５３の第１部分５３ａを、略矩形状で、かつ当該略矩形状の１組の対辺それぞれの両端に当該対辺から突出する第３部分５３ｃを有する平面形状とした点である。ゲートポリシリコン層５３の第３部分５３ｃは、ゲートポリシリコン層５３の第１部分５３ａの、トレンチ３６がストライプ状に延在する第１方向Ｘに平行な辺の両端に設けられている。
ゲートポリシリコン層５３の第１部分５３ａの、半導体基板１０のおもて面に平行で、第１方向Ｘと直交する方向（以下、第２方向とする）Ｙに平行な辺には、ゲートポリシリコン層５３の第３部分５３ｃを設けなくてもよい。ゲートポリシリコン層５３に第３部分５３ｃを設けることで、第３部分５３ｃと挟んで端部同士が第１方向Ｘに略対向するトレンチ３６の当該端部同士の距離を近づけて、当該トレンチ３６を配置することができる。
例えば、ゲートポリシリコン層５３付近には、ゲートポリシリコン層５３の第１方向Ｘに平行な辺に沿って、第１方向Ｘに平行な直線状にトレンチ３６ａ（３６）が配置される。このトレンチ３６ａ（３６）を挟み込むように、ゲートポリシリコン層５３の第１部分５３ａに第３部分５３ｃが設けられる。すなわち、ゲートポリシリコン層５３の、第１方向Ｘに隣り合う第３部分５３ｃ間に、第１方向Ｘに平行に延在する直線状にトレンチ３６ａ（３６）が配置される。
このようにゲートポリシリコン層５３に第３部分５３ｃを設けることで、ゲートポリシリコン層５３の第３部分５３ｃを挟んでトレンチ３６ａと端部同士が略対向する他のトレンチ３６ｂ（３６），３６ｃ（３６）を、ゲートポリシリコン層５３の第１部分５３ａの外周部と深さ方向Ｚに対向するように配置することができる。図８には、ゲートパッド領域２３を示す破線よりも細かい破線でトレンチ３６ａ〜３６ｃを示し、トレンチ３６ａ〜３６ｃ以外のトレンチ３６を図示省略する。また、図８には、隣り合うトレンチ３６ｂ，３６ｃの端部同士を連結した状態を示す。
図９に示すように、第２方向Ｙに延在するストライプ状にトレンチ３６’を配置した場合には、ゲートポリシリコン層５３’の第１部分５３ａ’は、第２方向Ｙに平行な辺の両端に当該辺から突出する第３部分５３ｃ’を設け、第１方向Ｘに平行な辺に第３部分５３ｃ’を設けない平面形状とすればよい。図９には、図８のトレンチ３６と同じ破線でトレンチ３６’（３６ａ’〜３６ｃ’）を示し、トレンチ３６ａ’〜３６ｃ’以外のトレンチ３６’を図示省略する。また、図９には、隣り合うトレンチ３６ｂ’，３６ｃ’の端部同士を連結した状態を示す。
実施の形態３に実施の形態２を適用し、ゲートポリシリコン層５３，５３’の第１部分５３ａ，５３ａ’を略環状の平面形状にしてもよい。
以上、説明したように、実施の形態３によれば、実施の形態１，２と同様の効果を得ることができる。また、実施の形態３によれば、トレンチがストライプ状に延在する方向に、端部同士を近づけてトレンチを配置することができるため、半導体チップの縮小化が可能である。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、ゲートポリシリコン層の平面的な外形をゲートパッドの平面的な外形と同じとした場合を例に説明しているが、ゲートパッドの外周端が層間絶縁膜を挟んで深さ方向にゲートポリシリコン層に対向していればよく、ゲートポリシリコン層の平面的な外形はゲートパッドの平面的な外形と異なっていてもよい。本発明は、トレンチゲート型ＭＯＳＦＥＴに限らず、トレンチゲート型ＩＧＢＴにも適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置は、ゲートパッドとゲート電極との間にゲート抵抗を直列に接続する構成の半導体装置に有用である。
１ ソースパッド
２ ゲートパッド
２ａ ゲートパッドの、ゲートパッド領域に配置された部分（第１部分）
２ｂ ゲートパッドの、ゲート抵抗領域に配置された部分（第２部分）
３，５３，５３' ゲートポリシリコン層
３ａ，３ａ'，５３ａ，５３ａ' ゲートポリシリコン層の、ゲートパッド領域に配置された部分（第１部分）
３ｂ ゲートポリシリコン層の、ゲート抵抗領域に配置された部分（第２部分）
４ ゲートランナー
５ コンタクト電極
１０ 半導体基板
１１ 層間絶縁膜
１１ａ〜１１ｄ コンタクトホール
１２ パッシベーション膜
２１ 活性領域
２２ エッジ終端領域
２３ ゲートパッド領域
２４ ゲート抵抗領域
３１ ｎ+型出発基板
３２ ｎ-型ドリフト領域
３２' ｎ-型領域
３３ ｐ型ベース領域
３３' ｐ型領域
３４ ｎ+型ソース領域
３５ ｐ+型コンタクト領域
３６，３６ａ〜３６ｃ トレンチ
３７ ゲート絶縁膜
３８ ゲート電極
４０ ｎ型電流拡散領域
４１，４２ ｐ+型領域
４３ ドレイン電極
５１ ｎ+型炭化珪素層
５２ ｐ型炭化珪素層
５３ｃ，５３ｃ' ゲートポリシリコン層の第１部分から突出する部分（第３部分）
６０ 半導体装置
Ｌ１ ゲートポリシリコン層の第２部分の長さ
Ｌ２ ゲートポリシリコン層の第２部分によるゲート抵抗の抵抗値を決めるコンタクトホール間の距離
Ｌ１１ ソースパッドとゲートパッドとの間の距離
Ｌ１２ ゲートポリシリコン層の外周端からゲートパッドの外周端までの距離
Ｌ１３ ゲートランナーとゲートポリシリコン層との間の距離
Ｌ１４ ゲートランナーの外周端からソースパッドの外周端までの距離
Ｌ１５ ゲートポリシリコン層の第１部分の内周端からゲートパッドの外周端までの距離
Ｗ１ ゲートポリシリコン層の第２部分の幅
Ｘ 半導体基板のおもて面に平行な方向（第１方向）
Ｙ 半導体基板のおもて面に平行でかつ第１方向と直交する方向（第２方向）
Ｚ 深さ方向

Claims (12)

  1. オン状態のときに電流が流れ、ＭＯＳ構造が構成された活性領域に、
    半導体基板にゲート絶縁膜を介して設けられたゲート電極と、
    前記半導体基板の第１主面に層間絶縁膜を介して設けられたゲートパッドと、
    前記ゲートパッドと前記ゲート電極との間に直列に接続されたゲート抵抗と、
    前記半導体基板の第１主面と前記層間絶縁膜との間に設けられて、前記層間絶縁膜を挟んで深さ方向に前記ゲートパッドの全面に対向し、かつ酸化膜によって前記半導体基板と電気的に絶縁されたゲートポリシリコン層と、
    を備え、
    前記ゲートパッドは、
    配線が接合される第１部分と、
    前記ゲート抵抗に接続された第２部分と、を連結してなり、
    前記ゲートポリシリコン層は、
    前記層間絶縁膜を挟んで深さ方向に前記ゲートパッドの第１部分の全面に対向する第１部分と、
    前記層間絶縁膜を挟んで深さ方向に前記ゲートパッドの第２部分の全面に対向し、前記ゲートパッドの第２部分と前記ゲート電極との間に電気的に接続されて前記ゲート抵抗を構成する第２部分と、を連結してなり、
    前記ゲートパッドが設けられた領域のＥＳＤ耐量は、前記ゲート抵抗が設けられた領域のＥＳＤ耐量よりも大きく、
    前記ゲートパッドが設けられた領域のＥＳＤ耐量は、前記活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量よりも大きいことを特徴とする半導体装置。
  2. 前記活性領域のＭＯＳ構造が設けられた領域のＥＳＤ耐量は、前記ゲート抵抗が設けられた領域のＥＳＤ耐量よりも大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲートパッドが設けられた領域の静電容量は、前記ゲート抵抗が設けられた領域の静電容量よりも大きく、
    前記ゲートパッドが設けられた領域の静電容量は、前記活性領域のＭＯＳ構造が設けられた領域の静電容量よりも大きいことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記活性領域のＭＯＳ構造が設けられた領域の静電容量は、前記ゲート抵抗が設けられた領域の静電容量よりも大きいことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記ゲートパッドと前記ゲートポリシリコン層とに挟まれた前記層間絶縁膜、または、前記ゲートポリシリコン層と前記半導体基板とに挟まれた前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より厚いことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  6. 前記ゲート抵抗が設けられた領域の前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より厚いことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
  7. 前記ゲートパッドと前記ゲートポリシリコン層とに挟まれた前記層間絶縁膜、または、前記ゲートポリシリコン層と前記半導体基板とに挟まれた前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より誘電率が低いことを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  8. 前記ゲート抵抗が設けられた領域の前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜より誘電率が低いことを特徴とする請求項１〜７のいずれか一つに記載の半導体装置。
  9. 前記ゲートパッドが設けられた領域の前記酸化膜は、前記活性領域のＭＯＳ構造が設けられた領域の前記ゲート絶縁膜と共用され、
    前記酸化膜と前記半導体基板との間に、薄膜が堆積された酸化膜が設けられていることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
  10. 前記ゲートパッドと前記ゲートポリシリコン層とに挟まれた前記層間絶縁膜は、リンを含む酸化膜であり、
    前記ゲート絶縁膜は、窒素を含む酸化膜であることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。
  11. 前記ゲート抵抗が設けられた領域の面積は、前記ゲートパッドが設けられた領域の面積より小さい、または、前記ゲート抵抗が設けられた領域の面積は、前記活性領域のＭＯＳ構造が設けられた領域の面積より小さいことを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置。
  12. 前記活性領域のＭＯＳ構造は、
    第１導電型の前記半導体基板の第１主面の表面層に設けられた第２導電型の第１半導体領域と、
    前記第１半導体領域の内部に選択的に設けられた第１導電型の第２半導体領域と、
    前記半導体基板の、前記第１半導体領域を除く部分である第１導電型の第３半導体領域と、
    前記第２半導体領域および前記第１半導体領域を貫通して前記第３半導体領域に達するトレンチと、
    前記トレンチの内部に前記ゲート絶縁膜を介して設けられた前記ゲート電極と、からなるトレンチゲート構造を備え、
    前記第１半導体領域および前記第２半導体領域に電気的に接続された第１電極と、
    前記半導体基板の第２主面に電気的に接続された第２電極と、
    を有し、
    前記ゲートポリシリコン層は、前記ゲート電極または前記第１電極のいずれかに電気的に接続されていることを特徴とする請求項１〜１１のいずれか一つに記載の半導体装置。
JP2019047712A 2019-03-14 2019-03-14 半導体装置 Active JP7234713B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019047712A JP7234713B2 (ja) 2019-03-14 2019-03-14 半導体装置
DE102020200862.0A DE102020200862A1 (de) 2019-03-14 2020-01-24 Halbleitervorrichtung
US16/773,190 US11164859B2 (en) 2019-03-14 2020-01-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019047712A JP7234713B2 (ja) 2019-03-14 2019-03-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2020150179A true JP2020150179A (ja) 2020-09-17
JP7234713B2 JP7234713B2 (ja) 2023-03-08

Family

ID=72241170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019047712A Active JP7234713B2 (ja) 2019-03-14 2019-03-14 半導体装置

Country Status (3)

Country Link
US (1) US11164859B2 (ja)
JP (1) JP7234713B2 (ja)
DE (1) DE102020200862A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021004310T5 (de) 2021-01-12 2023-05-25 Rohm Co., Ltd. Halbleiterbauteil
WO2023189053A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置
WO2023189054A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362209B2 (en) * 2019-04-16 2022-06-14 Semiconductor Components Industries, Llc Gate polysilicon feed structures for trench devices
CN116646394A (zh) * 2023-07-27 2023-08-25 深圳芯能半导体技术有限公司 一种具栅极电阻的igbt芯片及其制作方法
CN116779663A (zh) * 2023-08-22 2023-09-19 合肥阿基米德电子科技有限公司 一种新型集成栅极电阻的igbt结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020548A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 集積回路における入力保護装置
JP2014216352A (ja) * 2013-04-22 2014-11-17 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2015080162A1 (ja) * 2013-11-28 2015-06-04 ローム株式会社 半導体装置
JP2018078283A (ja) * 2014-12-22 2018-05-17 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197914A (ja) 2001-12-28 2003-07-11 Fuji Electric Co Ltd 半導体装置
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6020548B2 (ja) 2014-12-26 2016-11-02 ダイキン工業株式会社 蓄熱式空気調和機
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
JP6942511B2 (ja) 2016-05-18 2021-09-29 ローム株式会社 半導体装置
EP3686929B1 (en) * 2019-01-24 2023-09-20 Infineon Technologies Dresden GmbH & Co . KG Semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020548A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd 集積回路における入力保護装置
JP2014216352A (ja) * 2013-04-22 2014-11-17 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2015080162A1 (ja) * 2013-11-28 2015-06-04 ローム株式会社 半導体装置
JP2018078283A (ja) * 2014-12-22 2018-05-17 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021004310T5 (de) 2021-01-12 2023-05-25 Rohm Co., Ltd. Halbleiterbauteil
WO2023189053A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置
WO2023189054A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7234713B2 (ja) 2023-03-08
US20200294989A1 (en) 2020-09-17
US11164859B2 (en) 2021-11-02
DE102020200862A1 (de) 2020-09-17

Similar Documents

Publication Publication Date Title
US11107912B2 (en) Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same
JP2020150179A (ja) 半導体装置
JP6595915B2 (ja) 半導体装置
US8431998B2 (en) Insulated gate semiconductor device
JP2007273931A (ja) 電力用半導体素子、その製造方法及びその駆動方法
JP7172317B2 (ja) 半導体装置
US6992340B2 (en) Semiconductor device
EP3686929B1 (en) Semiconductor die
JP6600017B2 (ja) 半導体装置
JP2003197914A (ja) 半導体装置
JP6956247B2 (ja) 半導体装置
JP2004014707A (ja) 半導体装置
CN114467181A (zh) 半导体装置
CN111834448A (zh) 碳化硅半导体装置
JP7139232B2 (ja) 半導体装置及び半導体装置の製造方法
JP7139673B2 (ja) 半導体装置
JP7145817B2 (ja) 半導体装置
US20200395456A1 (en) Semiconductor device
JP4103631B2 (ja) 過電圧保護機能を有する半導体装置
JP2024034977A (ja) 半導体装置の製造方法
JPH03138981A (ja) 半導体素子
JPH03231474A (ja) 縦型電界効果トランジスタ
JPH0982723A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7234713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150