JP2664911B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2664911B2 JP2664911B2 JP62272276A JP27227687A JP2664911B2 JP 2664911 B2 JP2664911 B2 JP 2664911B2 JP 62272276 A JP62272276 A JP 62272276A JP 27227687 A JP27227687 A JP 27227687A JP 2664911 B2 JP2664911 B2 JP 2664911B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- type
- silicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に静電破壊防止回路を
備えた半導体装置に関する。 〔従来技術〕 今日、実用される半導体装置の静電破壊防止回路は、
半導体基板上に設けられる多結晶シリコン抵抗層とPN接
合ダイオードの直列接続を有してなり、ボンディングパ
ッドと多結晶シリコン抵抗層間および多結晶シリコン抵
抗層と接合ダイオードの拡散層間は何れもコンタクト・
ホールを介した金属導体で行れる。 第２図（ａ）および（ｂ）はそれぞれ従来の静電破壊
防止回路の半導体構造を示す平面図およびそのＢ−Ｂ′
断面図で、１および２はそれぞれＰ型半導体基板および
ボディングパッド、３は多結晶シリコン抵抗層、４およ
び５はそれぞれ接合ダイオードを形成する半導体基板１
上のＰ型およびＮ型拡散層、6,7,8はコンタクト、9,10
および11は図示しない内部回路及び接地端子にそれぞれ
接続される第１の金属導体及び第２の金属導体である。 〔発明が解決しようとする問題点〕 しかしながら、この従来の静電破壊防止回路は、基板
表面の拡散層で形成されるPN接合ダイオードを含む半導
体構造を有し、多結晶シリコン抵抗層とPN接合ダイオー
ドとを接続するのに多くの金属配線とコンタクトホール
とを用意しなければならないので、チップの大型化を避
けることができない。 本発明の目的は、上記の情況に鑑み、半導体チップを
大型化することなき静電破壊防止回路構造を備えた半導
体装置を提供することである。 〔問題点を解決するための手段〕 本発明は、半導体基板と、前記半導体基板上に形成さ
れるボディングパッドと、一端が前記ボディングに接続
される多結晶シリコン抵抗層と、前記多結晶シリコン層
の他端と内部回路とに接続される第１の金属導体と、前
記第１の金属導体に接続されるカソードを有するPN接合
ダイオードと、前記PN接合ダイオードのアノードを接地
する第２の金属導体とでなる静電破壊防止回路を含む半
導体装置において、前記PN接合ダイオードが前記多結晶
シリコン抵抗層に連結したＮ型多結晶シリコン層とこれ
に接合するＰ型多結晶シリコン層でなり、前記多結晶シ
リコン抵抗層、Ｎ型多結晶シリコン層及びＰ型多結晶シ
リコン層が同一層の多結晶シリコン層であるというもの
である。 〔実施例〕 以下図面を参照して本発明を詳細に説明する。 第１図（ａ）および（ｂ）はそれぞれ本発明の一実施
例を示す半導体装置における静電破壊防止回路部の平面
図およびそのＡ−Ａ′断面図である。本実施例によれ
ば、本発明の半導体装置は、Ｐ型半導体基板11およびボ
ンディングパッド12と、コンタクト16および金属導体19
を介してボンディングパッド12と電気的に接続される多
結晶シリコン抵抗層13と、この多結晶シリコン層13と一
体化されたＰ型多結晶シリコン層14およびＮ型多結晶シ
リコン層15とから成るPN接合ダイオードと、コンタクト
18を介しＰ型多結晶シリコン層14と電気接続される金属
導体21と、コンタクト17を介しＮ型多結晶シリコン層15
と電気接続される金属導体20とから成る静電破壊防止回
路を含む。本実施例によれは、静電破壊防止回路は、従
来装置されていた領域を侵略することなく、配置するこ
とができ、また、従来では利用できなかった基板領域を
有効に利用することができるので、半導体チップの大型
化の避けることができる。 以上は一つの多結晶シリコン層上に一つのPN接合ダイ
オードを形成する場合について説明したが、これに限る
ことなく複数個を形成する場合を妨げるものではない。 〔発明の効果〕 以上説明したように、本発明によれば、多結晶シリコ
ン抵抗層と一体化してPN接合ダイオードを形成すること
により静電破壊防止回路の基板占有面積を縮小化し得る
ので、半導体装置の集積度向上に大きな効果をあげるこ
とができる。
備えた半導体装置に関する。 〔従来技術〕 今日、実用される半導体装置の静電破壊防止回路は、
半導体基板上に設けられる多結晶シリコン抵抗層とPN接
合ダイオードの直列接続を有してなり、ボンディングパ
ッドと多結晶シリコン抵抗層間および多結晶シリコン抵
抗層と接合ダイオードの拡散層間は何れもコンタクト・
ホールを介した金属導体で行れる。 第２図（ａ）および（ｂ）はそれぞれ従来の静電破壊
防止回路の半導体構造を示す平面図およびそのＢ−Ｂ′
断面図で、１および２はそれぞれＰ型半導体基板および
ボディングパッド、３は多結晶シリコン抵抗層、４およ
び５はそれぞれ接合ダイオードを形成する半導体基板１
上のＰ型およびＮ型拡散層、6,7,8はコンタクト、9,10
および11は図示しない内部回路及び接地端子にそれぞれ
接続される第１の金属導体及び第２の金属導体である。 〔発明が解決しようとする問題点〕 しかしながら、この従来の静電破壊防止回路は、基板
表面の拡散層で形成されるPN接合ダイオードを含む半導
体構造を有し、多結晶シリコン抵抗層とPN接合ダイオー
ドとを接続するのに多くの金属配線とコンタクトホール
とを用意しなければならないので、チップの大型化を避
けることができない。 本発明の目的は、上記の情況に鑑み、半導体チップを
大型化することなき静電破壊防止回路構造を備えた半導
体装置を提供することである。 〔問題点を解決するための手段〕 本発明は、半導体基板と、前記半導体基板上に形成さ
れるボディングパッドと、一端が前記ボディングに接続
される多結晶シリコン抵抗層と、前記多結晶シリコン層
の他端と内部回路とに接続される第１の金属導体と、前
記第１の金属導体に接続されるカソードを有するPN接合
ダイオードと、前記PN接合ダイオードのアノードを接地
する第２の金属導体とでなる静電破壊防止回路を含む半
導体装置において、前記PN接合ダイオードが前記多結晶
シリコン抵抗層に連結したＮ型多結晶シリコン層とこれ
に接合するＰ型多結晶シリコン層でなり、前記多結晶シ
リコン抵抗層、Ｎ型多結晶シリコン層及びＰ型多結晶シ
リコン層が同一層の多結晶シリコン層であるというもの
である。 〔実施例〕 以下図面を参照して本発明を詳細に説明する。 第１図（ａ）および（ｂ）はそれぞれ本発明の一実施
例を示す半導体装置における静電破壊防止回路部の平面
図およびそのＡ−Ａ′断面図である。本実施例によれ
ば、本発明の半導体装置は、Ｐ型半導体基板11およびボ
ンディングパッド12と、コンタクト16および金属導体19
を介してボンディングパッド12と電気的に接続される多
結晶シリコン抵抗層13と、この多結晶シリコン層13と一
体化されたＰ型多結晶シリコン層14およびＮ型多結晶シ
リコン層15とから成るPN接合ダイオードと、コンタクト
18を介しＰ型多結晶シリコン層14と電気接続される金属
導体21と、コンタクト17を介しＮ型多結晶シリコン層15
と電気接続される金属導体20とから成る静電破壊防止回
路を含む。本実施例によれは、静電破壊防止回路は、従
来装置されていた領域を侵略することなく、配置するこ
とができ、また、従来では利用できなかった基板領域を
有効に利用することができるので、半導体チップの大型
化の避けることができる。 以上は一つの多結晶シリコン層上に一つのPN接合ダイ
オードを形成する場合について説明したが、これに限る
ことなく複数個を形成する場合を妨げるものではない。 〔発明の効果〕 以上説明したように、本発明によれば、多結晶シリコ
ン抵抗層と一体化してPN接合ダイオードを形成すること
により静電破壊防止回路の基板占有面積を縮小化し得る
ので、半導体装置の集積度向上に大きな効果をあげるこ
とができる。
【図面の簡単な説明】
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示す半導体装置における静電破壊防止回路部の平面図
およびＡ−Ａ′断面図、第２図（ａ），（ｂ）はそれぞ
れ従来の静電破壊防止回路の半導体構造を示す平面図お
よびそのＢ−Ｂ′断面図である。 11……Ｐ型半導体基板、12……ボンディングパッド、13
……多結晶シリコン抵抗層、14……Ｐ型多結晶シリコン
層、15……Ｎ型多結晶シリコン層、16,17,18……コンタ
クト、19,20,21……金属導体。
を示す半導体装置における静電破壊防止回路部の平面図
およびＡ−Ａ′断面図、第２図（ａ），（ｂ）はそれぞ
れ従来の静電破壊防止回路の半導体構造を示す平面図お
よびそのＢ−Ｂ′断面図である。 11……Ｐ型半導体基板、12……ボンディングパッド、13
……多結晶シリコン抵抗層、14……Ｐ型多結晶シリコン
層、15……Ｎ型多結晶シリコン層、16,17,18……コンタ
クト、19,20,21……金属導体。
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板と、前記半導体基板上に形成されるボン
ディングパッドと、一端が前記ボンディングに接続され
る多結晶シリコン抵抗層と、前記多結晶シリコン層の他
端と内部回路とに接続される第１の金属導体と、前記第
１の金属導体に接続されるカソードを有するPN接合ダイ
オードと、前記PN接合ダイオードのアノードを接地する
第２の金属導体とでなる静電破壊防止回路を含む半導体
装置において、前記PN接合ダイオードが前記多結晶シリ
コン抵抗層に連結したＮ型多結晶シリコン層とこれに接
合するＰ型多結晶シリコン層でなり、前記多結晶シリコ
ン抵抗層、Ｎ型多結晶シリコン層及びＰ型多結晶シリコ
ン層が同一層の多結晶シリコン層であることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272276A JP2664911B2 (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62272276A JP2664911B2 (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114068A JPH01114068A (ja) | 1989-05-02 |
| JP2664911B2 true JP2664911B2 (ja) | 1997-10-22 |
Family
ID=17511593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62272276A Expired - Lifetime JP2664911B2 (ja) | 1987-10-27 | 1987-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664911B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19858785C2 (de) | 1998-12-18 | 2002-09-05 | Storz Karl Gmbh & Co Kg | Endoskopobjektiv sowie Endoskop mit einem derartigen Objektiv |
| JP3810375B2 (ja) | 2003-03-14 | 2006-08-16 | ローム株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5396767A (en) * | 1977-02-04 | 1978-08-24 | Agency Of Ind Science & Technol | Protecting circuit of semiconductor integrated circuit on insulation substrate |
| JPS5563858A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
| JPS57147264A (en) * | 1981-03-06 | 1982-09-11 | Citizen Watch Co Ltd | Protecting circuit structure for oscillation circuit |
| JPS5974665A (ja) * | 1982-10-21 | 1984-04-27 | Toshiba Corp | 入力保護回路 |
-
1987
- 1987-10-27 JP JP62272276A patent/JP2664911B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114068A (ja) | 1989-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855257A (en) | Forming contacts to semiconductor device | |
| US4806999A (en) | Area efficient input protection | |
| US4949150A (en) | Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers | |
| JP2664911B2 (ja) | 半導体装置 | |
| US6388851B1 (en) | Electronic discharge protection of integrated circuits | |
| US5148249A (en) | Semiconductor protection device | |
| US7400047B2 (en) | Integrated circuit with stacked-die configuration utilizing substrate conduction | |
| JP3375560B2 (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JP2940708B2 (ja) | 複合ダイオード | |
| JP3213507B2 (ja) | 半導体装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPH03270078A (ja) | 静電保護素子 | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| KR950005470B1 (ko) | 정전기특성이 개선된 반도체장치 | |
| JP3211351B2 (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH0622998Y2 (ja) | 半導体装置 | |
| JPH05347356A (ja) | 半導体集積回路 | |
| JP2822727B2 (ja) | 半導体入力保護装置 | |
| JPH0818007A (ja) | 半導体装置 | |
| JPH06209093A (ja) | 半導体集積回路 | |
| JPH02285655A (ja) | 集積回路装置の接合分離構造 | |
| JPS5931051A (ja) | 高耐圧半導体装置 |