JPH0622998Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0622998Y2 JPH0622998Y2 JP1987176777U JP17677787U JPH0622998Y2 JP H0622998 Y2 JPH0622998 Y2 JP H0622998Y2 JP 1987176777 U JP1987176777 U JP 1987176777U JP 17677787 U JP17677787 U JP 17677787U JP H0622998 Y2 JPH0622998 Y2 JP H0622998Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- isolation region
- semiconductor substrate
- epitaxial layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【考案の詳細な説明】 (イ)産業上の利用分野 本考案は半導体装置に関し、特に大電流容量のダイオー
ドに関するものである。
ドに関するものである。
(ロ)従来の技術 一般に、サージに対する保護対策としてダイオードが良
く使われる。
く使われる。
この保護対策用のダイオードは、例えば特公昭６２−３
０７０３号公報に詳しく述べられている。
０７０３号公報に詳しく述べられている。
この公報で説明している構成は、第３図に示す如く、先
ずＰ型のシリコン半導体基板(21)と、この半導体基板(2
1)上に形成されるN-型のエピタキシャル層(22)と、この
エピタキシャル層(22)と前記半導体基板(21)間に形成さ
れる埋込み層(23)と、前記半導体基板の表面より前記埋
込み層(23)まで到達する閉環状のアイソレーション領域
(24)と、このアイソレーション領域(24)で囲まれたN-型
の島領域(25)内に形成されるコレクタ、ベースおよびエ
ミッタ領域とより構成されている。
ずＰ型のシリコン半導体基板(21)と、この半導体基板(2
1)上に形成されるN-型のエピタキシャル層(22)と、この
エピタキシャル層(22)と前記半導体基板(21)間に形成さ
れる埋込み層(23)と、前記半導体基板の表面より前記埋
込み層(23)まで到達する閉環状のアイソレーション領域
(24)と、このアイソレーション領域(24)で囲まれたN-型
の島領域(25)内に形成されるコレクタ、ベースおよびエ
ミッタ領域とより構成されている。
ここでダイオードは、前記半導体基板(21)およびアイソ
レーション領域(24)がアノード領域と対応し、更に埋込
み層(23)およびコレクタ領域(22)がカソード領域と対応
している。
レーション領域(24)がアノード領域と対応し、更に埋込
み層(23)およびコレクタ領域(22)がカソード領域と対応
している。
(ハ)考案が解決しようとする問題点 前述の如き構成に於いて、ダイオードに流れる電流容量
は、第３図の破線で囲むＰＮ接合で決まるため、大電流
容量向きでない問題点を有していた。
は、第３図の破線で囲むＰＮ接合で決まるため、大電流
容量向きでない問題点を有していた。
(ニ)問題点を解決するための手段 本考案は、前述の問題点に鑑みてなされ、一導電型の半
導体基板(2)と、この半導体基板(2)上に形成された逆導
電型のエピタキシャル層(3)と、このエピタキシャル層
(3)内に前記半導体基板(2)まで到達する一導電型で閉環
状の第１のアイソレーション領域(4)と、この第１のア
イソレーション領域(4)の中央部に形成された一導電型
の第２のアイソレーション領域(5)と、前記第１および
第２のアイソレーション領域(4),(5)間に閉環状に深く
形成された逆導電型のコンタクト領域(6)と、このコン
タクト領域(6)にオーミックコンタクトしたカソード電
極(7)と、前記第２のアイソレーション領域(5)にオーミ
ックコンタクトしたアノード電極(8)とを具備すること
で解決するものである。
導体基板(2)と、この半導体基板(2)上に形成された逆導
電型のエピタキシャル層(3)と、このエピタキシャル層
(3)内に前記半導体基板(2)まで到達する一導電型で閉環
状の第１のアイソレーション領域(4)と、この第１のア
イソレーション領域(4)の中央部に形成された一導電型
の第２のアイソレーション領域(5)と、前記第１および
第２のアイソレーション領域(4),(5)間に閉環状に深く
形成された逆導電型のコンタクト領域(6)と、このコン
タクト領域(6)にオーミックコンタクトしたカソード電
極(7)と、前記第２のアイソレーション領域(5)にオーミ
ックコンタクトしたアノード電極(8)とを具備すること
で解決するものである。
(ホ)作用 本考案の構成によると、ダイオードに流れる電流容量
は、前記第２のアイソレーション領域(5)と前記島領域
内のエピタキシャル層(3)とのＰＮ接合で決められ、こ
のＰＮ接合面積が広く形成できるので電流容量を拡大で
きる。
は、前記第２のアイソレーション領域(5)と前記島領域
内のエピタキシャル層(3)とのＰＮ接合で決められ、こ
のＰＮ接合面積が広く形成できるので電流容量を拡大で
きる。
(ヘ)実施例 以下に本考案の半導体装置(1)の実施例を第１図および
第２図を参照しながら説明する。
第２図を参照しながら説明する。
先ず第２図に示す如くＰ型半導体基板(2)と、この半導
体基板(2)上に形成されたＮ型のエピタキシャル層(3)
と、このエピタキシャル層(3)内に前記半導体基板(2)ま
で到達するP+型で閉環状の第１のアイソレーション領域
(4)とがある。
体基板(2)上に形成されたＮ型のエピタキシャル層(3)
と、このエピタキシャル層(3)内に前記半導体基板(2)ま
で到達するP+型で閉環状の第１のアイソレーション領域
(4)とがある。
ここでこの第１のアイソレーション領域(4)は、第１図
の２点鎖線で示す如く、四角形で示してあるが円等の他
の形状で良く、またこの領域(4)は熱拡散により形成さ
れている。
の２点鎖線で示す如く、四角形で示してあるが円等の他
の形状で良く、またこの領域(4)は熱拡散により形成さ
れている。
次に、この第１のアイソレーション領域(4)の中央部に
形成されたP+型の第２のアイソレーション領域(5)と、
前記第１および第２のアイソレーション領域(4),(5)間
に閉環状に深く形成されたN+型のコンタクト領域(6)と
がある。
形成されたP+型の第２のアイソレーション領域(5)と、
前記第１および第２のアイソレーション領域(4),(5)間
に閉環状に深く形成されたN+型のコンタクト領域(6)と
がある。
ここで前記第２のアイソレーション領域(5)は、第１図
に於いて２点鎖線で示し、前記第１のアイソレーション
領域(4)と同時に形成され、第１のアイソレーション領
域(4)の中央部に形成されている。また別の言い方をす
れば、第２のアイソレーション領域(5)の周りを第１の
アイソレーション領域(4)が囲んでいる。一方、前記コ
ンタクト領域(6)は、第１図に於いて破線で示され、本
考案で構成されるダイオードの動作抵抗を低下させるも
のであり、深く形成することで動作抵抗を小さくしてい
る。
に於いて２点鎖線で示し、前記第１のアイソレーション
領域(4)と同時に形成され、第１のアイソレーション領
域(4)の中央部に形成されている。また別の言い方をす
れば、第２のアイソレーション領域(5)の周りを第１の
アイソレーション領域(4)が囲んでいる。一方、前記コ
ンタクト領域(6)は、第１図に於いて破線で示され、本
考案で構成されるダイオードの動作抵抗を低下させるも
のであり、深く形成することで動作抵抗を小さくしてい
る。
本考案の特徴とする所は、前記P+型の第２のアイソレー
ション領域(5)と前記島領域内に形成されるＮ型のエピ
タキシャル層(3)とにある。
ション領域(5)と前記島領域内に形成されるＮ型のエピ
タキシャル層(3)とにある。
つまりアイソレーション領域(5)をダイオードのアノー
ド領域として活用するため、ＩＣ内に組み込んだ際、チ
ップ面積に対するダイオードの占有率を小さくできる。
しかもダイオードの電流容量は、前記アイソレーション
領域(5)とエピタキシャル層(3)のＰＮ接合面積で決めら
れ、この面積を大きくできるので大電流を流すことがで
きる。
ド領域として活用するため、ＩＣ内に組み込んだ際、チ
ップ面積に対するダイオードの占有率を小さくできる。
しかもダイオードの電流容量は、前記アイソレーション
領域(5)とエピタキシャル層(3)のＰＮ接合面積で決めら
れ、この面積を大きくできるので大電流を流すことがで
きる。
最後に、このコンタクト領域(6)にオーミックコンタク
トしたカソード電極(7)と、前記第２のアイソレーショ
ン領域(5)にオーミックコンタクトしたアノード電極(8)
とがある。
トしたカソード電極(7)と、前記第２のアイソレーショ
ン領域(5)にオーミックコンタクトしたアノード電極(8)
とがある。
ここでコンタクト領域(6)と重畳して形成されているN+
型の拡散領域(9)は、他の領域に形成されるエミッタ領
域と同時に形成され、前記コンタクト領域(6)とオーミ
ックコンタクトする際に、コンタクトホールに対応する
絶縁膜の厚さを薄くするために形成している。
型の拡散領域(9)は、他の領域に形成されるエミッタ領
域と同時に形成され、前記コンタクト領域(6)とオーミ
ックコンタクトする際に、コンタクトホールに対応する
絶縁膜の厚さを薄くするために形成している。
(ト)考案の効果 以上説明した如く、ＩＣ内でのダイオードの占める面積
を小さく、しかも大電流容量のダイオードが実現でき
る。
を小さく、しかも大電流容量のダイオードが実現でき
る。
従って大電流のサージに対し良好に保護できる。
第１図は本考案の半導体装置の平面図、第２図は第１図
のＡ−Ａ′線における断面図、第３図は従来の半導体装
置の断面図である。 (1)……半導体装置、(2)……半導体基板、(3)……エピ
タキシャル層、(4)……第１のアイソレーション領域、
(5)……第２のアイソレーション領域、(6)……コンタク
ト領域。
のＡ−Ａ′線における断面図、第３図は従来の半導体装
置の断面図である。 (1)……半導体装置、(2)……半導体基板、(3)……エピ
タキシャル層、(4)……第１のアイソレーション領域、
(5)……第２のアイソレーション領域、(6)……コンタク
ト領域。
Claims (1)
- 【請求項１】一導電型の半導体基板と、この半導体基板
上に形成された逆導電型のエピタキシャル層と、このエ
ピタキシャル層内に前記半導体基板まで到達する一導電
型で閉環状の第１のアイソレーション領域と、この第１
のアイソレーション領域の中央部に形成された前記エピ
タキシャル層の表面から前記半導体基板にまで達する一
導電型の第２のアイソレーション領域と、前記第１およ
び第２のアイソレーション領域間に閉環状に深く形成さ
れた逆導電型のコンタクト領域と、このコンタクト領域
にオーミックコンタクトしたカソード電極と、前記第２
のアイソレーション領域にオーミックコンタクトしたア
ノード電極とを具備することを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176777U JPH0622998Y2 (ja) | 1987-11-19 | 1987-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176777U JPH0622998Y2 (ja) | 1987-11-19 | 1987-11-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0180960U JPH0180960U (ja) | 1989-05-30 |
| JPH0622998Y2 true JPH0622998Y2 (ja) | 1994-06-15 |
Family
ID=31468480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987176777U Expired - Lifetime JPH0622998Y2 (ja) | 1987-11-19 | 1987-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622998Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
-
1987
- 1987-11-19 JP JP1987176777U patent/JPH0622998Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0180960U (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1175953A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US4233618A (en) | Integrated circuit with power transistor | |
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| JP2003069045A (ja) | 半導体装置 | |
| JPH0622998Y2 (ja) | 半導体装置 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3482959B2 (ja) | 半導体素子 | |
| JP2002246610A (ja) | 半導体素子 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JPH0440272Y2 (ja) | ||
| JP2664911B2 (ja) | 半導体装置 | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JPH0440273Y2 (ja) | ||
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| GB1249812A (en) | Improvements relating to semiconductor devices | |
| JPH0475660B2 (ja) | ||
| JPH05275719A (ja) | 半導体素子およびその製造方法 | |
| JPH0525250Y2 (ja) | ||
| JPS61150383A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH0474478A (ja) | ダイオード | |
| JPH03270078A (ja) | 静電保護素子 | |
| JPH0637098A (ja) | 半導体装置及びその製造方法 |