JPS62179151A - ラテラルトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路（ＩＣ）に組み込まれるラテラルＰＮ
Ｐ　トランジスタの改良に関する。

（ロ）従来の技術 従来、半導体集積回路（ＩＣ）に組み込まれるラテラル
ＰＮＰ　）ランジスタとしては、例えば特開昭５９−２
１９９６０号公報に記載きれているものがある。

第３図及び第４図は斯るトランジスタを示し、Ｐ型半導
体基板（１）上に形成したＮ型エピタキシャル層（２）
と、基板（１）表面に設けたＮ０型の埋込層（３）と、
との埋込層（３）を囲むようにエピタキシャル層（２）
を貫通したＰ＋型の分離領域（４）と、分離領域（４）
により島状に分離きれた島領域（５）と、島領域（５）
表面に形成したＰ型エミッタ領域（６）と、エミッタ領
域（６）を取り囲むように形成したＰ型のコレクタ領域
（７）と、さらにコレクタ領域（７）を取り囲むように
形成したＮ１型のベースコンタクト領域（８）と、エピ
タキシャル層（２）を被覆する酸化膜（９）と、酸化膜
（９）に開孔したコンタクトホールを介して各領域とオ
ーミンク接触するエミッタ電極（１０）、コレクタ電極
（１１）及びベース電極（１２）より構成されている。

（ハ）発明が解決しようとする問題点 しかしながら、斯る構造では中心にエミッタ領域（６）
を配しており、チップサイズを大きくしたくないという
ＩＣ設計上の制約もあってその面積を大きくできない。

そのためエミッタ領域（６）の周辺長が不足し、電流容
量を大きくできないという欠点があった。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、中央にＮ＋型ベ
ースコンタクト領域（２６）を、その周囲にＰ型エミッ
タ領域（２７）を、さらにその周囲にＰ型のコレクタ領
域（２８）を配置することによりエミッタ領域（２７）
の周辺長を増大したことを特徴とする。

（＊）作用 本発明によれば、ベースコンタクト領域（２６）の周囲
にエミッタ領域（２７）を配置したので、従来のパター
ンサイズと等しい面積としながらもエミッタ（２７）の
周辺長を約３倍にすることができる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図及び第２図は本発明によるラテラルＰＮＰトラン
ジスタを示し、Ｐ型半導体基板（２１〉上に形成したＮ
型エピタキシャル層（２２）と、基板（２１）表面に設
けたＮ０型の埋込層（２３）と、　この埋込層（２３）
を取り囲むようにエピタキシャルＭ　（２２）を貫通し
たＰ１型分離領域（２４）と、分離領域（２４）により
島状に分離した島領域（２５）と、島領域（２５）表面
に形成したＮ＋型ベースコンタクト領域（２６）と、ベ
ースコンタクト領域（２６）を取り囲むように形成した
Ｐ型エミッタ領域り２７）と、さらにエミッタ領域（２
７）を取り囲むように形成したＰ型フレクタ領域（２８
）と、エピタキシャル層（２２）を被覆する酸化膜（２
９）と、酸化膜（２９）に開孔したコンタクトホールを
介して各領域とオーミック接触するベース電極（３０）
、エミッタ電極（３１）及びコレクタ電極（３２）より
構成される。島領域（２５）はベースであり、エミッタ
領域（２７）とコレクタ領域（２８）との間の島領域（
２５）表面が活性ベース領域になる。そしてエミッタ領
域（２７）、コレクタ領域（２８）共に円形に配置して
いるので、ベースコンタクト領域（２６）から活性ベー
ス領域までの距離はどの位置でも常に一定となり、等し
いバイアス電位が印加される。

本発明の最も特徴とする点は、中央にベースコンタクト
領域（２６）、その周囲にエミッタ領域（２７）、さら
にその周囲にコレクタ領域（２８）を配置した点にある
。この構造によれば、従来のパターンサイズと同一面積
ながらエミッタ領域（２７）の面積を大きくとることが
できる。面積が大きくなればその周辺長も大になるので
、当然エミッタ領域（２７）に流すことのできる電流容
量も倍増できる。本実施例によれば、エミッタ領域（２
７）の周辺長を従来の約３倍にとることができたので、
電流容量も約３倍にとれる。ここで、ベースコンタクト
領域（２６）を中心に配置したことによりベースコンタ
クト領域（２６）の周辺長が短くなるが、トランジスタ
のベースにはコレクタ電流（エミッタ電流に略等しい）
の１／ｈｉｔ倍の電流しか流れないので、ベースコンタ
クト領域（２６）の大きさによりエミッタ領域（２７）
の電流容量が制限きれることはない。

尚上記実施例ではベースコンタクト領域（２６〉、エミ
ッタ領域（２７）及びコレクタ領域（２８）共に円形を
なしているが、本発明は上記実施例に限定されるもので
はなく、各領域の形状は例えば四角形でも良い。また図
示していないが、活性ベース領域即ちエミッタ領域（２
７）とコレクタ領域（２８）との間の島領域（２５）表
面を、エミッタ電極（３１）で完全に覆うことは活性ベ
ース領域の反転防止対策として有効である。

（ト）発明の詳細 な説明した如く、本発明によれば従来のパターンサイズ
と同一面積ながらエミッタ領域（２７）の面積を倍増で
きるので、エミッタの電流容量を倍増できるという利点
を有する。また従来は大きな電流容量を得るためにパタ
ーンサイズを大きくしていたものでも、本発明を用いれ
ば大きくせずに済むので、チップサイズを縮小できると
いう利点を有する。さらに本発明は何ら付加的工程を要
とせず即実施可であるという利点をも有する。

【図面の簡単な説明】

第１図及び第２図は本発明によるラテラルトランジスタ
を示す平面図及び断面図、第３図及び第４図は従来例を
説明するための平面図及び断面図である。 （２１）はＰ型半導体基板、（２５）は島領域、（２６
）はＮ＋型ベースコンタクト領域、（２７）はＰ型エミ
ッタ領域、（２８）はＰ型コレクタ領域である。 出願人　　三洋電機株式会社　外１名 代理人　　弁理士　　佐　野　静　夫 第１図 １２　×

Claims (1)

【特許請求の範囲】
1. （１）島領域表面に形成した一導電型のベースコンタク
   ト領域と該ベースコンタクト領域の周囲にこれを取囲む
   ように形成した逆導電型のエミッタ領域と該エミッタ領
   域の周囲にこれを取り囲むように形成した逆導電型のコ
   レクタ領域とを具備することを特徴とするラテラルトラ
   ンジスタ。