JP3211351B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3211351B2 JP3211351B2 JP8674192A JP8674192A JP3211351B2 JP 3211351 B2 JP3211351 B2 JP 3211351B2 JP 8674192 A JP8674192 A JP 8674192A JP 8674192 A JP8674192 A JP 8674192A JP 3211351 B2 JP3211351 B2 JP 3211351B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- emitter
- substrate
- region
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】この発明はトランジスタに関し、特にバイ
ポーラトランジスタまたはＭＯＳ型電界効果トランジス
タの構造に関する。
ポーラトランジスタまたはＭＯＳ型電界効果トランジス
タの構造に関する。
【０００２】
【従来の技術】従来、トランジスタは図４に断面図とし
て示すＭＯＳ型電界効果トランジスタのようにドレイン
（バイポーラトランジスタの場合はコレクタ）として作
用する基板の上のエピタキシャル層１１の表面に逆導電
型の層２０を設け、ソースアルミ電極（バイポーラトラ
ンジスタ場合はエミッタ電極）１５を前記逆導電型の層
２０まで引き出し、ボンデングワイヤ６を接続するボン
ディングパッドとしている。
て示すＭＯＳ型電界効果トランジスタのようにドレイン
（バイポーラトランジスタの場合はコレクタ）として作
用する基板の上のエピタキシャル層１１の表面に逆導電
型の層２０を設け、ソースアルミ電極（バイポーラトラ
ンジスタ場合はエミッタ電極）１５を前記逆導電型の層
２０まで引き出し、ボンデングワイヤ６を接続するボン
ディングパッドとしている。
【０００３】なお、上記のような構成とする主な理由は
ドレイン（コレクタ）領域表面に酸化膜を介して、設け
たボンディングパッドにワイヤボンディングを行うと
（特にパワートランジスタの場合はワイヤが太いので）
酸化膜にクラックが入りがちであり、クラックが入ると
ソース−ドレイン間（エミッタ−コレクタ間）がショー
トまたは耐圧不良となるのでそれをさけるためである。
ドレイン（コレクタ）領域表面に酸化膜を介して、設け
たボンディングパッドにワイヤボンディングを行うと
（特にパワートランジスタの場合はワイヤが太いので）
酸化膜にクラックが入りがちであり、クラックが入ると
ソース−ドレイン間（エミッタ−コレクタ間）がショー
トまたは耐圧不良となるのでそれをさけるためである。
【０００４】したがって、ドレイン−ソース間（コレク
タ−エミッタ間）は逆方向に電圧が印加されるとショー
ト状態となっている。
タ−エミッタ間）は逆方向に電圧が印加されるとショー
ト状態となっている。
【０００５】なお，図４に示すトランジスタのボンディ
ングパッドではなく、酸化膜上にボンディングパッドを
設けるものについても、ＭＯＳ型電界効果トランジスタ
はやはり逆方向はショートとなっており、バイポーラト
ランジスタの場合は比較的低い耐圧のエミッタ接合の逆
耐圧を有しており、いずれも逆方向に電圧が与えられる
と電流が流れる構造となっている。
ングパッドではなく、酸化膜上にボンディングパッドを
設けるものについても、ＭＯＳ型電界効果トランジスタ
はやはり逆方向はショートとなっており、バイポーラト
ランジスタの場合は比較的低い耐圧のエミッタ接合の逆
耐圧を有しており、いずれも逆方向に電圧が与えられる
と電流が流れる構造となっている。
【０００６】
【発明が解決しようとする課題】ところで上記の従来の
トランジスタは逆方向にはＯＮ状態となっているので、
突発的な電気的パルス、つまりサージに対して過大な電
流が流れ、ダメージを受け易いという欠点があった。
トランジスタは逆方向にはＯＮ状態となっているので、
突発的な電気的パルス、つまりサージに対して過大な電
流が流れ、ダメージを受け易いという欠点があった。
【０００７】
【課題を解決するための手段】この発明の半導体装置
は、ドレイン（又はコレクタ）として作用する基板と、
基板内表面に形成された基板と同じ導電型のソース（又
はエミッタ）領域と、基板表面に形成されソース（又は
エミッタ）領域に電気的接続されたソース（又はエミッ
タ）電極と、基板表面に形成されたソースボンディング
ワイヤ接続用のボンディングパッドとを具備し、ソース
（又はエミッタ）領域への逆電圧をダイオードにより制
限する半導体装置であって、基板内表面に形成され、基
板とは逆導電型の領域で表面を除いて囲まれて電気的に
絶縁された、基板と同じ導電型のボンディング領域と、
ボンディング領域内表面に選択的に形成された、基板と
は逆導電型のソース（又はエミッタ）電極接続領域とを
有し、ソース（又はエミッタ）電極がソース（又はエミ
ッタ）電極接続領域に電気的接続されるとともに、ボン
ディングパッドが前記ボンディング領域に電気的接続さ
れ、ダイオードがソース（又はエミッタ）電極接続領域
とボンディング領域とからなることを特徴とする。
は、ドレイン（又はコレクタ）として作用する基板と、
基板内表面に形成された基板と同じ導電型のソース（又
はエミッタ）領域と、基板表面に形成されソース（又は
エミッタ）領域に電気的接続されたソース（又はエミッ
タ）電極と、基板表面に形成されたソースボンディング
ワイヤ接続用のボンディングパッドとを具備し、ソース
（又はエミッタ）領域への逆電圧をダイオードにより制
限する半導体装置であって、基板内表面に形成され、基
板とは逆導電型の領域で表面を除いて囲まれて電気的に
絶縁された、基板と同じ導電型のボンディング領域と、
ボンディング領域内表面に選択的に形成された、基板と
は逆導電型のソース（又はエミッタ）電極接続領域とを
有し、ソース（又はエミッタ）電極がソース（又はエミ
ッタ）電極接続領域に電気的接続されるとともに、ボン
ディングパッドが前記ボンディング領域に電気的接続さ
れ、ダイオードがソース（又はエミッタ）電極接続領域
とボンディング領域とからなることを特徴とする。
【０００８】
【作用】上記の構成によると、ソース電極（エミッタ電
極）はソース（エミッタ）電極接続領域とボンディング
領域とで作るダイオードを介してボンディングパッドに
接続するので逆方向には電流が流れず保護の役割を果た
し、トランジスタがＯＮ状態のときにはダイオードは順
方向となるので十分な通電が電圧降下を起こすことなく
可能である。
極）はソース（エミッタ）電極接続領域とボンディング
領域とで作るダイオードを介してボンディングパッドに
接続するので逆方向には電流が流れず保護の役割を果た
し、トランジスタがＯＮ状態のときにはダイオードは順
方向となるので十分な通電が電圧降下を起こすことなく
可能である。
【０００９】
【実施例１】以下、この発明について図面を参照して説
明する。
明する。
【００１０】第１図はこの発明の一実施例のＮチャンネ
ルＭＯＳ型電界効果トランジスタの断面図である。図に
おいて、１はゲートポリシリコン電極、２は層間絶縁
膜，３はゲート酸化膜，４は厚い酸化膜、５はアルミで
なるボンディングパッド、６はソースボンディングワイ
ヤー、７・８はＭＯＳトランジスタを形成するベース・
ソース部、９・１０は絶縁領域を形成するための押込拡
散部・埋込拡散部、１１はドレインとして作用するＮ型
エピタキシャル層、１２はＮ+ 型エピタキシャル層、１
２はＮ+ 型基板ウェーハ、１３はダイオードのアノード
として作用するＰ型ソース電極接続する領域、１４はダ
イオードのカソードとして作用するＮ型のボンディング
領域で、エピタキシャル層１１と同時に形成される、１
５はソースアルミ電極である。
ルＭＯＳ型電界効果トランジスタの断面図である。図に
おいて、１はゲートポリシリコン電極、２は層間絶縁
膜，３はゲート酸化膜，４は厚い酸化膜、５はアルミで
なるボンディングパッド、６はソースボンディングワイ
ヤー、７・８はＭＯＳトランジスタを形成するベース・
ソース部、９・１０は絶縁領域を形成するための押込拡
散部・埋込拡散部、１１はドレインとして作用するＮ型
エピタキシャル層、１２はＮ+ 型エピタキシャル層、１
２はＮ+ 型基板ウェーハ、１３はダイオードのアノード
として作用するＰ型ソース電極接続する領域、１４はダ
イオードのカソードとして作用するＮ型のボンディング
領域で、エピタキシャル層１１と同時に形成される、１
５はソースアルミ電極である。
【００１１】次に上記のＭＯＳ型電界効果トランジスタ
の動作について説明する。ゲートポリシリコン電極１に
正の電圧を印加することでＭＯＳ型電界効果トランジス
タはＯＮ状態となり、ＯＮ電流は基板ウェーハ１２→エ
ピタキシャル層１１→ベース部７→ソース部８→ソース
アルミ電極１５を通り、ソース電極接続領域１３からボ
ンディング領域１４とボンディングパッド５を通ってソ
ースボンディングワイヤ６に通電される。
の動作について説明する。ゲートポリシリコン電極１に
正の電圧を印加することでＭＯＳ型電界効果トランジス
タはＯＮ状態となり、ＯＮ電流は基板ウェーハ１２→エ
ピタキシャル層１１→ベース部７→ソース部８→ソース
アルミ電極１５を通り、ソース電極接続領域１３からボ
ンディング領域１４とボンディングパッド５を通ってソ
ースボンディングワイヤ６に通電される。
【００１２】一方、ＭＯＳ型電界効果トランジスタがＯ
ＦＦ状態のときソース−ドレイン間に逆電圧が印加され
た場合は、ソース電極接続領域１３とボンディング領域
１４、ソースアルミ電極１５には電流は流れない。
ＦＦ状態のときソース−ドレイン間に逆電圧が印加され
た場合は、ソース電極接続領域１３とボンディング領域
１４、ソースアルミ電極１５には電流は流れない。
【００１３】この実施例によればトランジスタがＯＮ状
態のときには，基板つまりドレインがソースワイヤーへ
の通電は可能であり、ＯＦＦ状態のときには、ダイオー
ドの働きにより、ソース側からのサージに対して、トラ
ンジスタを保護することになり、破壊耐量が向上すると
いう利点がある。本実施例はＭＯＳ型電界効果トランジ
スタであるがバイポーラトランジスタでも同様な効果が
ある。
態のときには，基板つまりドレインがソースワイヤーへ
の通電は可能であり、ＯＦＦ状態のときには、ダイオー
ドの働きにより、ソース側からのサージに対して、トラ
ンジスタを保護することになり、破壊耐量が向上すると
いう利点がある。本実施例はＭＯＳ型電界効果トランジ
スタであるがバイポーラトランジスタでも同様な効果が
ある。
【００１４】図２に電界効果トランジスタとバイポーラ
トランジスタにダイオードを形成した場合の回路図を示
す。ダイオード１６・１７によりソース側からのサージ
に対してトランジスタは保護される。
トランジスタにダイオードを形成した場合の回路図を示
す。ダイオード１６・１７によりソース側からのサージ
に対してトランジスタは保護される。
【００１５】図５にソース−ドレイン間の電圧・電流特
性を示す。１８はドレインからソース方向への通常の耐
圧値、１９はダイオードの逆耐圧値であり、（ａ），
（ｂ）のようにダイオードの耐圧は、図１０のソース電
極接続領域１３の不純物より設定が自由である。
性を示す。１８はドレインからソース方向への通常の耐
圧値、１９はダイオードの逆耐圧値であり、（ａ），
（ｂ）のようにダイオードの耐圧は、図１０のソース電
極接続領域１３の不純物より設定が自由である。
【００１６】
【実施例２】図３はこの発明の第２実施例の断面図であ
る。この実施例は、前記第１の実施例の図１注のソース
電極接続領域１３、つまりダイオードのアノードとなる
Ｐ領域をボンディングパッド５を取り囲む環状にした点
を除いては、第１の実施例と同様であるため、同一部分
には同一参照符号を付してその説明を省略する。この実
施例ではＰ領域１３を長く環状に形成しているため、接
合面積が大きくなることで電流容量が大きくなり大電流
通電が可能になり、破壊耐量も向上するという利点があ
る。
る。この実施例は、前記第１の実施例の図１注のソース
電極接続領域１３、つまりダイオードのアノードとなる
Ｐ領域をボンディングパッド５を取り囲む環状にした点
を除いては、第１の実施例と同様であるため、同一部分
には同一参照符号を付してその説明を省略する。この実
施例ではＰ領域１３を長く環状に形成しているため、接
合面積が大きくなることで電流容量が大きくなり大電流
通電が可能になり、破壊耐量も向上するという利点があ
る。
【００１７】以上実施例はＮチャンネルＭＯＳ型電界効
果トランジスタに付いて主として説明したが、他のトラ
ンジスタ、例えばＰチャンネル電界効果トランジスタ、
ＮＰＮトランジスタにも同様の効果があることは言うま
でもない。
果トランジスタに付いて主として説明したが、他のトラ
ンジスタ、例えばＰチャンネル電界効果トランジスタ、
ＮＰＮトランジスタにも同様の効果があることは言うま
でもない。
【００１８】
【発明の効果】以上説明したように、この発明はトラン
ジスタの逆方向にも耐圧を持たせたことにより、逆方向
のサージに対してトランジスタ本体を保護することによ
り破壊しにくくなるという効果がある。
ジスタの逆方向にも耐圧を持たせたことにより、逆方向
のサージに対してトランジスタ本体を保護することによ
り破壊しにくくなるという効果がある。
【００１９】また、両方向に耐圧のあるトライアックよ
りもＭＯＳ型電界効果トランジスタにすればスイッチン
グスピードが早くなり、スイッチングロスも少なくなり
有利である。
りもＭＯＳ型電界効果トランジスタにすればスイッチン
グスピードが早くなり、スイッチングロスも少なくなり
有利である。
【図１】 この発明のダイオードを形成したＭＯＳ型電
界効果トランジスタの断面図。
界効果トランジスタの断面図。
【図２】 （ａ）は本発明のＭＯＳ型電界効果トランジ
スタの等価回路図。（ｂ）は、バイポーラＮＰＮトラン
ジスタの等価回路図である。
スタの等価回路図。（ｂ）は、バイポーラＮＰＮトラン
ジスタの等価回路図である。
【図３】 本発明の他の実施例の断面図。
【図４】 従来のＭＯＳ型電界効果トランジスタのソー
スボンディングワイヤ付近の断面図。
スボンディングワイヤ付近の断面図。
【図５】 （ａ），（ｂ）は本発明の電圧・電流特性図
である。（ｃ）は従来トランジスタの電圧・電流特性図
である。
である。（ｃ）は従来トランジスタの電圧・電流特性図
である。
１ ゲートポリシリコン電極 ２ 層間絶縁膜 ３ ゲート酸化膜 ４ 厚い酸化膜 ５ ソース電極ボンディングパッド ６ ソースボンディングワイヤ ７ ＭＯＳトランジスタユニットセル部Ｐ型ベース領域 ８ ＭＯＳトランジスタユニットセル部Ｎ型ソース領域 ９ 押込拡散部 １０ 埋込拡散部 １１ エピタキシャル層 １２ 基板ウェーハ １３ ダイオードアノードＰ型領域（ソース電極接続領
域） １４ ダイオードカソードＮ型領域（ボンディング領
域） １５ ソースアルミ電極 １６ ダイオード １７ ダイオード １８ トランジスタ耐圧値 １９ ダイオード耐圧値
域） １４ ダイオードカソードＮ型領域（ボンディング領
域） １５ ソースアルミ電極 １６ ダイオード １７ ダイオード １８ トランジスタ耐圧値 １９ ダイオード耐圧値
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/04 H01L 29/73
Claims (2)
- 【請求項１】ドレイン（又はコレクタ）として作用する
基板と、基板内表面に形成された基板と同じ導電型のソ
ース（又はエミッタ）領域と、基板表面に形成されソー
ス（又はエミッタ）領域に電気的接続されたソース（又
はエミッタ）電極と、基板表面に形成されたソースボン
ディングワイヤ接続用のボンディングパッドとを具備
し、ソース（又はエミッタ）領域への逆電圧をダイオー
ドにより制限する半導体装置であって、 前記基板内表面に形成され、基板とは逆導電型の領域で
表面を除いて囲まれて電気的に絶縁された、基板と同じ
導電型のボンディング領域と、ボンディング領域内表面
に選択的に形成された、基板とは逆導電型のソース（又
はエミッタ）電極接続領域とを有し、前記ソース（又は
エミッタ）電極が前記ソース（又はエミッタ）電極接続
領域に電気的接続されるとともに、前記ボンディングパ
ッドが前記ボンディング領域に電気的接続され、前記ダ
イオードが前記ソース（又はエミッタ）電極接続領域と
前記ボンディング領域とからなることを特徴とする半導
体装置。 - 【請求項２】前記ソース（又はエミッタ）電極接続領域
が、前記ボンディング領域内で環状に形成されているこ
とを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8674192A JP3211351B2 (ja) | 1992-04-08 | 1992-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8674192A JP3211351B2 (ja) | 1992-04-08 | 1992-04-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291571A JPH05291571A (ja) | 1993-11-05 |
| JP3211351B2 true JP3211351B2 (ja) | 2001-09-25 |
Family
ID=13895234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8674192A Expired - Fee Related JP3211351B2 (ja) | 1992-04-08 | 1992-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211351B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261010A (ja) | 1998-03-13 | 1999-09-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1992
- 1992-04-08 JP JP8674192A patent/JP3211351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291571A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH11274495A (ja) | Ｖｄｍｏｓトランジスタ | |
| JPH0324791B2 (ja) | ||
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JPS63501112A (ja) | Ｉｇｆｅｔ集積回路の静電放電からの保護 | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JP2001257366A (ja) | 半導体装置 | |
| JP3302275B2 (ja) | 半導体デバイス | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH08274321A (ja) | 半導体装置 | |
| JP3211351B2 (ja) | 半導体装置 | |
| US6320229B1 (en) | Semiconductor device | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH0997901A (ja) | 半導体装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JP3110094B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2871352B2 (ja) | 半導体装置 | |
| JP3146650B2 (ja) | パワー集積回路 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JPH07288311A (ja) | 半導体集積回路 | |
| JPS627160A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |