JP3217484B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP3217484B2 JP3217484B2 JP24119792A JP24119792A JP3217484B2 JP 3217484 B2 JP3217484 B2 JP 3217484B2 JP 24119792 A JP24119792 A JP 24119792A JP 24119792 A JP24119792 A JP 24119792A JP 3217484 B2 JP3217484 B2 JP 3217484B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- guard ring
- substrate
- conductor wiring
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高耐圧ＭＯＳＦＥＴに関
するものである。高耐圧ＭＯＳＦＥＴは、他の半導体素
子とともに同じ半導体基板に集積化されて用いられた
り、電力用半導体装置などとして個別素子としても用い
られる。
するものである。高耐圧ＭＯＳＦＥＴは、他の半導体素
子とともに同じ半導体基板に集積化されて用いられた
り、電力用半導体装置などとして個別素子としても用い
られる。
【０００２】
【従来の技術】シリコン基板表面にソース領域とドレイ
ン領域が対向して形成された高耐圧ＭＯＳＦＥＴでは、
例えば高耐圧ＭＯＳトランジスタと低耐圧ＭＯＳトラン
ジスタとを１つの半導体基板に混載させる場合など、高
耐圧ＭＯＳトランジスタのソース領域につながる配線を
引き出したときにその配線はソース領域とドレイン領域
の基板上を横切る。ドレインに高電圧を印加したとき、
ソース配線直下の基板が空乏化し、ソースとドレインが
短絡することがある。そのような不具合を解消する１つ
の手段としてフィールドプレートを設けるのが有効であ
ることが知られている。
ン領域が対向して形成された高耐圧ＭＯＳＦＥＴでは、
例えば高耐圧ＭＯＳトランジスタと低耐圧ＭＯＳトラン
ジスタとを１つの半導体基板に混載させる場合など、高
耐圧ＭＯＳトランジスタのソース領域につながる配線を
引き出したときにその配線はソース領域とドレイン領域
の基板上を横切る。ドレインに高電圧を印加したとき、
ソース配線直下の基板が空乏化し、ソースとドレインが
短絡することがある。そのような不具合を解消する１つ
の手段としてフィールドプレートを設けるのが有効であ
ることが知られている。
【０００３】図３はフィールドプレートを設けた高耐圧
ＭＯＳＦＥＴの一例を示す。誘電体で分離されたＮ型シ
リコン基板２に高耐圧ＭＯＳＦＥＴが形成されている。
基板２の側面及び底面には内側を取り囲むように高濃度
Ｎ型拡散領域によるドレイン領域４が形成されている。
基板２内には低濃度Ｐ型拡散領域６内に高濃度Ｎ型拡散
領域によるソース領域８が形成されている。１０は領域
６のコンタクト領域である。基板表面にはチャネル領域
となるＰ型領域６を取り囲むように、高濃度Ｐ型拡散領
域からなり空乏層の伸長を促し、電界集中を防ぐための
ガードリングと称される拡散層１２が形成されている。
ＭＯＳＦＥＴの一例を示す。誘電体で分離されたＮ型シ
リコン基板２に高耐圧ＭＯＳＦＥＴが形成されている。
基板２の側面及び底面には内側を取り囲むように高濃度
Ｎ型拡散領域によるドレイン領域４が形成されている。
基板２内には低濃度Ｐ型拡散領域６内に高濃度Ｎ型拡散
領域によるソース領域８が形成されている。１０は領域
６のコンタクト領域である。基板表面にはチャネル領域
となるＰ型領域６を取り囲むように、高濃度Ｐ型拡散領
域からなり空乏層の伸長を促し、電界集中を防ぐための
ガードリングと称される拡散層１２が形成されている。
【０００４】基板２上にはゲート酸化膜を介してチャネ
ル領域上にゲート電極１４が形成されている。１６は基
板２ともゲート電極１４とも絶縁されて層間絶縁膜１８
上に形成されたメタル配線であり、層間絶縁膜１８のコ
ンタクトホールを経てソース８及びコンタクト１０に接
続されている。メタル配線１６はこの高耐圧ＭＯＳＦＥ
Ｔから他の半導体素子や外部に接続するために素子分離
された基板上部を横切っている。メタル配線１６直下で
基板表面が空乏化して反転するのを防ぐ目的のフィール
ドプレート２０がポリシリコン薄膜で形成され、フィー
ルドプレート２０はドレイン領域４と接続されている。
ル領域上にゲート電極１４が形成されている。１６は基
板２ともゲート電極１４とも絶縁されて層間絶縁膜１８
上に形成されたメタル配線であり、層間絶縁膜１８のコ
ンタクトホールを経てソース８及びコンタクト１０に接
続されている。メタル配線１６はこの高耐圧ＭＯＳＦＥ
Ｔから他の半導体素子や外部に接続するために素子分離
された基板上部を横切っている。メタル配線１６直下で
基板表面が空乏化して反転するのを防ぐ目的のフィール
ドプレート２０がポリシリコン薄膜で形成され、フィー
ルドプレート２０はドレイン領域４と接続されている。
【０００５】
【発明が解決しようとする課題】図３のようにフィール
ドプレート２０を設けた高耐圧ＭＯＳＦＥＴでは、フィ
ールドプレート２０のソース側の端部では電界が集中
し、その部分でＰＮ接合のブレイクダウンが生じる。そ
のため、電界が集中するこの部分の電界を緩和すること
が課題となっている。フィールドプレートによる電界集
中を緩和する１つの方法は、フィールドプレート先端か
ら他の電極までの間に抵抗材料シートを形成することで
ある。ただし、その方法はバイポーラトランジスタにつ
いて行なわれている（特公昭５２−２４８３３号公報参
照）。しかし、この引例の手段を本発明の対象とするＭ
ＯＳＦＥＴに適用すれば、ソースとドレイン間にリーク
電流が流れる不都合が発生する。本発明は引例とは異な
る他の手段によってフィールドプレート先端部での電界
集中を緩和する手段を備えた高耐圧ＭＯＳＦＥＴを提供
することを目的とするものである。
ドプレート２０を設けた高耐圧ＭＯＳＦＥＴでは、フィ
ールドプレート２０のソース側の端部では電界が集中
し、その部分でＰＮ接合のブレイクダウンが生じる。そ
のため、電界が集中するこの部分の電界を緩和すること
が課題となっている。フィールドプレートによる電界集
中を緩和する１つの方法は、フィールドプレート先端か
ら他の電極までの間に抵抗材料シートを形成することで
ある。ただし、その方法はバイポーラトランジスタにつ
いて行なわれている（特公昭５２−２４８３３号公報参
照）。しかし、この引例の手段を本発明の対象とするＭ
ＯＳＦＥＴに適用すれば、ソースとドレイン間にリーク
電流が流れる不都合が発生する。本発明は引例とは異な
る他の手段によってフィールドプレート先端部での電界
集中を緩和する手段を備えた高耐圧ＭＯＳＦＥＴを提供
することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明では、ソース配線
直下の基板表面にはチャネル部と同じ導電型の高濃度拡
散領域からなるガードリングを設け、フィールドプレー
トをドレイン領域から前記ガードリングまで延びるよう
に形成し、このガードリングよりドレイン側の部分にそ
のガードリングと同じ導電型でそのガードリングにつな
がる低濃度拡散領域を設ける。本発明の他の態様では、
ソース配線直下の基板表面にはチャネル部と同じ導電型
の高濃度拡散領域からなるガードリングを設け、フィー
ルドプレートをドレイン領域から前記ガードリングまで
延びるように形成し、このガードリングよりドレイン側
の部分にそのガードリングと同じ導電型でそのガードリ
ングから離れた第２の拡散領域を設ける。好ましい態様
では、この第２の拡散領域は互いに離れてドレイン側の
方向に配列された２個以上の領域を含んでいる。
直下の基板表面にはチャネル部と同じ導電型の高濃度拡
散領域からなるガードリングを設け、フィールドプレー
トをドレイン領域から前記ガードリングまで延びるよう
に形成し、このガードリングよりドレイン側の部分にそ
のガードリングと同じ導電型でそのガードリングにつな
がる低濃度拡散領域を設ける。本発明の他の態様では、
ソース配線直下の基板表面にはチャネル部と同じ導電型
の高濃度拡散領域からなるガードリングを設け、フィー
ルドプレートをドレイン領域から前記ガードリングまで
延びるように形成し、このガードリングよりドレイン側
の部分にそのガードリングと同じ導電型でそのガードリ
ングから離れた第２の拡散領域を設ける。好ましい態様
では、この第２の拡散領域は互いに離れてドレイン側の
方向に配列された２個以上の領域を含んでいる。
【０００７】
【作用】ソース領域とドレイン領域の間で空乏層が両領
域間でつながるリーチスルーを防ぐためのフィールドプ
レートとドレイン端の電界集中を防止するためのガード
リングは従来から設けられているが、さらに高耐圧を図
ろうとした場合、フィールドプレートとガードリングだ
けでは不十分である。本発明ではガードリング又はガー
ドリングと類似の役割を果たす拡散領域の他に、その拡
散領域とドレイン領域の間の基板表面に更にチャネル部
と同じ導電型の拡散領域を設けることによって空乏層の
ドレイン方向への広がりを促す。
域間でつながるリーチスルーを防ぐためのフィールドプ
レートとドレイン端の電界集中を防止するためのガード
リングは従来から設けられているが、さらに高耐圧を図
ろうとした場合、フィールドプレートとガードリングだ
けでは不十分である。本発明ではガードリング又はガー
ドリングと類似の役割を果たす拡散領域の他に、その拡
散領域とドレイン領域の間の基板表面に更にチャネル部
と同じ導電型の拡散領域を設けることによって空乏層の
ドレイン方向への広がりを促す。
【０００８】
【実施例】図１は第１の実施例を表わす。図３と同一の
部分には同一の符号を用いる。図１で、誘電体で分離さ
れたＮ型シリコン基板２に高耐圧ＭＯＳＦＥＴが形成さ
れている。基板２の側面及び底面には内側を取り囲むよ
うに高濃度Ｎ型拡散領域によるドレイン領域４が形成さ
れており、基板２内では低濃度Ｐ型拡散領域６内に高濃
度Ｎ型拡散領域によるソース領域８が形成されている。
１０は領域６のコンタクト領域である。基板表面にはチ
ャネル領域となるＰ型領域６を取り囲むように、高濃度
Ｐ型拡散領域からなり空乏層の伸長を促すためのガード
リング１２が形成されている。基板２上にはゲート酸化
膜を介してチャネル領域上にゲート電極１４が形成され
ている。１６は基板２ともゲート電極１４とも絶縁され
て層間絶縁膜１８上に形成されたメタル配線であり、層
間絶縁膜１８のコンタクトホールを経てソース８及びコ
ンタクト１０に接続されている。メタル配線１６はこの
高耐圧ＭＯＳＦＥＴから他の半導体素子や外部に接続す
るために素子分離された基板上部を横切っている。メタ
ル配線１６直下で基板表面が空乏化して反転するのを防
ぐ目的のフィールドプレート２０ａがポリシリコン薄膜
で形成されている。フィールドプレート２０ａはメタル
配線１６と基板２の間にあって、ドレイン領域４上から
ガードリング１２上まで延びている。フィールドプレー
ト２０ａは基板２ともメタル配線１６とも絶縁されてお
り、基端部はドレイン領域４と接続されている。フィー
ルドプレート２０ａの下側の基板表面ではガードリング
１２とつながりガードリング１２と同じ導電型のＰ型で
低濃度の拡散領域２２が形成されている。
部分には同一の符号を用いる。図１で、誘電体で分離さ
れたＮ型シリコン基板２に高耐圧ＭＯＳＦＥＴが形成さ
れている。基板２の側面及び底面には内側を取り囲むよ
うに高濃度Ｎ型拡散領域によるドレイン領域４が形成さ
れており、基板２内では低濃度Ｐ型拡散領域６内に高濃
度Ｎ型拡散領域によるソース領域８が形成されている。
１０は領域６のコンタクト領域である。基板表面にはチ
ャネル領域となるＰ型領域６を取り囲むように、高濃度
Ｐ型拡散領域からなり空乏層の伸長を促すためのガード
リング１２が形成されている。基板２上にはゲート酸化
膜を介してチャネル領域上にゲート電極１４が形成され
ている。１６は基板２ともゲート電極１４とも絶縁され
て層間絶縁膜１８上に形成されたメタル配線であり、層
間絶縁膜１８のコンタクトホールを経てソース８及びコ
ンタクト１０に接続されている。メタル配線１６はこの
高耐圧ＭＯＳＦＥＴから他の半導体素子や外部に接続す
るために素子分離された基板上部を横切っている。メタ
ル配線１６直下で基板表面が空乏化して反転するのを防
ぐ目的のフィールドプレート２０ａがポリシリコン薄膜
で形成されている。フィールドプレート２０ａはメタル
配線１６と基板２の間にあって、ドレイン領域４上から
ガードリング１２上まで延びている。フィールドプレー
ト２０ａは基板２ともメタル配線１６とも絶縁されてお
り、基端部はドレイン領域４と接続されている。フィー
ルドプレート２０ａの下側の基板表面ではガードリング
１２とつながりガードリング１２と同じ導電型のＰ型で
低濃度の拡散領域２２が形成されている。
【０００９】図１の実施例では、ドレイン領域４に高電
圧が印加されてソース・ドレイン間が逆バイアスされた
ときに生じる空乏層は、拡散層１２，２２の周辺に広が
るが、拡散層２２が存在することによって空乏層がさら
に広がり、その曲率半径が大きくなり、ＰＮ接合のブレ
イクダウン電圧が高められる。
圧が印加されてソース・ドレイン間が逆バイアスされた
ときに生じる空乏層は、拡散層１２，２２の周辺に広が
るが、拡散層２２が存在することによって空乏層がさら
に広がり、その曲率半径が大きくなり、ＰＮ接合のブレ
イクダウン電圧が高められる。
【００１０】図２は第２の実施例を表わす。図１と同一
部分には同一の符号を用いて説明を省略する。図１の実
施例と比較すると、図１ではガードリング１２につなが
る低濃度Ｎ型拡散領域２２がフィールドプレート２０ａ
の下部の基板表面に形成されているのに対し、図２では
メタル配線１６及びフィールドプレート２０ａの直下の
基板表面にガードリング１２と離れたＰ型高濃度拡散領
域２４と２６がガードリング１２とレイン領域４の間に
設けられている。Ｐ型拡散領域２４と２６はガードリン
グ１２と離れ、Ｐ型拡散領域２４と２６も互いに離れて
配置されている。Ｐ型拡散領域２４と２６は低濃度拡散
領域であってもよい。
部分には同一の符号を用いて説明を省略する。図１の実
施例と比較すると、図１ではガードリング１２につなが
る低濃度Ｎ型拡散領域２２がフィールドプレート２０ａ
の下部の基板表面に形成されているのに対し、図２では
メタル配線１６及びフィールドプレート２０ａの直下の
基板表面にガードリング１２と離れたＰ型高濃度拡散領
域２４と２６がガードリング１２とレイン領域４の間に
設けられている。Ｐ型拡散領域２４と２６はガードリン
グ１２と離れ、Ｐ型拡散領域２４と２６も互いに離れて
配置されている。Ｐ型拡散領域２４と２６は低濃度拡散
領域であってもよい。
【００１１】図２でもソースとドレイン間に逆バイアス
電圧が印加されたとき、空乏層が拡散領域１２，２４，
２６まで広がってくるが、このときも空乏層の曲率半径
が大きくなって電界集中が緩和され、ＰＮ接合のブレイ
クダウン電圧が高められる。図２の実施例ではガードリ
ング１２よりドレイン側に配列されたＰ型拡散領域は２
４と２６で示される２個であるが、１個でもよく、３個
以上としてもよい。拡散領域２４，２６の数の多い方が
空乏層の曲率半径がより大きくなって電界集中がより緩
和される効果がある。
電圧が印加されたとき、空乏層が拡散領域１２，２４，
２６まで広がってくるが、このときも空乏層の曲率半径
が大きくなって電界集中が緩和され、ＰＮ接合のブレイ
クダウン電圧が高められる。図２の実施例ではガードリ
ング１２よりドレイン側に配列されたＰ型拡散領域は２
４と２６で示される２個であるが、１個でもよく、３個
以上としてもよい。拡散領域２４，２６の数の多い方が
空乏層の曲率半径がより大きくなって電界集中がより緩
和される効果がある。
【００１２】
【発明の効果】本発明ではソース配線直下でフィールド
プレートのソース側の端部の基板表面にはチャネル部と
同じ導電型の高濃度拡散領域を設け、この高濃度拡散領
域よりドレイン側の部分にその高濃度拡散領域と同じ導
電型でその高濃度拡散領域につながる低濃度拡散領域を
設けたので、ソースとドレイン間に逆バイアス電圧が印
加されたときの空乏層の曲率半径が大きくなり、電界集
中によるＰＮ接合のブレイクダウン電圧が高められて、
より高耐圧のＭＯＳＦＥＴが実現できる。
プレートのソース側の端部の基板表面にはチャネル部と
同じ導電型の高濃度拡散領域を設け、この高濃度拡散領
域よりドレイン側の部分にその高濃度拡散領域と同じ導
電型でその高濃度拡散領域につながる低濃度拡散領域を
設けたので、ソースとドレイン間に逆バイアス電圧が印
加されたときの空乏層の曲率半径が大きくなり、電界集
中によるＰＮ接合のブレイクダウン電圧が高められて、
より高耐圧のＭＯＳＦＥＴが実現できる。
【図１】第１の実施例を示す図であり、（Ａ）は要部平
面図、（Ｂ）はそのＸ−Ｘ’線位置での断面図である。
面図、（Ｂ）はそのＸ−Ｘ’線位置での断面図である。
【図２】第２の実施例を示す図であり、（Ａ）は要部平
面図、（Ｂ）はそのＹ−Ｙ’線位置での断面図である。
面図、（Ｂ）はそのＹ−Ｙ’線位置での断面図である。
【図３】従来の高耐圧ＭＯＳＦＥＴを示す図であり、
（Ａ）は要部平面図、（Ｂ）はそのＺ−Ｚ’線位置での
断面図である。
（Ａ）は要部平面図、（Ｂ）はそのＺ−Ｚ’線位置での
断面図である。
２ Ｎ型基板 ４ ドレイン領域 ６ チャネルとなるＰ型領域 ８ ソース領域 １２ ガードリングのＰ型拡散領域 １４ ゲート電極 １６ ソースにつながるメタル配線 ２０ａ フィールドプレート ２２ 低濃度Ｐ型拡散領域 ２４，２６ 高濃度拡散領域
フロントページの続き (56)参考文献 特開 昭56−169369（ＪＰ，Ａ) 特開 平２−248078（ＪＰ，Ａ) 特開 昭61−137368（ＪＰ，Ａ) 特開 昭58−17676（ＪＰ，Ａ) 特開 平３−173180（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (3)
- 【請求項１】 半導体基板表面にソース領域とドレイン
領域が対向して形成され、基板表面にはチャネル部と同じ導電型で前記ソース領域
を囲む高濃度拡散領域からなるガードリングが形成さ
れ、 ソース領域と接続された第１の導電体配線の直下にドレ
イン領域と接続された第２の導電体配線が前記基板及び
第１の導電体配線とは絶縁体を介して絶縁され、ドレイ
ン領域から前記ガードリングまで延びるように形成され
ており、前記第１の導電体配線直下の基板表面には前記ガードリ
ング よりドレイン領域側の部分でガードリングと同じ導
電型でガードリングにつながる低濃度拡散領域が形成さ
れていることを特徴とする高耐圧半導体装置。 - 【請求項２】 半導体基板表面にソース領域とドレイン
領域が対向して形成され、基板表面にはチャネル部と同じ導電型で前記ソース領域
を囲む高濃度拡散領域からなるガードリングが形成さ
れ、 ソース領域と接続された第１の導電体配線の直下にドレ
イン領域と接続された第２の導電体配線が前記基板及び
第１の導電体配線とは絶縁体を介して絶縁され、ドレイ
ン領域から前記ガードリングまで延びるように形成され
ており、前記第１の導電体配線直下の基板表面には前記ガードリ
ング よりドレイン領域側の部分でガードリングと同じ導
電型でガードリングから離れた第２の拡散領域が形成さ
れていることを特徴とする高耐圧半導体装置。 - 【請求項３】 前記第２の拡散領域は互いに離れてドレ
イン領域の方向に配列された２個以上の領域を含んでい
る請求項２に記載の高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24119792A JP3217484B2 (ja) | 1992-08-17 | 1992-08-17 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24119792A JP3217484B2 (ja) | 1992-08-17 | 1992-08-17 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669510A JPH0669510A (ja) | 1994-03-11 |
| JP3217484B2 true JP3217484B2 (ja) | 2001-10-09 |
Family
ID=17070657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24119792A Expired - Fee Related JP3217484B2 (ja) | 1992-08-17 | 1992-08-17 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217484B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8349370B2 (en) | 2007-06-08 | 2013-01-08 | National University Corporation Hokkaido University | Bloat controlling agent for a ruminant |
| CN102458381B (zh) * | 2009-06-08 | 2014-02-05 | 出光兴产株式会社 | 球虫病防治剂及含有该球虫病防治剂的饲料 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19526568C1 (de) * | 1995-07-20 | 1997-01-30 | Siemens Ag | Integrierter Schaltkreis mit CMOS-Schaltung und Verfahren zur Herstellung von isolierten, aktiven Bereichen einer CMOS-Schaltung |
-
1992
- 1992-08-17 JP JP24119792A patent/JP3217484B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8349370B2 (en) | 2007-06-08 | 2013-01-08 | National University Corporation Hokkaido University | Bloat controlling agent for a ruminant |
| CN102458381B (zh) * | 2009-06-08 | 2014-02-05 | 出光兴产株式会社 | 球虫病防治剂及含有该球虫病防治剂的饲料 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669510A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146298A (en) | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor | |
| US6713794B2 (en) | Lateral semiconductor device | |
| JP3393148B2 (ja) | 高電圧パワートランジスタ | |
| JPH0357614B2 (ja) | ||
| JPH0324791B2 (ja) | ||
| JP3489404B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3216591B2 (ja) | 電界効果型トランジスタ | |
| US6841837B2 (en) | Semiconductor device | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JP2830744B2 (ja) | 集積化デバイス | |
| JP3161091B2 (ja) | 半導体集積回路装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3217488B2 (ja) | 高耐圧半導体装置 | |
| JPH07273320A (ja) | 半導体装置 | |
| JP3293603B2 (ja) | 電力用半導体装置 | |
| JPH10242454A (ja) | 半導体装置 | |
| JPH1174517A (ja) | 半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP2629426B2 (ja) | ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法 | |
| JPH03104284A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPH10190011A (ja) | 高耐圧ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |