JPH0818007A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0818007A JPH0818007A JP14491494A JP14491494A JPH0818007A JP H0818007 A JPH0818007 A JP H0818007A JP 14491494 A JP14491494 A JP 14491494A JP 14491494 A JP14491494 A JP 14491494A JP H0818007 A JPH0818007 A JP H0818007A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diffusion region
- region
- film
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ワイヤボンディング時のダメージを防止し、
かつ高信頼性で大面積の静電破壊保護回路を有した半導
体装置を提供する。 【構成】 ｐ型半導体基板１００上でパッド用Ａｌ−Ｓ
ｉ−Ｃｕ配線膜２５の下にｎ型拡散領域２０をストライ
プ状に形成し、ｎ型拡散領域２０とｐ型半導体基板１０
０の間で保護ダイオードを形成している。ｎ型拡散領域
２０以外の領域のシリコン酸化膜２２上に多結晶シリコ
ン膜２３を形成し、ｎ型拡散領域２０上のパッド用Ａｌ
−Ｓｉ−Ｃｕ配線膜２５は低く、シリコン酸化膜２２上
のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は高くしている
ため、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５にボンディ
ングワイヤ２８をボンディングする時の圧力はシリコン
酸化膜２２に加わり、ｎ型拡散領域２０に加わらないた
め、保護ダイオードが劣化しない。
かつ高信頼性で大面積の静電破壊保護回路を有した半導
体装置を提供する。 【構成】 ｐ型半導体基板１００上でパッド用Ａｌ−Ｓ
ｉ−Ｃｕ配線膜２５の下にｎ型拡散領域２０をストライ
プ状に形成し、ｎ型拡散領域２０とｐ型半導体基板１０
０の間で保護ダイオードを形成している。ｎ型拡散領域
２０以外の領域のシリコン酸化膜２２上に多結晶シリコ
ン膜２３を形成し、ｎ型拡散領域２０上のパッド用Ａｌ
−Ｓｉ−Ｃｕ配線膜２５は低く、シリコン酸化膜２２上
のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は高くしている
ため、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５にボンディ
ングワイヤ２８をボンディングする時の圧力はシリコン
酸化膜２２に加わり、ｎ型拡散領域２０に加わらないた
め、保護ダイオードが劣化しない。
Description
【０００１】
【産業上の利用分野】この発明は、静電破壊防止のため
の保護回路を備えた半導体装置に関するものである。
の保護回路を備えた半導体装置に関するものである。
【０００２】
【従来の技術】近年、ＭＯＳ型半導体集積回路において
構成素子の微細化が大きく進展し、トランジスタではゲ
ート酸化膜の薄膜化が行われている。しかし、ゲート酸
化膜が薄くなるに従い、ゲート酸化膜耐圧が低下するた
めゲート酸化膜破壊による入出力パッドの静電破壊耐圧
低下が問題になってきている。この破壊を防止するため
には入出力パッドに印加されたサージを放電する保護回
路の領域を大きくする必要があるが、保護回路領域の増
大はＬＳＩのチップサイズの増大につながる。そこで、
チップサイズの増大を防ぐため入出力パッドの下に保護
回路を形成する方法［特開平１−１２８４６５号公報］
が提案されている。
構成素子の微細化が大きく進展し、トランジスタではゲ
ート酸化膜の薄膜化が行われている。しかし、ゲート酸
化膜が薄くなるに従い、ゲート酸化膜耐圧が低下するた
めゲート酸化膜破壊による入出力パッドの静電破壊耐圧
低下が問題になってきている。この破壊を防止するため
には入出力パッドに印加されたサージを放電する保護回
路の領域を大きくする必要があるが、保護回路領域の増
大はＬＳＩのチップサイズの増大につながる。そこで、
チップサイズの増大を防ぐため入出力パッドの下に保護
回路を形成する方法［特開平１−１２８４６５号公報］
が提案されている。
【０００３】以下図面を参照しながら従来の技術につい
て説明する。図７は従来の半導体装置の構成を示してお
り、図７（ａ）は平面図、図７（ｂ）は（ａ）のＡ−
Ａ’線構造断面図である。図７において、１０１はｎ型
シリコン基板、１はｐ型ウェル、２はｎ型拡散領域、３
はｐ型拡散領域、４は二酸化シリコン膜、５，８は燐・
シリケート・ガラス（ＰＳＧ）膜、６はアルミニウム配
線膜、７はパッド用アルミニウム配線膜、９はパッドの
窓、１０はｎ型拡散領域２とパッド用アルミニウム配線
膜７とのコンタクト、１１はｐ型拡散領域３とアルミニ
ウム配線膜６とのコンタクトである。
て説明する。図７は従来の半導体装置の構成を示してお
り、図７（ａ）は平面図、図７（ｂ）は（ａ）のＡ−
Ａ’線構造断面図である。図７において、１０１はｎ型
シリコン基板、１はｐ型ウェル、２はｎ型拡散領域、３
はｐ型拡散領域、４は二酸化シリコン膜、５，８は燐・
シリケート・ガラス（ＰＳＧ）膜、６はアルミニウム配
線膜、７はパッド用アルミニウム配線膜、９はパッドの
窓、１０はｎ型拡散領域２とパッド用アルミニウム配線
膜７とのコンタクト、１１はｐ型拡散領域３とアルミニ
ウム配線膜６とのコンタクトである。
【０００４】パッド用アルミニウム配線膜７はコンタク
ト１０を介してｎ型拡散領域２と接続され、ｐ型ウェル
１はｐ型拡散領域３、コンタクト１１、アルミニウム配
線膜６を介して接地されている。ｎ型拡散領域２とｐ型
ウェル１の間でパッド面積にほぼ等しい保護ダイオード
が形成されている。このようにパッド下に静電破壊保護
回路を形成することにより入出力回路部分の面積が縮小
化される。
ト１０を介してｎ型拡散領域２と接続され、ｐ型ウェル
１はｐ型拡散領域３、コンタクト１１、アルミニウム配
線膜６を介して接地されている。ｎ型拡散領域２とｐ型
ウェル１の間でパッド面積にほぼ等しい保護ダイオード
が形成されている。このようにパッド下に静電破壊保護
回路を形成することにより入出力回路部分の面積が縮小
化される。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、パッド用アルミニウム配線膜７にボンディ
ングワイヤ（図示せず）がボンディングされるが、この
ワイヤボンディング時に、パッド用アルミニウム配線膜
７の直下のｎ型拡散領域２がボンディングの圧力により
ダメージを受け、保護ダイオードが劣化し、保護回路と
して働かなくなるという問題点を有していた。また、ボ
ンディングワイヤの当たらないパッド周辺のみにｎ型拡
散領域２を配置した場合には、パッド面積を有効に活用
できないという問題点を有していた。
の構成では、パッド用アルミニウム配線膜７にボンディ
ングワイヤ（図示せず）がボンディングされるが、この
ワイヤボンディング時に、パッド用アルミニウム配線膜
７の直下のｎ型拡散領域２がボンディングの圧力により
ダメージを受け、保護ダイオードが劣化し、保護回路と
して働かなくなるという問題点を有していた。また、ボ
ンディングワイヤの当たらないパッド周辺のみにｎ型拡
散領域２を配置した場合には、パッド面積を有効に活用
できないという問題点を有していた。
【０００６】この発明の目的は、上記問題点に鑑み、入
出力信号用パッド直下に形成した静電破壊保護回路にか
かるワイヤボンディング時のダメージを防止し、かつ高
信頼性で大面積の静電破壊保護回路を有した半導体装置
を提供することである。
出力信号用パッド直下に形成した静電破壊保護回路にか
かるワイヤボンディング時のダメージを防止し、かつ高
信頼性で大面積の静電破壊保護回路を有した半導体装置
を提供することである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置は、一導電型の半導体基板と、この半導体基板上にス
トライプ状または複数の島状に形成された他導電型の拡
散領域と、半導体基板上の拡散領域を除く所定の領域に
形成された絶縁膜と、この絶縁膜上に形成された段差形
成層と、断面段差形状を有しその段差形状の低部が拡散
領域上部に位置し段差形状の高部が段差形成層上に位置
するように形成され拡散領域と電気的に接続された入出
力信号用パッドとを備えている。そして、半導体基板が
電位供給端子に接続され、半導体基板と拡散領域とで保
護ダイオードを構成している。
置は、一導電型の半導体基板と、この半導体基板上にス
トライプ状または複数の島状に形成された他導電型の拡
散領域と、半導体基板上の拡散領域を除く所定の領域に
形成された絶縁膜と、この絶縁膜上に形成された段差形
成層と、断面段差形状を有しその段差形状の低部が拡散
領域上部に位置し段差形状の高部が段差形成層上に位置
するように形成され拡散領域と電気的に接続された入出
力信号用パッドとを備えている。そして、半導体基板が
電位供給端子に接続され、半導体基板と拡散領域とで保
護ダイオードを構成している。
【０００８】請求項２記載の半導体装置は、一導電型の
半導体基板と、この半導体基板上にストライプ状または
複数の島状に形成された他導電型の第１の拡散領域と、
半導体基板上に形成された他導電型の第２の拡散領域
と、半導体基板上の第１および第２の拡散領域を除く所
定の領域に形成された絶縁膜と、この絶縁膜上に形成さ
れた段差形成層と、断面段差形状を有しその段差形状の
低部が第１の拡散領域上部または第１および第２の拡散
領域の上部に位置し段差形状の高部が段差形成層上に位
置するように形成され第１の拡散領域と電気的に接続さ
れた入出力信号用パッドとを備えている。そして、半導
体基板および第２の拡散領域が同一または異なる電位供
給端子に接続され、半導体基板と第１および第２の拡散
領域とでバイポーラ型の保護トランジスタを構成してい
る。
半導体基板と、この半導体基板上にストライプ状または
複数の島状に形成された他導電型の第１の拡散領域と、
半導体基板上に形成された他導電型の第２の拡散領域
と、半導体基板上の第１および第２の拡散領域を除く所
定の領域に形成された絶縁膜と、この絶縁膜上に形成さ
れた段差形成層と、断面段差形状を有しその段差形状の
低部が第１の拡散領域上部または第１および第２の拡散
領域の上部に位置し段差形状の高部が段差形成層上に位
置するように形成され第１の拡散領域と電気的に接続さ
れた入出力信号用パッドとを備えている。そして、半導
体基板および第２の拡散領域が同一または異なる電位供
給端子に接続され、半導体基板と第１および第２の拡散
領域とでバイポーラ型の保護トランジスタを構成してい
る。
【０００９】請求項３記載の半導体装置は、一導電型の
半導体基板と、この半導体基板上に形成された他導電型
のウェル領域と、このウェル領域上にストライプ状また
は複数の島状に形成された他導電型の第１の拡散領域
と、ウェル領域上に形成された他導電型の第２の拡散領
域と、半導体基板上およびウェル領域上の第１および第
２の拡散領域を除く所定の領域に形成された絶縁膜と、
この絶縁膜上に形成された段差形成層と、断面段差形状
を有しその段差形状の低部が第１の拡散領域上部に位置
し段差形状の高部が段差形成層上に位置するように形成
され第１の拡散領域と電気的に接続された入出力信号用
パッドとを備えている。そして、第１および第２の拡散
領域間のウェル領域により保護抵抗を構成している。
半導体基板と、この半導体基板上に形成された他導電型
のウェル領域と、このウェル領域上にストライプ状また
は複数の島状に形成された他導電型の第１の拡散領域
と、ウェル領域上に形成された他導電型の第２の拡散領
域と、半導体基板上およびウェル領域上の第１および第
２の拡散領域を除く所定の領域に形成された絶縁膜と、
この絶縁膜上に形成された段差形成層と、断面段差形状
を有しその段差形状の低部が第１の拡散領域上部に位置
し段差形状の高部が段差形成層上に位置するように形成
され第１の拡散領域と電気的に接続された入出力信号用
パッドとを備えている。そして、第１および第２の拡散
領域間のウェル領域により保護抵抗を構成している。
【００１０】請求項４記載の半導体装置は、請求項１，
２または３記載の半導体装置において、段差形成層が導
電層および絶縁層からなることを特徴とする。請求項５
記載の半導体装置は、請求項１，２または３記載の半導
体装置において、段差形成層が複数の絶縁層からなるこ
とを特徴とする。請求項６記載の半導体装置は、請求項
１，２または３記載の半導体装置において、段差形成層
が複数の導電層と絶縁層を交互に形成した多層からなる
ことを特徴とする。
２または３記載の半導体装置において、段差形成層が導
電層および絶縁層からなることを特徴とする。請求項５
記載の半導体装置は、請求項１，２または３記載の半導
体装置において、段差形成層が複数の絶縁層からなるこ
とを特徴とする。請求項６記載の半導体装置は、請求項
１，２または３記載の半導体装置において、段差形成層
が複数の導電層と絶縁層を交互に形成した多層からなる
ことを特徴とする。
【００１１】
【作用】請求項１記載の構成によれば、入出力信号用パ
ッドが断面段差形状を有し、その段差形状の低部がスト
ライプ状または複数の島状の拡散領域上部に位置し、段
差形状の高部が絶縁膜上の段差形成層の上に位置し、半
導体基板と拡散領域とで保護ダイオードを構成したこと
により、入出力信号用パッドにボンディングワイヤをボ
ンディングする時のボンディングの圧力は、段差形状の
高部から段差形成層の下の絶縁膜に加わり、拡散領域に
は加わらないため、保護ダイオードが劣化せず、高信頼
性で、かつパッド下を有効に活用した大面積の保護ダイ
オードを得られる。
ッドが断面段差形状を有し、その段差形状の低部がスト
ライプ状または複数の島状の拡散領域上部に位置し、段
差形状の高部が絶縁膜上の段差形成層の上に位置し、半
導体基板と拡散領域とで保護ダイオードを構成したこと
により、入出力信号用パッドにボンディングワイヤをボ
ンディングする時のボンディングの圧力は、段差形状の
高部から段差形成層の下の絶縁膜に加わり、拡散領域に
は加わらないため、保護ダイオードが劣化せず、高信頼
性で、かつパッド下を有効に活用した大面積の保護ダイ
オードを得られる。
【００１２】請求項２記載の構成によれば、入出力信号
用パッドが断面段差形状を有し、その段差形状の低部が
ストライプ状または複数の島状の第１の拡散領域上部ま
たは第１および第２の拡散領域の上部に位置し、段差形
状の高部が絶縁膜上の段差形成層の上に位置し、半導体
基板と第１および第２の拡散領域とでバイポーラ型の保
護トランジスタを構成したことにより、入出力信号用パ
ッドにボンディングワイヤをボンディングする時のボン
ディングの圧力は、段差形状の高部から段差形成層の下
の絶縁膜に加わり、第１および第２の拡散領域には加わ
らないため、保護ダイオードが劣化せず、高信頼性で、
かつパッド下を有効に活用した大面積の保護ダイオード
を得られる。
用パッドが断面段差形状を有し、その段差形状の低部が
ストライプ状または複数の島状の第１の拡散領域上部ま
たは第１および第２の拡散領域の上部に位置し、段差形
状の高部が絶縁膜上の段差形成層の上に位置し、半導体
基板と第１および第２の拡散領域とでバイポーラ型の保
護トランジスタを構成したことにより、入出力信号用パ
ッドにボンディングワイヤをボンディングする時のボン
ディングの圧力は、段差形状の高部から段差形成層の下
の絶縁膜に加わり、第１および第２の拡散領域には加わ
らないため、保護ダイオードが劣化せず、高信頼性で、
かつパッド下を有効に活用した大面積の保護ダイオード
を得られる。
【００１３】請求項３記載の構成によれば、半導体基板
上に形成された他導電型のウェル領域上に他導電型の第
１および第２の拡散領域を形成し、入出力信号用パッド
が断面段差形状を有し、その段差形状の低部がストライ
プ状または複数の島状の第１の拡散領域上部に位置し、
段差形状の高部が絶縁膜上の段差形成層の上に位置し、
第１および第２の拡散領域間のウェル領域により保護抵
抗を構成したことにより、入出力信号用パッドにボンデ
ィングワイヤをボンディングする時のボンディングの圧
力は、段差形状の高部から段差形成層の下の絶縁膜に加
わり、第１および第２の拡散領域には加わらないため、
保護抵抗が劣化せず、高信頼性で、かつパッド下を有効
に活用した大面積の保護抵抗を得られる。
上に形成された他導電型のウェル領域上に他導電型の第
１および第２の拡散領域を形成し、入出力信号用パッド
が断面段差形状を有し、その段差形状の低部がストライ
プ状または複数の島状の第１の拡散領域上部に位置し、
段差形状の高部が絶縁膜上の段差形成層の上に位置し、
第１および第２の拡散領域間のウェル領域により保護抵
抗を構成したことにより、入出力信号用パッドにボンデ
ィングワイヤをボンディングする時のボンディングの圧
力は、段差形状の高部から段差形成層の下の絶縁膜に加
わり、第１および第２の拡散領域には加わらないため、
保護抵抗が劣化せず、高信頼性で、かつパッド下を有効
に活用した大面積の保護抵抗を得られる。
【００１４】請求項４，５，６記載の構成によれば、段
差形成層を導電層や絶縁層で形成することにより、入出
力信号用パッドの断面形状の段差を容易に形成できる。
差形成層を導電層や絶縁層で形成することにより、入出
力信号用パッドの断面形状の段差を容易に形成できる。
【００１５】
【実施例】以下この発明の実施例について、図面を参照
しながら説明する。なお、実施例では、一導電型をｐ型
とし、他導電型をｎ型として説明するが、それぞれ逆に
なってもよい。図１（ａ）はこの発明の第１の実施例に
おける半導体装置の平面図、同図（ｂ）は（ａ）のＡ−
Ａ’線構造断面図である。図１において、１００はｐ型
半導体基板、２０はｎ型拡散領域、２１はｐ型拡散領
域、２２はＬＯＣＯＳ酸化法により形成されたシリコン
酸化膜（絶縁膜）、２３は多結晶シリコン膜（導電
層）、２４はシリコン酸化膜（絶縁層）、２５はパッド
用Ａｌ−Ｓｉ−Ｃｕ配線膜（入出力信号用パッド）、２
６はＡｌ−Ｓｉ−Ｃｕ配線膜、２７はパッシベーション
膜、２８はボンディングワイヤ、２９はワイヤボンディ
ングのためのパッドの窓である。なお、段差形成層は、
多結晶シリコン膜２３およびシリコン酸化膜２４からな
る。
しながら説明する。なお、実施例では、一導電型をｐ型
とし、他導電型をｎ型として説明するが、それぞれ逆に
なってもよい。図１（ａ）はこの発明の第１の実施例に
おける半導体装置の平面図、同図（ｂ）は（ａ）のＡ−
Ａ’線構造断面図である。図１において、１００はｐ型
半導体基板、２０はｎ型拡散領域、２１はｐ型拡散領
域、２２はＬＯＣＯＳ酸化法により形成されたシリコン
酸化膜（絶縁膜）、２３は多結晶シリコン膜（導電
層）、２４はシリコン酸化膜（絶縁層）、２５はパッド
用Ａｌ−Ｓｉ−Ｃｕ配線膜（入出力信号用パッド）、２
６はＡｌ−Ｓｉ−Ｃｕ配線膜、２７はパッシベーション
膜、２８はボンディングワイヤ、２９はワイヤボンディ
ングのためのパッドの窓である。なお、段差形成層は、
多結晶シリコン膜２３およびシリコン酸化膜２４からな
る。
【００１６】この実施例では、ｎ型拡散領域２０をパッ
ド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５の下にストライプ状に
形成している。パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は
コンタクト３０を介してｎ型拡散領域２０に接続され、
ｐ型半導体基板１００はｐ型拡散領域２１、コンタクト
３１、Ａｌ−Ｓｉ−Ｃｕ配線膜２６を介して接地されて
おり、このパッド直下のｎ型拡散領域２０とｐ型半導体
基板１００の間で保護ダイオードが形成されている。こ
こでシリコン酸化膜２２上に多結晶シリコン膜２３が形
成されているため、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２
５に段差が生じ、多結晶シリコン膜２３上で凸状にな
る。なお、シリコン酸化膜２２は素子の微細化により薄
くなる傾向にあり、またシリコン酸化膜２２に段差を発
生させないボックス分離という構造もあり、パッド用Ａ
ｌ−Ｓｉ−Ｃｕ配線膜２５に段差を生じさせるために
は、多結晶シリコン膜２３が必要である。また、図１
（ｂ）の断面図における多結晶シリコン膜２３，２３間
の間隔は、ボンディングワイヤ２８の径より小さくして
いる。多結晶シリコン膜２３は、図示していない本体回
路部分の多結晶シリコン膜（例えば、トランジスタのゲ
ート電極，メモリのワード線等）を形成する際に同時に
形成してもよいし、本体回路部分とは別に形成してもよ
い。
ド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５の下にストライプ状に
形成している。パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は
コンタクト３０を介してｎ型拡散領域２０に接続され、
ｐ型半導体基板１００はｐ型拡散領域２１、コンタクト
３１、Ａｌ−Ｓｉ−Ｃｕ配線膜２６を介して接地されて
おり、このパッド直下のｎ型拡散領域２０とｐ型半導体
基板１００の間で保護ダイオードが形成されている。こ
こでシリコン酸化膜２２上に多結晶シリコン膜２３が形
成されているため、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２
５に段差が生じ、多結晶シリコン膜２３上で凸状にな
る。なお、シリコン酸化膜２２は素子の微細化により薄
くなる傾向にあり、またシリコン酸化膜２２に段差を発
生させないボックス分離という構造もあり、パッド用Ａ
ｌ−Ｓｉ−Ｃｕ配線膜２５に段差を生じさせるために
は、多結晶シリコン膜２３が必要である。また、図１
（ｂ）の断面図における多結晶シリコン膜２３，２３間
の間隔は、ボンディングワイヤ２８の径より小さくして
いる。多結晶シリコン膜２３は、図示していない本体回
路部分の多結晶シリコン膜（例えば、トランジスタのゲ
ート電極，メモリのワード線等）を形成する際に同時に
形成してもよいし、本体回路部分とは別に形成してもよ
い。
【００１７】以上のようにこの実施例によれば、ｐ型半
導体基板１００とともに保護ダイオードを構成するｎ型
拡散領域２０をストライプ状に形成し、ｎ型拡散領域２
０上のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は低く、ｎ
型拡散領域２０以外の領域すなわちシリコン酸化膜２２
上のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は高くなるよ
うに、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５に段差をつ
けている。このため、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜
２５にボンディングワイヤ２８がボンディングされる
と、ボンディングの圧力はシリコン酸化膜２２に加わ
り、ｎ型拡散領域２０に加わらないため、保護ダイオー
ドが劣化せず、高信頼性で、かつパッド下を有効に活用
した大面積の保護ダイオードを形成できる。
導体基板１００とともに保護ダイオードを構成するｎ型
拡散領域２０をストライプ状に形成し、ｎ型拡散領域２
０上のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は低く、ｎ
型拡散領域２０以外の領域すなわちシリコン酸化膜２２
上のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５は高くなるよ
うに、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５に段差をつ
けている。このため、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜
２５にボンディングワイヤ２８がボンディングされる
と、ボンディングの圧力はシリコン酸化膜２２に加わ
り、ｎ型拡散領域２０に加わらないため、保護ダイオー
ドが劣化せず、高信頼性で、かつパッド下を有効に活用
した大面積の保護ダイオードを形成できる。
【００１８】図２はこの発明の第２の実施例における半
導体装置の構造断面図である。図２において、３２はｎ
型拡散領域、３３はＡｌ−Ｓｉ−Ｃｕ配線膜であり、図
１と同等の部分には同一符号を付している。この実施例
では、平面図を示していないが、第１の実施例同様、ｎ
型拡散領域２０をパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５
の下にストライプ状に形成している。ｎ型拡散領域２０
は、第１の実施例同様、複数箇所（図１のコンタクト３
０と同様）でパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５に接
続されている。ｎ型拡散領域３２は、ｎ型拡散領域２０
とともにストライプ状に形成され、パッドの外側のＡｌ
−Ｓｉ−Ｃｕ配線膜３３を介して接地されている。ま
た、ｐ型半導体基板１００も図示していないがｐ型拡散
領域を介して接地されている。この実施例では、パッド
下にｎ型拡散領域２０、ｐ型半導体基板１００、ｎ型拡
散領域３２からなるバイポーラ型の保護トランジスタが
形成されており、この保護トランジスタを通じてパッド
用Ａｌ−Ｓｉ−Ｃｕ配線膜２５に印加されたサージを放
電する。
導体装置の構造断面図である。図２において、３２はｎ
型拡散領域、３３はＡｌ−Ｓｉ−Ｃｕ配線膜であり、図
１と同等の部分には同一符号を付している。この実施例
では、平面図を示していないが、第１の実施例同様、ｎ
型拡散領域２０をパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５
の下にストライプ状に形成している。ｎ型拡散領域２０
は、第１の実施例同様、複数箇所（図１のコンタクト３
０と同様）でパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜２５に接
続されている。ｎ型拡散領域３２は、ｎ型拡散領域２０
とともにストライプ状に形成され、パッドの外側のＡｌ
−Ｓｉ−Ｃｕ配線膜３３を介して接地されている。ま
た、ｐ型半導体基板１００も図示していないがｐ型拡散
領域を介して接地されている。この実施例では、パッド
下にｎ型拡散領域２０、ｐ型半導体基板１００、ｎ型拡
散領域３２からなるバイポーラ型の保護トランジスタが
形成されており、この保護トランジスタを通じてパッド
用Ａｌ−Ｓｉ−Ｃｕ配線膜２５に印加されたサージを放
電する。
【００１９】この実施例によれば、第１の実施例同様、
ワイヤボンディング時のボンディングの圧力はシリコン
酸化膜２２に加わり、ｎ型拡散領域２０に加わらないた
め、保護トランジスタが劣化せず、高信頼性で、かつパ
ッド下を有効に活用した大面積の保護回路を形成でき
る。図３はこの発明の第３の実施例における半導体装置
の構造断面図である。図３において、３４、３６はｎ型
拡散領域、３５、３７はＴｉシリサイド膜、３８はＡｌ
−Ｓｉ−Ｃｕ配線膜である。
ワイヤボンディング時のボンディングの圧力はシリコン
酸化膜２２に加わり、ｎ型拡散領域２０に加わらないた
め、保護トランジスタが劣化せず、高信頼性で、かつパ
ッド下を有効に活用した大面積の保護回路を形成でき
る。図３はこの発明の第３の実施例における半導体装置
の構造断面図である。図３において、３４、３６はｎ型
拡散領域、３５、３７はＴｉシリサイド膜、３８はＡｌ
−Ｓｉ−Ｃｕ配線膜である。
【００２０】この実施例では、図２と同じくパッド直下
にバイポーラ型の保護トランジスタが形成されている
が、ｎ型拡散領域３４および３６の上部にＴｉシリサイ
ド膜３５、３７を形成している点が、第２の実施例と異
なる。これにより、拡散領域の抵抗が低下するので、ｎ
型拡散領域３６およびＴｉシリサイド膜３７をパッド直
下からパッドの外に引き延ばしてＡｌ−Ｓｉ−Ｃｕ配線
膜３８と接続している。
にバイポーラ型の保護トランジスタが形成されている
が、ｎ型拡散領域３４および３６の上部にＴｉシリサイ
ド膜３５、３７を形成している点が、第２の実施例と異
なる。これにより、拡散領域の抵抗が低下するので、ｎ
型拡散領域３６およびＴｉシリサイド膜３７をパッド直
下からパッドの外に引き延ばしてＡｌ−Ｓｉ−Ｃｕ配線
膜３８と接続している。
【００２１】この実施例によれば、第２の実施例と同様
の効果が得られる。さらに、ｎ型拡散領域３６がパッド
の直下に引き延ばされているので、ｎ型拡散領域３５と
の距離が短くなり、低いサージ電圧で両拡散領域３５，
３６間の放電が開始し、結果としてサージ耐圧が上昇す
る。なお、この実施例では、ｎ型拡散領域３４は、Ｔｉ
シリサイド膜３５を介してパッド用Ａｌ−Ｓｉ−Ｃｕ配
線膜２５とパッド直下で接続されているが、ｎ型拡散領
域３６およびＴｉシリサイド膜３７と同様、パッドの外
まで引き延ばし、接続しても良いことは当然である。
の効果が得られる。さらに、ｎ型拡散領域３６がパッド
の直下に引き延ばされているので、ｎ型拡散領域３５と
の距離が短くなり、低いサージ電圧で両拡散領域３５，
３６間の放電が開始し、結果としてサージ耐圧が上昇す
る。なお、この実施例では、ｎ型拡散領域３４は、Ｔｉ
シリサイド膜３５を介してパッド用Ａｌ−Ｓｉ−Ｃｕ配
線膜２５とパッド直下で接続されているが、ｎ型拡散領
域３６およびＴｉシリサイド膜３７と同様、パッドの外
まで引き延ばし、接続しても良いことは当然である。
【００２２】図４はこの発明の第４の実施例における半
導体装置の構造断面図である。図４において、３９はｎ
型ウェルで、４０はｎ型拡散領域、４１はＡｌ−Ｓｉ−
Ｃｕ配線膜であり、図１と同等の部分には同一符号を付
している。この実施例では、平面図を示していないが、
第１の実施例同様、ｎ型拡散領域２０をパッド用Ａｌ−
Ｓｉ−Ｃｕ配線膜２５の下にストライプ状に形成してい
る。ｎ型拡散領域２０は、第１の実施例同様、複数箇所
（図１のコンタクト３０と同様）でパッド用Ａｌ−Ｓｉ
−Ｃｕ配線膜２５に接続されている。ｎ型拡散領域４０
は、ｎ型拡散領域２０とともにストライプ状に形成さ
れ、Ａｌ−Ｓｉ−Ｃｕ配線膜４１を介して内部回路に接
続されている。なお、ｎ型拡散領域２０および４０はｎ
型ウェル３９の領域上に形成されている。そして、ｎ型
拡散領域２０、４０間のｎ型ウェル３９により保護抵抗
が構成されている。
導体装置の構造断面図である。図４において、３９はｎ
型ウェルで、４０はｎ型拡散領域、４１はＡｌ−Ｓｉ−
Ｃｕ配線膜であり、図１と同等の部分には同一符号を付
している。この実施例では、平面図を示していないが、
第１の実施例同様、ｎ型拡散領域２０をパッド用Ａｌ−
Ｓｉ−Ｃｕ配線膜２５の下にストライプ状に形成してい
る。ｎ型拡散領域２０は、第１の実施例同様、複数箇所
（図１のコンタクト３０と同様）でパッド用Ａｌ−Ｓｉ
−Ｃｕ配線膜２５に接続されている。ｎ型拡散領域４０
は、ｎ型拡散領域２０とともにストライプ状に形成さ
れ、Ａｌ−Ｓｉ−Ｃｕ配線膜４１を介して内部回路に接
続されている。なお、ｎ型拡散領域２０および４０はｎ
型ウェル３９の領域上に形成されている。そして、ｎ型
拡散領域２０、４０間のｎ型ウェル３９により保護抵抗
が構成されている。
【００２３】この実施例によれば、第１の実施例同様、
ワイヤボンディング時のボンディングの圧力はシリコン
酸化膜２２に加わり、ｎ型拡散領域２０に加わらないた
め、保護抵抗が劣化せず、高信頼性で、かつパッド下を
有効に活用した大面積の保護回路を形成できる。なお、
上記第１、２、３、４の実施例において、多結晶シリコ
ン膜２３の代わりに、シリコン酸化膜を形成してもよ
い。この場合には、例えばシリコン酸化膜２２上にシリ
コン窒化膜、シリコン酸化膜を順に堆積した後、シリコ
ン窒化膜をエッチングストッパーとするエッチングでシ
リコン窒化膜上のシリコン酸化膜を多結晶シリコン膜２
３の代わりにパターンニングし、その後、シリコン酸化
膜を除去した領域のシリコン窒化膜を除去すればよい。
ワイヤボンディング時のボンディングの圧力はシリコン
酸化膜２２に加わり、ｎ型拡散領域２０に加わらないた
め、保護抵抗が劣化せず、高信頼性で、かつパッド下を
有効に活用した大面積の保護回路を形成できる。なお、
上記第１、２、３、４の実施例において、多結晶シリコ
ン膜２３の代わりに、シリコン酸化膜を形成してもよ
い。この場合には、例えばシリコン酸化膜２２上にシリ
コン窒化膜、シリコン酸化膜を順に堆積した後、シリコ
ン窒化膜をエッチングストッパーとするエッチングでシ
リコン窒化膜上のシリコン酸化膜を多結晶シリコン膜２
３の代わりにパターンニングし、その後、シリコン酸化
膜を除去した領域のシリコン窒化膜を除去すればよい。
【００２４】図５（ａ）はこの発明の第５の実施例にお
ける半導体装置の平面図、同図（ｂ）は（ａ）のＡ−
Ａ’線構造断面図、同図（ｃ）は（ａ）のＢ−Ｂ’線構
造断面図である。図５において、１００はｐ型半導体基
板、２２はＬＯＣＯＳ酸化法により形成されたシリコン
酸化膜、２７はパッシベーション膜、４２、４３はｎ型
拡散領域、２２はＬＯＣＯＳ酸化法により形成されたシ
リコン酸化膜、４４、４５は第１層のＡｌ−Ｓｉ−Ｃｕ
配線膜、４６は第１層のＡｌ−Ｓｉ−Ｃｕ配線膜（導電
層）、４７、４８、４９はシリコン酸化膜（絶縁層）、
５０は第２層のＡｌ−Ｓｉ−Ｃｕ配線膜（導電層）、５
２は第２層のＡｌ−Ｓｉ−Ｃｕ配線膜、５１は第３層の
パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜、５３〜５６はコンタ
クトである。なお、段差形成層は、Ａｌ−Ｓｉ−Ｃｕ配
線膜４６、５０とシリコン酸化膜４７、４８、４９から
なり、複数の導電層と絶縁層を交互に形成した多層から
なるものである。
ける半導体装置の平面図、同図（ｂ）は（ａ）のＡ−
Ａ’線構造断面図、同図（ｃ）は（ａ）のＢ−Ｂ’線構
造断面図である。図５において、１００はｐ型半導体基
板、２２はＬＯＣＯＳ酸化法により形成されたシリコン
酸化膜、２７はパッシベーション膜、４２、４３はｎ型
拡散領域、２２はＬＯＣＯＳ酸化法により形成されたシ
リコン酸化膜、４４、４５は第１層のＡｌ−Ｓｉ−Ｃｕ
配線膜、４６は第１層のＡｌ−Ｓｉ−Ｃｕ配線膜（導電
層）、４７、４８、４９はシリコン酸化膜（絶縁層）、
５０は第２層のＡｌ−Ｓｉ−Ｃｕ配線膜（導電層）、５
２は第２層のＡｌ−Ｓｉ−Ｃｕ配線膜、５１は第３層の
パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜、５３〜５６はコンタ
クトである。なお、段差形成層は、Ａｌ−Ｓｉ−Ｃｕ配
線膜４６、５０とシリコン酸化膜４７、４８、４９から
なり、複数の導電層と絶縁層を交互に形成した多層から
なるものである。
【００２５】この実施例では、ｎ型拡散領域４２、４３
をパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜５１の下に島状に形
成している。ｎ型拡散領域４２は、コンタクト５４を介
して第１層のＡｌ−Ｓｉ−Ｃｕ配線膜４４に接続され、
第１層のＡｌ−Ｓｉ−Ｃｕ配線膜４４はコンタクト５６
を介して第２層のＡｌ−Ｓｉ−Ｃｕ配線膜５２に接続さ
れ、さらに第２層のＡｌ−Ｓｉ−Ｃｕ配線膜５２はコン
タクト５５を介してパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜５
１に接続されている。ｎ型拡散領域４３は、第１層のＡ
ｌ−Ｓｉ−Ｃｕ配線膜４５を介して接地されている。ま
た、ｐ型半導体基板１００も図示していないがｐ型拡散
領域を介して接地されている。これらｎ型拡散領域４
２、ｐ型半導体基板１００およびｎ型拡散領域４３によ
りパッド下に静電破壊保護用のバイポーラ型の保護トラ
ンジスタが形成されている。なお、図５（ｃ）の断面図
におけるＡｌ−Ｓｉ−Ｃｕ配線膜４６、４６間の間隔お
よびＡｌ−Ｓｉ−Ｃｕ配線膜５０，５０間の間隔は、ボ
ンディングワイヤの径より小さくしている。
をパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜５１の下に島状に形
成している。ｎ型拡散領域４２は、コンタクト５４を介
して第１層のＡｌ−Ｓｉ−Ｃｕ配線膜４４に接続され、
第１層のＡｌ−Ｓｉ−Ｃｕ配線膜４４はコンタクト５６
を介して第２層のＡｌ−Ｓｉ−Ｃｕ配線膜５２に接続さ
れ、さらに第２層のＡｌ−Ｓｉ−Ｃｕ配線膜５２はコン
タクト５５を介してパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜５
１に接続されている。ｎ型拡散領域４３は、第１層のＡ
ｌ−Ｓｉ−Ｃｕ配線膜４５を介して接地されている。ま
た、ｐ型半導体基板１００も図示していないがｐ型拡散
領域を介して接地されている。これらｎ型拡散領域４
２、ｐ型半導体基板１００およびｎ型拡散領域４３によ
りパッド下に静電破壊保護用のバイポーラ型の保護トラ
ンジスタが形成されている。なお、図５（ｃ）の断面図
におけるＡｌ−Ｓｉ−Ｃｕ配線膜４６、４６間の間隔お
よびＡｌ−Ｓｉ−Ｃｕ配線膜５０，５０間の間隔は、ボ
ンディングワイヤの径より小さくしている。
【００２６】この実施例では、ｐ型半導体基板１００の
表面に、島状のｎ型拡散領域４２、４３を形成するとと
もに、ｎ型拡散領域４２、４３以外の領域にシリコン酸
化膜２２を形成し、シリコン酸化膜２２上のパッド用Ａ
ｌ−Ｓｉ−Ｃｕ配線膜５１に凸状の段差を生じさせるた
めに、シリコン酸化膜２２上に第１層Ａｌ−Ｓｉ−Ｃｕ
配線膜４６を形成し、さらにその上に格子状にパターン
ニングされた第２層Ａｌ−Ｓｉ−Ｃｕ配線膜５０を形成
している。これにより、ボンディング時の圧力はシリコ
ン酸化膜２２に加わり、ｎ型拡散領域４２、４３には加
わらないため、保護トランジスタが劣化せず、高信頼性
で、かつパッド下を有効に活用した大面積の保護回路を
形成できる。なお、この実施例では、Ａｌ−Ｓｉ−Ｃｕ
配線膜４４、４５、４６、５０は、図示していない本体
回路部分の配線を形成する際に同時に形成している。
表面に、島状のｎ型拡散領域４２、４３を形成するとと
もに、ｎ型拡散領域４２、４３以外の領域にシリコン酸
化膜２２を形成し、シリコン酸化膜２２上のパッド用Ａ
ｌ−Ｓｉ−Ｃｕ配線膜５１に凸状の段差を生じさせるた
めに、シリコン酸化膜２２上に第１層Ａｌ−Ｓｉ−Ｃｕ
配線膜４６を形成し、さらにその上に格子状にパターン
ニングされた第２層Ａｌ−Ｓｉ−Ｃｕ配線膜５０を形成
している。これにより、ボンディング時の圧力はシリコ
ン酸化膜２２に加わり、ｎ型拡散領域４２、４３には加
わらないため、保護トランジスタが劣化せず、高信頼性
で、かつパッド下を有効に活用した大面積の保護回路を
形成できる。なお、この実施例では、Ａｌ−Ｓｉ−Ｃｕ
配線膜４４、４５、４６、５０は、図示していない本体
回路部分の配線を形成する際に同時に形成している。
【００２７】図６はこの発明の第６の実施例における半
導体装置の構造断面図である。図６において、１００は
ｐ型半導体基板、２２はＬＯＣＯＳ酸化法により形成し
たシリコン酸化膜、５８、５９はｎ型拡散領域、６０、
６１はＴｉシリサイド膜、６２、６６、７０は第１層の
Ａｌ−Ｓｉ−Ｃｕ配線膜、６３はシリコン酸化膜、６４
は第２層のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜、６５はパ
ッシベーション膜、６７はＴｉシリサイド膜６０とＡｌ
−Ｓｉ−Ｃｕ配線膜６６とのコンタクト、６８はパッド
用Ａｌ−Ｓｉ−Ｃｕ配線膜６４とＡｌ−Ｓｉ−Ｃｕ配線
膜６６とのコンタクト、６９はＴｉシリサイド膜６１と
Ａｌ−Ｓｉ−Ｃｕ配線膜７０とのコンタクト、７１はワ
イヤボンディングのためのパッドの窓である。なお、段
差形成層は、Ａｌ−Ｓｉ−Ｃｕ配線膜６２（導電層）お
よびシリコン酸化膜６３（絶縁層）からなる。
導体装置の構造断面図である。図６において、１００は
ｐ型半導体基板、２２はＬＯＣＯＳ酸化法により形成し
たシリコン酸化膜、５８、５９はｎ型拡散領域、６０、
６１はＴｉシリサイド膜、６２、６６、７０は第１層の
Ａｌ−Ｓｉ−Ｃｕ配線膜、６３はシリコン酸化膜、６４
は第２層のパッド用Ａｌ−Ｓｉ−Ｃｕ配線膜、６５はパ
ッシベーション膜、６７はＴｉシリサイド膜６０とＡｌ
−Ｓｉ−Ｃｕ配線膜６６とのコンタクト、６８はパッド
用Ａｌ−Ｓｉ−Ｃｕ配線膜６４とＡｌ−Ｓｉ−Ｃｕ配線
膜６６とのコンタクト、６９はＴｉシリサイド膜６１と
Ａｌ−Ｓｉ−Ｃｕ配線膜７０とのコンタクト、７１はワ
イヤボンディングのためのパッドの窓である。なお、段
差形成層は、Ａｌ−Ｓｉ−Ｃｕ配線膜６２（導電層）お
よびシリコン酸化膜６３（絶縁層）からなる。
【００２８】この実施例では、ｎ型拡散領域５９はＡｌ
−Ｓｉ−Ｃｕ配線膜７０を介して接地され、また、ｐ型
半導体基板１００も図示していないがｐ型拡散領域を介
して接地されており、図２に示す第２の実施例と同じく
パッド直下にバイポーラ型の保護トランジスタが形成さ
れている。また、ｎ型拡散領域５８および５９の上部に
Ｔｉシリサイド膜６０、６１を形成してあり、これによ
り、拡散領域の抵抗が低下するので、ｎ型拡散領域５
８、５９およびＴｉシリサイド膜６０、６１をパッド直
下からパッドの外に引き延ばして第１層のＡｌ−Ｓｉ−
Ｃｕ配線膜６６、７０と接続している。このようにすれ
ば、多結晶シリコン膜などを用いずに、シリコン酸化膜
２２上に第１層のＡｌ−Ｓｉ−Ｃｕ配線膜６２のみでパ
ッド用Ａｌ−Ｓｉ−Ｃｕ配線膜６４に段差を生じさせる
ことができ、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜６４とｎ
型拡散領域５８とを接続するＡｌ−Ｓｉ−Ｃｕ配線膜６
６とＡｌ−Ｓｉ−Ｃｕ配線膜６２とを同時に形成でき
る。
−Ｓｉ−Ｃｕ配線膜７０を介して接地され、また、ｐ型
半導体基板１００も図示していないがｐ型拡散領域を介
して接地されており、図２に示す第２の実施例と同じく
パッド直下にバイポーラ型の保護トランジスタが形成さ
れている。また、ｎ型拡散領域５８および５９の上部に
Ｔｉシリサイド膜６０、６１を形成してあり、これによ
り、拡散領域の抵抗が低下するので、ｎ型拡散領域５
８、５９およびＴｉシリサイド膜６０、６１をパッド直
下からパッドの外に引き延ばして第１層のＡｌ−Ｓｉ−
Ｃｕ配線膜６６、７０と接続している。このようにすれ
ば、多結晶シリコン膜などを用いずに、シリコン酸化膜
２２上に第１層のＡｌ−Ｓｉ−Ｃｕ配線膜６２のみでパ
ッド用Ａｌ−Ｓｉ−Ｃｕ配線膜６４に段差を生じさせる
ことができ、パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜６４とｎ
型拡散領域５８とを接続するＡｌ−Ｓｉ−Ｃｕ配線膜６
６とＡｌ−Ｓｉ−Ｃｕ配線膜６２とを同時に形成でき
る。
【００２９】この実施例によれば、第２の実施例と同様
の効果が得られる。なお、第５、６の実施例と同様の方
法により、第１の実施例のような保護ダイオード、第４
の実施例のような保護抵抗を形成しても良いことは当然
である。
の効果が得られる。なお、第５、６の実施例と同様の方
法により、第１の実施例のような保護ダイオード、第４
の実施例のような保護抵抗を形成しても良いことは当然
である。
【００３０】
【発明の効果】請求項１記載の半導体装置は、入出力信
号用パッドが断面段差形状を有し、その段差形状の低部
がストライプ状または複数の島状の拡散領域上部に位置
し、段差形状の高部が絶縁膜上の段差形成層の上に位置
し、半導体基板と拡散領域とで保護ダイオードを構成し
たことにより、入出力信号用パッドにボンディングワイ
ヤをボンディングする時のボンディングの圧力は、段差
形状の高部から段差形成層の下の絶縁膜に加わり、拡散
領域には加わらないため、保護ダイオードが劣化せず、
高信頼性で、かつパッド下を有効に活用した大面積の保
護ダイオードを得られる。
号用パッドが断面段差形状を有し、その段差形状の低部
がストライプ状または複数の島状の拡散領域上部に位置
し、段差形状の高部が絶縁膜上の段差形成層の上に位置
し、半導体基板と拡散領域とで保護ダイオードを構成し
たことにより、入出力信号用パッドにボンディングワイ
ヤをボンディングする時のボンディングの圧力は、段差
形状の高部から段差形成層の下の絶縁膜に加わり、拡散
領域には加わらないため、保護ダイオードが劣化せず、
高信頼性で、かつパッド下を有効に活用した大面積の保
護ダイオードを得られる。
【００３１】請求項２記載の半導体装置は、入出力信号
用パッドが断面段差形状を有し、その段差形状の低部が
ストライプ状または複数の島状の第１の拡散領域上部ま
たは第１および第２の拡散領域の上部に位置し、段差形
状の高部が絶縁膜上の段差形成層の上に位置し、半導体
基板と第１および第２の拡散領域とでバイポーラ型の保
護トランジスタを構成したことにより、入出力信号用パ
ッドにボンディングワイヤをボンディングする時のボン
ディングの圧力は、段差形状の高部から段差形成層の下
の絶縁膜に加わり、第１および第２の拡散領域には加わ
らないため、保護ダイオードが劣化せず、高信頼性で、
かつパッド下を有効に活用した大面積の保護ダイオード
を得られる。
用パッドが断面段差形状を有し、その段差形状の低部が
ストライプ状または複数の島状の第１の拡散領域上部ま
たは第１および第２の拡散領域の上部に位置し、段差形
状の高部が絶縁膜上の段差形成層の上に位置し、半導体
基板と第１および第２の拡散領域とでバイポーラ型の保
護トランジスタを構成したことにより、入出力信号用パ
ッドにボンディングワイヤをボンディングする時のボン
ディングの圧力は、段差形状の高部から段差形成層の下
の絶縁膜に加わり、第１および第２の拡散領域には加わ
らないため、保護ダイオードが劣化せず、高信頼性で、
かつパッド下を有効に活用した大面積の保護ダイオード
を得られる。
【００３２】請求項３記載の半導体装置は、半導体基板
上に形成された他導電型のウェル領域上に他導電型の第
１および第２の拡散領域を形成し、入出力信号用パッド
が断面段差形状を有し、その段差形状の低部がストライ
プ状または複数の島状の第１の拡散領域上部に位置し、
段差形状の高部が絶縁膜上の段差形成層の上に位置し、
第１および第２の拡散領域間のウェル領域により保護抵
抗を構成したことにより、入出力信号用パッドにボンデ
ィングワイヤをボンディングする時のボンディングの圧
力は、段差形状の高部から段差形成層の下の絶縁膜に加
わり、第１および第２の拡散領域には加わらないため、
保護抵抗が劣化せず、高信頼性で、かつパッド下を有効
に活用した大面積の保護抵抗を得られる。
上に形成された他導電型のウェル領域上に他導電型の第
１および第２の拡散領域を形成し、入出力信号用パッド
が断面段差形状を有し、その段差形状の低部がストライ
プ状または複数の島状の第１の拡散領域上部に位置し、
段差形状の高部が絶縁膜上の段差形成層の上に位置し、
第１および第２の拡散領域間のウェル領域により保護抵
抗を構成したことにより、入出力信号用パッドにボンデ
ィングワイヤをボンディングする時のボンディングの圧
力は、段差形状の高部から段差形成層の下の絶縁膜に加
わり、第１および第２の拡散領域には加わらないため、
保護抵抗が劣化せず、高信頼性で、かつパッド下を有効
に活用した大面積の保護抵抗を得られる。
【００３３】請求項４，５，６記載の半導体装置は、段
差形成層を導電層や絶縁層で形成することにより、入出
力信号用パッドの断面形状の段差を容易に形成できる。
差形成層を導電層や絶縁層で形成することにより、入出
力信号用パッドの断面形状の段差を容易に形成できる。
【図１】この発明の第１の実施例の半導体装置の平面図
および構造断面図である。
および構造断面図である。
【図２】この発明の第２の実施例の半導体装置の構造断
面図である。
面図である。
【図３】この発明の第３の実施例の半導体装置の構造断
面図である。
面図である。
【図４】この発明の第４の実施例の半導体装置の構成断
面図である。
面図である。
【図５】この発明の第５の実施例の半導体装置の平面図
および構造断面図である。
および構造断面図である。
【図６】この発明の第６の実施例の半導体装置の平面図
および構造断面図である。
および構造断面図である。
【図７】従来の半導体装置の平面図および構造断面図で
ある。
ある。
２０，３２，３４，３６，４０，４２，４３，５８，５
９ ｎ型拡散領域 ２２，２４ シリコン酸化膜 ２３ 多結晶シリコン膜 ２５，５１，６４ パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜 ２８ ボンディングワイヤ ２９，５７，７１ パッドの窓 ３９ ｎ型ウェル ４６，５０ Ａｌ−Ｓｉ−Ｃｕ配線膜（導電層） ４７，４８，４９ シリコン酸化膜（絶縁層） １００ ｐ型半導体基板
９ ｎ型拡散領域 ２２，２４ シリコン酸化膜 ２３ 多結晶シリコン膜 ２５，５１，６４ パッド用Ａｌ−Ｓｉ−Ｃｕ配線膜 ２８ ボンディングワイヤ ２９，５７，７１ パッドの窓 ３９ ｎ型ウェル ４６，５０ Ａｌ−Ｓｉ−Ｃｕ配線膜（導電層） ４７，４８，４９ シリコン酸化膜（絶縁層） １００ ｐ型半導体基板
フロントページの続き (72)発明者 中田 義朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】 一導電型の半導体基板と、この半導体基
板上にストライプ状または複数の島状に形成された他導
電型の拡散領域と、前記半導体基板上の前記拡散領域を
除く所定の領域に形成された絶縁膜と、この絶縁膜上に
形成された段差形成層と、断面段差形状を有しその段差
形状の低部が前記拡散領域上部に位置し段差形状の高部
が前記段差形成層上に位置するように形成され前記拡散
領域と電気的に接続された入出力信号用パッドとを備
え、 前記半導体基板が電位供給端子に接続され、前記半導体
基板と前記拡散領域とで保護ダイオードを構成した半導
体装置。 - 【請求項２】 一導電型の半導体基板と、この半導体基
板上にストライプ状または複数の島状に形成された他導
電型の第１の拡散領域と、前記半導体基板上に形成され
た他導電型の第２の拡散領域と、前記半導体基板上の前
記第１および第２の拡散領域を除く所定の領域に形成さ
れた絶縁膜と、この絶縁膜上に形成された段差形成層
と、断面段差形状を有しその段差形状の低部が前記第１
の拡散領域上部または前記第１および第２の拡散領域の
上部に位置し段差形状の高部が前記段差形成層上に位置
するように形成され前記第１の拡散領域と電気的に接続
された入出力信号用パッドとを備え、 前記半導体基板および前記第２の拡散領域が同一または
異なる電位供給端子に接続され、前記半導体基板と前記
第１および第２の拡散領域とでバイポーラ型の保護トラ
ンジスタを構成した半導体装置。 - 【請求項３】 一導電型の半導体基板と、この半導体基
板上に形成された他導電型のウェル領域と、このウェル
領域上にストライプ状または複数の島状に形成された他
導電型の第１の拡散領域と、前記ウェル領域上に形成さ
れた他導電型の第２の拡散領域と、前記半導体基板上お
よび前記ウェル領域上の前記第１および第２の拡散領域
を除く所定の領域に形成された絶縁膜と、この絶縁膜上
に形成された段差形成層と、断面段差形状を有しその段
差形状の低部が前記第１の拡散領域上部に位置し段差形
状の高部が前記段差形成層上に位置するように形成され
前記第１の拡散領域と電気的に接続された入出力信号用
パッドとを備え、 前記第１および第２の拡散領域間の前記ウェル領域によ
り保護抵抗を構成した半導体装置。 - 【請求項４】 段差形成層は導電層および絶縁層からな
ることを特徴とする請求項１，２または３記載の半導体
装置。 - 【請求項５】 段差形成層は複数の絶縁層からなること
を特徴とする請求項１，２または３記載の半導体装置。 - 【請求項６】 段差形成層は複数の導電層と絶縁層を交
互に形成した多層からなることを特徴とする請求項１，
２または３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14491494A JPH0818007A (ja) | 1994-06-27 | 1994-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14491494A JPH0818007A (ja) | 1994-06-27 | 1994-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818007A true JPH0818007A (ja) | 1996-01-19 |
Family
ID=15373199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14491494A Pending JPH0818007A (ja) | 1994-06-27 | 1994-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818007A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388851B1 (en) | 1999-02-09 | 2002-05-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Electronic discharge protection of integrated circuits |
| JP2007103656A (ja) * | 2005-10-04 | 2007-04-19 | Denso Corp | 半導体装置およびその製造方法 |
-
1994
- 1994-06-27 JP JP14491494A patent/JPH0818007A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388851B1 (en) | 1999-02-09 | 2002-05-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Electronic discharge protection of integrated circuits |
| JP2002536848A (ja) * | 1999-02-09 | 2002-10-29 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 集積回路の静電荷放電保護 |
| JP2007103656A (ja) * | 2005-10-04 | 2007-04-19 | Denso Corp | 半導体装置およびその製造方法 |
| JP4645398B2 (ja) * | 2005-10-04 | 2011-03-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4803541A (en) | Semiconductor device | |
| US7038280B2 (en) | Integrated circuit bond pad structures and methods of making | |
| JPS6134967A (ja) | Ｖｌｓｉ集積回路装置用の入力保護構成体 | |
| US4806999A (en) | Area efficient input protection | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| JP3774151B2 (ja) | Ｅｓｄ用半導体装置 | |
| JPH08274267A (ja) | 半導体装置 | |
| JPH0818007A (ja) | 半導体装置 | |
| JP2000349165A (ja) | 半導体集積回路装置と半導体集積回路装置の製造方法 | |
| US5148249A (en) | Semiconductor protection device | |
| JP2611639B2 (ja) | 半導体装置 | |
| JP2000133775A (ja) | 保護素子 | |
| JPH0821630B2 (ja) | 半導体装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JPH0518466B2 (ja) | ||
| JP2776569B2 (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPH06140588A (ja) | 半導体集積回路 | |
| JPH06188369A (ja) | 静電気破壊防止層を有する半導体回路 | |
| KR100324936B1 (ko) | 반도체장치의 패드 | |
| JP3033251B2 (ja) | 半導体装置 | |
| JPS63143836A (ja) | 半導体装置 | |
| JPH0758736B2 (ja) | 半導体装置 |