JPH06188369A - 静電気破壊防止層を有する半導体回路 - Google Patents
静電気破壊防止層を有する半導体回路Info
- Publication number
- JPH06188369A JPH06188369A JP43A JP35720492A JPH06188369A JP H06188369 A JPH06188369 A JP H06188369A JP 43 A JP43 A JP 43A JP 35720492 A JP35720492 A JP 35720492A JP H06188369 A JPH06188369 A JP H06188369A
- Authority
- JP
- Japan
- Prior art keywords
- electrostatic breakdown
- layer
- electrode pad
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置等に用いられる半導体回
路において、占有面積を大きくせずに確実に静電気破壊
を防止することができる静電気破壊防止層を有する半導
体回路を提供することにある。 【構成】 半導体回路の電極パッド４の下部領域に、抵
抗からなるか、又は抵抗及びダイオードからなる静電気
破壊防止層３を設ける。この静電気破壊防止層３の一端
を電極パッド４に接続し、静電気破壊防止層３の他端を
内部回路９に電気的に接続して、電極パッド４と内部回
路９との電気的接続を静電気破壊防止層３を通して行
う。電極パッド４に加えられた過電圧によるエネルギー
は、直接内部回路９に流入せず、必ず静電気破壊防止層
３を通ることとなり、この静電気破壊防止層３により内
部回路９に流入する電流が減少する。
路において、占有面積を大きくせずに確実に静電気破壊
を防止することができる静電気破壊防止層を有する半導
体回路を提供することにある。 【構成】 半導体回路の電極パッド４の下部領域に、抵
抗からなるか、又は抵抗及びダイオードからなる静電気
破壊防止層３を設ける。この静電気破壊防止層３の一端
を電極パッド４に接続し、静電気破壊防止層３の他端を
内部回路９に電気的に接続して、電極パッド４と内部回
路９との電気的接続を静電気破壊防止層３を通して行
う。電極パッド４に加えられた過電圧によるエネルギー
は、直接内部回路９に流入せず、必ず静電気破壊防止層
３を通ることとなり、この静電気破壊防止層３により内
部回路９に流入する電流が減少する。
Description
【０００１】
【産業上の利用分野】本発明は、静電気破壊防止層を有
する半導体回路であって、外部からの信号を内部回路に
入力する部分に関し、半導体集積回路装置や半導体個別
装置等に利用されるものである。
する半導体回路であって、外部からの信号を内部回路に
入力する部分に関し、半導体集積回路装置や半導体個別
装置等に利用されるものである。
【０００２】
【従来の技術】例えば半導体集積回路装置における半導
体回路には、外部から信号を入力するためのボンディン
グワイヤを接続する、ボンディングパッドとも呼ばれる
電極パッドが設けられ、この電極パッドからの入力信号
が内部回路のトランジスタ等の半導体素子に送られる。
この入力信号は、正常な動作状態では、ある一定の電圧
の範囲内に制限される。
体回路には、外部から信号を入力するためのボンディン
グワイヤを接続する、ボンディングパッドとも呼ばれる
電極パッドが設けられ、この電極パッドからの入力信号
が内部回路のトランジスタ等の半導体素子に送られる。
この入力信号は、正常な動作状態では、ある一定の電圧
の範囲内に制限される。
【０００３】しかし、半導体回路の取扱い中において、
帯電した物体（例えば人体や機械）が半導体集積回路装
置に接触すると、その過電圧によるエネルギーが半導体
回路のボンディングワイヤや電極パッドを通して半導体
素子に流入し、半導体素子が静電気破壊される問題が生
ずる。
帯電した物体（例えば人体や機械）が半導体集積回路装
置に接触すると、その過電圧によるエネルギーが半導体
回路のボンディングワイヤや電極パッドを通して半導体
素子に流入し、半導体素子が静電気破壊される問題が生
ずる。
【０００４】かかる半導体素子の静電気破壊を防止する
ために、従来においては、以下の技術が知られている。 （１）電極パッドと内部回路との間にＭＩＳＦＥＴを介
在させて、このＭＩＳＦＥＴにより電極パッドに加えら
れた過電圧によるエネルギーを吸収して半導体素子の静
電気破壊を防止するようにした技術（特開昭６１−７３
３７５号公報、特開昭６１−９５５６８号公報参照）。 （２）バイポーラトランジスタを備えた半導体集積回路
装置において、電極パッドの下にダイオードを設けて、
このダイオードにより電極パッドに加えられた過電圧に
よるエネルギーを吸収してバイポーラトランジスタの静
電気破壊を防止するようにした技術（特表平２−５０１
６９６号公報参照）。
ために、従来においては、以下の技術が知られている。 （１）電極パッドと内部回路との間にＭＩＳＦＥＴを介
在させて、このＭＩＳＦＥＴにより電極パッドに加えら
れた過電圧によるエネルギーを吸収して半導体素子の静
電気破壊を防止するようにした技術（特開昭６１−７３
３７５号公報、特開昭６１−９５５６８号公報参照）。 （２）バイポーラトランジスタを備えた半導体集積回路
装置において、電極パッドの下にダイオードを設けて、
このダイオードにより電極パッドに加えられた過電圧に
よるエネルギーを吸収してバイポーラトランジスタの静
電気破壊を防止するようにした技術（特表平２−５０１
６９６号公報参照）。
【０００５】
【発明が解決しようとしている課題】しかしながら、以
上の従来技術では、次のような問題があった。 （１）特開昭６１−７３３７５号公報及び特開昭６１−
９５５６８号公報の技術では、その構造上の制約から静
電気破壊防止用のＭＩＳＦＥＴを電極パッド以外の領域
に設けることが必要とされるため、ＭＩＳＦＥＴの占有
面積が大きく、半導体回路の集積密度を高める上で障害
となっていた。
上の従来技術では、次のような問題があった。 （１）特開昭６１−７３３７５号公報及び特開昭６１−
９５５６８号公報の技術では、その構造上の制約から静
電気破壊防止用のＭＩＳＦＥＴを電極パッド以外の領域
に設けることが必要とされるため、ＭＩＳＦＥＴの占有
面積が大きく、半導体回路の集積密度を高める上で障害
となっていた。
【０００６】また、ＭＩＳＦＥＴは電極パッドの端部に
接続されているため、このＭＩＳＦＥＴと内部回路の応
答速度の相違により、過電圧によるエネルギーが十分に
ＭＩＳＦＥＴに吸収されず、内部回路にも流入する問題
があった。 （２）特開平２−５０１６９６号公報の技術では、電極
パッドの下部領域を利用してダイオードを設けてはいる
が、電極パッドが内部回路に直接接続される構造である
ため、電極パッドに加えられた過電圧によるエネルギー
が十分にダイオードに吸収されないで内部回路にもかな
り流入し、その結果バイポーラトランジスタの静電気破
壊が依然として生ずる問題があった。
接続されているため、このＭＩＳＦＥＴと内部回路の応
答速度の相違により、過電圧によるエネルギーが十分に
ＭＩＳＦＥＴに吸収されず、内部回路にも流入する問題
があった。 （２）特開平２−５０１６９６号公報の技術では、電極
パッドの下部領域を利用してダイオードを設けてはいる
が、電極パッドが内部回路に直接接続される構造である
ため、電極パッドに加えられた過電圧によるエネルギー
が十分にダイオードに吸収されないで内部回路にもかな
り流入し、その結果バイポーラトランジスタの静電気破
壊が依然として生ずる問題があった。
【０００７】そこで、本発明の目的は、占有面積を大き
くせずに確実に静電気破壊を防止することができる半導
体回路を提供することにある。
くせずに確実に静電気破壊を防止することができる半導
体回路を提供することにある。
【０００８】
【発明を解決するための手段】本発明の半導体回路は、
電極パッドの下部領域に少なくとも入力保護抵抗を含む
静電気破壊防止層を設け、前記電極パッドと内部回路と
の電気的接続を前記静電気破壊防止層を通して行ったこ
とを特徴とする。
電極パッドの下部領域に少なくとも入力保護抵抗を含む
静電気破壊防止層を設け、前記電極パッドと内部回路と
の電気的接続を前記静電気破壊防止層を通して行ったこ
とを特徴とする。
【０００９】また、電極パッドの下部領域に入力保護抵
抗及びダイオードからなる静電気破壊防止層を設け、前
記電極パッドと内部回路との電気的接続を前記静電気破
壊防止層を通して行ったことを特徴とする。
抗及びダイオードからなる静電気破壊防止層を設け、前
記電極パッドと内部回路との電気的接続を前記静電気破
壊防止層を通して行ったことを特徴とする。
【００１０】
【作用】静電気破壊防止層が、例えば入力保護抵抗から
なるか又は入力保護抵抗及びダイオードからなるので、
電極パッドの下部領域を利用して簡単に設けることがで
きる。従って、静電気破壊防止層を設けるための特別な
占有面積は必要とされない。しかも、電極パッドと内部
回路との電気的接続を静電気破壊防止層を通して行った
ので、電極パッドに加えられた過電圧によるエネルギー
が確実に静電気破壊防止層を通ることとなる。従って、
内部回路に流入するエネルギーが大幅に小さくなり静電
気破壊を十分に防止することができる。
なるか又は入力保護抵抗及びダイオードからなるので、
電極パッドの下部領域を利用して簡単に設けることがで
きる。従って、静電気破壊防止層を設けるための特別な
占有面積は必要とされない。しかも、電極パッドと内部
回路との電気的接続を静電気破壊防止層を通して行った
ので、電極パッドに加えられた過電圧によるエネルギー
が確実に静電気破壊防止層を通ることとなる。従って、
内部回路に流入するエネルギーが大幅に小さくなり静電
気破壊を十分に防止することができる。
【００１１】また、静電気破壊防止層が抵抗とダイオー
ドからなる場合は、電極パッドに加えられた過電圧によ
るエネルギーの吸収が抵抗のみの場合に比してさらに大
きくなり、優れた静電気破壊防止作用が得られる。
ドからなる場合は、電極パッドに加えられた過電圧によ
るエネルギーの吸収が抵抗のみの場合に比してさらに大
きくなり、優れた静電気破壊防止作用が得られる。
【００１２】
【実施例】以下、本発明の実施例について説明する。 実施例１ 図１から図３はこの実施例の半導体回路を示し、図１は
平面図、図２は縦断側面図、図３は等価回路である。た
だし、図１では、分かりやすくするために絶縁層５及び
パッシベーション層７は図示していない。
平面図、図２は縦断側面図、図３は等価回路である。た
だし、図１では、分かりやすくするために絶縁層５及び
パッシベーション層７は図示していない。
【００１３】図１及び図２において、１はシリコンから
なる半導体基板であり、この上に半導体素子間を電気的
に分離するためのフィールド絶縁層２が設けられてい
る。
なる半導体基板であり、この上に半導体素子間を電気的
に分離するためのフィールド絶縁層２が設けられてい
る。
【００１４】３は入力保護抵抗をなす例えばポリシリコ
ンからなる静電気破壊防止層である。この静電気破壊防
止層３は電極パッド４の下部領域に設けられ、電極パッ
ド４とほぼ同様のサイズである。静電気破壊防止層３の
抵抗値は、例えば２０〜４０Ω程度であるが、平面的な
形状やポリシリコンの不純物濃度を変化させることで抵
抗値は任意の値をとり得る。５は例えばＳｉＯ2 からな
る絶縁層である。
ンからなる静電気破壊防止層である。この静電気破壊防
止層３は電極パッド４の下部領域に設けられ、電極パッ
ド４とほぼ同様のサイズである。静電気破壊防止層３の
抵抗値は、例えば２０〜４０Ω程度であるが、平面的な
形状やポリシリコンの不純物濃度を変化させることで抵
抗値は任意の値をとり得る。５は例えばＳｉＯ2 からな
る絶縁層である。
【００１５】静電気破壊防止層３の一端には電極パッド
４の一端４Ａが接続され、静電気破壊防止層３の他端は
内部回路の電極６の一端６Ａに接続されている。
４の一端４Ａが接続され、静電気破壊防止層３の他端は
内部回路の電極６の一端６Ａに接続されている。
【００１６】電極パッド４の他端と内部回路の電極６と
はパッシベーション層７により絶縁されている。
はパッシベーション層７により絶縁されている。
【００１７】電極パッド４の上には、外部から信号を入
力するためのボンディングワイヤ８が接続されている。
力するためのボンディングワイヤ８が接続されている。
【００１８】図１及び図２の実施例によれば、図３の等
価回路に示すように、電極パッド４と内部回路９との電
気的接続を静電気破壊防止層３を通して行う構成である
ので、例えば人体等からの静電荷が電極パッド４に加え
られても、過電圧によるエネルギーが静電気破壊防止層
３を必ず通るようになる。従って、静電気破壊防止層
３、即ち入力保護抵抗をなすポリシリコン層の電流抑制
作用により内部回路９に流入する電流が減少し、内部回
路９における半導体素子（例えばゲート絶縁膜等）が破
壊されることがない。
価回路に示すように、電極パッド４と内部回路９との電
気的接続を静電気破壊防止層３を通して行う構成である
ので、例えば人体等からの静電荷が電極パッド４に加え
られても、過電圧によるエネルギーが静電気破壊防止層
３を必ず通るようになる。従って、静電気破壊防止層
３、即ち入力保護抵抗をなすポリシリコン層の電流抑制
作用により内部回路９に流入する電流が減少し、内部回
路９における半導体素子（例えばゲート絶縁膜等）が破
壊されることがない。
【００１９】また、静電気破壊防止層３は電極パッド４
の下部領域を利用して設けているので、静電気破壊防止
層３を設けるために別途専用の領域を必要とせず、占有
面積を増大させることがない。 実施例２ 図４及び図５はこの実施例の半導体回路を示し、図４は
縦断側面図、図５は等価回路である。
の下部領域を利用して設けているので、静電気破壊防止
層３を設けるために別途専用の領域を必要とせず、占有
面積を増大させることがない。 実施例２ 図４及び図５はこの実施例の半導体回路を示し、図４は
縦断側面図、図５は等価回路である。
【００２０】図４の実施例では、半導体基板１はＰ型シ
リコンからなり、この半導体基板１上にＮ型拡散層から
なる静電気破壊防止層３が設けられている。このＮ型拡
散層は分布定数型の抵抗及びダイオードとして機能する
ものである。この静電気破壊防止層３の抵抗値は、例え
ば３０〜６０Ω程度であるが、平面的な形状やＮ型拡散
層の不純物濃度を変化させることで抵抗値は任意の値を
とり得る。その他は図１及び図２の実施例と同様の構成
であり、静電気破壊防止層３は電極パッド４の下部領域
に位置する。
リコンからなり、この半導体基板１上にＮ型拡散層から
なる静電気破壊防止層３が設けられている。このＮ型拡
散層は分布定数型の抵抗及びダイオードとして機能する
ものである。この静電気破壊防止層３の抵抗値は、例え
ば３０〜６０Ω程度であるが、平面的な形状やＮ型拡散
層の不純物濃度を変化させることで抵抗値は任意の値を
とり得る。その他は図１及び図２の実施例と同様の構成
であり、静電気破壊防止層３は電極パッド４の下部領域
に位置する。
【００２１】この図４の実施例によれば、図５の等価回
路に示すように、静電気破壊防止層３が入力保護抵抗Ｒ
とダイオードＤとが交互に接続された分布定数型のもの
となるため、実施例１の場合と比較して、静電気破壊防
止層３によるエネルギー吸収作用がさらに良好となり、
内部回路９における半導体素子の静電気破壊防止効果が
さらに向上する。
路に示すように、静電気破壊防止層３が入力保護抵抗Ｒ
とダイオードＤとが交互に接続された分布定数型のもの
となるため、実施例１の場合と比較して、静電気破壊防
止層３によるエネルギー吸収作用がさらに良好となり、
内部回路９における半導体素子の静電気破壊防止効果が
さらに向上する。
【００２２】次に、図４の半導体回路の製造プロセスの
一例について説明する。
一例について説明する。
【００２３】Ｐ型シリコンからなる半導体基板１上に活
性領域を設け、この活性領域に例えばリンやヒ素等のＮ
型の不純物を導入してＮ型拡散層からなる静電気破壊防
止層３を形成する。
性領域を設け、この活性領域に例えばリンやヒ素等のＮ
型の不純物を導入してＮ型拡散層からなる静電気破壊防
止層３を形成する。
【００２４】その後、ゲート電極や配線、抵抗として使
用される図示しないポリシリコン層と、配線として使用
される金属配線層（４、６）を絶縁分離するためのＳｉ
Ｏ2からなる絶縁層５を堆積する。次いで、この絶縁層
５の下層の静電気破壊防止層３と電気的接触をとるため
のコンタクトホールを設け、その上に金属配線層（４、
６）を形成する。その後、必要な配線パターンとなるよ
うに金属配線層（４、６）を選択的に除去して電極パッ
ド４及び電極６を形成する。さらにパッシベーション層
７を堆積し、次いで電極パッド４上のパッシベーション
層７を選択的に除去して、ボンディングワイヤ８をボン
ディングする。
用される図示しないポリシリコン層と、配線として使用
される金属配線層（４、６）を絶縁分離するためのＳｉ
Ｏ2からなる絶縁層５を堆積する。次いで、この絶縁層
５の下層の静電気破壊防止層３と電気的接触をとるため
のコンタクトホールを設け、その上に金属配線層（４、
６）を形成する。その後、必要な配線パターンとなるよ
うに金属配線層（４、６）を選択的に除去して電極パッ
ド４及び電極６を形成する。さらにパッシベーション層
７を堆積し、次いで電極パッド４上のパッシベーション
層７を選択的に除去して、ボンディングワイヤ８をボン
ディングする。
【００２５】以上の製造工程は、トランジスタ、ダイオ
ード、抵抗等からなる通常の半導体集積回路装置を製造
する工程と全く同様である。即ち、この実施例の半導体
回路は従来の半導体集積回路装置の製造プロセスをその
まま利用して製造することができる。従って、この実施
例の半導体回路によれば、新たな製造工程を付加するこ
となく従来の製造プロセスをそのまま利用して製造する
ことができるという製造プロセス上の効果も得られる。
ード、抵抗等からなる通常の半導体集積回路装置を製造
する工程と全く同様である。即ち、この実施例の半導体
回路は従来の半導体集積回路装置の製造プロセスをその
まま利用して製造することができる。従って、この実施
例の半導体回路によれば、新たな製造工程を付加するこ
となく従来の製造プロセスをそのまま利用して製造する
ことができるという製造プロセス上の効果も得られる。
【００２６】なお、この実施例では、半導体基板１とし
てＰ型シリコンを用いたが、Ｎ型シリコンを用いること
もでき、この場合は、半導体基板１の活性領域に例えば
ボロン等のＰ型の不純物を導入してＰ型拡散層からなる
静電気破壊防止層３を形成すればよい。この場合のＰ型
拡散層も分布定数型の抵抗及びダイオードとして機能す
るものである。
てＰ型シリコンを用いたが、Ｎ型シリコンを用いること
もでき、この場合は、半導体基板１の活性領域に例えば
ボロン等のＰ型の不純物を導入してＰ型拡散層からなる
静電気破壊防止層３を形成すればよい。この場合のＰ型
拡散層も分布定数型の抵抗及びダイオードとして機能す
るものである。
【００２７】また、Ｎ型拡散層又はＰ型拡散層の代わり
に、Ｎウエル層、Ｎ型のエピタキシャル層等を用いても
よい。実施例３図６から図８はこの実施例の半導体回路
を示し、図６は平面図、図７は縦断側面図、図８は等価
回路である。ただし、図６では、分かりやすくするため
に絶縁層５及びパッシベーション層７は図示していな
い。
に、Ｎウエル層、Ｎ型のエピタキシャル層等を用いても
よい。実施例３図６から図８はこの実施例の半導体回路
を示し、図６は平面図、図７は縦断側面図、図８は等価
回路である。ただし、図６では、分かりやすくするため
に絶縁層５及びパッシベーション層７は図示していな
い。
【００２８】図６及び図７の半導体回路は、半導体基板
１がＮ型シリコンからなり、この半導体基板１をドレイ
ン電極として用いるパワーＭＯＳトランジスタの一例を
示している。
１がＮ型シリコンからなり、この半導体基板１をドレイ
ン電極として用いるパワーＭＯＳトランジスタの一例を
示している。
【００２９】半導体基板１上にフィールド絶縁層２が設
けられ、さらにその上に静電気破壊防止層３が設けられ
ている。
けられ、さらにその上に静電気破壊防止層３が設けられ
ている。
【００３０】この静電気破壊防止層３は、Ｎ型のポリシ
リコンからなる抵抗層３１と、複数のＰ型ポリシリコン
層３２Ａ及びＮ型ポリシリコン層３２Ｂを組み合わせて
なるＰＮダイオード３２とから構成されている。ダイオ
ード３２の他端には電極６の一端６Ａが接続され、この
電極６が内部回路９のソース電極１２に接続されてい
る。即ち、電極パッド４とソース電極１２との電気的接
続は抵抗層３１及びダイオード３２を通して達成され
る。
リコンからなる抵抗層３１と、複数のＰ型ポリシリコン
層３２Ａ及びＮ型ポリシリコン層３２Ｂを組み合わせて
なるＰＮダイオード３２とから構成されている。ダイオ
ード３２の他端には電極６の一端６Ａが接続され、この
電極６が内部回路９のソース電極１２に接続されてい
る。即ち、電極パッド４とソース電極１２との電気的接
続は抵抗層３１及びダイオード３２を通して達成され
る。
【００３１】抵抗層３１の他端の一部は延長されて抵抗
層３３が形成され、この抵抗層３３がゲート電極１３に
接続されている。即ち、ボインディグパッド４とゲート
電極１３との電気的接続は抵抗層３１及び３３を通して
達成される。
層３３が形成され、この抵抗層３３がゲート電極１３に
接続されている。即ち、ボインディグパッド４とゲート
電極１３との電気的接続は抵抗層３１及び３３を通して
達成される。
【００３２】抵抗層３１の一端は電極パッド４の一端４
Ａに接続され、抵抗層３１の他端はダイオード３２およ
び抵抗層３３に一体的につながっている。その他は図１
及び図２の実施例と同様であり、静電気破壊防止層３は
電極パッド４の下部領域に位置する。
Ａに接続され、抵抗層３１の他端はダイオード３２およ
び抵抗層３３に一体的につながっている。その他は図１
及び図２の実施例と同様であり、静電気破壊防止層３は
電極パッド４の下部領域に位置する。
【００３３】図６及び図７の実施例によれば、図８の等
価回路に示すように、電極パッド４と内部回路９のゲー
ト電極１３との間には抵抗層３１及び３３が介在し、電
極パッド４と内部回路９のソース電極１２との間には抵
抗層３１及びＰＮダイオード３２とが介在することとな
るため、電極パッド４に加えられた過電圧によるエネル
ギーはゲート電極１３には伝搬しにくく、ＰＮダイオー
ド３２を通じてソース電極１２へ逃げるようになる。従
って、実施例１の場合と比較して、静電気破壊防止層３
によるエネルギー吸収作用がさらに良好となり、内部回
路９における半導体素子（パワーＭＯＳトランジスタ）
の静電気破壊防止効果がさらに向上する。
価回路に示すように、電極パッド４と内部回路９のゲー
ト電極１３との間には抵抗層３１及び３３が介在し、電
極パッド４と内部回路９のソース電極１２との間には抵
抗層３１及びＰＮダイオード３２とが介在することとな
るため、電極パッド４に加えられた過電圧によるエネル
ギーはゲート電極１３には伝搬しにくく、ＰＮダイオー
ド３２を通じてソース電極１２へ逃げるようになる。従
って、実施例１の場合と比較して、静電気破壊防止層３
によるエネルギー吸収作用がさらに良好となり、内部回
路９における半導体素子（パワーＭＯＳトランジスタ）
の静電気破壊防止効果がさらに向上する。
【００３４】
【発明の効果】（１）請求項１の発明によれば、静電気
破壊防止層を電極パッドの下部領域に設けているので静
電気破壊防止層を設けるための特別な占有面積は必要と
されず、しかも、電極パッドを静電気破壊防止層を介し
て内部回路に接続しているので、電極パッドの過電圧に
よるエネルギーが静電気破壊防止層により吸収され、内
部回路の静電気による破壊を防止することができる。 （２）請求項２の発明によれば、静電気破壊防止層が抵
抗及びダイオードからなるので、静電気破壊防止層の過
電圧によるエネルギーの吸収効果が増大し、さらに優れ
た静電気破壊防止効果が奏される。
破壊防止層を電極パッドの下部領域に設けているので静
電気破壊防止層を設けるための特別な占有面積は必要と
されず、しかも、電極パッドを静電気破壊防止層を介し
て内部回路に接続しているので、電極パッドの過電圧に
よるエネルギーが静電気破壊防止層により吸収され、内
部回路の静電気による破壊を防止することができる。 （２）請求項２の発明によれば、静電気破壊防止層が抵
抗及びダイオードからなるので、静電気破壊防止層の過
電圧によるエネルギーの吸収効果が増大し、さらに優れ
た静電気破壊防止効果が奏される。
【図１】本発明の実施例１の平面図である。
【図２】本発明の実施例１の縦断側面図である。
【図３】本発明の実施例１の等価回路である。
【図４】本発明の実施例２の縦断側面図である。
【図５】本発明の実施例２の等価回路である。
【図６】本発明の実施例３の平面図である。
【図７】本発明の実施例３の縦断側面図である。
【図８】本発明の実施例３の等価回路である。
１ 半導体基板 ２ フィールド絶縁層 ３ 静電気破壊防止層 ４ 電極パッド ４Ａ 電極パッドの一端 ５ 絶縁層 ６ 内部回路の電極 ６Ａ 電極の一端 ７ パッシベーション層 ８ ボンディングワイヤ ９ 内部回路 Ｒ 入力保護抵抗 Ｄ ダイオード １２ ソース電極 １３ ゲート電極 ３１ 抵抗層 ３２Ａ Ｐ型ポリシリコン層 ３２Ｂ Ｎ型ポリシリコン層 ３２ ダイオード ３３ 抵抗層
Claims (2)
- 【請求項１】 電極パッドの下部領域に少なくとも入力
保護抵抗を含む静電気破壊防止層を設け、前記電極パッ
ドと内部回路との電気的接続を前記静電気破壊防止層を
通して行ったことを特徴とする半導体回路。 - 【請求項２】 電極パッドの下部領域に入力保護抵抗及
びダイオードからなる静電気破壊防止層を設け、前記電
極パッドと内部回路との電気的接続を前記静電気破壊防
止層を通して行ったことを特徴とする半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06188369A (ja) | 1992-12-21 | 1992-12-21 | 静電気破壊防止層を有する半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06188369A (ja) | 1992-12-21 | 1992-12-21 | 静電気破壊防止層を有する半導体回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188369A true JPH06188369A (ja) | 1994-07-08 |
Family
ID=18452923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06188369A (ja) | 1992-12-21 | 1992-12-21 | 静電気破壊防止層を有する半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188369A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536848A (ja) * | 1999-02-09 | 2002-10-29 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 集積回路の静電荷放電保護 |
| WO2005096370A1 (en) * | 2004-03-31 | 2005-10-13 | Ricoh Company, Ltd. | A semiconductor apparatus |
| JP2007235156A (ja) * | 2007-04-20 | 2007-09-13 | Renesas Technology Corp | 半導体装置 |
-
1992
- 1992-12-21 JP JP43A patent/JPH06188369A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536848A (ja) * | 1999-02-09 | 2002-10-29 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 集積回路の静電荷放電保護 |
| WO2005096370A1 (en) * | 2004-03-31 | 2005-10-13 | Ricoh Company, Ltd. | A semiconductor apparatus |
| JP2005294363A (ja) * | 2004-03-31 | 2005-10-20 | Ricoh Co Ltd | 半導体装置 |
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
| JP4673569B2 (ja) * | 2004-03-31 | 2011-04-20 | 株式会社リコー | 半導体装置 |
| JP2007235156A (ja) * | 2007-04-20 | 2007-09-13 | Renesas Technology Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6134967A (ja) | Ｖｌｓｉ集積回路装置用の入力保護構成体 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| JPH065749B2 (ja) | 半導体装置 | |
| CN1127142C (zh) | 半导体器件 | |
| JPH08274321A (ja) | 半導体装置 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JP4995364B2 (ja) | 半導体集積回路装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPH06188369A (ja) | 静電気破壊防止層を有する半導体回路 | |
| JP2755619B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH07335894A (ja) | 半導体装置 | |
| JP4479041B2 (ja) | 半導体装置及びその製造方法 | |
| JP2611639B2 (ja) | 半導体装置 | |
| JP2000040788A (ja) | 半導体装置 | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| JPH10289977A (ja) | 複合半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JP3441104B2 (ja) | 半導体装置 | |
| JP2000332131A (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| JPS63301555A (ja) | 半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 |