JPH10289977A - 複合半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、誤動作が少なく破壊耐量が高い大容
量化に適した複合半導体装置ならびにそれを用いた、小
型で大容量電力変換装置を提供することを目的とする。 【解決手段】ＩＧＢＴ（６）のゲート，エミッタ電極間
にＩＧＢＴと独立してそのツェナー電圧耐圧を決定する
接合が平坦な接合面で形成されているツェナーダイオー
ド（１０）を設ける。 【効果】ゲートの過電圧保護の電圧のばらつきが減少す
るため高精度のゲート保護が可能となり、誤動作が少な
く破壊耐量が高い大容量化に適した、複合半導体装置な
らびに、小型で大容量の電力変換装置が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＩＳゲートでオ
ン，オフできる複合半導体装置において、特に誤動作が
少なく、破壊耐量が高い精密なゲート保護機能を有する
大容量化に適した複合半導体装置ならびにそれを用い
た、大容量電力変換装置に関する。

【０００２】

【従来の技術】近年、インバータ装置を始めとする電力
変換器に、Metal Insulator Semiconductor Field Effe
ct Transistor（ＭＩＳトランジスタ）やInsulatedGate
Bipolar Transistor(ＩＧＢＴ）などのＭＩＳゲートを
用いた半導体素子が広く用いられるようになってきた。
これらの素子は、電圧駆動型素子であるため、素子の駆
動が簡単かつ低駆動電力であり、また電流駆動型素子に
比べ高速動作に適しているという特徴を持つ。このた
め、近年バイポーラトランジスタやサイリスタなどの電
流駆動型の素子にとって変わりつつある。しかしこれら
ＭＩＳゲートを用いた素子では、ゲート信号に重畳した
ノイズなどにより、ゲートへの過電圧印加によりゲート
が破壊したり、誤作動して電力変換装置が破壊する場合
がある。

【０００３】図４は、ゲートに過電圧が印加されるのを
防止するため、ツェナーダイオードをＩＧＢＴ上に設け
た複合半導体素子の例を示す。この装置は、絶縁基板１
上に２，３，４の導体が形成され、導体３上に、その全
体が符号１０６で示されるＩＧＢＴが、コレクタ電極５
と導体３を低抵抗で接触して設けられている。さらにIG
BT106 のゲート電極７は、導体４上に低抵抗で接触して
設けられたゲート抵抗１０８と配線１３により低抵抗で
接続されている。またエミッタ電極８は配線１２によ
り、導体２と低抵抗で接続されている。

【０００４】IGBT106 は等価回路図に示すように、半導
体素子上に互いに逆向きに接続されたツェナーダイオー
ドを持ち、ゲートとエミッタ電極間がこれらのツェナー
ダイオードで接続されている。ゲート，エミッタ間に正
または負の電圧が印加され、これがツェナーダイオード
の耐圧に達すると、ゲート，エミッタ間に設けられたツ
ェナーダイオードが降伏してゲート，エミッタ間電圧が
ツェナー電圧にクランプされる。このため過電圧保護の
開始電圧であるツェナー電圧以上の過電圧はゲートに印
加されない。このため、ゲートへの過電圧印加による素
子破壊や、ノイズによるゲートの誤動作が少ないという
特徴がある。

【０００５】

【発明が解決しようとする課題】従来のゲート過電圧保
護のためのツェナーダイオードが半導体素子上に形成さ
れた場合、ツェナーダイオードの降伏電圧のばらつきが
大きく十分なゲート過電圧保護ができなくなるという問
題がある。従来素子の場合、ゲートの過電圧保護が開始
される電圧は、ツェナー電圧で決まる。このためたとえ
ばツェナー電圧が素子のオン状態のゲート制御電圧に比
べて大きすぎた場合、ゲートに望ましくない過電圧が印
加された状態であっても保護が行われない。またツェナ
ー電圧がゲート制御電圧より低くなると素子は正常にオ
ン動作しなくなる。このためツェナー電圧は、精密に制
御する必要がある。しかしツェナーダイオードを半導体
素子上に形成する場合、素子作成工程が長いため工程上
の外乱要因が多く、ツェナー電圧の制御が困難であると
いう問題がある。またツェナーダイオードの形成のため
素子の実効的な面積が減少し、制御可能な電流が低下す
るという問題もある。本発明は、過電圧保護の電圧ばら
つきを少なくすることで、誤動作が少なく、破壊耐量が
高い精密なゲート保護機能を有する大容量化に適した複
合半導体装置ならびにそれを用いた、大容量電力変換装
置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、ＩＧＢＴのゲ
ート，エミッタ電極間にＩＧＢＴチップと独立して、そ
のツェナー電圧耐圧を決定する接合が平坦な接合面で形
成されているツェナーダイオードを設ける、もしくは、
ゲート，エミッタ電極間にMISFETを設け、そのMISFETの
ゲートをＩＧＢＴのゲートに接続することにより課題を
解決する。

【０００７】本発明によれば、過電圧保護の電圧のばら
つきが減少するため、誤動作が少なく破壊耐量が高い精
密なゲート保護機能をもった複合半導体装置ならびにそ
れを用いた、大容量電力変換装置を提供できる。

【０００８】

【発明の実施の形態】以下、本発明の実施例を図１によ
り説明する。この装置は、絶縁基板１上に２，３，４の
導体が形成され、導体３上に、その全体が符号６で示さ
れるＩＧＢＴが、コレクタ電極５と導体３を低抵抗で接
触して設けられている。さらにIGBT6のゲート電極７
は、導体４上に低抵抗で接触して設けられたゲート抵抗
１０８と、配線１３により低抵抗で接続されている。ま
たエミッタ電極８は配線１２により、導体２と低抵抗で
接続されている。さらに、導体２上は、その全体が符号
１０で表される互いに逆向きに接続されたツェナーダイ
オードが、その一方の端子の電極９を低抵抗で接触して
設けられている。さらにツェナーダイオードの他方の端
子の電極１１は、配線１４によりＩＧＢＴのゲート電極
７と低抵抗で接続されている。

【０００９】本複合半導体装置は、ツェナーダイオード
１０がＩＧＢＴ６のゲート，エミッタ間に設けられてい
るため、ゲートに過電圧が印加されず、ゲートへの過電
圧印加による素子破壊や、ノイズによるゲートの誤動作
しにくい。さらに従来素子と異なり、ツェナーダイオー
ドをＩＧＢＴと別チップとする事で、ツェナーダイオー
ドによるゲート保護機能を付加しても、ＩＧＢＴの素子
面積が変わらないため制御可能な電流は減少しない。ま
た、従来例に比べ、ツェナーダイオードの製作工程上の
特性のばらつきが抑えられ、加えてツェナーダイオード
チップの耐圧の選別を事前に行うことでばらつきをさら
に抑えることができる。

【００１０】ツェナーダイオード１０の実施例を図２に
示す。ｐ型基板ｐ１層２１の一つの表面にｎ型のｎ＋２
層２０を設け、さらにｎ＋２層２０に低抵抗で接して電
極９が設けられている。さらに、ｐ１層２１のもう一つ
の表面の一部に、ｎ型のｎ＋１層２４が設けられてい
る。ｐ１層２１とｎ型のｎ＋１層２４に共に接するよう
に、ｐ型のｐ＋１層２２が設けられている。ｎ＋１層２
４に低抵抗で接して電極１１が形成されている。この実
施例は、ｎチャネル型のＩＧＢＴのゲートを保護する場
合を示しており、ｐチャネル型のＩＧＢＴの場合は、半
導体の各層の導電型のｐとｎが逆になる。

【００１１】ここで、ｐ＋１層２２とｎ＋１層２４は平
坦な面で接触している。このようにすることで、ｐ＋１
層２２とｎ＋１層２４間の耐圧、すなわち電極ＫＧに正
の電圧が印加される場合の耐圧のばらつきが小さくなる
ので、ＩＧＢＴに正のゲート電圧が印加される場合に精
度の高いツェナー電圧が実現できる特徴がある。また平
坦な接合面のためツェナーダイオードには電流の集中が
起きにくく、破壊耐量が高い。このためエネルギーの大
きなノイズからゲートを保護するため大電流が流れて
も、ツェナーダイオードは破壊しにくく、より信頼性の
高いゲート保護が可能となる。また素子構造が簡単であ
るために素子作製の工程が短く、従来素子に比べさらに
素子のばらつきを小さくできる。以上から誤動作が少な
く、破壊耐量が高い精密なゲート保護機能が実現でき
る。

【００１２】図３は本発明の半導体装置を実際に外部回
路と組み合わせて使用するために、本半導体装置をモジ
ュール化した場合の例を示す。図１に示した半導体装置
の絶縁基板１は、熱伝導性の高い基板１５に接続され、
さらに絶縁体１６が図１の半導体装置を囲むように基板
１５に接して設けられている。図１の半導体装置のエミ
ッタ電極と接続された導体２にはエミッタ配線１７が低
抵抗で接触し、コレクタ電極と接した導体３にはコレク
タ配線１８が低抵抗で接触し、ゲート抵抗108と接した
導体４にはゲート配線１９が低抵抗で接触している。配
線１７，１８，１９はそれぞれ絶縁体１６の隙間から、
外部にその一端を露出している。本半導体装置は、この
外部に露出した端子を外部回路と接続して動作させる。
さらに、図に示されていないがＩＧＢＴのコレクタとエ
ミッタにはフライホイールダイオード１０２が接続され
ている。本発明を用いた複合半導体装置のモジュール
は、ゲートへの過電圧印加やゲート信号へのノイズ信号
の重畳によっても誤動作しにくく、また破壊しにくいた
め、電力変換装置のゲート駆動回路やスナバ回路などを
簡単にできる特徴がある。

【００１３】図５は本発明の別の実施例を示す。本実施
例が、図１の実施例と異なるのは、ツェナーダイオード
１０に代わり、その全体が符号２５で表されるツェナー
ダイオードが導体２上に設けられ、さらに電極９が配線
２６により低抵抗で導体２に接続されている点である。
このツェナーダイオード２５はツェナーダイオード１０
と異なり、互いに逆方向に接続されたツェナーダイオー
ドが２組接続されている。このツェナーダイオードの個
数は後で述べるように任意に選ぶことができる。このた
め、単体のツェナーダイオードでは困難な高い電圧の場
合でも、ツェナーダイオードの個数を適当に選ぶことで
実現できる特徴がある。

【００１４】符号２５のツェナーダイオードの実施例を
図６に示す。ｎ型半導体ｎ１層２８の一方の表面にｐ型
の半導体ｐ２層２７を設けてある。ｎ１層２８のもう一
方の表面には、その全体が符号２９で表される領域が、
４箇所それぞれ独立に設けられている。この領域２９
は、ｐ型のｐ３層３０と、このｐ３層３０に囲まれて、
互いに接することなくｎ型のｎ＋１層３２とｐ型のｐ＋
３層３３がｎ１層２８の表面に接して設けられている。
さらに、ｐ３層３０とｎ＋１層３２の間に、ｐ型のｐ＋
２層３１がｎ＋１層３２と平坦な面で接触して、ｎ１層
２８の表面に接することなく設けられている。１つ目の
領域２９では、ｎ＋１層３２にＩＧＢＴのゲートにつな
がる電極１１が設けられ、さらにｐ＋３層３３は電極３
５により、２つ目の領域２９中のｎ＋１層３２と低抵抗
で接続される。２つ目の領域２９中のｐ＋３層３３は電
極３６により低抵抗で３つ目の領域２９のｐ＋３層３３
と接続される。３つ目の領域２９のｎ＋１層３２は電極
３７で低抵抗で４つ目の領域２９のｐ＋３層３３と接続
される。さらに４つ目の領域２９のｎ＋１層３２には電
極９が低抵抗で設けられている。電極の形成されたｎ１
層２８の表面の電極と接していない部分は、絶縁体３４
で覆われており他の半導体領域と接しないようになって
いる。

【００１５】この実施例では、４つのツェナーダイオー
ドが直列に２個ずつ互いに逆向きに接続されているが、
このツェナーダイオードの数及び向きは、領域２９の数
および、そのｎ＋１層３２とｐ＋３層３３に接続する電
極により変えることができる。このため本実施例の半導
体装置は図１の実施例の装置の特徴に加え、ゲート保護
に必要とされる電圧をツェナーダイオードの数及び向き
を適当に選ぶことで容易に実現できる。また本実施例の
各層の導電型がｎ，ｐ逆の組み合わせであっても同様の
効果が得られる。

【００１６】本発明の別の実施例を図７に示す。本実施
例は、図１の実施例のツェナーダイオード１０の代わり
に、その全体が符号４６で表されるツェナーダイオード
を用いているもので、図にツェナーダイオード４６の詳
細を示す。ツェナーダイオード４６は、ｐ型半導体ｐ４
層４２の一方の表面にｐ型の半導体ｐ＋４層４１を設け
てある。このｐ＋４層４１に低抵抗で接触して電極９が
設けられている。ｐ４層４２のもう一方の表面には、ｎ
２層４３とｐ＋５層４４が形成されている。ｎ２層４３
中には、前記の領域２９が、２箇所それぞれ独立に設け
られている。１つ目の領域２９では、ｎ＋１層３２にＩ
ＧＢＴのゲートにつながる電極１１が設けられ、さらに
ｐ＋３層３３は電極４７により、２つ目の領域２９のｐ
＋３層３３と低抵抗で接続されている。２つ目の領域２
９のｎ＋１層３２は電極４５により低抵抗でｐ＋５層４
４と低抵抗で接続される。本半導体装置では、領域２９
の数とその間の配線電極を適当に選ぶことで、図５の実
施例と同様にツェナーダイオード２５のツェナー電圧を
制御することが可能である。このため図５の実施例と同
様の効果が期待できる。さらに図５の実施例に比べ、配
線２６が不要となるため装置の構造が単純化でき、装置
の信頼性をさらに高めることができるという特徴があ
る。

【００１７】本発明の別の実施例を図８に示す。本実施
例が図５の実施例と異なる点は、ツェナーダイオード２
５が、ゲート電極に低抵抗で接続された導体４上に設け
られ、さらに配線１４，２６に代わって、配線３８が電
極１１と電極４を、配線３９が電極９と電極２をそれぞ
れ低抵抗で接続している点である。本実施例のように、
配線を変更することで、ゲート電極と接続された導体上
にツェナーダイオードを形成しても、エミッタ電極に接
続された導体上にツェナーダイオードを形成した他の実
施例の場合と同様の効果が期待できる。さらに本実施例
の場合、ゲート抵抗１０８とツェナーダイオード２５を
一体構造とし、部品点数を減らすことも可能である。

【００１８】図９は本発明の他の実施例を示す。装置全
体が符号４８で示されるこの半導体装置は、符号５０で
表されるｎチャネル型のＩＧＢＴのゲート電極とエミッ
タ電極に、符号４９で表されるｎチャネルエンハンスメ
ント型のMISFETが、ソースおよびドレインをそれぞれ接
続して設けられている。またMISFET49のゲートは、ＩＧ
ＢＴのゲート電極に接続されている。さらにMISFET49
は、そのゲートのしきい値が、IGBT50のゲートに正の過
大なゲート信号が印加されたときに過電圧保護をかける
電圧となっている。ＩＧＢＴのゲート端子にMISFET49の
しきい値以上の電圧が印加されると、MISFETがオンす
る。このためＩＧＢＴのゲート，エミッタ間の電位はMI
SFETのしきい値電圧でクランプされ、それ以上の過電圧
は印加されなくなり、ゲート保護が可能となる。さらに
この実施例の場合、ゲート過電圧保護の開始される電圧
が、MISFETのしきい値電圧で決定される。MISFETのしき
い値電圧はツェナーダイオードのツェナー電圧よりもば
らつきが少なく、高精度に制御が可能である。このため
本実施例は、従来のツェナーダイオードを用いた場合よ
り高精度なゲート保護が可能であるという特徴がある。

【００１９】本実施例では正の過電圧に対するゲート保
護の場合を例に取ったが、負の過電圧に対してゲートを
保護する場合には、MISFET49をｐチャネルエンハンスメ
ント型のＭＩＳＦＴとすれば良い。さらに、正および負
の過電圧に対するゲート保護を同時に行う場合は、ｎチ
ャネルエンハンスメント型のMISFETとｐチャネルエンハ
ンスメント型のMISFETを並列に設ければよい。

【００２０】図１０に本発明の別の実施例を示す。図に
その断面構造を示す半導体装置は、図９で示した実施例
を１チップで構成した場合を示した物である。その全体
が、符号７１で示される本半導体装置は、ｎ型半導体ｎ
４層６１の一方の表面にｐ型の半導体ｐ＋６層６０を設
けてある。このｐ＋６層６０に低抵抗で接触してコレク
タ電極５９が設けられている。ｎ４層６１のもう一方の
表面に絶縁ゲート６６と６７が設けられている。ｎ４層
６１の表面から絶縁ゲート６６と６７に接するようにｐ
型のｐ６層６２が形成されている。ｐ型のｐ６層６２中
には、ｎ４層６１の表面からｎ型のｎ＋５層６３，ｎ＋
６層６４，ｎ＋７層６５が設けられている。ここでｎ＋
５層６３，ｎ＋６層６４は絶縁ゲート６６に、ｎ＋７層
６５は絶縁ゲート６７にそれぞれ接して設けられてい
る。絶縁ゲート６６は電極６８によりｎ＋５層６３と低
抵抗で接続され、ｎ＋６層６４，ｎ＋７層６５およびｐ
６層６２は、エミッタ電極６９により低抵抗で接続され
ている。この半導体装置は、図に示すように符号７３で
示されるMISFETと符号７４で示されるＩＧＢＴから構成
されている。さらにゲート端子Ｇと電極６８の間にはチ
ップ上に形成されたダイオード７０がゲート端子Ｇ側に
アノードを向けて接続されている。

【００２１】MISFET73のしきい値以上の電圧がゲート端
子Ｇに印加されると、MISFET73がオンする。このため絶
縁ゲートに印加される電圧はMISFET73のしきい値でクラ
ンプされる。このため図１の実施例と同様な効果が期待
できる。またＩＧＢＴとゲート保護のMISFETが１チップ
で構成されるため、装置の構造が単純化でき、装置の信
頼性をさらに高めることができるという特徴がある。ま
たダイオード７０は負のゲート電圧が印加された場合の
漏れ電流を防ぐ目的で設けられている。このためゲート
に負の電圧を印加しない用途の場合、このダイオード７
０を除いてゲート端子Ｇと電極６８を直接接続しても良
い。

【００２２】図１１は本発明の別の実施例を示す。本実
施例と図１０の実施例の違いのみを説明する。本半導体
装置では、ｎ＋５層６３中に、絶縁ゲート６６に接して
ｐ型のｐ＋７層７２が設けられており、電極６８は、ｎ
＋５層６３に代わりｐ＋７層７２と低抵抗で接触してい
る。さらにゲート端子Ｇと電極６８が直接低抵抗で接続
されている。この装置ではｐ＋７層７２とｎ＋５層６３
のｐｎ接合が、図１２の実施例のダイオード７０の働き
をするため、ダイオード７０が不要となる。このため素
子構造が単純になり、装置の信頼性をさらに高めること
ができるという特徴がある。

【００２３】図１２は本発明の半導体装置を用いて、電
力変換装置の１つである電動機駆動用インバータ装置を
構成した一例を示したものである。本発明の６個の半導
体装置で電圧型インバータ回路を構成し、三相誘導電動
機１０９を制御する例で、その基本回路は本発明の半導
体装置，フライホイールダイオード１０２，スナバダイ
オード１０３，スナバ抵抗１０４，スナバコンデンサ１
０５から構成されている。従来装置に比べ、誤動作しに
くく、また破壊しにくい本装置を用いることで、ゲート
駆動回路が簡略化でき、さらにスナバ回路の縮小及び削
除が可能になった。従って電力変換装置の一層の小型化
が実現できた。

【００２４】以上の実施例では、ＩＧＢＴをスイッチン
グ素子とした場合を例として挙げたが、本発明が他のＭ
ＩＳゲートを用いたスイッチング素子に対しても適応可
能であることは言うまでもない。

【００２５】

【発明の効果】本発明によれば、過電圧保護の電圧のば
らつきが減少し、誤動作が少なく破壊耐量が高い複合半
導体装置が得られると共に、小型で大容量電力変換装置
を提供できる。

【図面の簡単な説明】

【図１】本発明を実施した複合半導体装置の断面図。

【図２】本発明のツェナーダイオードの実施例。

【図３】本発明の装置によりモジュールを構成した例。

【図４】従来例の断面図。

【図５】本発明の他の実施例。

【図６】本発明の他の実施例。

【図７】本発明の他の実施例。

【図８】本発明の他の実施例。

【図９】本発明の他の実施例。

【図１０】本発明の他の実施例。

【図１１】本発明の他の実施例。

【図１２】本発明の複合半導体装置を用いて構成した電
力変換装置の例。

【符号の説明】

１…絶縁基板、２，３，４…導体、５，５９…コレクタ
電極、６…ＩＧＢＴ、７…ゲート電極、８，６９…エミ
ッタ電極、９，１１，３５，３６，３７，４５，４７，
６８…電極、１０，２５，４６…ツェナーダイオード、
１２，１３，１４，１７，１８，１９，２６，３８，３
９…配線、１５…基板、１６…絶縁体、１９…ゲート配
線、２１，２７，３０，４２，６２…ｐ層、２０，２
４，３２，６３，６４，６５…ｎ＋層、２２，３１，３
３，４１，４４，６０，７２…ｐ＋層、２３…絶縁膜、
２８，４３，６１…ｎ層、４９，７３…ｎチャネルエン
ハンスメント型MISFET、５０，７４，１０６…ＩＧＢ
Ｔ、６６，６７…絶縁ゲート、７０…ダイオード、１０
２…フライホイールダイオード、１０３…スナバダイオ
ード、１０４…スナバ抵抗、１０５…スナバコンデン
サ、１０８…ゲート抵抗、１０９…三相誘導電動機。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長洲 正浩 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】ＭＩＳゲートを有する半導体装置のＭＩＳ
   ゲート端子と、ゲート駆動信号の基準電位が入力される
   端子間に、非線形素子を設けた複合半導体装置であっ
   て、その非線形素子が、ＭＩＳゲートを有する半導体装
   置の取り付けられている絶縁基板に設置されていること
   を特徴とする複合半導体装置。
2. 【請求項２】請求項１の複合半導体装置において、前記
   ＭＩＳゲート端子もしくはゲート駆動信号の基準電位が
   入力される端子と低抵抗で接続された導体を有し、前記
   非線形素子が、前記導体上に独立して設置されているこ
   とを特徴とする複合半導体装置。
3. 【請求項３】請求項２の複合半導体装置において、非線
   形素子にそのツェナー電圧を決定する接合が平坦な面で
   形成されているツェナーダイオードを用いたことを特徴
   とする複合半導体装置。
4. 【請求項４】請求項１の複合半導体装置において、前記
   ＭＩＳゲート端子とゲート駆動信号の基準電位が入力さ
   れる端子の間にMISFETのソースおよびドレインが接続さ
   れ、さらに前記MISFETのゲートが前記ＭＩＳゲートに端
   子に接続していることを特徴とする複合半導体装置。