JP2002536848A - 集積回路の静電荷放電保護 - Google Patents

集積回路の静電荷放電保護

Info

Publication number
JP2002536848A
JP2002536848A JP2000599082A JP2000599082A JP2002536848A JP 2002536848 A JP2002536848 A JP 2002536848A JP 2000599082 A JP2000599082 A JP 2000599082A JP 2000599082 A JP2000599082 A JP 2000599082A JP 2002536848 A JP2002536848 A JP 2002536848A
Authority
JP
Japan
Prior art keywords
well
pad
region
doped region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000599082A
Other languages
English (en)
Other versions
JP5023254B2 (ja
Inventor
ペテルソン、オラ
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Publication of JP2002536848A publication Critical patent/JP2002536848A/ja
Application granted granted Critical
Publication of JP5023254B2 publication Critical patent/JP5023254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 集積半導体回路のための電気接続パッド（３）は、反対のドーピングのウェル（５５）内に位置するドーピングされた領域（１３）によって形成された保護ダイオードと、コンタクトエリアと同じドーピングタイプの別のドーピングされた領域（１５）を囲み、反対のドーピングの別のウェル（５７）によって囲まれたウェル（５９）によって形成された別の保護ダイオードとを有する。これらドーピングされた領域は、パッドに接続され、パッドの周辺の一部において又はそれに沿って延びる連続する細いストリップとなっている。ウェル（このウェルに対し、他のドーピングされた領域はコンタクトとして働く。）もストリップ状であり、パッドの周辺に位置する。他のドーピングされた領域（１５）は、集積回路の入出力路に接続された電気抵抗器を形成するためのコンタクトとしても使用される。抵抗器は、他方のドーピングされた領域を囲むウェル内に形成され、この抵抗器の別のコンタクトは、同じドーピングタイプの別のドーピングされた領域（４５）によって形成される。このコンタクトもストリップ状であり、同じウェル内に位置し、従ってパッドの周辺およびパッドのマージン部分の下方に位置する。従って、抵抗器は、余分な空間を必要としない。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、集積回路に関し、より詳細には、集積回路の静電荷放電保護および
集積回路で使用されるコンタクトパッドに関する。
【０００２】 （発明の背景および技術状態） 静電荷の放電現象（ＥＳＤ）は、周知のように電子デバイス、特に絶縁または
半絶縁基板上に製造された電子半導体デバイス、例えば集積回路と称されている
種類のデバイスを破壊することがある。ＥＳＤから保護するデバイスは、従来で
は静電荷放電の影響を受ける回路から過剰電荷をシャントし、離間するように、
ほとんどの半導体デバイスの入出力路に設けられていた。集積回路チップでは、
パッドと称される広い金属領域が設けられている。この金属領域は、自由表面を
有し、電子回路を他の電気デバイスに接続するため、例えばチップの電子回路と
の間で入出力をするのに使用されている。例えば、かかるパッドには導電性ワイ
ヤを接合でき、かかるパッドにＥＳＤ保護回路を設け、これらパッドに接続する
ことができる。
【０００３】 パッド、例えばワイヤボンド接続部に接続を行う際、下向きの力は、かなりの
大きさとなることがあり、特にパッドの下方に金属層が存在している場合には、
パッドの下方の層のラミネーションを破壊したり（以下、デラミネーションと称
す）、また、これら力は、この領域にあるｐｎ接合部を破壊することもある。従
って、ＥＳＤ回路のような電子回路をパッドの下方または直下に設けることは容
易ではない。しかしながら、ＥＳＤ回路のこのような設置位置は、集積回路のチ
ップの広い有効面積を節約するので、一般に有利である。
【０００４】 従って、米国特許第5,514,892号明細書には、ワイヤボンドパッドの下方の半
導電性ウェル内にダイオードが形成された静電荷放電保護デバイスが開示されて
いる。このパッドは、アースに接続された１つのダイオードを貫通し、更に３ボ
ルトの電源電圧に直列接続された５つのダイオードを貫通している。後者の直列
接続されたダイオードを設けることにより、この集積回路は、５ボルトに許容さ
れている。これらダイオードは、列状に設けられた６つの長方形領域を有するパ
ターンとしてパッドの直下に形成されている。このような構造、恐らく特に中間
接続金属層の特殊なレイアウトは、層間デラミネーションの問題を解決するため
に必要となっている。
【０００５】 米国特許第4,750,081号明細書には、ワイヤボンドパッドの長方形コーナーの
直下にダイオードが位置する静電荷放電保護回路が開示されている。更にコーナ
ーのダイオードの間に列状にパッドのマージン部分の周辺部の直下にディスクリ
ートダイオードを形成することもでき、これら他のダイオードの長手方延長部は
、パッドの側面に垂直となっている。従って、パッドの主要部分は、下方に金属
層を有することはなく、このことによってデラミネーションが生じる可能性が少
なくなっている。逆方向のバイアスが加えられたｐｎ接合により金属パッドを基
板に接続するのに、単一配列タイプのダイオードしか使用されていない。米国特
許第5,304,839号明細書には入出力路に全く抵抗器を含まない保護構造体が開示
されている。
【０００６】 半導体デバイスの入力路には、入出力路に接続される電気抵抗のような、大入
力電流に対する保護が設けられることが多く、この電気抵抗は、この大入力電流
を制限するように働く。この抵抗は、従来ではボンディングパッドの外側に設け
られ、下記に引用する明細書に示されるように、有益なチップ領域を占めていた
。
【０００７】 米国特許第4,806,999号明細書では、パッドの周辺の下方に位置する２つのダ
イオードによって、静電荷放電から入力パッドが保護されている。これら保護パ
ッドは、パッドの周辺、すなわちエッジラインのほぼ半分に沿って延びる比較的
狭いストリップ状となっており、パッドに接続された第１の電極によって形成さ
れている。この第１の電極は、タブまたはウェルに接続されるか、またはこれら
の内部に接続されるように位置し、タブまたはウェルは、第１の電極と反対のド
ーピングタイプを有し、ダイオードの第２の電極を形成すると共に、電源電圧ま
たはアースに接続されている。タブの間の境界部は、パッドの露出部分が重なっ
ていない領域に位置し、パッドと入力回路との間に入力抵抗器を設けることがで
きる。
【０００８】 米国特許第4,876,584号明細書では、ダイオードとトランジスタによってター
ミナルパッドが保護された集積回路が開示されている。これらダイオードおよび
トランジスタは、それぞれのパッドの外側に水平に位置し、パッドのエッジに位
置する１つのターミナルを有する。パッドを集積回路の残りの部分に接続する抵
抗路によって抵抗器が設けられている。公開された欧州特許出願第0371663号に
も保護ダイオードと抵抗器とを有する同様な構造体が開示されている。抵抗器は
パッドの外側に水平に位置する金属シリサイドのリンクによって形成されている
。米国特許第5,808,343号、同第5,615,073号、同第5,196,913号、同第4,730,208
号および同第4,710,791号明細書にも、入力路および／または出力路内に抵抗器
を含む同様な別の保護構造体が開示されている。
【０００９】 （発明の概要） 本発明の目的は、集積回路を製造する際に、余分な処理工程を前提としない、
過剰の正または負の電圧から集積回路の接続パッドを保護するためのデバイスを
提供することにある。
【００１０】 本発明の目的は、寄生容量が少なく、電気的なオーバーストレスの許容値が良
好であり、過剰な正または負の電圧から集積回路の接続パッドを保護するための
デバイスを提供することにある。
【００１１】 本発明の別の目的は、ＥＳＤから保護し、入出力トランジスタのラッチアップ
を生じさせる恐れが最小である集積回路の接続パッドを提供することにある。
【００１２】 本発明の別の目的は、ＥＳＤから保護され、パッドにボンディングを実際に行
う際、例えばワイヤボンディングの際に生じる力を受けた場合に、デラミネーシ
ョンおよびＥＳＤ回路のｐｎ接合部が破壊される可能性が最小となっている集積
回路に接続パッドを提供することにある。
【００１３】 本発明の別の目的は、簡単かつ空間を節約するように設けられ、入力路および
／または出力路内に抵抗が接続された集積回路の接続パッドを提供することにあ
る。
【００１４】 従って、接続パッド、例えばワイヤボンドパッドまたは集積回路のためにフリ
ップチップ接触するためのパッドは、第１の電極によって形成された保護ダイオ
ードを有し、この第１のダイオードは、それぞれのパッドに接続され、パッドの
周辺またはエッジラインの一部にて、またはそれに沿って延びる比較的細いスト
リップ状となっている。これら第１の電極は、第１のドーピングタイプを有する
。更に、この第１の電極は第１のドーピングタイプと反対の第２のドーピングタ
イプを有すると共に、ダイオードの第２の電極を形成し、大電流を吸収できる低
電圧電源に接続されるようになっている領域に接続されるか、またはこの領域内
に設けられる。パッドのエッジにおける第１の電極の位置により、第１の電極を
パッドに電気的に接続するのに必要なすべての金属領域をパッドのエッジにも設
けることが可能となる。従って、パッドの中心の広い部分の下方には金属層は、
不要である。次に、パッドの中心部分の直下の領域を、例えば、ほとんどのシリ
コン酸化膜に比較的均一に接触させることができ、これによってデラミネーショ
ンが生じる恐れが低くなっている。また、前記中心部分の下方にｐｎ接合部を設
ける必要はない。
【００１５】 第１の電極が細い形状となっている結果、第２の領域および回路の他の導電性
領域に対する第１の電極の容量が小さくなっている。更に、細い形状によっても
単位長さ当たりの所定の電気抵抗が得られ、この結果、第１の電極の長手方向に
わたって生じ得る大電流を分散させることが可能となっている。第１の電極の細
いストリップは、それぞれのパッドのマージン部分の直下に設けることができ、
これらストリップは、領域外に所定の部分を有することもでき、従って、この所
定の部分は、パッドの側面にある表面部分の下方に位置することになる。多くの
ケースでは、パッドを約１３０度の角度の多角形とすることによって細いストリ
ップを十分な長さとすることができる。このストリップ形状の領域は、できるだ
けスムーズな構造とすべきことが好ましい連続するストリップであり、よって、
これら領域は、電界強度が過度に大きくなることを防止するために、約３５０度
よりも小さい角度となっていなければならない。
【００１６】 特に、ストリップ形状の領域は、集積半導体回路の入力電流路および／または
出力電流路に電気抵抗器を形成するのに使用され、このように抵抗器を設けるの
に集積回路チップの上に余分な空間を必要としない。抵抗器は、第１のドーピン
グされた領域の一部によって形成され、この部分のすべてまたは第１のドーピン
グされた領域のすべては、パッドの直下に位置する。特に第１のドーピングされ
た領域の一部分のすべておよび／または第１のドーピングされた領域のすべては
、パッドのマージン部分の下方に位置する。一部および／または第１のドーピン
グされた領域は、細長い形状または長手方向を有するストリップ形状を有するこ
とが好ましく、抵抗器を通過する電流が長手方向にほぼ垂直な方向を有するよう
に配置される。次に、特に、この部分および／または第１のドーピングされた領
域の長さおよび幅は、この部分の全長にわたって電流がほぼ均一に分散されるよ
う、この部分の単位長さ当たりの所定の電気抵抗とするように抵抗器を選択でき
る。この部分および／または第１のドーピングされた領域は、パッドのエッジの
一部に平行に延びる連続ストリップの形状を有することが好ましい。一部および
／または第１のドーピングされた領域の形状がストリップ状である場合、これら
ストリップは、ストリップの接続された部分の間にストリップは、約１３５度の
コーナまたは角度を有することが好ましい。
【００１７】 好ましい実施例では、第１のドーピングされた領域は、集積半導体回路を保護
する第１のダイオードの電極でもあり、この第１のダイオードは、入力路および
／または出力路に接続される。次に、第１のダイオードの第１の電極を形成する
第１のドーピングされた領域を第１の導電タイプにドーピングし、パッドに電気
的に接続することができ、第１の導電タイプと反対の第２の導電タイプの第２の
ドーピングされた領域によって第１のダイオードの第２の電極を形成する。この
第２のドーピングされた領域は、第１のドーピングされた領域を水平方向に囲む
が、その第１のドーピングされた領域に重ならない比較的広い領域となっている
。第１のドーピングされた領域と第２のドーピングされた領域は、同様な種類の
領域であり、水平平面からほぼ同じ高さまで下方に延び、比較的低いドーピング
と低い導電性を有するウェルまたはタブと称されるタイプの領域となっている。
第１の領域の内部かつ表面には第３および第４のドーピングされた領域が位置す
ることができ、これら領域は、第１の領域と同じタイプにドーピングされるが、
これら領域は、第１の領域よりもドーピングが高く、よって導電率がより高くな
っている。これら第３および第４のドーピングされた領域は、これらコンタクト
領域の間に第１のドーピングされた領域の材料で形成された抵抗器のコンタクト
領域として働く。
【００１８】 第１、第３および第４の領域は、すべてストリップ形状であり、互いに平行に
延びることが好ましく、よって平行な長手方向を有する。第３のドーピングされ
た領域は、第１のダイオードの第１の電極のコンタクト領域とすることができ、
この第１の電極は、第１のドーピングされた領域である。一実施例では、第４の
ドーピングされた領域は、第３のドーピングされた領域よりもパッドの中心の近
くに位置し、従って、第４のドーピングされた領域が保護される。この理由は、
保護ダイオードとして働く第１のダイオードが主に第１の領域と第２の領域との
間の外側境界部に形成され、外側境界部は、反対の内側境界部よりもパッドの中
心からより遠くに位置するからである。これはパッドの所定の位置にある領域に
第２の領域を一定電圧に接続することが好ましいという事実に起因するものであ
る。ドーピングされるすべての領域は、局部的に高い電界が生じる可能性を小さ
くするよう、それぞれの境界部の接続された部分の間に少なくとも約１３５度の
コーナまたは角度を有する境界部を有することが好ましい。
【００１９】 更に一般に、集積半導体回路またはチップの電気接続パッドを高電圧および低
電圧から保護するデバイスは、第１の導電性タイプの第１のウェルと第１の導電
性タイプの第２のウェルとを含み、第２の導電性タイプは、第１の導電性タイプ
と反対であり、基板の表面またはその内部に第１および第２のウェルが形成され
る。第１のウェル内には第１のｐｎ接合を形成するために第２の導電性タイプの
第１の導電性領域が設けられ、第２のウェル内には第２のｐｎ接合部を形成する
ための第１の導電性タイプの第２の導電性領域が設けられる。これら第１および
第２の導電性領域は、パッドに電気的に接続される。第１のウェル内には第２の
導電性タイプの第３のウェルが設けられ、この第３のウェルは、第１のウェルに
よって水平方向が囲まれるので、第１のウェルは、第３のウェルの垂直側面にて
第３のウェルを囲むだけであり、第３のウェルの下方部分は有しない。第３のウ
ェルの内部には第１の導電性領域が位置し、この第１の導電性領域は、第１のウ
ェルと第３のウェルの間の境界部に形成される第１のｐｎ接合の接触領域として
働く。
【００２０】 実際には第１の導電性タイプをＰタイプとし、第２の導電性タイプをＮタイプ
とすることができるので、第３のウェルの導電タイプを決定するドーピング材料
は、実質的にリン原子を含むことができ、第１の導電性領域の導電性を決定する
ドーピング材料は、実質的にヒ素原子を含むことができる。
【００２１】 第１のウェルおよび第２のウェルは、互いに側面に位置することが好ましく、
各ウェルは、パッドのほぼ半分の下方に位置し、従って、ウェルの間の境界ライ
ンは、パッドの直径方向に沿って延び、パッドの中心を通過する。 次に、添付図面を参照し、非限定的な実施例によって本発明について説明する
。
【００２２】 図１は、極めて低いドーピング率を有するＰタイプの基本的基板１の上部に製
造された集積回路チップの多層構造の部分断面図である。この基板１は、底部層
２を有し、この底部層２は、タイプＰ＋＋であるので良好な導電体であり、アー
ス電位を有するように、例えば図示されていないリードフレームに接続すること
ができる。チップ全体に良好に定められたアース電位を有する底部平面を設け、
これによって高周波信号の妨害波からの影響を低減することができる。例えば、
ワイヤボンディング用の電気接続パッド３は、頂部金属層の一部であり、一部が
自由な上部表面領域５も有する。このパッドのマージン部分は、パッシベーショ
ン層７によって被覆されている。このパッド３の形状は、ほぼ多角形状であり、
この多角形は、正多角形とすることができ、隣接する辺と１３５度の角度をなす
辺を有する。図３に示された集積回路チップの平面図が参照される。図１の断面
図は、図３におけるＩ−Ｉ線に沿ったものである。パッドは、２つの対向する平
行な辺をより長くしたり、短くしたり、また９個以上の辺を有する多角形とする
ことにより、正多角形から得られる形状のような別の形状とすることもできる。
いずれの場合においても、隣接する辺の間の角度は、約１３５度よりも小さくし
てはならない。被覆された部分において、すなわちパッド３のマージン部分にお
いて、パッドは、多数の電気コンタクトプラグ９および中間金属層から、例えば
図示されるように、メタル１と称す第１の低い金属層およびメタル２と称す第２
の中間金属層からパターン形成された金属領域１１を介し、下方の導電性層と電
気的に接触する。
【００２３】 例えば、コンタクトプラグ９は、正方形の横断面を有し、かなり密に設けられ
ている。図示された実施例では、金属領域１１およびコンタクトプラグ９は、パ
ッド３のマージン部分の直下、すなわちパッシベーション層７によって被覆され
た部分のほぼ下方に配置されているが、いずれの場合においても、パッドの中心
部分の下方には位置していない。最も下方のプラグ９は、変化するドーピングタ
イプの電気的に良好な導電性の層のストリップ状をした領域１３、１５と電気的
に接触しており、この導電層は、イオン注入および／または拡散層である。導電
領域１３、１５は、最も下方のコンタクトプラグ９との電気的接触を高めるよう
、頂部表面にチタンシリサイド層１７、１９を有することができるが、電気抵抗
を低減するためのかかる表面層は、不要である。拡散またはイオン注入された領
域１３、１５は、それぞれ反対のドーピングタイプＰ＋およびＮ＋を有し、これ
ら領域は、隣接および／または下方の領域とダイオードまたは後述するようにダ
イオードを形成する隣接および／または下方領域とのコンタクトを形成するよう
に選択されたドーピングタイプの高い導電率を有するようにドーピングされてい
る。フィールド酸化膜２１の領域により導電領域１３、１５およびその他の領域
を形成する良導電性のドーピングされた層の種々の領域が横方向に構成されてい
る。
【００２４】 従って、ボンディングパッド３の中心の自由領域５の直下にフィールド酸化膜
領域３２が位置する。良導電性のイオン注入および／または拡散された領域１３
、１５の外側エッジには、他の細いストリップ状の外側フィールド酸化膜領域２
５、２７が位置し、よって、これら領域の内側エッジは、パッド３の中心に向か
って若干ずれて、パッド３のエッジの下方に位置し、更に外側エッジは、例えば
パッド３のエッジのほぼ直下に位置する。更に良導電性領域１３、１５から更に
互いに外側のフィールド酸化膜ストリップ領域２５、２７によってアイソレート
された、イオン注入および／または拡散によって製造された同じ層の良導電性領
域２９、３１も配置され、これら領域２９、３１は、下方の領域に対する電気的
コンタクトとして働く。所定の適当な場所に別の良導電性領域２９、３１を設け
ることができるが、図１に示されるように、細いフィールド酸化膜ストリップ２
７、２７によってのみ分離される導電性領域１３、１５の辺に直接位置すること
はできない。（図３参照）。別の良導電性領域２９、３１は、頂部表面にチタン
シリサイド化領域３３、３５を有し、これら領域およびコンタクトプラグ３７、
３９を通して金属層メタル１およびメタル２の領域４１、４３と接触する。金属
領域４１、４３は、後述するように、適当な低電圧に接続するようになっている
。
【００２５】 チタンシリサイド化領域１７、１９は、イオン注入された導電性領域１３、１
５の中心部分だけを有利に被覆でき、これら部分は、コンタクトプラグ９の直下
に位置するので、イオン打ち込みされた領域１３、１５の細いマージン部分が生
じる。従って、これらマージン部分は、フィールド酸化膜領域２５、２７および
２３に位置し、シリサイド部は有しない。
【００２６】 同じイオン注入および／または拡散された層の別の良導電性のストリップ形状
領域４５が良導電性ストリップ１３、１５の１つに位置し、これに沿って延び、
同じドーピングを有する。図示した例では、この良導電性ストリップ領域４５は
、良導電性ストリップ１５に位置し、これらは、いずれもＮ＋にドープされてい
る。２つの下方の金属層メタル１およびメタル２の領域４７は、別のストリップ
状の良導電性領域４５よりも上方に位置し、コンタクトプラグ４９およびシリサ
イド領域５０によって、この領域に接続されると共に互いに接続されている。金
属領域４７の最上部は、図１に示されていない水平接続部により、それぞれの金
属領域の延長部を通して同じチップ内または同じチップ上に製造された一部の能
動的デバイス（図示せず）の入力回路および／または出力回路に接続されている
。
【００２７】 良導電性領域１３、１５、２５、３１、４５およびフィールド酸化膜領域２３
、２５、２７、５１の下方には、層５３が位置する。この層５３は、エピタキシ
ャル層とすることができ、低濃度にドーピングタイプされたＮ−ウェルおよびＰ
−ウェル５５、５７、５９を形成するようにドーピングされており、これら領域
は、それぞれｎ−、Ｐ−およびＮ−と表示されたドーピングタイプを有する。パ
ッド３の下方の層５３の領域は、大きいＮ−ウェル５５と大きいＰ−ウェル５７
とを分離する平らな垂直平面または水平ライン６１によって中心部が分割されて
いる。パッドのエッジまたはその下方に位置するタイプＰ＋の第１の良導電性の
ストリップ状をした領域１３は、第１の保護ダイオードを形成するように、タイ
プＮ−のそれぞれの大きいウェル５５内にイオン打ち込および／または拡散され
ている。パッドのエッジまたは下方に位置するタイプＮ＋の第２の良導電性のス
トリップ状の領域１３およびこれに沿って延びる別の良導電性のストリップ状領
域４５は、保護抵抗器を形成するように、タイプＮ−の細いストリップ状をした
ウェル５９内にイオン注入および／または拡散されている。細いＮ−ウェル５９
は、他の大きいＰ−ウェル５７によって水平方向に囲まれている。第２の良導電
性ストリップ状領域１３は、他の大きいＰ−ウェル５７と共に第２の保護ダイオ
ードを形成している。タイプＮ＋、Ｐ＋の他の導電性のイオン注入された領域２
９、３１は、ウェルと同じドーピングタイプを有し、この領域は、ウェル内に位
置し、ウェルの材料と電気的に接触し、ウェルを良好に定められた電位とするよ
うに働く。
【００２８】 図３には、互いに２つのボンディングパッドの上から見た図が示されている。
ボンディングパッドは、上記のように多角形状となっている。集積回路チップの
周辺に沿った位置列に複数のかかるボンドパッドを設けることができる。各多角
形は、他の多角形の辺と平行で、かつ隣接する１つの辺を有し、多角形の形状は
、集積回路チップのエッジに平行で同じ分離平面６１に位置する中心を有する。
各多角形は、チップのエッジ６３に平行で、かつ、この近くに位置する外側の辺
とエッジに平行であるが、エッジよりも更に離間した内側の辺を有する。図３か
ら判るように、第１の良導電性領域１３は、それぞれのパッド３の周辺の若干内
側で、かつ、これに平行に位置するそれぞれのパッド３の周辺に沿って延びる均
一幅のタイプＰ＋の細いストリップとなっている。チップエッジに平行な多角形
の内側の辺および内側の辺に接続された２つの辺に沿って領域１３が延びている
。しかしながら、この領域１３は、隣接する多角形の所定の距離で終わっている
。この導電性領域は、Ｎ−ウェル５５の上に位置し、Ｎ−ウェルの材料と共にパ
ッド３から離間する順方向にバイアスのかけられた第１の保護ダイオードを形成
している。同じＮ−ウェル５５内には、Ｎ＋タイプの導電領域２９が位置し、こ
の領域２９は、チップの電界効果トランジスタのような能動的回路を附勢する正
の電源ＶDDに接続されるものとする。従って、Ｎ−ウェル５５の電位は、この電
位を効果的に有する。正の電源電圧ＶDDは、通常、パッド３の電圧よりも低いの
で、形成されるダイオードには順方向のバイアスがかけられる。
【００２９】 同様に、第２の良好な導電性のストリップ状領域１５は、パッド３の周辺の反
対部分に沿って延びる均一な幅のタイプＮ＋の細いストリップであり、タイプＰ
＋の導電性領域１３の鏡像に対応する上記のような形状を有する。細いＮ−ウェ
ル５９の上方またはその内部には、良導電性領域１５が位置し、Ｎ−ウェルは、
良導電性領域１３と接触して周辺のＰ−ウェル５７と共に第２の保護ダイオード
を形成する。このＰ−ウェル５７では、タイプＰ＋の導電性領域３１が位置し、
この導電性領域３１は、アース電位に接続され、更にＰ−ウェル５７と接触する
ので、Ｐ−ウェルは、アース電位を有する。従って、形成される第２の保護ダイ
オードには、ボンディングパッド３の通常の電位に対して順方向のバイアスがか
けられる。
【００３０】 コンタクトプラグおよびパッド３に接続された中間金属層メタル２の領域を貫
通する最も下方の金属層メタル１の領域１１は、パッドの周辺に沿って延びる均
一な幅の閉じたストリップであり、領域１１の外側エッジは、例えば、パッドの
周辺の直下に位置する。
【００３１】 別の良導電性のストリップ状をした領域４５は、均一な幅のタイプＮ＋の極め
て細いストリップであり、第２の良導電性領域１５に平行に延び、同じ長さを有
する。プラグを介し別の良導電性領域４５に接続された下方の金属層メタル１の
領域４７は、均一な幅、例えば、同じ層メタル１の閉じたリング１１と同じ幅の
ストリップである。この領域４７は、多角形の外側の辺に位置する閉じたストリ
ップの外側の直線状部分およびこの外側の直線状部分に接続された閉じたストリ
ップの２つの直線状部分においてのみ閉じたリングに平行に延びる。閉じたスト
リップ１１および領域４７は、Ｎ−ウェル５９の材料によって形成された電気抵
抗器に対する電気コンタクトであり、この抵抗器は、チップの全長にわたってパ
ッド３とチップの能動的デバイスとの間を流れる電流を分配するストリップ形状
であり、この電流は、次にストリップ状をした抵抗器の長手方向にほぼ垂直に流
れる。抵抗器は、ダイオードの一方の電極としても作動し、ダイオードの他方の
電極は、周辺のＰ−ウェル５７および下方の基本的Ｐ−層１となっている。
【００３２】 図２は、パッド３の形状およびウェル５５、４７の間の境界平面６１も示すパ
ッド３の電気的な等価回路図を示す。このパッド３は、上記のように電気保護抵
抗器６７を介し、一般にＣＭＯＳトランジスタを含むアクティブデバイス６５に
接続される。このパッド３は、第１の保護ダイオード６９を介し正の電源電圧ＶDD にも接続され、第２の保護ダイオード７１を通してアース電圧に接続される。
電源電圧に接続されている第１のダイオード６９は、タイプＰ＋の導電性領域１
３およびＮ−ウェル５５によって形成され、Ｎ−ウェルは、良導電性領域２９お
よびコンタクトプラグ３７ならびに２つの下方の金属層の領域４１を介して電源
電圧に接続されている（図１参照）。パッド３の電圧は、正の電源電圧よりも高
くないので、第１のダイオードには、通常、順方向のバイアスがかけられる。ア
ースに接続された第２のダイオード７１は、ストリップ状のＮ−ウェル５９およ
び周辺のＰ−ウェル５７によって形成され、Ｐ−ウェルは、良導電性領域３１、
コンタクトプラグ３９および下方の金属層の領域４３を介しアース電圧に接続さ
れている（図１参照）。パッド３の電圧は、通常、アース電圧よりも低くないの
で、第２のダイオードにも、通常、順方向のバイアスがかけられる。
【００３３】 導電性領域１３、１５の中心の長手方向部分だけにシリサイド層を配置するこ
とにより、極めて良好な導電率を有するシリサイド層は、形成されたダイオード
６９、７１のｐｎ接合部から所定の距離に位置し、エッジにて、それぞれのウェ
ルの材料と効率的でないｐｎ接合部を形成するようにシリコンの結晶構造を分散
するフィールド酸化膜において導電性領域１３、１５のエッジ領域と電気的に接
触しない。
【００３４】 抵抗器６７は、ダイオード６８の電極を形成し、このダイオードの他方の電極
は、周辺のＰ−ウェル５７およびベース層１であり、これらはアースに接続され
る。これらダイオードには、通常、順方向のバイアスがかけられる。
【００３５】 ＶDDと保護ダイオードの１つにおける順方向電圧の低下分との合計、一般に約
０.７Ｖよりも高い正の電圧がパッド３に印加されると、電源電圧側の第１の保
護ダイオード６９は、導通し始め、図示されていない電源に電流が流入する。ダ
イオードの順方向の電流低下分の負の電圧よりも低い負電圧が信号パッド３に印
加されると、アース電位側の第２の保護ダイオード７１が導通し始め、アースか
らパッドに電流が流れる。ダイオード６９、７１が過熱されることなく電流を運
ぶことができる限り、パッドに印加されるすべての過剰電圧が処理され、このよ
うに保護される能動的デバイス６５に電流が流入したり、これから流出すること
はない。
【００３６】 従って、保護ダイオード６９、７１は、適当に適合された内部順方向抵抗を有
しなければならず、この抵抗は、かなり低い値となり得るが、過度に低い値とな
ることはできない。この抵抗値は、ダイオード、すなわち導電性領域１３の面積
に逆比例する。この領域は、図３の平面図に示され、導電性領域１３、１５およ
びストリップ状ウェル５９が信号パッド３の境界の下方に狭いストリップ状とな
っているので、この面積が狭くなっている。このように面積が狭い結果、通常の
作動ケースにおいて、逆方向のバイアスがかけられたダイオードの容量は、小さ
くなっている。このことは、パッド３を使って集積回路との間で高周波の電流を
流す上で重要なことである。
【００３７】 保護ダイオード６９、７１の１つを実際に接続された集積回路を保護するため
に使用する場合、ダイオードに大きな電流が流れることがある。このような大電
流は、この電流を分散できるような十分な幾何学的横断面を有していなければな
らない。このことは、既に述べたように導電性領域１３、１５およびウェル５９
をストリップとして設計し、これらストリップを十分長くすることによって達成
される。
【００３８】 パッドに電気的に接続されているダイオードの領域１３、５９をストリップ状
としたことによっても、これら領域を同じチップに位置する可能性のある入出力
ダイオード（図示せず）の所定距離に設けることが可能となっている。かかるト
ランジスタは、保護ダイオード６９、７１と共にサイリスタ構造体を形成するｐ
ｎ接合部を含む。従って、コンタクトパッド３に十分過剰な電圧が印加されると
、サイリスタのラッチアップが生じ、トランジスタのｐｎ接合部は、導電状態と
なり、これによって、供給電圧が遮断されるまでサイリスタのｐｎ接合部を有す
る入出力回路は、作動不能状態となる。ストリップ形状によって可能な距離によ
りサイリスタ構造体の所定の抵抗値が得られ、この抵抗値は、ほとんどのケース
において、かかるラッチアップ現象を防止する。
【００３９】 図４は、抵抗器６７を含むパッド構造体部分をより詳細に示す。この図では、
水平方向の寸法に対する垂直方向の寸法は、誇張されているが、このことは図１
についても当てはまる。抵抗器は、互いに均一な距離Ａに位置する隣接する平行
な側面を有する良導電性領域１５、４５によって形成されたコンタクト領域を有
する。パッドを含む集積回路を使用すると、入出力信号に対し、電流は、前記隣
接する平行な側面に対してほぼ垂直に流れ、前記側面の水平長さにわたってほぼ
均一に分散する。更に図４において、保護ダイオード７１がパッドに加えられる
負の大きなＥＳＤパルスに対して有効である場合の電流が矢印で示されている。
距離ａは、常に良導電性領域１４、４５の底部からＮ−ウェル５９の底部、すな
わち下方のＰ−層１の表面までの距離ｂ以上とすべきである。このことが満たさ
れない場合、抵抗器の領域を貫通するブレークスルーが生じる危険性がある。す
なわち、領域４５からの電流は、基本層１に流れる代わりに、領域１５に流れる
ことができることに起因し、ＥＳＤパルスが入出力路に達し得る恐れがある。基
本層１は、Ｐ−ドープされた領域３１および５７から得られる負電圧となるよう
にすることができる。
【００４０】 分散された入出力抵抗器が得られる外に、Ｎ−ウェル内にタイプＮ＋の良導電
性領域１５を設けることができるという別の利点もある。通常、良導電性領域Ｎ
−領域は、ヒ素Ａｓでドープされ、Ｎ−ウェルは、リンＰでドープされる。ヒ素
を注入した後に必要なアニールプロセス中に、大きなヒ素原子は、容易には移動
しない。他方、リン原子は、かなり容易に移動し、ヒ素領域のシャープなコーナ
ーを丸くする。このようにヒ素領域における局部的な電界が小さくなるので、ブ
レークスルーの恐れが少なくなる。更にコンタクトプラグ９、４９は、極めて大
きい電流を運ぶことができ、その後、特にタイプＮ＋の良導電性領域１５、４５
におけるコンタクト領域において熱を発生する。この場合、スパイキングが生じ
る危険がある。すなわち、通常、タングステンＷから製造されるコンタクトプラ
グが溶融状態となり、前記良導電性領域を通過して下方の材料内まで下方に流れ
出す可能性がある。この下方の材料は、Ｎ−材料でもあるので、Ｎ−ウェル５９
では、このような現象は、パッド構造体およびその保護デバイスの動作に有効な
影響を与えない。
【００４１】 上記構造体により、特に図３から判るように、ボンドパッド３の極めて密な配
置が可能となる。領域１３およびウェル５９に形成された保護ダイオードは、隣
接するパッド、特に対応するダイオードから比較的長い距離で終了する。このこ
とは、領域１３およびウェル５９がそれぞれのパッドの内側エッジおよび外側エ
ッジの一部でしか延びていないという事実に起因する。
【００４２】 これまで説明した集積回路およびその入出力構造体は、種々の半導体製造また
は処理方法を使って製造できる。例えば、電気的なコンタクトを増すためのシリ
サイド化を使用しない処理方法は、同じ保護入出力デバイスを有することができ
る。集積回路は、ＭＯＳＦＥＴまたはＣＭＯＳタイプ、バイポーラタイプ、これ
らの組み合わせ、もしくは異なる種類の基板および基板構造体を使用する他の同
様なタイプのものでよい。
【図面の簡単な説明】
【図１】 静電荷放電保護がなされたボンディングパッドを有する半導体チップの一部の
断面図である。
【図２】 静電荷放電保護の作動を示す基本回路図である。
【図３】 Ｉ−Ｉラインが図１の断面を示し、最も下方の金属層よりも上のすべての層を
除いた図１のチップの平面図である。
【図４】 図１の断面図の一部の拡大図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｅ 27/06 ３１１ 21/82 Ｐ 27/088 27/08 ３２１Ｈ 27/092 29/861 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 4M106 AA02 AD24 BA20 CA56 5F038 BH02 BH04 BH13 BH18 CA05 CA09 CA10 EZ20 5F048 AA02 AA03 AC01 AC03 BE03 BE09 BF11 BF17 CC06 CC15 CC16 CC18 CC19 5F064 BB35 CC02 CC12 CC21 CC22 DD05 DD10 DD42 【要約の続き】 従ってパッドの周辺およびパッドのマージン部分の下方 に位置する。従って、抵抗器は、余分な空間を必要とし ない。

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 抵抗器を通して集積半導体回路の入力路および／または出力
    路に接続されたパッドを含む集積半導体回路のためのコンタクトパッド構造体に
    おいて、 前記抵抗器は、第１のドープされた領域の一部によって形成され、前記部分の
    すべておよび／または前記第１のドープされた領域のすべては、パッドの下方に
    位置することを特徴とするコンタクトパッド構造体。
  2. 【請求項２】 前記部分のすべておよび／または前記第１のドープされた領
    域のすべては、パッドのマージン部分の下方に位置することを特徴とする請求項
    １記載のコンタクトパッド構造体。
  3. 【請求項３】 前記部分および／または前記第１のドープされた領域は、長
    手方向に細長い形状であり、前記長手方向にほぼ垂直な方向を有する抵抗器を電
    流が通過することを特徴とする請求項１記載のコンタクトパッド構造体。
  4. 【請求項４】 前記抵抗器は、前記部分の単位長さ当たり所定の電気抵抗を
    有し、前記部分の長さおよび幅は、前記部分の全長にわたって電流をほぼ均一に
    分散させるように選択されていることを特徴とする請求項３記載のコンタクトパ
    ッド構造体。
  5. 【請求項５】 前記部分および／または前記第１のドープされた領域は、パ
    ッドのエッジの一部に対して平行に延びる連続したストリップの形状となってい
    ることを特徴とする請求項１記載のコンタクトパッド構造体。
  6. 【請求項６】 前記部分および／または前記第１のドープされた領域は、ス
    トリップの形状であり、これらストリップは、少なくとも約１３５度のコーナー
    または角度をストリップの接続された部分の間に有することを特徴とする請求項
    １記載のコンタクトパッド構造体。
  7. 【請求項７】 前記第１のドープされた領域は、集積半導体回路を保護し、
    入力路および／または出力路に接続された第１のダイオードの電極であることを
    特徴とする請求項１記載のコンタクトパッド構造体。
  8. 【請求項８】 第１のダイオードの第１の電極を形成する前記第１のドープ
    された領域は、第１の導電タイプにドープされ、更に前記パッドに電気的に接続
    され、第１のダイオードの第２の電極は、第１の導電タイプと反対の第２の導電
    タイプの第２のドープされた領域によって形成され、第２のドープされた領域は
    、第１のドープされた領域を水平方向に囲むが、この第１のドープされた領域の
    下方に位置しないことを特徴とする請求項７記載のコンタクトパッド構造体。
  9. 【請求項９】 第１の領域内に位置し、この第１の領域と同じタイプにドー
    プされているが、第１の領域よりも高い導電率を有する第３および第４のドープ
    された領域を含み、これら第３および第４のドープされた領域は、抵抗器のコン
    タクト領域となっていることを特徴とする請求項１記載のコンタクトパッド構造
    体。
  10. 【請求項１０】 第１、第３および第４の領域は、ストリップ状であり、互
    いに平行な長手方向を有することを特徴とする請求項９記載のコンタクトパッド
    構造体。
  11. 【請求項１１】 前記第３のドープされた領域は、第１のダイオードの第１
    の電極のコンタクト領域であり、第１の電極は、第１のドープされた領域を含む
    ことを特徴とする請求項９記載のコンタクトパッド構造体。
  12. 【請求項１２】 前記第４のドープされた領域は、前記第３のドープされた
    領域よりもパッドの中心の近くに位置することを特徴とする請求項１１記載のコ
    ンタクトパッド構造体。
  13. 【請求項１３】 前記パッドは、すべての角度が約１３５度に等しいか、ま
    たは少なくとも約１３５度の多角形の形状を有することを特徴とする請求項１記
    載のコンタクトパッド構造体。
  14. 【請求項１４】 すべてのドープされた領域は、それぞれの境界の接続され
    た部分の間のコーナーまたは角度が少なくとも約１３５度である境界部を有する
    ことを特徴とする請求項１記載のコンタクトパッド構造体。
  15. 【請求項１５】 第１の導電タイプの第１ウェルおよび第２の導電タイプの
    第２ウェルとを備え、前記第２の導電タイプは、第１の導電タイプと反対であり
    、第１および第２ウェルは、１つの基板上またはその内部に形成され、 更に、第１のｐｎ接合部を形成するように第１のウェル内に設けられた第２の
    導電タイプの第１の導電領域および第２のｐｎ接合部を形成するように第２のウ
    ェル内に第１の導電タイプの第２の導電領域を備え、これら第１および第２の導
    電領域が電気接続パッドに接続され、大電圧および小電圧から電気接続パッドを
    保護するデバイスにおいて、 第２の導電タイプの第３ウェルは、第１のウェル内に位置すると共に第１のウ
    ェルによって囲まれ、前記第１のウェルは、第３のウェルの下方には位置せず、
    前記第１の導電領域は、第３のウェル内に位置すると共に第１のウェルと第３の
    ウェルとの間の境界部に形成された第１のｐｎ接合部のコンタクト領域として作
    動することを特徴とする保護デバイス。
  16. 【請求項１６】 前記第１の導電タイプは、Ｐタイプであり、第２の導電タ
    イプは、Ｎタイプであることを特徴とする請求項１５記載のデバイス。
  17. 【請求項１７】 前記第３のウェルの導電タイプは、ほぼリンの原子によっ
    て形成され、前記第１の導電領域の導電タイプは、ほぼヒ素の原子によって形成
    されていることを特徴とする請求項１６記載のデバイス。
  18. 【請求項１８】 前記第３のウェルは、注入および／または拡散されたリン
    原子を含み、前記第１の導電領域は、注入および／または拡散されたヒ素原子を
    含むことを特徴とする請求項１６記載のデバイス。
  19. 【請求項１９】 前記第３のウェルは、電気接続パッドのエッジに位置する
    ストリップを含むことを特徴とする請求項１５記載のデバイス。
  20. 【請求項２０】 前記ストリップは、電気接続パッドのマージン部分の直下
    に位置することを特徴とする請求項１９記載のデバイス。
  21. 【請求項２１】 前記第１および第２の導電領域は、電気接続パッドのエッ
    ジに位置する比較的細いストリップであることを特徴とする請求項１５記載のデ
    バイス。
  22. 【請求項２２】 前記比較的細いストリップは、電気接続パッドのマージン
    部分の直下に位置することを特徴とする請求項２１記載のデバイス。
  23. 【請求項２３】 前記第１のウェルと第２のウェルは、互いに側面に位置し
    、各々が電気接続パッドのほぼ半分よりも下に位置し、ウェルの間の境界ライン
    は、電気接続パッドの直径方向に沿って延び、すなわち電気接続パッドの中心を
    通過することを特徴とする請求項１５記載のデバイス。
  24. 【請求項２４】 前記第１および第２ウェルは、一定電圧、特に電源電圧に
    よって供給される低電圧またはアース電圧に接続されることを特徴とする請求項
    １５記載のデバイス。
JP2000599082A 1999-02-09 2000-02-09 集積回路の静電荷放電保護 Expired - Fee Related JP5023254B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9900439A SE9900439D0 (sv) 1999-02-09 1999-02-09 Electrostatic discharge protection of integrated circuits
SE9900439-2 1999-02-09
PCT/SE2000/000257 WO2000048252A2 (en) 1999-02-09 2000-02-09 Electrostatic discharge protection of integrated circuits

Publications (2)

Publication Number Publication Date
JP2002536848A true JP2002536848A (ja) 2002-10-29
JP5023254B2 JP5023254B2 (ja) 2012-09-12

Family

ID=20414413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000599082A Expired - Fee Related JP5023254B2 (ja) 1999-02-09 2000-02-09 集積回路の静電荷放電保護

Country Status (13)

Country Link
US (1) US6388851B1 (ja)
EP (1) EP1190450B1 (ja)
JP (1) JP5023254B2 (ja)
KR (1) KR100829664B1 (ja)
CN (1) CN1201394C (ja)
AT (1) ATE377844T1 (ja)
AU (1) AU2840300A (ja)
CA (1) CA2362428A1 (ja)
DE (1) DE60037019T2 (ja)
HK (1) HK1046061A1 (ja)
SE (1) SE9900439D0 (ja)
TW (1) TW413922B (ja)
WO (1) WO2000048252A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979908B1 (en) * 2000-01-11 2005-12-27 Texas Instruments Incorporated Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements
CN100401512C (zh) * 2002-03-26 2008-07-09 华邦电子股份有限公司 利用硅控整流器的静电放电保护电路
FR2848026B1 (fr) * 2002-11-28 2005-03-11 St Microelectronics Sa Dispositif de protection d'un circuit electronique contre des decharges electrostatiques
US8280098B2 (en) * 2005-05-19 2012-10-02 Uti Limited Partnership Digital watermarking CMOS sensor
KR100834828B1 (ko) * 2006-03-17 2008-06-04 삼성전자주식회사 정전방전 특성을 강화한 반도체 장치
US8816486B2 (en) * 2008-05-12 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for 3D integrated circuit
JP6590844B2 (ja) * 2017-02-13 2019-10-16 株式会社豊田中央研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151062A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 入力保護回路
JPH02186673A (ja) * 1989-01-13 1990-07-20 Nec Corp 半導体装置
JPH05259394A (ja) * 1991-11-19 1993-10-08 Sgs Thomson Microelectron Inc 静電放電保護構成体
JPH06188369A (ja) * 1992-12-21 1994-07-08 Nippon Motorola Ltd 静電気破壊防止層を有する半導体回路
JPH0818007A (ja) * 1994-06-27 1996-01-19 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928370A (ja) 1982-08-09 1984-02-15 Toshiba Corp 半導体装置
JPS6144454A (ja) 1984-08-09 1986-03-04 Fujitsu Ltd 半導体装置
US4806999A (en) 1985-09-30 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Area efficient input protection
GB8621839D0 (en) 1986-09-10 1986-10-15 British Aerospace Electrostatic discharge protection circuit
US5196913A (en) 1988-07-11 1993-03-23 Samsung Electronics Co., Ltd. Input protection device for improving of delay time on input stage in semi-conductor devices
ES2055795T3 (es) 1988-11-22 1994-09-01 At & T Corp Separador de salida de circuito integrado que tiene proteccion de esd mejorada.
US5304839A (en) 1990-12-04 1994-04-19 At&T Bell Laboratories Bipolar ESD protection for integrated circuits
JPH05226564A (ja) 1992-02-14 1993-09-03 Rohm Co Ltd 半導体装置
FR2693032B1 (fr) 1992-06-25 1994-09-30 Sgs Thomson Microelectronics Structure de diodes de protection de plot.
KR960016483B1 (ko) * 1993-08-27 1996-12-12 삼성전자 주식회사 정전기 보호장치를 구비하는 반도체 집적회로 및 그 제조방법
US5514892A (en) 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
US5615073A (en) 1995-06-22 1997-03-25 National Semiconductor Corporation Electrostatic discharge protection apparatus
DE19539079A1 (de) 1995-10-20 1997-04-24 Telefunken Microelectron Schaltungsanordnung
KR100200303B1 (ko) * 1995-12-29 1999-06-15 김영환 반도체 장치용 정전기 방지회로 및 그 제조방법
EP0822596A3 (en) 1996-08-02 2000-01-05 Texas Instruments Inc. Improvements in or relating to integrated circuits
US5808343A (en) 1996-09-20 1998-09-15 Integrated Device Technology, Inc. Input structure for digital integrated circuits
US5821572A (en) 1996-12-17 1998-10-13 Symbios, Inc. Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
KR100208685B1 (ko) * 1996-12-30 1999-07-15 전주범 정전기 보호용 다이오드 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151062A (ja) * 1986-12-16 1988-06-23 Toshiba Corp 入力保護回路
JPH02186673A (ja) * 1989-01-13 1990-07-20 Nec Corp 半導体装置
JPH05259394A (ja) * 1991-11-19 1993-10-08 Sgs Thomson Microelectron Inc 静電放電保護構成体
JPH06188369A (ja) * 1992-12-21 1994-07-08 Nippon Motorola Ltd 静電気破壊防止層を有する半導体回路
JPH0818007A (ja) * 1994-06-27 1996-01-19 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR100829664B1 (ko) 2008-05-16
CN1201394C (zh) 2005-05-11
EP1190450B1 (en) 2007-11-07
KR20010102013A (ko) 2001-11-15
JP5023254B2 (ja) 2012-09-12
ATE377844T1 (de) 2007-11-15
WO2000048252A2 (en) 2000-08-17
WO2000048252A3 (en) 2001-05-31
HK1046061A1 (zh) 2002-12-20
DE60037019D1 (de) 2007-12-20
DE60037019T2 (de) 2008-08-14
CA2362428A1 (en) 2000-08-17
AU2840300A (en) 2000-08-29
US6388851B1 (en) 2002-05-14
EP1190450A2 (en) 2002-03-27
SE9900439D0 (sv) 1999-02-09
CN1346514A (zh) 2002-04-24
TW413922B (en) 2000-12-01

Similar Documents

Publication Publication Date Title
JP3450297B2 (ja) 静電放電に対して保護するための保護構造体を備えた集積半導体回路
US7615826B2 (en) Electrostatic discharge protection semiconductor structure
US6587320B1 (en) Apparatus for current ballasting ESD sensitive devices
JP3121618B2 (ja) 多重セルトランジスタのためのｎ辺多角形セルレイアウト
KR100645039B1 (ko) 정전기 방전 보호 소자 및 그 제조방법
US7064358B2 (en) Triggered back-to-back diodes for ESD protection in triple-well CMOS process
CN111326507B (zh) 静电放电保护装置
EP0242383B1 (en) Protection of igfet integrated circuits from electrostatic discharge
JP2738416B2 (ja) 集積回路
US6825504B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH03224263A (ja) Ｃｍｏｓ集積回路の静電放電保護構造
JP2822915B2 (ja) 半導体装置
JPH1084083A (ja) 静電気保護回路を備えた半導体装置
JP2002536848A (ja) 集積回路の静電荷放電保護
JPH0936357A (ja) 半導体装置
JP2791067B2 (ja) モノリシック過電圧保護集合体
JPH10321805A (ja) 入力保護回路
US6730985B2 (en) Semiconductor integrated circuit device
JP4477298B2 (ja) ポリシリコン画定スナップバック・デバイス
JP3211871B2 (ja) 入出力保護回路
US6452252B1 (en) Semiconductor device
US7075156B1 (en) Collector structure for electrostatic discharge protection circuits
JP2004327854A (ja) 静電気放電保護素子
JP2001223277A (ja) 入出力保護回路
JPH0629466A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

RD17 Notification of extinguishment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7437

Effective date: 20120224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20120622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees