JP5023254B2 - 集積回路の静電荷放電保護 - Google Patents
集積回路の静電荷放電保護 Download PDFInfo
- Publication number
- JP5023254B2 JP5023254B2 JP2000599082A JP2000599082A JP5023254B2 JP 5023254 B2 JP5023254 B2 JP 5023254B2 JP 2000599082 A JP2000599082 A JP 2000599082A JP 2000599082 A JP2000599082 A JP 2000599082A JP 5023254 B2 JP5023254 B2 JP 5023254B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- doped region
- semiconductor circuit
- integrated semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000010354 integration Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 33
- 239000002184 metal Substances 0.000 description 33
- 239000000463 material Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000032798 delamination Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(技術分野)
本発明は、集積回路に関し、より詳細には、集積回路の静電荷放電保護および集積回路で使用されるコンタクトパッドに関する。
【0002】
(発明の背景および技術状態)
静電荷の放電現象(ESD)は、周知のように電子デバイス、特に絶縁または半絶縁基板上に製造された電子半導体デバイス、例えば集積回路と称されている種類のデバイスを破壊することがある。ESDから保護するデバイスは、従来では静電荷放電の影響を受ける回路から過剰電荷をシャントし、離間するように、ほとんどの半導体デバイスの入出力路に設けられていた。集積回路チップでは、パッドと称される広い金属領域が設けられている。この金属領域は、自由表面を有し、電子回路を他の電気デバイスに接続するため、例えばチップの電子回路との間で入出力をするのに使用されている。例えば、かかるパッドには導電性ワイヤを接合でき、かかるパッドにESD保護回路を設け、これらパッドに接続することができる。
【0003】
パッド、例えばワイヤボンド接続部に接続を行う際、下向きの力は、かなりの大きさとなることがあり、特にパッドの下方に金属層が存在している場合には、パッドの下方の層のラミネーションを破壊したり(以下、デラミネーションと称す)、また、これら力は、この領域にあるpn接合部を破壊することもある。従って、ESD回路のような電子回路をパッドの下方または直下に設けることは容易ではない。しかしながら、ESD回路のこのような設置位置は、集積回路のチップの広い有効面積を節約するので、一般に有利である。
【0004】
従って、米国特許第5,514,892号明細書には、ワイヤボンドパッドの下方の半導電性ウェル内にダイオードが形成された静電荷放電保護デバイスが開示されている。このパッドは、アースに接続された1つのダイオードを貫通し、更に3ボルトの電源電圧に直列接続された5つのダイオードを貫通している。後者の直列接続されたダイオードを設けることにより、この集積回路は、5ボルトに許容されている。これらダイオードは、列状に設けられた6つの長方形領域を有するパターンとしてパッドの直下に形成されている。このような構造、恐らく特に中間接続金属層の特殊なレイアウトは、層間デラミネーションの問題を解決するために必要となっている。
【0005】
米国特許第4,750,081号明細書には、ワイヤボンドパッドの長方形コーナーの直下にダイオードが位置する静電荷放電保護回路が開示されている。更にコーナーのダイオードの間に列状にパッドのマージン部分の周辺部の直下にディスクリートダイオードを形成することもでき、これら他のダイオードの長手方延長部は、パッドの側面に垂直となっている。従って、パッドの主要部分は、下方に金属層を有することはなく、このことによってデラミネーションが生じる可能性が少なくなっている。逆方向のバイアスが加えられたpn接合により金属パッドを基板に接続するのに、単一配列タイプのダイオードしか使用されていない。米国特許第5,304,839号明細書には入出力路に全く抵抗器を含まない保護構造体が開示されている。
【0006】
半導体デバイスの入力路には、入出力路に接続される電気抵抗のような、大入力電流に対する保護が設けられることが多く、この電気抵抗は、この大入力電流を制限するように働く。この抵抗は、従来ではボンディングパッドの外側に設けられ、下記に引用する明細書に示されるように、有益なチップ領域を占めていた。
【0007】
米国特許第4,806,999号明細書では、パッドの周辺の下方に位置する2つのダイオードによって、静電荷放電から入力パッドが保護されている。これら保護パッドは、パッドの周辺、すなわちエッジラインのほぼ半分に沿って延びる比較的狭いストリップ状となっており、パッドに接続された第1の電極によって形成されている。この第1の電極は、タブまたはウェルに接続されるか、またはこれらの内部に接続されるように位置し、タブまたはウェルは、第1の電極と反対のドーピングタイプを有し、ダイオードの第2の電極を形成すると共に、電源電圧またはアースに接続されている。タブの間の境界部は、パッドの露出部分が重なっていない領域に位置し、パッドと入力回路との間に入力抵抗器を設けることができる。
【0008】
米国特許第4,876,584号明細書では、ダイオードとトランジスタによってターミナルパッドが保護された集積回路が開示されている。これらダイオードおよびトランジスタは、それぞれのパッドの外側に水平に位置し、パッドのエッジに位置する1つのターミナルを有する。パッドを集積回路の残りの部分に接続する抵抗路によって抵抗器が設けられている。公開された欧州特許出願第0371663号にも保護ダイオードと抵抗器とを有する同様な構造体が開示されている。抵抗器はパッドの外側に水平に位置する金属シリサイドのリンクによって形成されている。米国特許第5,808,343号、同第5,615,073号、同第5,196,913号、同第4,730,208号および同第4,710,791号明細書にも、入力路および/または出力路内に抵抗器を含む同様な別の保護構造体が開示されている。
【0009】
(発明の概要)
本発明の目的は、集積回路を製造する際に、余分な処理工程を前提としない、過剰の正または負の電圧から集積回路の接続パッドを保護するためのデバイスを提供することにある。
【0010】
本発明の目的は、寄生容量が少なく、電気的なオーバーストレスの許容値が良好であり、過剰な正または負の電圧から集積回路の接続パッドを保護するためのデバイスを提供することにある。
【0011】
本発明の別の目的は、ESDから保護し、入出力トランジスタのラッチアップを生じさせる恐れが最小である集積回路の接続パッドを提供することにある。
【0012】
本発明の別の目的は、ESDから保護され、パッドにボンディングを実際に行う際、例えばワイヤボンディングの際に生じる力を受けた場合に、デラミネーションおよびESD回路のpn接合部が破壊される可能性が最小となっている集積回路に接続パッドを提供することにある。
【0013】
本発明の別の目的は、簡単かつ空間を節約するように設けられ、入力路および/または出力路内に抵抗が接続された集積回路の接続パッドを提供することにある。
【0014】
従って、接続パッド、例えばワイヤボンドパッドまたは集積回路のためにフリップチップ接触するためのパッドは、第1の電極によって形成された保護ダイオードを有し、この第1のダイオードは、それぞれのパッドに接続され、パッドの周辺またはエッジラインの一部にて、またはそれに沿って延びる比較的細いストリップ状となっている。これら第1の電極は、第1のドーピングタイプを有する。更に、この第1の電極は第1のドーピングタイプと反対の第2のドーピングタイプを有すると共に、ダイオードの第2の電極を形成し、大電流を吸収できる低電圧電源に接続されるようになっている領域に接続されるか、またはこの領域内に設けられる。パッドのエッジにおける第1の電極の位置により、第1の電極をパッドに電気的に接続するのに必要なすべての金属領域をパッドのエッジにも設けることが可能となる。従って、パッドの中心の広い部分の下方には金属層は、不要である。次に、パッドの中心部分の直下の領域を、例えば、ほとんどのシリコン酸化膜に比較的均一に接触させることができ、これによってデラミネーションが生じる恐れが低くなっている。また、前記中心部分の下方にpn接合部を設ける必要はない。
【0015】
第1の電極が細い形状となっている結果、第2の領域および回路の他の導電性領域に対する第1の電極の容量が小さくなっている。更に、細い形状によっても単位長さ当たりの所定の電気抵抗が得られ、この結果、第1の電極の長手方向にわたって生じ得る大電流を分散させることが可能となっている。第1の電極の細いストリップは、それぞれのパッドのマージン部分の直下に設けることができ、これらストリップは、領域外に所定の部分を有することもでき、従って、この所定の部分は、パッドの側面にある表面部分の下方に位置することになる。多くのケースでは、パッドを約130度の角度の多角形とすることによって細いストリップを十分な長さとすることができる。このストリップ形状の領域は、できるだけスムーズな構造とすべきことが好ましい連続するストリップであり、よって、これら領域は、電界強度が過度に大きくなることを防止するために、約350度よりも小さい角度となっていなければならない。
【0016】
特に、ストリップ形状の領域は、集積半導体回路の入力電流路および/または出力電流路に電気抵抗器を形成するのに使用され、このように抵抗器を設けるのに集積回路チップの上に余分な空間を必要としない。抵抗器は、第1のドーピングされた領域の一部によって形成され、この部分のすべてまたは第1のドーピングされた領域のすべては、パッドの直下に位置する。特に第1のドーピングされた領域の一部分のすべておよび/または第1のドーピングされた領域のすべては、パッドのマージン部分の下方に位置する。一部および/または第1のドーピングされた領域は、細長い形状または長手方向を有するストリップ形状を有することが好ましく、抵抗器を通過する電流が長手方向にほぼ垂直な方向を有するように配置される。次に、特に、この部分および/または第1のドーピングされた領域の長さおよび幅は、この部分の全長にわたって電流がほぼ均一に分散されるよう、この部分の単位長さ当たりの所定の電気抵抗とするように抵抗器を選択できる。この部分および/または第1のドーピングされた領域は、パッドのエッジの一部に平行に延びる連続ストリップの形状を有することが好ましい。一部および/または第1のドーピングされた領域の形状がストリップ状である場合、これらストリップは、ストリップの接続された部分の間にストリップは、約135度のコーナまたは角度を有することが好ましい。
【0017】
好ましい実施例では、第1のドーピングされた領域は、集積半導体回路を保護する第1のダイオードの電極でもあり、この第1のダイオードは、入力路および/または出力路に接続される。次に、第1のダイオードの第1の電極を形成する第1のドーピングされた領域を第1の導電タイプにドーピングし、パッドに電気的に接続することができ、第1の導電タイプと反対の第2の導電タイプの第2のドーピングされた領域によって第1のダイオードの第2の電極を形成する。この第2のドーピングされた領域は、第1のドーピングされた領域を水平方向に囲むが、その第1のドーピングされた領域に重ならない比較的広い領域となっている。第1のドーピングされた領域と第2のドーピングされた領域は、同様な種類の領域であり、水平平面からほぼ同じ高さまで下方に延び、比較的低いドーピングと低い導電性を有するウェルまたはタブと称されるタイプの領域となっている。第1の領域の内部かつ表面には第3および第4のドーピングされた領域が位置することができ、これら領域は、第1の領域と同じタイプにドーピングされるが、これら領域は、第1の領域よりもドーピングが高く、よって導電率がより高くなっている。これら第3および第4のドーピングされた領域は、これらコンタクト領域の間に第1のドーピングされた領域の材料で形成された抵抗器のコンタクト領域として働く。
【0018】
第1、第3および第4の領域は、すべてストリップ形状であり、互いに平行に延びることが好ましく、よって平行な長手方向を有する。第3のドーピングされた領域は、第1のダイオードの第1の電極のコンタクト領域とすることができ、この第1の電極は、第1のドーピングされた領域である。一実施例では、第4のドーピングされた領域は、第3のドーピングされた領域よりもパッドの中心の近くに位置し、従って、第4のドーピングされた領域が保護される。この理由は、保護ダイオードとして働く第1のダイオードが主に第1の領域と第2の領域との間の外側境界部に形成され、外側境界部は、反対の内側境界部よりもパッドの中心からより遠くに位置するからである。これはパッドの所定の位置にある領域に第2の領域を一定電圧に接続することが好ましいという事実に起因するものである。ドーピングされるすべての領域は、局部的に高い電界が生じる可能性を小さくするよう、それぞれの境界部の接続された部分の間に少なくとも約135度のコーナまたは角度を有する境界部を有することが好ましい。
【0019】
更に一般に、集積半導体回路またはチップの電気接続パッドを高電圧および低電圧から保護するデバイスは、第1の導電性タイプの第1のウェルと第1の導電性タイプの第2のウェルとを含み、第2の導電性タイプは、第1の導電性タイプと反対であり、基板の表面またはその内部に第1および第2のウェルが形成される。第1のウェル内には第1のpn接合を形成するために第2の導電性タイプの第1の導電性領域が設けられ、第2のウェル内には第2のpn接合部を形成するための第1の導電性タイプの第2の導電性領域が設けられる。これら第1および第2の導電性領域は、パッドに電気的に接続される。第1のウェル内には第2の導電性タイプの第3のウェルが設けられ、この第3のウェルは、第1のウェルによって水平方向が囲まれるので、第1のウェルは、第3のウェルの垂直側面にて第3のウェルを囲むだけであり、第3のウェルの下方部分は有しない。第3のウェルの内部には第1の導電性領域が位置し、この第1の導電性領域は、第1のウェルと第3のウェルの間の境界部に形成される第1のpn接合の接触領域として働く。
【0020】
実際には第1の導電性タイプをPタイプとし、第2の導電性タイプをNタイプとすることができるので、第3のウェルの導電タイプを決定するドーピング材料は、実質的にリン原子を含むことができ、第1の導電性領域の導電性を決定するドーピング材料は、実質的にヒ素原子を含むことができる。
【0021】
第1のウェルおよび第2のウェルは、互いに側面に位置することが好ましく、各ウェルは、パッドのほぼ半分の下方に位置し、従って、ウェルの間の境界ラインは、パッドの直径方向に沿って延び、パッドの中心を通過する。
次に、添付図面を参照し、非限定的な実施例によって本発明について説明する。
【0022】
図1は、極めて低いドーピング率を有するPタイプの基本的基板1の上部に製造された集積回路チップの多層構造の部分断面図である。この基板1は、底部層2を有し、この底部層2は、タイプP++であるので良好な導電体であり、アース電位を有するように、例えば図示されていないリードフレームに接続することができる。チップ全体に良好に定められたアース電位を有する底部平面を設け、これによって高周波信号の妨害波からの影響を低減することができる。例えば、ワイヤボンディング用の電気接続パッド3は、頂部金属層の一部であり、一部が自由な上部表面領域5も有する。このパッドのマージン部分は、パッシベーション層7によって被覆されている。このパッド3の形状は、ほぼ多角形状であり、この多角形は、正多角形とすることができ、隣接する辺と135度の角度をなす辺を有する。図3に示された集積回路チップの平面図が参照される。図1の断面図は、図3におけるI−I線に沿ったものである。パッドは、2つの対向する平行な辺をより長くしたり、短くしたり、また9個以上の辺を有する多角形とすることにより、正多角形から得られる形状のような別の形状とすることもできる。いずれの場合においても、隣接する辺の間の角度は、約135度よりも小さくしてはならない。被覆された部分において、すなわちパッド3のマージン部分において、パッドは、多数の電気コンタクトプラグ9および中間金属層から、例えば図示されるように、メタル1と称す第1の低い金属層およびメタル2と称す第2の中間金属層からパターン形成された金属領域11を介し、下方の導電性層と電気的に接触する。
【0023】
例えば、コンタクトプラグ9は、正方形の横断面を有し、かなり密に設けられている。図示された実施例では、金属領域11およびコンタクトプラグ9は、パッド3のマージン部分の直下、すなわちパッシベーション層7によって被覆された部分のほぼ下方に配置されているが、いずれの場合においても、パッドの中心部分の下方には位置していない。最も下方のプラグ9は、変化するドーピングタイプの電気的に良好な導電性の層のストリップ状をした領域13、15と電気的に接触しており、この導電層は、イオン注入および/または拡散層である。導電領域13、15は、最も下方のコンタクトプラグ9との電気的接触を高めるよう、頂部表面にチタンシリサイド層17、19を有することができるが、電気抵抗を低減するためのかかる表面層は、不要である。拡散またはイオン注入された領域13、15は、それぞれ反対のドーピングタイプP+およびN+を有し、これら領域は、隣接および/または下方の領域とダイオードまたは後述するようにダイオードを形成する隣接および/または下方領域とのコンタクトを形成するように選択されたドーピングタイプの高い導電率を有するようにドーピングされている。フィールド酸化膜21の領域により導電領域13、15およびその他の領域を形成する良導電性のドーピングされた層の種々の領域が横方向に構成されている。
【0024】
従って、ボンディングパッド3の中心の自由領域5の直下にフィールド酸化膜領域32が位置する。良導電性のイオン注入および/または拡散された領域13、15の外側エッジには、他の細いストリップ状の外側フィールド酸化膜領域25、27が位置し、よって、これら領域の内側エッジは、パッド3の中心に向かって若干ずれて、パッド3のエッジの下方に位置し、更に外側エッジは、例えばパッド3のエッジのほぼ直下に位置する。更に良導電性領域13、15から更に互いに外側のフィールド酸化膜ストリップ領域25、27によってアイソレートされた、イオン注入および/または拡散によって製造された同じ層の良導電性領域29、31も配置され、これら領域29、31は、下方の領域に対する電気的コンタクトとして働く。所定の適当な場所に別の良導電性領域29、31を設けることができるが、図1に示されるように、細いフィールド酸化膜ストリップ27、27によってのみ分離される導電性領域13、15の辺に直接位置することはできない。(図3参照)。別の良導電性領域29、31は、頂部表面にチタンシリサイド化領域33、35を有し、これら領域およびコンタクトプラグ37、39を通して金属層メタル1およびメタル2の領域41、43と接触する。金属領域41、43は、後述するように、適当な低電圧に接続するようになっている。
【0025】
チタンシリサイド化領域17、19は、イオン注入された導電性領域13、15の中心部分だけを有利に被覆でき、これら部分は、コンタクトプラグ9の直下に位置するので、イオン打ち込みされた領域13、15の細いマージン部分が生じる。従って、これらマージン部分は、フィールド酸化膜領域25、27および23に位置し、シリサイド部は有しない。
【0026】
同じイオン注入および/または拡散された層の別の良導電性のストリップ形状領域45が良導電性ストリップ13、15の1つに位置し、これに沿って延び、同じドーピングを有する。図示した例では、この良導電性ストリップ領域45は、良導電性ストリップ15に位置し、これらは、いずれもN+にドープされている。2つの下方の金属層メタル1およびメタル2の領域47は、別のストリップ状の良導電性領域45よりも上方に位置し、コンタクトプラグ49およびシリサイド領域50によって、この領域に接続されると共に互いに接続されている。金属領域47の最上部は、図1に示されていない水平接続部により、それぞれの金属領域の延長部を通して同じチップ内または同じチップ上に製造された一部の能動的デバイス(図示せず)の入力回路および/または出力回路に接続されている。
【0027】
良導電性領域13、15、25、31、45およびフィールド酸化膜領域23、25、27、51の下方には、層53が位置する。この層53は、エピタキシャル層とすることができ、低濃度にドーピングタイプされたN−ウェルおよびP−ウェル55、57、59を形成するようにドーピングされており、これら領域は、それぞれn−、P−およびN−と表示されたドーピングタイプを有する。パッド3の下方の層53の領域は、大きいN−ウェル55と大きいP−ウェル57とを分離する平らな垂直平面または水平ライン61によって中心部が分割されている。パッドのエッジまたはその下方に位置するタイプP+の第1の良導電性のストリップ状をした領域13は、第1の保護ダイオードを形成するように、タイプN−のそれぞれの大きいウェル55内にイオン打ち込および/または拡散されている。パッドのエッジまたは下方に位置するタイプN+の第2の良導電性のストリップ状の領域13およびこれに沿って延びる別の良導電性のストリップ状領域45は、保護抵抗器を形成するように、タイプN−の細いストリップ状をしたウェル59内にイオン注入および/または拡散されている。細いN−ウェル59は、他の大きいP−ウェル57によって水平方向に囲まれている。第2の良導電性ストリップ状領域13は、他の大きいP−ウェル57と共に第2の保護ダイオードを形成している。タイプN+、P+の他の導電性のイオン注入された領域29、31は、ウェルと同じドーピングタイプを有し、この領域は、ウェル内に位置し、ウェルの材料と電気的に接触し、ウェルを良好に定められた電位とするように働く。
【0028】
図3には、互いに2つのボンディングパッドの上から見た図が示されている。ボンディングパッドは、上記のように多角形状となっている。集積回路チップの周辺に沿った位置列に複数のかかるボンドパッドを設けることができる。各多角形は、他の多角形の辺と平行で、かつ隣接する1つの辺を有し、多角形の形状は、集積回路チップのエッジに平行で同じ分離平面61に位置する中心を有する。各多角形は、チップのエッジ63に平行で、かつ、この近くに位置する外側の辺とエッジに平行であるが、エッジよりも更に離間した内側の辺を有する。図3から判るように、第1の良導電性領域13は、それぞれのパッド3の周辺の若干内側で、かつ、これに平行に位置するそれぞれのパッド3の周辺に沿って延びる均一幅のタイプP+の細いストリップとなっている。チップエッジに平行な多角形の内側の辺および内側の辺に接続された2つの辺に沿って領域13が延びている。しかしながら、この領域13は、隣接する多角形の所定の距離で終わっている。この導電性領域は、N−ウェル55の上に位置し、N−ウェルの材料と共にパッド3から離間する順方向にバイアスのかけられた第1の保護ダイオードを形成している。同じN−ウェル55内には、N+タイプの導電領域29が位置し、この領域29は、チップの電界効果トランジスタのような能動的回路を附勢する正の電源VDDに接続されるものとする。従って、N−ウェル55の電位は、この電位を効果的に有する。正の電源電圧VDDは、通常、パッド3の電圧よりも低いので、形成されるダイオードには順方向のバイアスがかけられる。
【0029】
同様に、第2の良好な導電性のストリップ状領域15は、パッド3の周辺の反対部分に沿って延びる均一な幅のタイプN+の細いストリップであり、タイプP+の導電性領域13の鏡像に対応する上記のような形状を有する。細いN−ウェル59の上方またはその内部には、良導電性領域15が位置し、N−ウェルは、良導電性領域13と接触して周辺のP−ウェル57と共に第2の保護ダイオードを形成する。このP−ウェル57では、タイプP+の導電性領域31が位置し、この導電性領域31は、アース電位に接続され、更にP−ウェル57と接触するので、P−ウェルは、アース電位を有する。従って、形成される第2の保護ダイオードには、ボンディングパッド3の通常の電位に対して順方向のバイアスがかけられる。
【0030】
コンタクトプラグおよびパッド3に接続された中間金属層メタル2の領域を貫通する最も下方の金属層メタル1の領域11は、パッドの周辺に沿って延びる均一な幅の閉じたストリップであり、領域11の外側エッジは、例えば、パッドの周辺の直下に位置する。
【0031】
別の良導電性のストリップ状をした領域45は、均一な幅のタイプN+の極めて細いストリップであり、第2の良導電性領域15に平行に延び、同じ長さを有する。プラグを介し別の良導電性領域45に接続された下方の金属層メタル1の領域47は、均一な幅、例えば、同じ層メタル1の閉じたリング11と同じ幅のストリップである。この領域47は、多角形の外側の辺に位置する閉じたストリップの外側の直線状部分およびこの外側の直線状部分に接続された閉じたストリップの2つの直線状部分においてのみ閉じたリングに平行に延びる。閉じたストリップ11および領域47は、N−ウェル59の材料によって形成された電気抵抗器に対する電気コンタクトであり、この抵抗器は、チップの全長にわたってパッド3とチップの能動的デバイスとの間を流れる電流を分配するストリップ形状であり、この電流は、次にストリップ状をした抵抗器の長手方向にほぼ垂直に流れる。抵抗器は、ダイオードの一方の電極としても作動し、ダイオードの他方の電極は、周辺のP−ウェル57および下方の基本的P−層1となっている。
【0032】
図2は、パッド3の形状およびウェル55、47の間の境界平面61も示すパッド3の電気的な等価回路図を示す。このパッド3は、上記のように電気保護抵抗器67を介し、一般にCMOSトランジスタを含むアクティブデバイス65に接続される。このパッド3は、第1の保護ダイオード69を介し正の電源電圧VDDにも接続され、第2の保護ダイオード71を通してアース電圧に接続される。電源電圧に接続されている第1のダイオード69は、タイプP+の導電性領域13およびN−ウェル55によって形成され、N−ウェルは、良導電性領域29およびコンタクトプラグ37ならびに2つの下方の金属層の領域41を介して電源電圧に接続されている(図1参照)。パッド3の電圧は、正の電源電圧よりも高くないので、第1のダイオードには、通常、順方向のバイアスがかけられる。アースに接続された第2のダイオード71は、ストリップ状のN−ウェル59および周辺のP−ウェル57によって形成され、P−ウェルは、良導電性領域31、コンタクトプラグ39および下方の金属層の領域43を介しアース電圧に接続されている(図1参照)。パッド3の電圧は、通常、アース電圧よりも低くないので、第2のダイオードにも、通常、順方向のバイアスがかけられる。
【0033】
導電性領域13、15の中心の長手方向部分だけにシリサイド層を配置することにより、極めて良好な導電率を有するシリサイド層は、形成されたダイオード69、71のpn接合部から所定の距離に位置し、エッジにて、それぞれのウェルの材料と効率的でないpn接合部を形成するようにシリコンの結晶構造を分散するフィールド酸化膜において導電性領域13、15のエッジ領域と電気的に接触しない。
【0034】
抵抗器67は、ダイオード68の電極を形成し、このダイオードの他方の電極は、周辺のP−ウェル57およびベース層1であり、これらはアースに接続される。これらダイオードには、通常、順方向のバイアスがかけられる。
【0035】
VDDと保護ダイオードの1つにおける順方向電圧の低下分との合計、一般に約0.7Vよりも高い正の電圧がパッド3に印加されると、電源電圧側の第1の保護ダイオード69は、導通し始め、図示されていない電源に電流が流入する。ダイオードの順方向の電流低下分の負の電圧よりも低い負電圧が信号パッド3に印加されると、アース電位側の第2の保護ダイオード71が導通し始め、アースからパッドに電流が流れる。ダイオード69、71が過熱されることなく電流を運ぶことができる限り、パッドに印加されるすべての過剰電圧が処理され、このように保護される能動的デバイス65に電流が流入したり、これから流出することはない。
【0036】
従って、保護ダイオード69、71は、適当に適合された内部順方向抵抗を有しなければならず、この抵抗は、かなり低い値となり得るが、過度に低い値となることはできない。この抵抗値は、ダイオード、すなわち導電性領域13の面積に逆比例する。この領域は、図3の平面図に示され、導電性領域13、15およびストリップ状ウェル59が信号パッド3の境界の下方に狭いストリップ状となっているので、この面積が狭くなっている。このように面積が狭い結果、通常の作動ケースにおいて、逆方向のバイアスがかけられたダイオードの容量は、小さくなっている。このことは、パッド3を使って集積回路との間で高周波の電流を流す上で重要なことである。
【0037】
保護ダイオード69、71の1つを実際に接続された集積回路を保護するために使用する場合、ダイオードに大きな電流が流れることがある。このような大電流は、この電流を分散できるような十分な幾何学的横断面を有していなければならない。このことは、既に述べたように導電性領域13、15およびウェル59をストリップとして設計し、これらストリップを十分長くすることによって達成される。
【0038】
パッドに電気的に接続されているダイオードの領域13、59をストリップ状としたことによっても、これら領域を同じチップに位置する可能性のある入出力ダイオード(図示せず)の所定距離に設けることが可能となっている。かかるトランジスタは、保護ダイオード69、71と共にサイリスタ構造体を形成するpn接合部を含む。従って、コンタクトパッド3に十分過剰な電圧が印加されると、サイリスタのラッチアップが生じ、トランジスタのpn接合部は、導電状態となり、これによって、供給電圧が遮断されるまでサイリスタのpn接合部を有する入出力回路は、作動不能状態となる。ストリップ形状によって可能な距離によりサイリスタ構造体の所定の抵抗値が得られ、この抵抗値は、ほとんどのケースにおいて、かかるラッチアップ現象を防止する。
【0039】
図4は、抵抗器67を含むパッド構造体部分をより詳細に示す。この図では、水平方向の寸法に対する垂直方向の寸法は、誇張されているが、このことは図1についても当てはまる。抵抗器は、互いに均一な距離Aに位置する隣接する平行な側面を有する良導電性領域15、45によって形成されたコンタクト領域を有する。パッドを含む集積回路を使用すると、入出力信号に対し、電流は、前記隣接する平行な側面に対してほぼ垂直に流れ、前記側面の水平長さにわたってほぼ均一に分散する。更に図4において、保護ダイオード71がパッドに加えられる負の大きなESDパルスに対して有効である場合の電流が矢印で示されている。距離aは、常に良導電性領域14、45の底部からN−ウェル59の底部、すなわち下方のP−層1の表面までの距離b以上とすべきである。このことが満たされない場合、抵抗器の領域を貫通するブレークスルーが生じる危険性がある。すなわち、領域45からの電流は、基本層1に流れる代わりに、領域15に流れることができることに起因し、ESDパルスが入出力路に達し得る恐れがある。基本層1は、P−ドープされた領域31および57から得られる負電圧となるようにすることができる。
【0040】
分散された入出力抵抗器が得られる外に、N−ウェル内にタイプN+の良導電性領域15を設けることができるという別の利点もある。通常、良導電性領域N−領域は、ヒ素Asでドープされ、N−ウェルは、リンPでドープされる。ヒ素を注入した後に必要なアニールプロセス中に、大きなヒ素原子は、容易には移動しない。他方、リン原子は、かなり容易に移動し、ヒ素領域のシャープなコーナーを丸くする。このようにヒ素領域における局部的な電界が小さくなるので、ブレークスルーの恐れが少なくなる。更にコンタクトプラグ9、49は、極めて大きい電流を運ぶことができ、その後、特にタイプN+の良導電性領域15、45におけるコンタクト領域において熱を発生する。この場合、スパイキングが生じる危険がある。すなわち、通常、タングステンWから製造されるコンタクトプラグが溶融状態となり、前記良導電性領域を通過して下方の材料内まで下方に流れ出す可能性がある。この下方の材料は、N−材料でもあるので、N−ウェル59では、このような現象は、パッド構造体およびその保護デバイスの動作に有効な影響を与えない。
【0041】
上記構造体により、特に図3から判るように、ボンドパッド3の極めて密な配置が可能となる。領域13およびウェル59に形成された保護ダイオードは、隣接するパッド、特に対応するダイオードから比較的長い距離で終了する。このことは、領域13およびウェル59がそれぞれのパッドの内側エッジおよび外側エッジの一部でしか延びていないという事実に起因する。
【0042】
これまで説明した集積回路およびその入出力構造体は、種々の半導体製造または処理方法を使って製造できる。例えば、電気的なコンタクトを増すためのシリサイド化を使用しない処理方法は、同じ保護入出力デバイスを有することができる。集積回路は、MOSFETまたはCMOSタイプ、バイポーラタイプ、これらの組み合わせ、もしくは異なる種類の基板および基板構造体を使用する他の同様なタイプのものでよい。
【図面の簡単な説明】
【図1】 静電荷放電保護がなされたボンディングパッドを有する半導体チップの一部の断面図である。
【図2】 静電荷放電保護の作動を示す基本回路図である。
【図3】 I−Iラインが図1の断面を示し、最も下方の金属層よりも上のすべての層を除いた図1のチップの平面図である。
【図4】 図1の断面図の一部の拡大図である。
Claims (16)
- 抵抗器を通して集積半導体回路の入力路および/または出力路に接続されたパッドを含むコンタクトパッド構造体を備えた集積半導体回路において、
前記抵抗器は、第1のドープされた領域の部分によって形成され、前記部分のすべては、パッドの下方に位置し、
前記第1のドープされた領域は、集積半導体回路を保護し、入力路および/または出力路に接続された第1のダイオードの電極であり、
第1のダイオードの第1の電極を形成する前記第1のドープされた領域は、第1の導電タイプにドープされ、更に前記パッドに電気的に接続され、第1のダイオードの第2の電極は、第1の導電タイプと反対の第2の導電タイプの第2のドープされた領域によって形成され、第2のドープされた領域は、第1のドープされた領域を水平方向に囲むが、この第1のドープされた領域の下方に位置しないことを特徴とする集積半導体回路。 - 抵抗器を通して集積半導体回路の入力路および/または出力路に接続されたパッドを含むコンタクトパッド構造体を備えた集積半導体回路において、
前記抵抗器は、第1のドープされた領域の部分によって形成され、前記部分のすべては、パッドの下方に位置し、
第1の領域内に位置し、この第1の領域と同じタイプにドープされているが、第1の領域よりも高い導電率を有する第3および第4のドープされた領域を含み、これら第3および第4のドープされた領域は、抵抗器のコンタクト領域となっており、
前記第3のドープされた領域は、第1のダイオードの第1の電極のコンタクト領域であり、第1の電極は、第1のドープされた領域を含み、
前記第4のドープされた領域は、前記第3のドープされた領域よりもパッドの中心の近くに位置することを特徴とする集積半導体回路。 - 前記部分のすべては、パッドのマージン部分の下方に位置することを特徴とする請求項1または2記載の集積半導体回路。
- 前記部分は、長手方向に細長い形状であり、前記長手方向にほぼ垂直な方向を有する抵抗器を電流が通過することを特徴とする請求項1または2記載の集積半導体回路。
- 前記抵抗器は、前記部分の単位長さ当たり所定の電気抵抗を有し、前記部分の長さおよび幅は、前記部分の全長にわたって電流をほぼ均一に分散させるように選択されていることを特徴とする請求項4記載の集積半導体回路。
- 前記部分は、パッドのエッジの部分に対して平行に延びる連続したストリップの形状となっていることを特徴とする請求項1または2記載の集積半導体回路。
- 前記部分は、ストリップの形状であり、これらストリップは、少なくとも約135度のコーナーまたは角度をストリップの接続された部分の間に有することを特徴とする請求項1または2記載の集積半導体回路。
- 前記第1のドープされた領域のすべては、パッドの下方に位置することを特徴とする請求項1または2記載の集積半導体回路。
- 前記第1のドープされた領域のすべては、パッドのマージン部分の下方に位置することを特徴とする請求項8記載の集積半導体回路。
- 前記第1のドープされた領域は、長手方向に細長い形状であり、前記長手方向にほぼ垂直な方向を有する抵抗器を電流が通過することを特徴とする請求項8記載の集積半導体回路。
- 前記抵抗器は、前記部分の単位長さ当たり所定の電気抵抗を有し、前記部分の長さおよび幅は、前記部分の全長にわたって電流をほぼ均一に分散させるように選択されていることを特徴とする請求項10記載の集積半導体回路。
- 前記第1のドープされた領域は、パッドのエッジの部分に対して平行に延びる連続したストリップの形状となっていることを特徴とする請求項8記載の集積半導体回路。
- 前記第1のドープされた領域は、ストリップの形状であり、これらストリップは、少なくとも約135度のコーナーまたは角度をストリップの接続された部分の間に有することを特徴とする請求項8記載の集積半導体回路。
- 第1、第3および第4の領域は、ストリップ状であり、互いに平行な長手方向を有することを特徴とする請求項2記載の集積半導体回路。
- 前記パッドは、すべての角度が約135度に等しいか、または少なくとも約135度の多角形の形状を有することを特徴とする請求項1、2または8記載の集積半導体回路。
- すべてのドープされた領域は、それぞれの境界の接続された部分の間のコーナーまたは角度が少なくとも約135度である境界部を有することを特徴とする請求項1、2または8記載の集積半導体回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9900439A SE9900439D0 (sv) | 1999-02-09 | 1999-02-09 | Electrostatic discharge protection of integrated circuits |
SE9900439-2 | 1999-02-09 | ||
PCT/SE2000/000257 WO2000048252A2 (en) | 1999-02-09 | 2000-02-09 | Electrostatic discharge protection of integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002536848A JP2002536848A (ja) | 2002-10-29 |
JP5023254B2 true JP5023254B2 (ja) | 2012-09-12 |
Family
ID=20414413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000599082A Expired - Fee Related JP5023254B2 (ja) | 1999-02-09 | 2000-02-09 | 集積回路の静電荷放電保護 |
Country Status (13)
Country | Link |
---|---|
US (1) | US6388851B1 (ja) |
EP (1) | EP1190450B1 (ja) |
JP (1) | JP5023254B2 (ja) |
KR (1) | KR100829664B1 (ja) |
CN (1) | CN1201394C (ja) |
AT (1) | ATE377844T1 (ja) |
AU (1) | AU2840300A (ja) |
CA (1) | CA2362428A1 (ja) |
DE (1) | DE60037019T2 (ja) |
HK (1) | HK1046061A1 (ja) |
SE (1) | SE9900439D0 (ja) |
TW (1) | TW413922B (ja) |
WO (1) | WO2000048252A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979908B1 (en) * | 2000-01-11 | 2005-12-27 | Texas Instruments Incorporated | Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements |
CN100401512C (zh) * | 2002-03-26 | 2008-07-09 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
FR2848026B1 (fr) * | 2002-11-28 | 2005-03-11 | St Microelectronics Sa | Dispositif de protection d'un circuit electronique contre des decharges electrostatiques |
US8280098B2 (en) * | 2005-05-19 | 2012-10-02 | Uti Limited Partnership | Digital watermarking CMOS sensor |
KR100834828B1 (ko) * | 2006-03-17 | 2008-06-04 | 삼성전자주식회사 | 정전방전 특성을 강화한 반도체 장치 |
US8816486B2 (en) * | 2008-05-12 | 2014-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pad structure for 3D integrated circuit |
JP6590844B2 (ja) * | 2017-02-13 | 2019-10-16 | 株式会社豊田中央研究所 | 半導体装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928370A (ja) | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
JPS6144454A (ja) | 1984-08-09 | 1986-03-04 | Fujitsu Ltd | 半導体装置 |
US4806999A (en) | 1985-09-30 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Area efficient input protection |
GB8621839D0 (en) | 1986-09-10 | 1986-10-15 | British Aerospace | Electrostatic discharge protection circuit |
JPS63151062A (ja) * | 1986-12-16 | 1988-06-23 | Toshiba Corp | 入力保護回路 |
US5196913A (en) | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
ES2055795T3 (es) | 1988-11-22 | 1994-09-01 | At & T Corp | Separador de salida de circuito integrado que tiene proteccion de esd mejorada. |
JPH02186673A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 半導体装置 |
US5304839A (en) | 1990-12-04 | 1994-04-19 | At&T Bell Laboratories | Bipolar ESD protection for integrated circuits |
US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
JPH05226564A (ja) | 1992-02-14 | 1993-09-03 | Rohm Co Ltd | 半導体装置 |
FR2693032B1 (fr) | 1992-06-25 | 1994-09-30 | Sgs Thomson Microelectronics | Structure de diodes de protection de plot. |
JPH06188369A (ja) * | 1992-12-21 | 1994-07-08 | Nippon Motorola Ltd | 静電気破壊防止層を有する半導体回路 |
KR960016483B1 (ko) * | 1993-08-27 | 1996-12-12 | 삼성전자 주식회사 | 정전기 보호장치를 구비하는 반도체 집적회로 및 그 제조방법 |
JPH0818007A (ja) | 1994-06-27 | 1996-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US5514892A (en) | 1994-09-30 | 1996-05-07 | Motorola, Inc. | Electrostatic discharge protection device |
US5615073A (en) | 1995-06-22 | 1997-03-25 | National Semiconductor Corporation | Electrostatic discharge protection apparatus |
DE19539079A1 (de) | 1995-10-20 | 1997-04-24 | Telefunken Microelectron | Schaltungsanordnung |
KR100200303B1 (ko) * | 1995-12-29 | 1999-06-15 | 김영환 | 반도체 장치용 정전기 방지회로 및 그 제조방법 |
EP0822596A3 (en) | 1996-08-02 | 2000-01-05 | Texas Instruments Inc. | Improvements in or relating to integrated circuits |
US5808343A (en) | 1996-09-20 | 1998-09-15 | Integrated Device Technology, Inc. | Input structure for digital integrated circuits |
US5821572A (en) | 1996-12-17 | 1998-10-13 | Symbios, Inc. | Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection |
KR100208685B1 (ko) * | 1996-12-30 | 1999-07-15 | 전주범 | 정전기 보호용 다이오드 및 이의 제조 방법 |
-
1999
- 1999-02-09 SE SE9900439A patent/SE9900439D0/xx unknown
- 1999-05-21 TW TW088108378A patent/TW413922B/zh not_active IP Right Cessation
-
2000
- 2000-02-08 US US09/499,360 patent/US6388851B1/en not_active Expired - Lifetime
- 2000-02-09 EP EP00906848A patent/EP1190450B1/en not_active Expired - Lifetime
- 2000-02-09 JP JP2000599082A patent/JP5023254B2/ja not_active Expired - Fee Related
- 2000-02-09 CA CA002362428A patent/CA2362428A1/en not_active Abandoned
- 2000-02-09 WO PCT/SE2000/000257 patent/WO2000048252A2/en active IP Right Grant
- 2000-02-09 CN CNB008060576A patent/CN1201394C/zh not_active Expired - Fee Related
- 2000-02-09 DE DE60037019T patent/DE60037019T2/de not_active Expired - Lifetime
- 2000-02-09 KR KR1020017010073A patent/KR100829664B1/ko not_active IP Right Cessation
- 2000-02-09 AU AU28403/00A patent/AU2840300A/en not_active Abandoned
- 2000-02-09 AT AT00906848T patent/ATE377844T1/de not_active IP Right Cessation
-
2002
- 2002-10-18 HK HK02107592.5A patent/HK1046061A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JP2002536848A (ja) | 2002-10-29 |
KR20010102013A (ko) | 2001-11-15 |
CN1201394C (zh) | 2005-05-11 |
HK1046061A1 (zh) | 2002-12-20 |
EP1190450B1 (en) | 2007-11-07 |
AU2840300A (en) | 2000-08-29 |
SE9900439D0 (sv) | 1999-02-09 |
US6388851B1 (en) | 2002-05-14 |
KR100829664B1 (ko) | 2008-05-16 |
WO2000048252A3 (en) | 2001-05-31 |
CN1346514A (zh) | 2002-04-24 |
WO2000048252A2 (en) | 2000-08-17 |
TW413922B (en) | 2000-12-01 |
ATE377844T1 (de) | 2007-11-15 |
DE60037019D1 (de) | 2007-12-20 |
EP1190450A2 (en) | 2002-03-27 |
DE60037019T2 (de) | 2008-08-14 |
CA2362428A1 (en) | 2000-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3450297B2 (ja) | 静電放電に対して保護するための保護構造体を備えた集積半導体回路 | |
US7202531B2 (en) | Semiconductor device | |
JP4290468B2 (ja) | 静電気放電保護素子 | |
US20050212051A1 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
US20080308837A1 (en) | Vertical current controlled silicon on insulator (soi) device such as a silicon controlled rectifier and method of forming vertical soi current controlled devices | |
US6747294B1 (en) | Guard ring structure for reducing crosstalk and latch-up in integrated circuits | |
US7064358B2 (en) | Triggered back-to-back diodes for ESD protection in triple-well CMOS process | |
CN111326507B (zh) | 静电放电保护装置 | |
KR100369496B1 (ko) | 정전방전으로부터보호하기위한구조물을가진집적반도체회로 | |
US5814865A (en) | Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits | |
JPH03224263A (ja) | Cmos集積回路の静電放電保護構造 | |
JP5023254B2 (ja) | 集積回路の静電荷放電保護 | |
JPH09326472A (ja) | パッド保護ダイオード構成体 | |
JP4781620B2 (ja) | 静電気放電保護素子 | |
US11011510B2 (en) | Breakdown uniformity for ESD protection device | |
US6147852A (en) | Device for protecting an integrated circuit against electrostatic discharges | |
JP3880943B2 (ja) | 静電気放電保護素子及び半導体装置 | |
JP4504664B2 (ja) | 静電気放電保護素子及び静電気放電保護回路 | |
JP4477298B2 (ja) | ポリシリコン画定スナップバック・デバイス | |
JP2000040788A (ja) | 半導体装置 | |
US7075156B1 (en) | Collector structure for electrostatic discharge protection circuits | |
JP3211871B2 (ja) | 入出力保護回路 | |
US20240290772A1 (en) | Spad esd protection device and manufacturing method thereof | |
JP4383085B2 (ja) | 静電気放電保護素子 | |
JPH06283673A (ja) | 静電気放電保護構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101221 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111109 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
RD17 | Notification of extinguishment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7437 Effective date: 20120224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20120622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |