JP5023254B2 - 集積回路の静電荷放電保護 - Google Patents

Description

【０００１】
（技術分野）
本発明は、集積回路に関し、より詳細には、集積回路の静電荷放電保護および集積回路で使用されるコンタクトパッドに関する。
【０００２】
（発明の背景および技術状態）
静電荷の放電現象（ＥＳＤ）は、周知のように電子デバイス、特に絶縁または半絶縁基板上に製造された電子半導体デバイス、例えば集積回路と称されている種類のデバイスを破壊することがある。ＥＳＤから保護するデバイスは、従来では静電荷放電の影響を受ける回路から過剰電荷をシャントし、離間するように、ほとんどの半導体デバイスの入出力路に設けられていた。集積回路チップでは、パッドと称される広い金属領域が設けられている。この金属領域は、自由表面を有し、電子回路を他の電気デバイスに接続するため、例えばチップの電子回路との間で入出力をするのに使用されている。例えば、かかるパッドには導電性ワイヤを接合でき、かかるパッドにＥＳＤ保護回路を設け、これらパッドに接続することができる。
【０００３】
パッド、例えばワイヤボンド接続部に接続を行う際、下向きの力は、かなりの大きさとなることがあり、特にパッドの下方に金属層が存在している場合には、パッドの下方の層のラミネーションを破壊したり（以下、デラミネーションと称す）、また、これら力は、この領域にあるｐｎ接合部を破壊することもある。従って、ＥＳＤ回路のような電子回路をパッドの下方または直下に設けることは容易ではない。しかしながら、ＥＳＤ回路のこのような設置位置は、集積回路のチップの広い有効面積を節約するので、一般に有利である。
【０００４】
従って、米国特許第5,514,892号明細書には、ワイヤボンドパッドの下方の半導電性ウェル内にダイオードが形成された静電荷放電保護デバイスが開示されている。このパッドは、アースに接続された１つのダイオードを貫通し、更に３ボルトの電源電圧に直列接続された５つのダイオードを貫通している。後者の直列接続されたダイオードを設けることにより、この集積回路は、５ボルトに許容されている。これらダイオードは、列状に設けられた６つの長方形領域を有するパターンとしてパッドの直下に形成されている。このような構造、恐らく特に中間接続金属層の特殊なレイアウトは、層間デラミネーションの問題を解決するために必要となっている。
【０００５】
米国特許第4,750,081号明細書には、ワイヤボンドパッドの長方形コーナーの直下にダイオードが位置する静電荷放電保護回路が開示されている。更にコーナーのダイオードの間に列状にパッドのマージン部分の周辺部の直下にディスクリートダイオードを形成することもでき、これら他のダイオードの長手方延長部は、パッドの側面に垂直となっている。従って、パッドの主要部分は、下方に金属層を有することはなく、このことによってデラミネーションが生じる可能性が少なくなっている。逆方向のバイアスが加えられたｐｎ接合により金属パッドを基板に接続するのに、単一配列タイプのダイオードしか使用されていない。米国特許第5,304,839号明細書には入出力路に全く抵抗器を含まない保護構造体が開示されている。
【０００６】
半導体デバイスの入力路には、入出力路に接続される電気抵抗のような、大入力電流に対する保護が設けられることが多く、この電気抵抗は、この大入力電流を制限するように働く。この抵抗は、従来ではボンディングパッドの外側に設けられ、下記に引用する明細書に示されるように、有益なチップ領域を占めていた。
【０００７】
米国特許第4,806,999号明細書では、パッドの周辺の下方に位置する２つのダイオードによって、静電荷放電から入力パッドが保護されている。これら保護パッドは、パッドの周辺、すなわちエッジラインのほぼ半分に沿って延びる比較的狭いストリップ状となっており、パッドに接続された第１の電極によって形成されている。この第１の電極は、タブまたはウェルに接続されるか、またはこれらの内部に接続されるように位置し、タブまたはウェルは、第１の電極と反対のドーピングタイプを有し、ダイオードの第２の電極を形成すると共に、電源電圧またはアースに接続されている。タブの間の境界部は、パッドの露出部分が重なっていない領域に位置し、パッドと入力回路との間に入力抵抗器を設けることができる。
【０００８】
米国特許第4,876,584号明細書では、ダイオードとトランジスタによってターミナルパッドが保護された集積回路が開示されている。これらダイオードおよびトランジスタは、それぞれのパッドの外側に水平に位置し、パッドのエッジに位置する１つのターミナルを有する。パッドを集積回路の残りの部分に接続する抵抗路によって抵抗器が設けられている。公開された欧州特許出願第0371663号にも保護ダイオードと抵抗器とを有する同様な構造体が開示されている。抵抗器はパッドの外側に水平に位置する金属シリサイドのリンクによって形成されている。米国特許第5,808,343号、同第5,615,073号、同第5,196,913号、同第4,730,208号および同第4,710,791号明細書にも、入力路および／または出力路内に抵抗器を含む同様な別の保護構造体が開示されている。
【０００９】
（発明の概要）
本発明の目的は、集積回路を製造する際に、余分な処理工程を前提としない、過剰の正または負の電圧から集積回路の接続パッドを保護するためのデバイスを提供することにある。
【００１０】
本発明の目的は、寄生容量が少なく、電気的なオーバーストレスの許容値が良好であり、過剰な正または負の電圧から集積回路の接続パッドを保護するためのデバイスを提供することにある。
【００１１】
本発明の別の目的は、ＥＳＤから保護し、入出力トランジスタのラッチアップを生じさせる恐れが最小である集積回路の接続パッドを提供することにある。
【００１２】
本発明の別の目的は、ＥＳＤから保護され、パッドにボンディングを実際に行う際、例えばワイヤボンディングの際に生じる力を受けた場合に、デラミネーションおよびＥＳＤ回路のｐｎ接合部が破壊される可能性が最小となっている集積回路に接続パッドを提供することにある。
【００１３】
本発明の別の目的は、簡単かつ空間を節約するように設けられ、入力路および／または出力路内に抵抗が接続された集積回路の接続パッドを提供することにある。
【００１４】
従って、接続パッド、例えばワイヤボンドパッドまたは集積回路のためにフリップチップ接触するためのパッドは、第１の電極によって形成された保護ダイオードを有し、この第１のダイオードは、それぞれのパッドに接続され、パッドの周辺またはエッジラインの一部にて、またはそれに沿って延びる比較的細いストリップ状となっている。これら第１の電極は、第１のドーピングタイプを有する。更に、この第１の電極は第１のドーピングタイプと反対の第２のドーピングタイプを有すると共に、ダイオードの第２の電極を形成し、大電流を吸収できる低電圧電源に接続されるようになっている領域に接続されるか、またはこの領域内に設けられる。パッドのエッジにおける第１の電極の位置により、第１の電極をパッドに電気的に接続するのに必要なすべての金属領域をパッドのエッジにも設けることが可能となる。従って、パッドの中心の広い部分の下方には金属層は、不要である。次に、パッドの中心部分の直下の領域を、例えば、ほとんどのシリコン酸化膜に比較的均一に接触させることができ、これによってデラミネーションが生じる恐れが低くなっている。また、前記中心部分の下方にｐｎ接合部を設ける必要はない。
【００１５】
第１の電極が細い形状となっている結果、第２の領域および回路の他の導電性領域に対する第１の電極の容量が小さくなっている。更に、細い形状によっても単位長さ当たりの所定の電気抵抗が得られ、この結果、第１の電極の長手方向にわたって生じ得る大電流を分散させることが可能となっている。第１の電極の細いストリップは、それぞれのパッドのマージン部分の直下に設けることができ、これらストリップは、領域外に所定の部分を有することもでき、従って、この所定の部分は、パッドの側面にある表面部分の下方に位置することになる。多くのケースでは、パッドを約１３０度の角度の多角形とすることによって細いストリップを十分な長さとすることができる。このストリップ形状の領域は、できるだけスムーズな構造とすべきことが好ましい連続するストリップであり、よって、これら領域は、電界強度が過度に大きくなることを防止するために、約３５０度よりも小さい角度となっていなければならない。
【００１６】
特に、ストリップ形状の領域は、集積半導体回路の入力電流路および／または出力電流路に電気抵抗器を形成するのに使用され、このように抵抗器を設けるのに集積回路チップの上に余分な空間を必要としない。抵抗器は、第１のドーピングされた領域の一部によって形成され、この部分のすべてまたは第１のドーピングされた領域のすべては、パッドの直下に位置する。特に第１のドーピングされた領域の一部分のすべておよび／または第１のドーピングされた領域のすべては、パッドのマージン部分の下方に位置する。一部および／または第１のドーピングされた領域は、細長い形状または長手方向を有するストリップ形状を有することが好ましく、抵抗器を通過する電流が長手方向にほぼ垂直な方向を有するように配置される。次に、特に、この部分および／または第１のドーピングされた領域の長さおよび幅は、この部分の全長にわたって電流がほぼ均一に分散されるよう、この部分の単位長さ当たりの所定の電気抵抗とするように抵抗器を選択できる。この部分および／または第１のドーピングされた領域は、パッドのエッジの一部に平行に延びる連続ストリップの形状を有することが好ましい。一部および／または第１のドーピングされた領域の形状がストリップ状である場合、これらストリップは、ストリップの接続された部分の間にストリップは、約１３５度のコーナまたは角度を有することが好ましい。
【００１７】
好ましい実施例では、第１のドーピングされた領域は、集積半導体回路を保護する第１のダイオードの電極でもあり、この第１のダイオードは、入力路および／または出力路に接続される。次に、第１のダイオードの第１の電極を形成する第１のドーピングされた領域を第１の導電タイプにドーピングし、パッドに電気的に接続することができ、第１の導電タイプと反対の第２の導電タイプの第２のドーピングされた領域によって第１のダイオードの第２の電極を形成する。この第２のドーピングされた領域は、第１のドーピングされた領域を水平方向に囲むが、その第１のドーピングされた領域に重ならない比較的広い領域となっている。第１のドーピングされた領域と第２のドーピングされた領域は、同様な種類の領域であり、水平平面からほぼ同じ高さまで下方に延び、比較的低いドーピングと低い導電性を有するウェルまたはタブと称されるタイプの領域となっている。第１の領域の内部かつ表面には第３および第４のドーピングされた領域が位置することができ、これら領域は、第１の領域と同じタイプにドーピングされるが、これら領域は、第１の領域よりもドーピングが高く、よって導電率がより高くなっている。これら第３および第４のドーピングされた領域は、これらコンタクト領域の間に第１のドーピングされた領域の材料で形成された抵抗器のコンタクト領域として働く。
【００１８】
第１、第３および第４の領域は、すべてストリップ形状であり、互いに平行に延びることが好ましく、よって平行な長手方向を有する。第３のドーピングされた領域は、第１のダイオードの第１の電極のコンタクト領域とすることができ、この第１の電極は、第１のドーピングされた領域である。一実施例では、第４のドーピングされた領域は、第３のドーピングされた領域よりもパッドの中心の近くに位置し、従って、第４のドーピングされた領域が保護される。この理由は、保護ダイオードとして働く第１のダイオードが主に第１の領域と第２の領域との間の外側境界部に形成され、外側境界部は、反対の内側境界部よりもパッドの中心からより遠くに位置するからである。これはパッドの所定の位置にある領域に第２の領域を一定電圧に接続することが好ましいという事実に起因するものである。ドーピングされるすべての領域は、局部的に高い電界が生じる可能性を小さくするよう、それぞれの境界部の接続された部分の間に少なくとも約１３５度のコーナまたは角度を有する境界部を有することが好ましい。
【００１９】
更に一般に、集積半導体回路またはチップの電気接続パッドを高電圧および低電圧から保護するデバイスは、第１の導電性タイプの第１のウェルと第１の導電性タイプの第２のウェルとを含み、第２の導電性タイプは、第１の導電性タイプと反対であり、基板の表面またはその内部に第１および第２のウェルが形成される。第１のウェル内には第１のｐｎ接合を形成するために第２の導電性タイプの第１の導電性領域が設けられ、第２のウェル内には第２のｐｎ接合部を形成するための第１の導電性タイプの第２の導電性領域が設けられる。これら第１および第２の導電性領域は、パッドに電気的に接続される。第１のウェル内には第２の導電性タイプの第３のウェルが設けられ、この第３のウェルは、第１のウェルによって水平方向が囲まれるので、第１のウェルは、第３のウェルの垂直側面にて第３のウェルを囲むだけであり、第３のウェルの下方部分は有しない。第３のウェルの内部には第１の導電性領域が位置し、この第１の導電性領域は、第１のウェルと第３のウェルの間の境界部に形成される第１のｐｎ接合の接触領域として働く。
【００２０】
実際には第１の導電性タイプをＰタイプとし、第２の導電性タイプをＮタイプとすることができるので、第３のウェルの導電タイプを決定するドーピング材料は、実質的にリン原子を含むことができ、第１の導電性領域の導電性を決定するドーピング材料は、実質的にヒ素原子を含むことができる。
【００２１】
第１のウェルおよび第２のウェルは、互いに側面に位置することが好ましく、各ウェルは、パッドのほぼ半分の下方に位置し、従って、ウェルの間の境界ラインは、パッドの直径方向に沿って延び、パッドの中心を通過する。
次に、添付図面を参照し、非限定的な実施例によって本発明について説明する。
【００２２】
図１は、極めて低いドーピング率を有するＰタイプの基本的基板１の上部に製造された集積回路チップの多層構造の部分断面図である。この基板１は、底部層２を有し、この底部層２は、タイプＰ＋＋であるので良好な導電体であり、アース電位を有するように、例えば図示されていないリードフレームに接続することができる。チップ全体に良好に定められたアース電位を有する底部平面を設け、これによって高周波信号の妨害波からの影響を低減することができる。例えば、ワイヤボンディング用の電気接続パッド３は、頂部金属層の一部であり、一部が自由な上部表面領域５も有する。このパッドのマージン部分は、パッシベーション層７によって被覆されている。このパッド３の形状は、ほぼ多角形状であり、この多角形は、正多角形とすることができ、隣接する辺と１３５度の角度をなす辺を有する。図３に示された集積回路チップの平面図が参照される。図１の断面図は、図３におけるＩ−Ｉ線に沿ったものである。パッドは、２つの対向する平行な辺をより長くしたり、短くしたり、また９個以上の辺を有する多角形とすることにより、正多角形から得られる形状のような別の形状とすることもできる。いずれの場合においても、隣接する辺の間の角度は、約１３５度よりも小さくしてはならない。被覆された部分において、すなわちパッド３のマージン部分において、パッドは、多数の電気コンタクトプラグ９および中間金属層から、例えば図示されるように、メタル１と称す第１の低い金属層およびメタル２と称す第２の中間金属層からパターン形成された金属領域１１を介し、下方の導電性層と電気的に接触する。
【００２３】
例えば、コンタクトプラグ９は、正方形の横断面を有し、かなり密に設けられている。図示された実施例では、金属領域１１およびコンタクトプラグ９は、パッド３のマージン部分の直下、すなわちパッシベーション層７によって被覆された部分のほぼ下方に配置されているが、いずれの場合においても、パッドの中心部分の下方には位置していない。最も下方のプラグ９は、変化するドーピングタイプの電気的に良好な導電性の層のストリップ状をした領域１３、１５と電気的に接触しており、この導電層は、イオン注入および／または拡散層である。導電領域１３、１５は、最も下方のコンタクトプラグ９との電気的接触を高めるよう、頂部表面にチタンシリサイド層１７、１９を有することができるが、電気抵抗を低減するためのかかる表面層は、不要である。拡散またはイオン注入された領域１３、１５は、それぞれ反対のドーピングタイプＰ＋およびＮ＋を有し、これら領域は、隣接および／または下方の領域とダイオードまたは後述するようにダイオードを形成する隣接および／または下方領域とのコンタクトを形成するように選択されたドーピングタイプの高い導電率を有するようにドーピングされている。フィールド酸化膜２１の領域により導電領域１３、１５およびその他の領域を形成する良導電性のドーピングされた層の種々の領域が横方向に構成されている。
【００２４】
従って、ボンディングパッド３の中心の自由領域５の直下にフィールド酸化膜領域３２が位置する。良導電性のイオン注入および／または拡散された領域１３、１５の外側エッジには、他の細いストリップ状の外側フィールド酸化膜領域２５、２７が位置し、よって、これら領域の内側エッジは、パッド３の中心に向かって若干ずれて、パッド３のエッジの下方に位置し、更に外側エッジは、例えばパッド３のエッジのほぼ直下に位置する。更に良導電性領域１３、１５から更に互いに外側のフィールド酸化膜ストリップ領域２５、２７によってアイソレートされた、イオン注入および／または拡散によって製造された同じ層の良導電性領域２９、３１も配置され、これら領域２９、３１は、下方の領域に対する電気的コンタクトとして働く。所定の適当な場所に別の良導電性領域２９、３１を設けることができるが、図１に示されるように、細いフィールド酸化膜ストリップ２７、２７によってのみ分離される導電性領域１３、１５の辺に直接位置することはできない。（図３参照）。別の良導電性領域２９、３１は、頂部表面にチタンシリサイド化領域３３、３５を有し、これら領域およびコンタクトプラグ３７、３９を通して金属層メタル１およびメタル２の領域４１、４３と接触する。金属領域４１、４３は、後述するように、適当な低電圧に接続するようになっている。
【００２５】
チタンシリサイド化領域１７、１９は、イオン注入された導電性領域１３、１５の中心部分だけを有利に被覆でき、これら部分は、コンタクトプラグ９の直下に位置するので、イオン打ち込みされた領域１３、１５の細いマージン部分が生じる。従って、これらマージン部分は、フィールド酸化膜領域２５、２７および２３に位置し、シリサイド部は有しない。
【００２６】
同じイオン注入および／または拡散された層の別の良導電性のストリップ形状領域４５が良導電性ストリップ１３、１５の１つに位置し、これに沿って延び、同じドーピングを有する。図示した例では、この良導電性ストリップ領域４５は、良導電性ストリップ１５に位置し、これらは、いずれもＮ＋にドープされている。２つの下方の金属層メタル１およびメタル２の領域４７は、別のストリップ状の良導電性領域４５よりも上方に位置し、コンタクトプラグ４９およびシリサイド領域５０によって、この領域に接続されると共に互いに接続されている。金属領域４７の最上部は、図１に示されていない水平接続部により、それぞれの金属領域の延長部を通して同じチップ内または同じチップ上に製造された一部の能動的デバイス（図示せず）の入力回路および／または出力回路に接続されている。
【００２７】
良導電性領域１３、１５、２５、３１、４５およびフィールド酸化膜領域２３、２５、２７、５１の下方には、層５３が位置する。この層５３は、エピタキシャル層とすることができ、低濃度にドーピングタイプされたＮ−ウェルおよびＰ−ウェル５５、５７、５９を形成するようにドーピングされており、これら領域は、それぞれｎ−、Ｐ−およびＮ−と表示されたドーピングタイプを有する。パッド３の下方の層５３の領域は、大きいＮ−ウェル５５と大きいＰ−ウェル５７とを分離する平らな垂直平面または水平ライン６１によって中心部が分割されている。パッドのエッジまたはその下方に位置するタイプＰ＋の第１の良導電性のストリップ状をした領域１３は、第１の保護ダイオードを形成するように、タイプＮ−のそれぞれの大きいウェル５５内にイオン打ち込および／または拡散されている。パッドのエッジまたは下方に位置するタイプＮ＋の第２の良導電性のストリップ状の領域１３およびこれに沿って延びる別の良導電性のストリップ状領域４５は、保護抵抗器を形成するように、タイプＮ−の細いストリップ状をしたウェル５９内にイオン注入および／または拡散されている。細いＮ−ウェル５９は、他の大きいＰ−ウェル５７によって水平方向に囲まれている。第２の良導電性ストリップ状領域１３は、他の大きいＰ−ウェル５７と共に第２の保護ダイオードを形成している。タイプＮ＋、Ｐ＋の他の導電性のイオン注入された領域２９、３１は、ウェルと同じドーピングタイプを有し、この領域は、ウェル内に位置し、ウェルの材料と電気的に接触し、ウェルを良好に定められた電位とするように働く。
【００２８】
図３には、互いに２つのボンディングパッドの上から見た図が示されている。ボンディングパッドは、上記のように多角形状となっている。集積回路チップの周辺に沿った位置列に複数のかかるボンドパッドを設けることができる。各多角形は、他の多角形の辺と平行で、かつ隣接する１つの辺を有し、多角形の形状は、集積回路チップのエッジに平行で同じ分離平面６１に位置する中心を有する。各多角形は、チップのエッジ６３に平行で、かつ、この近くに位置する外側の辺とエッジに平行であるが、エッジよりも更に離間した内側の辺を有する。図３から判るように、第１の良導電性領域１３は、それぞれのパッド３の周辺の若干内側で、かつ、これに平行に位置するそれぞれのパッド３の周辺に沿って延びる均一幅のタイプＰ＋の細いストリップとなっている。チップエッジに平行な多角形の内側の辺および内側の辺に接続された２つの辺に沿って領域１３が延びている。しかしながら、この領域１３は、隣接する多角形の所定の距離で終わっている。この導電性領域は、Ｎ−ウェル５５の上に位置し、Ｎ−ウェルの材料と共にパッド３から離間する順方向にバイアスのかけられた第１の保護ダイオードを形成している。同じＮ−ウェル５５内には、Ｎ＋タイプの導電領域２９が位置し、この領域２９は、チップの電界効果トランジスタのような能動的回路を附勢する正の電源Ｖ_DDに接続されるものとする。従って、Ｎ−ウェル５５の電位は、この電位を効果的に有する。正の電源電圧Ｖ_DDは、通常、パッド３の電圧よりも低いので、形成されるダイオードには順方向のバイアスがかけられる。
【００２９】
同様に、第２の良好な導電性のストリップ状領域１５は、パッド３の周辺の反対部分に沿って延びる均一な幅のタイプＮ＋の細いストリップであり、タイプＰ＋の導電性領域１３の鏡像に対応する上記のような形状を有する。細いＮ−ウェル５９の上方またはその内部には、良導電性領域１５が位置し、Ｎ−ウェルは、良導電性領域１３と接触して周辺のＰ−ウェル５７と共に第２の保護ダイオードを形成する。このＰ−ウェル５７では、タイプＰ＋の導電性領域３１が位置し、この導電性領域３１は、アース電位に接続され、更にＰ−ウェル５７と接触するので、Ｐ−ウェルは、アース電位を有する。従って、形成される第２の保護ダイオードには、ボンディングパッド３の通常の電位に対して順方向のバイアスがかけられる。
【００３０】
コンタクトプラグおよびパッド３に接続された中間金属層メタル２の領域を貫通する最も下方の金属層メタル１の領域１１は、パッドの周辺に沿って延びる均一な幅の閉じたストリップであり、領域１１の外側エッジは、例えば、パッドの周辺の直下に位置する。
【００３１】
別の良導電性のストリップ状をした領域４５は、均一な幅のタイプＮ＋の極めて細いストリップであり、第２の良導電性領域１５に平行に延び、同じ長さを有する。プラグを介し別の良導電性領域４５に接続された下方の金属層メタル１の領域４７は、均一な幅、例えば、同じ層メタル１の閉じたリング１１と同じ幅のストリップである。この領域４７は、多角形の外側の辺に位置する閉じたストリップの外側の直線状部分およびこの外側の直線状部分に接続された閉じたストリップの２つの直線状部分においてのみ閉じたリングに平行に延びる。閉じたストリップ１１および領域４７は、Ｎ−ウェル５９の材料によって形成された電気抵抗器に対する電気コンタクトであり、この抵抗器は、チップの全長にわたってパッド３とチップの能動的デバイスとの間を流れる電流を分配するストリップ形状であり、この電流は、次にストリップ状をした抵抗器の長手方向にほぼ垂直に流れる。抵抗器は、ダイオードの一方の電極としても作動し、ダイオードの他方の電極は、周辺のＰ−ウェル５７および下方の基本的Ｐ−層１となっている。
【００３２】
図２は、パッド３の形状およびウェル５５、４７の間の境界平面６１も示すパッド３の電気的な等価回路図を示す。このパッド３は、上記のように電気保護抵抗器６７を介し、一般にＣＭＯＳトランジスタを含むアクティブデバイス６５に接続される。このパッド３は、第１の保護ダイオード６９を介し正の電源電圧Ｖ_DDにも接続され、第２の保護ダイオード７１を通してアース電圧に接続される。電源電圧に接続されている第１のダイオード６９は、タイプＰ＋の導電性領域１３およびＮ−ウェル５５によって形成され、Ｎ−ウェルは、良導電性領域２９およびコンタクトプラグ３７ならびに２つの下方の金属層の領域４１を介して電源電圧に接続されている（図１参照）。パッド３の電圧は、正の電源電圧よりも高くないので、第１のダイオードには、通常、順方向のバイアスがかけられる。アースに接続された第２のダイオード７１は、ストリップ状のＮ−ウェル５９および周辺のＰ−ウェル５７によって形成され、Ｐ−ウェルは、良導電性領域３１、コンタクトプラグ３９および下方の金属層の領域４３を介しアース電圧に接続されている（図１参照）。パッド３の電圧は、通常、アース電圧よりも低くないので、第２のダイオードにも、通常、順方向のバイアスがかけられる。
【００３３】
導電性領域１３、１５の中心の長手方向部分だけにシリサイド層を配置することにより、極めて良好な導電率を有するシリサイド層は、形成されたダイオード６９、７１のｐｎ接合部から所定の距離に位置し、エッジにて、それぞれのウェルの材料と効率的でないｐｎ接合部を形成するようにシリコンの結晶構造を分散するフィールド酸化膜において導電性領域１３、１５のエッジ領域と電気的に接触しない。
【００３４】
抵抗器６７は、ダイオード６８の電極を形成し、このダイオードの他方の電極は、周辺のＰ−ウェル５７およびベース層１であり、これらはアースに接続される。これらダイオードには、通常、順方向のバイアスがかけられる。
【００３５】
Ｖ_DDと保護ダイオードの１つにおける順方向電圧の低下分との合計、一般に約０.７Ｖよりも高い正の電圧がパッド３に印加されると、電源電圧側の第１の保護ダイオード６９は、導通し始め、図示されていない電源に電流が流入する。ダイオードの順方向の電流低下分の負の電圧よりも低い負電圧が信号パッド３に印加されると、アース電位側の第２の保護ダイオード７１が導通し始め、アースからパッドに電流が流れる。ダイオード６９、７１が過熱されることなく電流を運ぶことができる限り、パッドに印加されるすべての過剰電圧が処理され、このように保護される能動的デバイス６５に電流が流入したり、これから流出することはない。
【００３６】
従って、保護ダイオード６９、７１は、適当に適合された内部順方向抵抗を有しなければならず、この抵抗は、かなり低い値となり得るが、過度に低い値となることはできない。この抵抗値は、ダイオード、すなわち導電性領域１３の面積に逆比例する。この領域は、図３の平面図に示され、導電性領域１３、１５およびストリップ状ウェル５９が信号パッド３の境界の下方に狭いストリップ状となっているので、この面積が狭くなっている。このように面積が狭い結果、通常の作動ケースにおいて、逆方向のバイアスがかけられたダイオードの容量は、小さくなっている。このことは、パッド３を使って集積回路との間で高周波の電流を流す上で重要なことである。
【００３７】
保護ダイオード６９、７１の１つを実際に接続された集積回路を保護するために使用する場合、ダイオードに大きな電流が流れることがある。このような大電流は、この電流を分散できるような十分な幾何学的横断面を有していなければならない。このことは、既に述べたように導電性領域１３、１５およびウェル５９をストリップとして設計し、これらストリップを十分長くすることによって達成される。
【００３８】
パッドに電気的に接続されているダイオードの領域１３、５９をストリップ状としたことによっても、これら領域を同じチップに位置する可能性のある入出力ダイオード（図示せず）の所定距離に設けることが可能となっている。かかるトランジスタは、保護ダイオード６９、７１と共にサイリスタ構造体を形成するｐｎ接合部を含む。従って、コンタクトパッド３に十分過剰な電圧が印加されると、サイリスタのラッチアップが生じ、トランジスタのｐｎ接合部は、導電状態となり、これによって、供給電圧が遮断されるまでサイリスタのｐｎ接合部を有する入出力回路は、作動不能状態となる。ストリップ形状によって可能な距離によりサイリスタ構造体の所定の抵抗値が得られ、この抵抗値は、ほとんどのケースにおいて、かかるラッチアップ現象を防止する。
【００３９】
図４は、抵抗器６７を含むパッド構造体部分をより詳細に示す。この図では、水平方向の寸法に対する垂直方向の寸法は、誇張されているが、このことは図１についても当てはまる。抵抗器は、互いに均一な距離Ａに位置する隣接する平行な側面を有する良導電性領域１５、４５によって形成されたコンタクト領域を有する。パッドを含む集積回路を使用すると、入出力信号に対し、電流は、前記隣接する平行な側面に対してほぼ垂直に流れ、前記側面の水平長さにわたってほぼ均一に分散する。更に図４において、保護ダイオード７１がパッドに加えられる負の大きなＥＳＤパルスに対して有効である場合の電流が矢印で示されている。距離ａは、常に良導電性領域１４、４５の底部からＮ−ウェル５９の底部、すなわち下方のＰ−層１の表面までの距離ｂ以上とすべきである。このことが満たされない場合、抵抗器の領域を貫通するブレークスルーが生じる危険性がある。すなわち、領域４５からの電流は、基本層１に流れる代わりに、領域１５に流れることができることに起因し、ＥＳＤパルスが入出力路に達し得る恐れがある。基本層１は、Ｐ−ドープされた領域３１および５７から得られる負電圧となるようにすることができる。
【００４０】
分散された入出力抵抗器が得られる外に、Ｎ−ウェル内にタイプＮ＋の良導電性領域１５を設けることができるという別の利点もある。通常、良導電性領域Ｎ−領域は、ヒ素Ａｓでドープされ、Ｎ−ウェルは、リンＰでドープされる。ヒ素を注入した後に必要なアニールプロセス中に、大きなヒ素原子は、容易には移動しない。他方、リン原子は、かなり容易に移動し、ヒ素領域のシャープなコーナーを丸くする。このようにヒ素領域における局部的な電界が小さくなるので、ブレークスルーの恐れが少なくなる。更にコンタクトプラグ９、４９は、極めて大きい電流を運ぶことができ、その後、特にタイプＮ＋の良導電性領域１５、４５におけるコンタクト領域において熱を発生する。この場合、スパイキングが生じる危険がある。すなわち、通常、タングステンＷから製造されるコンタクトプラグが溶融状態となり、前記良導電性領域を通過して下方の材料内まで下方に流れ出す可能性がある。この下方の材料は、Ｎ−材料でもあるので、Ｎ−ウェル５９では、このような現象は、パッド構造体およびその保護デバイスの動作に有効な影響を与えない。
【００４１】
上記構造体により、特に図３から判るように、ボンドパッド３の極めて密な配置が可能となる。領域１３およびウェル５９に形成された保護ダイオードは、隣接するパッド、特に対応するダイオードから比較的長い距離で終了する。このことは、領域１３およびウェル５９がそれぞれのパッドの内側エッジおよび外側エッジの一部でしか延びていないという事実に起因する。
【００４２】
これまで説明した集積回路およびその入出力構造体は、種々の半導体製造または処理方法を使って製造できる。例えば、電気的なコンタクトを増すためのシリサイド化を使用しない処理方法は、同じ保護入出力デバイスを有することができる。集積回路は、ＭＯＳＦＥＴまたはＣＭＯＳタイプ、バイポーラタイプ、これらの組み合わせ、もしくは異なる種類の基板および基板構造体を使用する他の同様なタイプのものでよい。
【図面の簡単な説明】
【図１】 静電荷放電保護がなされたボンディングパッドを有する半導体チップの一部の断面図である。
【図２】 静電荷放電保護の作動を示す基本回路図である。
【図３】 Ｉ−Ｉラインが図１の断面を示し、最も下方の金属層よりも上のすべての層を除いた図１のチップの平面図である。
【図４】 図１の断面図の一部の拡大図である。

Claims (16)

1. 抵抗器を通して集積半導体回路の入力路および／または出力路に接続されたパッドを含むコンタクトパッド構造体を備えた集積半導体回路において、
   前記抵抗器は、第１のドープされた領域の部分によって形成され、前記部分のすべては、パッドの下方に位置し、
   前記第１のドープされた領域は、集積半導体回路を保護し、入力路および／または出力路に接続された第１のダイオードの電極であり、
   第１のダイオードの第１の電極を形成する前記第１のドープされた領域は、第１の導電タイプにドープされ、更に前記パッドに電気的に接続され、第１のダイオードの第２の電極は、第１の導電タイプと反対の第２の導電タイプの第２のドープされた領域によって形成され、第２のドープされた領域は、第１のドープされた領域を水平方向に囲むが、この第１のドープされた領域の下方に位置しないことを特徴とする集積半導体回路。
2. 抵抗器を通して集積半導体回路の入力路および／または出力路に接続されたパッドを含むコンタクトパッド構造体を備えた集積半導体回路において、
   前記抵抗器は、第１のドープされた領域の部分によって形成され、前記部分のすべては、パッドの下方に位置し、
   第１の領域内に位置し、この第１の領域と同じタイプにドープされているが、第１の領域よりも高い導電率を有する第３および第４のドープされた領域を含み、これら第３および第４のドープされた領域は、抵抗器のコンタクト領域となっており、
   前記第３のドープされた領域は、第１のダイオードの第１の電極のコンタクト領域であり、第１の電極は、第１のドープされた領域を含み、
   前記第４のドープされた領域は、前記第３のドープされた領域よりもパッドの中心の近くに位置することを特徴とする集積半導体回路。
3. 前記部分のすべては、パッドのマージン部分の下方に位置することを特徴とする請求項１または２記載の集積半導体回路。
4. 前記部分は、長手方向に細長い形状であり、前記長手方向にほぼ垂直な方向を有する抵抗器を電流が通過することを特徴とする請求項１または２記載の集積半導体回路。
5. 前記抵抗器は、前記部分の単位長さ当たり所定の電気抵抗を有し、前記部分の長さおよび幅は、前記部分の全長にわたって電流をほぼ均一に分散させるように選択されていることを特徴とする請求項４記載の集積半導体回路。
6. 前記部分は、パッドのエッジの部分に対して平行に延びる連続したストリップの形状となっていることを特徴とする請求項１または２記載の集積半導体回路。
7. 前記部分は、ストリップの形状であり、これらストリップは、少なくとも約１３５度のコーナーまたは角度をストリップの接続された部分の間に有することを特徴とする請求項１または２記載の集積半導体回路。
8. 前記第１のドープされた領域のすべては、パッドの下方に位置することを特徴とする請求項１または２記載の集積半導体回路。
9. 前記第１のドープされた領域のすべては、パッドのマージン部分の下方に位置することを特徴とする請求項８記載の集積半導体回路。
10. 前記第１のドープされた領域は、長手方向に細長い形状であり、前記長手方向にほぼ垂直な方向を有する抵抗器を電流が通過することを特徴とする請求項８記載の集積半導体回路。
11. 前記抵抗器は、前記部分の単位長さ当たり所定の電気抵抗を有し、前記部分の長さおよび幅は、前記部分の全長にわたって電流をほぼ均一に分散させるように選択されていることを特徴とする請求項１０記載の集積半導体回路。
12. 前記第１のドープされた領域は、パッドのエッジの部分に対して平行に延びる連続したストリップの形状となっていることを特徴とする請求項８記載の集積半導体回路。
13. 前記第１のドープされた領域は、ストリップの形状であり、これらストリップは、少なくとも約１３５度のコーナーまたは角度をストリップの接続された部分の間に有することを特徴とする請求項８記載の集積半導体回路。
14. 第１、第３および第４の領域は、ストリップ状であり、互いに平行な長手方向を有することを特徴とする請求項２記載の集積半導体回路。
15. 前記パッドは、すべての角度が約１３５度に等しいか、または少なくとも約１３５度の多角形の形状を有することを特徴とする請求項１、２または８記載の集積半導体回路。
16. すべてのドープされた領域は、それぞれの境界の接続された部分の間のコーナーまたは角度が少なくとも約１３５度である境界部を有することを特徴とする請求項１、２または８記載の集積半導体回路。

Images