CN1201394C - 集成电路的静电放电保护 - Google Patents
集成电路的静电放电保护 Download PDFInfo
- Publication number
- CN1201394C CN1201394C CNB008060576A CN00806057A CN1201394C CN 1201394 C CN1201394 C CN 1201394C CN B008060576 A CNB008060576 A CN B008060576A CN 00806057 A CN00806057 A CN 00806057A CN 1201394 C CN1201394 C CN 1201394C
- Authority
- CN
- China
- Prior art keywords
- doped region
- pad
- resistance
- contact pad
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
用于集成半导体电路的电接触焊盘(3)具有由位于相反掺杂的阱(55)中的掺杂区域(13)形成的一个保护二极管和由阱(59)形成的另一个保护二极管，阱(59)包围与接触区相同的掺杂类型的另一个掺杂区域，以及被相反的掺杂的另一个阱(57)包围。掺杂区域被连接到焊盘，以及是连续的、窄的带条，沿着焊盘的周界的一部分延伸。另一个掺杂区域用作为接触点的阱具有带条形状，以及位于焊盘的周界处。另一个(15)掺杂区域也被用作为接触点，用于形成被连接到集成电路的输入/输出路径的电阻，电阻被形成在包围另一个掺杂区域的阱(59)中，电阻的另一个接触点由同一个掺杂类型的另一个掺杂区域形成，也具有带条形状，以及位于同一个阱中，因此在焊盘的周界处和在焊盘的边界部分的下面。由此，电阻不需要任何额外的空间。
Description
技术领域
本发明涉及集成电路，具体地涉及集成电路的静电放电保护以及在集成电路中使用的接触焊盘。
发明背景和相关技术
众所周知，静电放电(ESD)会损坏电子器件，特别是被制造在绝缘的或半绝缘的基片上的电子半导体器件，特别是诸如称为集成电路的那种器件。用于防止ESD的装置传统上被引入到大多数半导体器件的输入输出路径上，以便从敏感的电路上分流掉过量的电荷。在集成电路芯片上，提供了被称为焊盘的大的金属面积，它具有自由的面积以及被使用来把电子电路连接到其它电气器件，即，用于输入到芯片的电子电路和用于从芯片的电子电路输出。例如，电连线可被焊接到这样的焊盘。然后，ESD保护电路可被放置在和连接到这样的焊盘。
当进行连接到一个焊盘，诸如焊线连接时，向下的力会具有相当的大小，以及会造成焊盘下面的层的剥离，特别是如果那里有金属层的话，以及作用力也会损害位于该区域的pn结。因此，诸如ESD电路的电子电路不能容易地位于焊盘下面或直接在焊盘下，虽然某些电路的这样的位置通常是有利的，因为这可节省集成电路芯片的很大的有用面积。
因此，在美国专利5,514,892中，揭示了一种静电放电保护装置，具有被形成在焊线盘下面的半导体阱中的二极管。焊盘穿过一个二极管被连接到地，以及穿过五个二极管被串联连接到3伏的电源电压。通过提供串联连接的后面的二极管，集成电路可容许5伏。二极管按具有排成一行的六个矩形面积的图案被直接形成在焊盘的下面。这种结构，多半特别是中间连接金属层的特定的配置，被声称为消除了层间剥离的问题。
在美国专利4,750,081中，揭示了一种静电放电保护装置，具有直接位于焊线盘的矩形顶角下面的二极管。另外，分离的二极管可被直接形成在顶角二极管之间的一行上焊盘的边缘部分或周界的下面，这些其它的二极管的纵向延伸垂直于焊盘的边，焊盘的主要部分因此在其下面没有金属层，这减小剥离的危险。只有单取向的类型的二极管被使用来通过反向偏置pn结把金属焊盘连接到基片。在美国专利5.304,839中揭示了保护结构，该结构在输入路径或输出路径中不包括任何电阻。
在半导体器件的输入路径中，常常提供对高的输入电流的某些保护，诸如被连接在输入路径中的电阻，这个电阻限制输入电流。这个电阻传统上位于焊盘的外面，然后占用某些宝贵的芯片面积，诸如下面阐述的文件说明的，
在美国专利4,806,999中，通过位于焊盘的外围的下面的两个二极管，可以保护输入焊盘免除静电放电。保护二极管由第一电极形成，第一电极被连接到焊盘和具有沿着几乎一半的焊盘的周界或边缘线延伸的相对较窄的带的形状。第一电极被放置在或连接到槽或阱中，具有与第一电极相反的掺杂类型，以及形成二极管的第二电极，打算被连接到电源驱动电压或地。在槽之间的边界位于与焊盘的暴露部分不重叠的区域。输入电阻可被包括在焊盘与输入电路之间。
在美国专利4,876,584中，揭示了一种集成电路，具有由二极管和晶体管保护的接线焊盘。二极管和晶体管被水平地放置在各个焊盘的外面，以及具有位于焊盘的边缘的一个终端。通过把焊盘连接到集成电路的其余部分的电阻路径，提供一个电阻。在公布的欧洲专利申请0 371 663中揭示了具有保护二极管和电阻的类似的结构，电阻由被水平放置在焊盘外面的金属硅链路被形成。其它类似的、包括在输入和/或输出路径中的电阻的保护结构被揭示于美国专利5,808,343，5,615,073，5,196,913，4,730,208和4,710,791中。
发明概要
本发明的一个目的是提供用于保护集成电路的连接焊盘免受过分的正的或负的电压的装置，该装置在制造集成电路时没有额外的处理步骤。
本发明的一个目的是提供用于保护集成电路的连接焊盘免受过分的正的或负的电压的、具有小的电容和具有过电压的良好的耐受度的装置。
本发明的另一个目的是提供集成电路的连接焊盘，它具有ESD保护和具有造成输入/输出晶体管的锁存的最小的危险。
本发明的另一个目的是提供集成电路的连接焊盘，它是防止ESD的，和具有当暴露在实际进行焊接焊盘，诸如连线焊接时发生的力时剥离与损坏ESD电路的pn结的最小的危险。
本发明的另一个目的是提供集成电路的连接焊盘，它具有在输入和/或输出路径中连接的和以简单的与空间节省的方式提供的电阻。
因此，连接焊盘，诸如用于集成电路“倒装片”接触的焊线焊盘，具有由第一电极形成的保护二极管，第一电极被连接到各个焊盘和具有沿着一部分的焊盘的周界或边缘线延伸的相对较窄的带的形状。第一电极具有第一掺杂类型，以及被放置在或连接到区域中，该区域具有与第一掺杂类型相反的第二掺杂类型和形成二极管的第二电极，以及打算被连接到能够吸收高的电流的恒定电位的电源。在焊盘的边缘处的第一电极的位置允许，对于把第一电极电连接到焊盘所需要的所有的金属面积也可以放置在焊盘的边缘。所以，在焊盘的中心的大的部分下面不需要金属层。直接在焊盘的中心部分下面的区域然后可以被做得相当均匀，包含大多数氧化硅，这减小剥离的危险。另外，pn结不必放置在所述中心部分的下面。
第一电极的窄的形状导致第一电极对第二区域和对电路的其它导电区域的低的电容。窄的形状也提供每个单位长度的预定的电阻，导致在第一电极的长度时可能的高的电流的分布。第一电极的窄带可被直接放置在各个焊盘的边缘部分的下面，它们也可具有在该区域的外面的某些部分，因此，它们将被放置在焊盘边缘处表面部分的下面。窄带在许多情况下可以通过把焊盘做成具有大约135°的角度的八边形而被给予足够的长度。带状区域是连续的带，它有利地应当具有尽可能平滑的结构，因此它们应当具有不小于约135°的角度，以避免太高的电场强度。
具体地，一个带形区域被使用来在集成半导体电路的输入输出电流路径上形成电阻，这样的电阻的位置不需要集成电路芯片的任何额外的空间。电阻是由第一掺杂区域的一部分形成的，所有的这个部分，或甚至所有的第一掺杂区域直接位于焊盘的下面，特别是所有的部分和/或所有的第一掺杂区域位于焊盘的边缘的部分，该部分和/或第一掺杂区域优选地具有拉长的形状或带有纵方向的带形，以及被安排成使得流过电阻的电流具有基本上垂直于纵向的方向。然后，具体地，该部分和/或第一掺杂区域的长度和宽度可被选择来给予电阻以每个部分的单位长度的预定的电阻，以使得电流在该部分的所有的长度上基本上均匀地分布。该部分和/或第一掺杂区域可有利地具有连续的带的形状，平行于焊盘的边缘的部分延伸。在部分和/或第一掺杂区域具有带条形状的情况下，带条优选地在带条的连接部分之间具有至少约135°的角度。
在优选实施例中，第一掺杂区域也是保护集成电路半导体电路的第一二极管的电极，第一二极管被连接到输入和/或输出路径。第一掺杂区域然后形成第一二极管的第一电极，第一掺杂区域可以被掺杂成第一导电类型，以及被电连接到焊盘，第一二极管的第二电极由与第一导电类型相反的第二导电类型的第二掺杂区域形成，第二掺杂区域是相对较大的区域，水平地包围第一掺杂区域但并不在第一掺杂区域的下面。第一和第二掺杂区域是同一种类型的区域，从水平面向下延伸到基本上相同的深度，以及是具有相对较低的掺杂和低的导电率的、被称为“阱”或“槽”的类型的区域。第三和第四掺杂区域可被放置在里面在与第一区域相同类型的区域的表面上，和被掺杂到与第一区域相同类型的区域，但它们具有较高的掺杂，因此比第一区域具有更高的导电率，第三和第四掺杂区域用作为由在这些接触区域之间的第一掺杂区域的材料被形成的电阻的接触区域。
第一、第三和第四区域优选地都是带形的，以及互相平行地延伸，因此具有平行的纵方向。第三掺杂区域可以是第一二极管的第一电极的接触区，第一电极是第一掺杂区域。在实际的实施例中，第四掺杂区域被放置得比第三掺杂区域更靠近焊盘的中心，第四掺杂区域因此被保护，因为用作为保护二极管的第一二极管主要波形成在第一和第二区域之间的外面边界处，外面边界比相对的内部边界离焊盘中心更远。这是由于第二区域优选地在焊盘的某个距离的区域处被连接到恒定的电位。所有的掺杂区域优选地具有边界，这些边界具有在各个边界的连接部分之间的、至少约135°的角度，以便减小造成高的局部的电场的危险。
通常，用于保护电连接焊盘的器件包括第一导电类型的第一阱和第二导电类型的第二阱，第二导电类型与第一导电类型相反，第一和第二阱被形成在表面上或表面中。第二导电类型的第一导电区位于用于形成第一pn结的第一阱中，以及第一导电类型的第二导电区位于用于形成第二pn结的第二阱中。第一和第一导电区被电连接到焊盘。第二导电类型的第三阱位于里面，以及被第一阱水平包围，因此它只包括在它的垂直边处的第三阱，以及在第三阱下面没有该部分。第一导电区位于第三阱的里面，以及用作为第一pn结的接触区，它被形成在第一和第三讲之间的边界处。
实际上，第一导电类型可以是P型，以及第二导电类型可以是N型，产生第三阱的导电性的掺杂可基本上包括磷原子，以及产生第一导电区的导电性的掺杂可基本上包括砷原子。
第一和第二阱有利地可被放置在互相的边上，以及每个阱具有在几乎半个焊盘的下面的部分，在阱之间的边界线因此沿着焊盘的直径延伸，或穿过焊盘的中心。
用于集成半导体电路的接触焊盘结构，接触焊盘结构包括焊盘，通过电阻被连接到集成半导体电路的输入和/或输出路径，其特征在于，电阻由第一掺杂区域的一部分形成，所有的所述形成电阻的部分或所有的第一掺杂区域都被放置在焊盘的下面。
附图简述
现在参照附图通过非限制性实施例描述本发明，其中：
图1是具有配备有静电放电保护的焊接焊盘的半导体芯片的一部分的截面图，
图2是显示静电放电保护的运行的原理电路图，
图3是图1的芯片的平面图，把最低的金属层上的所有的层去除，I-I线表示图1的截面，以及
图4是图1的截面图的一部分的大的尺度的图。
优选实施例描述
图1是被制做在P基片1的顶面上的集成电路芯片多层结构的示意的、部分截面图，它只有基本的、非常低的掺杂。基片1具有是类型P++的底部层2，因此是良好的导电体，以及它可被连接成具有地电位，例如被连接到引线框架(未示出)，给所有的芯片一个具有良好地确定的地电位的底面，这减小高频信号对干扰的灵敏度。诸如用于引线焊接的电连接焊盘3是底部金属层的一部分，以及具有部分自由的上表面面积5，焊盘的边缘部分被钝化层7覆盖。焊盘3通常具有八边形的形状，它可以是正八边形，以及具有的边与相邻的边形成135°的角度，见图3的集成电路芯片的顶视图，图1的截面图是沿图3的线I-I截取的。焊盘也可以具有其它的形状，诸如从正则的八边形通过使得两条相对的平行的边更短或更长而得到的形状，或具有多于八条边的多边形的形状。在任何情况下，在相邻的边之间的角度不应当小于约135°。在焊盘3的被覆盖的部分，即焊盘的边缘部分，焊盘通过一系列电接触孔9和从中间的金属层做成图案的金属区11与下面的导电层具有电连接，例如，从被称为Metal1的第一下部的金属层和被称为Metal2的第二中间的金属层所显示的。
接触孔9，例如，具有方形的截面，以及被放置得更密集。金属区11和接触孔9在所显示的实施例中被直接排列在焊盘3的边缘部分，基本上在由钝化层7覆盖的、焊盘的部分的下面，以及它们无论如何不在焊盘的中心部分。最下面的插头9具有与各种各样的掺杂类型的良好导电层的带形区域13，15的电接触，这个导电层例如是离子注入的和/或扩散层。导电区13，15在它们的顶面可以具有硅化钛17，19，以便增强它们与最下面的插头9的电接触，但用于减小接触电阻的这样的表面层并不必要。扩散的或注入的区域13，15分别具有相反的掺杂类型，P+和N+，以及它们被掺杂为具有高的导电率，掺杂类型被选择成使得中心区域形成与相邻的和/或下面的区域的二极管，或接触到形成二极管的相邻的和/或下面的区域，注入下面描述的。形成导电区域13，15和其它区域的良好导电的、掺杂层的各个区域由场氧化物层21的区域横向地规定。
因此，场氧化物区域23直接位于焊盘3的中心自由区域5的下面。在良好导电的、离子注入的和/或扩散的区域13，15的外部边缘处，放置带形的外部场氧化物区域25，27，因此，它们的内部边缘被放置在焊盘3的边缘的下面，稍微向焊盘3的中心偏移以及它们的外部边缘近似直接在焊盘3的边缘的下面。通过注入和/或扩散产生的同一个层的另外的良好导电区域29，31也被安排成由外部的场氧化物带形区域25，27来与良好导电区域13，15隔离，和互相隔离，以及它们用作为到在下面的区域的电接触。另外的良好导电区域29，31可被放置在某个适当的位置，以及不是如图1所示地直接位于仅仅由场氧化物窄带27分开的导电区域13，15的边上，见图3。另外的良好导电区域29，31可以在它们的顶面上具有硅化钛区域33，35，以及通过它和通过接触插头37，39与金属层Metal1和Metal2的区域41，43接触。金属区域41，43打算被连接到适当的恒定电位，在下面讨论。
硅化钛区域17，19有利地只覆盖注入的、导电区域13，15的中心部分，该部分直接位于接触插头9的下面，这样有注入区域13，15的窄的边缘部分，它们因此被放置在场氧化层25，27和23，以及没有硅化物。
同一个离子注入的和/或扩散层的另一个良好导电的带形区域45被放置在和沿着良好导电带13，15之一延伸，以及具有相同的掺杂。在所显示的例子中，这另一个良好导电的带形区域45被放置在良好导电条带15，以及它们都被掺杂为N+。两个下面的金属层Metal1和Metal2的区域47被放置在另一个带形良好导电区域45的上面，以及通过接触插头49和硅化物区域50被连接到其上和互相连接。金属区47的最顶部通过水平连接(未示出)被连接到某些有源器件的输入和/或输出电路(未示出)，它被制做在各个金属区的延长部分的同一个芯片上。带形的、窄的场氧化物区域51把N+类型的另一个良好导电带形区域45与N+类型的良好导电区域15。
在良好导电区域13，15，29，31，45和场氧化物区域23，25，27，51的下面，放置一个层53，它可以是外延层，以及被掺杂来形成弱掺杂的N阱和P阱55，57，59，这些区域具有分别由-，P-，和N-表示的掺杂类型。在焊盘3下面的层53的区域通过平的垂直面或水平线61被中心划分，把大的N阱55与大的P阱57分开。位于焊盘的边缘处的或它的下面的P+型的第一良好导电带形区域13在各个大的N-型的阱55中被注入和/或扩散，形成第一保护二极管。位于焊盘的边缘处的或它的下面的N+型的第二良好导电带形区域13和沿着它延伸的另一个良好导电带形区域45在窄的、N-型的带形阱59中被注入和/或扩散，形成保护电阻，窄的N阱59由其它的大的P阱57水平地包围。第二良好导电带形区域13用其它的大的P阱57形成第二保护二极管。其它导电的、被注入的N+，P+型的区域具有与它们所位于的阱相同的掺杂类型，以及用来电接触阱的材料和给予它以规定的电位。
在图3上，显示了互相放置的两个焊盘中的上面的焊盘，焊盘具有如上所述的八边形。多个这样的焊盘可以沿着集成电路芯片外围排列成一行。每个八边形的一条边被放置成与另一个八边形的一条边平行和相邻，八边形的中心被放置在平行于集成电路芯片的边缘的同一个分开的平面中。每个八边形具有一个平行于和靠近芯片的边缘63的外部的边，以及一个也平行于、但离得更远的的边缘的内部的边。如图3所示，第一良好导电区域13是均匀宽度的P+型窄带，沿着各个焊盘3的周界延伸，位于周界里面一点以及平行于它。区域13沿着平行于芯片边缘的八边形的内部的边和沿着被连接到内部的边的两个边延伸。然而，它终结在相邻的八边形的每个距离。这个导电区域被放置在N-阱55的上面，以及连同N-阱的材料形成第一保护二极管，它的正向偏置方向为离开焊盘3。N+型导电区域29位于同一个N-阱55中，以及假定它被连接到正的电源电压VDD，打算给有源电路，诸如芯片的场效应晶体管供电。因此，N-阱55的电位实际上具有这个电位。正的电源电压VDD通常不低于焊盘3的电压，因此，所形成的二极管将是反向偏置的。
同样地，第二良好导电带形区域15是均匀宽度的N+型窄带，沿着焊盘3的周界的相反部分延伸，以及从上面看，具有一个相应于P+型导电区域13的镜像图形的形状。良好导电区域15被放置在窄的N-阱59的上面或在其中，以及N-阱在与良好导电区域13接触时，连同周围的P-阱57形成第二保护二极管。P+型导电区域31位于这个P阱57中，以及假定它被连接到地电位，它也接触P-阱57，由此，P-阱具有地电位。因此，这样形成的第二保护二极管对于焊盘3的正常电位是反向偏置的。
穿过接触插头的最低的金属层Metal1的区域11，和被连接到焊盘3的中间金属层Metal2的区域是均匀宽度的、沿着焊盘的周界延伸的闭合的带形，区域11的外部边缘直接位于焊盘周界的下面。
另一个良好导电带形区域45是均匀宽度的非常窄的N+型带条，它平行于第二良好导电区域15延伸，以及具有相同的长度。提供插头被连接到另一个良好导电区域45的较低的金属层Metal1的区域47是均匀宽度的带条，例如具有与同一个层Metal1的闭合环11相同的宽度。它平行于闭合环延伸，但只是在闭合环的外部直线部分处，它位于八边形的外部的边和位于被连接到外部的直线部分的、闭合环的两个直线部分处。闭合环11和区域47是电接触的，用于由N-阱59的材料形成的电阻，这个电阻也是带形的，把在焊盘3与芯片的有源器件之间流过的电流分布在它的总的长度上，电流基本上垂直于带形电阻的纵向方向流动。电阻也用作为二极管的一个电极，二极管的另一个电极是周围的P-阱57和下面的基底P-层1。
图2是显示了焊盘3的等效电路图，它也显示了焊盘3的形状和在阱55，57之间的边界平面。焊盘3被连接到有源器件65，它包括通过保护电阻67的典型的CMOS晶体管，如上所述。焊盘3通过第一保护二极管69被连接到正的电源电压VDD，以及通过第二保护二极管71被连接到地电位。被连接到电源电压的第一二极管69由P+型导电区域13和N-阱55形成，N-阱通过良好导电区域29和接触插头37以及两个下面的金属层的区域41被连接到电源电压，见图1。第一二极管通常被反向偏置，因为焊盘3的电位不高于正的电源电压。被连接到地电位的第二二极管71由带形的N-阱59和包围的P-阱57形成，P-阱通过良好导电区域31和接触插头39以及下面的金属层的区域43被连接到地电位，见图1。第二二极管通常被反向偏置，因为焊盘3的电位通常不低于地电位。
通过把硅化物只放置在导电区域13，15的中心纵向部分，具有非常良好的导电率的硅化物被放置在离被形成的二极管69，71的pn结的某个距离，以及不与在场氧化物处的导电区域13，15的边缘区域电接触，其中硅的晶体结构可被分布来形成与在这些边缘处的各个阱的材料的不太有效的pn结。这使得保护二极管更稳定。
电阻67形成二极管68的一个电极，它的另一个电极是被连接到地的包围的P-阱57和基底层1。这个二极管通常也是反向偏置的。
当大于VDD与在保护二极管之一上的正向电压降(诸如典型地约0.7伏)的总和的正的电压被加到焊盘3上时，在电源电压一侧的第一保护二极管69开始导通，以及电流流入供电电压源，未示出。当小于二极管的正向电压降的负值的负的电压被加到焊盘3上时，在地电位一侧的第二保护二极管71开始导通，以及电流将从地流入到焊盘。假如二极管69，71可以不过热地载送电流，则加到焊盘上的所有过分的电压将被处理，不流入有源器件65或从有源器件65流出，因此有源器件被保护。
因此，保护二极管69，71应当具有适当地调整的向里看的电阻，它会具有相当低的数值，但仍旧不是太低的数值。这个电阻与导电区域13，15的二极管的面积成反比。这个面积可在图3的顶视图上看到，以及被做得很小，因为导电区域13，15和带形阱59具有在信号焊盘3的边界下面的窄带的形状。小的面积导致反向偏置二极管在正常运行情形下的低的电容，这在使用焊盘3传导高频电流到集成电路时是很重要的。
当保护二极管69，71之一实际上被使用来保护连接的集成电路时，大的电流可以流过二极管。这个大的电流应当具有足够的几何截面积，以便电流可以通过它而散布。这是通过把导电区域13，15和阱59设计为带条以及把带条做得足够长而达到的，正如前面已经描述的。
被电连接到焊盘的二极管的区域13，59是带形的情形，也允许这些区域被放置在位于同一个芯片的可能的输出/输入晶体管(未示出)的某个距离。这样的晶体管保护pn结，它们与保护二极管69，71一起形成闸流晶体管结构。当足够的、过分的电压被加到接触焊盘3时，这会造成闸流晶体管的闩锁，使得晶体管的pn结是导通的，这将使得输出/输入电路具有不可运行的闸流晶体管的pn结，直至电源电压中断为止。由带形允许的距离将给出闸流晶体管结构的电阻，这在大多数情形下，阻止这样的闩锁现象。
在图4上详细地显示包括电阻67的焊盘结构的部分，垂直尺寸是相对于水平尺寸被夸大的，这在图1上也是这样的。电阻具有由良好导电区域15，45形成的接触区，它们具有被放置在互相之间均匀的距离a的相邻的平行边。当使用包括焊盘的集成电路时，对于输入/输出信号的电流基本上垂直于所述相邻的平行边流动，以及基本上均匀地分布在所述边的水平长度上。另外，在图4上，当保护二极管71实际上用于被加到焊盘的大的负的ESD脉冲时，电流由箭头表示。看来似乎距离a应当总是等于或大于良好导电区域15，45的底部到N-阱59的底部以及从而到下面的P层1的表面的距离b。如果这是不正确的话，有击穿电阻区域的危险，因此，ESD脉冲可达到输入/输出路径，由此，来自区域45的电流可流入区域15，而不是流入基底层1，这可使得具有从P掺杂区域31和57得出的负的电位。
把N+型的良好导电区域15放置在N-阱内也有其它的优点，大于得到分布的输入/输出电阻的可能性。通常，良好导电区域N区域用砷As掺杂，以及N-阱用磷P掺杂。达到砷原子在植入砷以后所需要的退火过程中不容易移动。磷原子相当容易移动，以及使得砷区域的尖角更“圆”，这减小砷区域的本地电场，由此减小击穿的危险。而且，接触插头9，49可载送非常大的电流，以及特别是在N+型良好导电区域的接触区域处产生热。然后，有“峰值形成(spiking)”的危险，即，通常由钨W制成的接触插头被熔化，向下通过所述良好导电区域流到下面的材料。因为这种材料现在也是N材料，在N-阱59中，这实际上不影响焊盘结构和它的保护器件的运行。
上述的结构允许焊盘3的非常密的安排，具体见图3。保护二极管被形成在区域13和阱59的末端在相邻的焊盘以及特别是它的相应的二极管的相当大的距离。这是由于区域13和阱59只在各个焊盘的内部和外部边缘的一部分延伸。
如上所述的集成电路和它的输入/输出结构可以通过使用各种半导体制造和处理方法被制成。例如，用于增加电接触的、不使用硅化物的处理可以具有相同的保护性输入/输出器件。集成电路可以是使用不同种类的基片和基片结构的MOSFET或CMOS型，双极性型，组合的或其它的类似类型。
Claims (14)
1.用于集成半导体电路的接触焊盘结构，接触焊盘结构包括焊盘，通过电阻被连接到集成半导体电路的输入和/或输出路径，其特征在于，电阻由第一掺杂区域的一部分形成，所有的所述形成电阻的部分或所有的第一掺杂区域都被放置在焊盘的下面。
2.按照权利要求1的接触焊盘结构，其特征在于，所有的所述形成电阻的部分和/或所有的第一掺杂区域被放置在焊盘的边缘部分的下面。
3.按照权利要求1的接触焊盘结构，其特征在于，所述形成电阻的部分和/或第一掺杂区域具有带有纵向方向的拉长的形状，流过电阻的电流具有垂直于所述纵方向的方向。
4.按照权利要求3的接触焊盘结构，其特征在于，所述形成电阻的部分的长度和宽度被选择为给予电阻以所述部分的每个单位长度的预定电阻值，以便把电流均匀地分布在所述部分的所有的长度上。
5.按照权利要求1的接触焊盘结构，其特征在于，所述形成电阻的部分和/或第一掺杂区域具有连接带条的形状，平行于焊盘的边缘的一部分延伸。
6.按照权利要求1的接触焊盘结构，其特征在于，所述形成电阻的部分和/或第一掺杂区域具有一些带条的形状，这些带条在连接部分具有至少为135°的拐角或角度。
7.按照权利要求1的接触焊盘结构，其特征在于，第一掺杂区域是保护集成半导体电路的和被连接到输入和/或输出路径的第一二极管的电极。
8.按照权利要求7的接触焊盘结构，其特征在于，形成第一二极管的第一电极的第一掺杂区域被掺杂为第一导电类型，以及被电连接到焊盘，第一二极管的第二电极由与第一导电类型相反的第二导电类型的第二掺杂区域形成，第二掺杂区域水平地包围第一掺杂区域以及不在第一掺杂区域的下面。
9.按照权利要求1的接触焊盘结构，其特征在于，第三和第四掺杂区域被放置在和被掺入到与第一区域相同的区域，但具有高于第一区域的导电率，第三和第四掺杂区域是电阻的接触区。
10.按照权利要求9的接触焊盘结构，其特征在于，第一，第三和第四区域具有带条形状，以及具有互相平行的纵向方向。
11.按照权利要求9的接触盘结构，其特征在于，第三掺杂区域是第一二极管的第一电极的接触区，该第一电极包括第一掺杂区域。
12.按照权利要求11的接触焊盘结构，其特征在于，第四掺杂区域被放置在比第三掺杂域更靠近焊盘的中心。
13.按照权利要求1的接触焊盘结构，其特征在于，焊盘具有八边形的形状，它的所有的角度等于135°或它的所有的角度至少为135°。
14.按照权利要求1的接触焊盘结构，其特征在于，所有掺杂区域具有边界，在各个边界的连接的部分之间的拐角或角度至少为135°。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE99004392 | 1999-02-09 | ||
| SE9900439A SE9900439D0 (sv) | 1999-02-09 | 1999-02-09 | Electrostatic discharge protection of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1346514A CN1346514A (zh) | 2002-04-24 |
| CN1201394C true CN1201394C (zh) | 2005-05-11 |
Family
ID=20414413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008060576A Expired - Fee Related CN1201394C (zh) | 1999-02-09 | 2000-02-09 | 集成电路的静电放电保护 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6388851B1 (zh) |
| EP (1) | EP1190450B1 (zh) |
| JP (1) | JP5023254B2 (zh) |
| KR (1) | KR100829664B1 (zh) |
| CN (1) | CN1201394C (zh) |
| AT (1) | ATE377844T1 (zh) |
| AU (1) | AU2840300A (zh) |
| CA (1) | CA2362428A1 (zh) |
| DE (1) | DE60037019T2 (zh) |
| HK (1) | HK1046061A1 (zh) |
| SE (1) | SE9900439D0 (zh) |
| TW (1) | TW413922B (zh) |
| WO (1) | WO2000048252A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979908B1 (en) * | 2000-01-11 | 2005-12-27 | Texas Instruments Incorporated | Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements |
| CN100401512C (zh) * | 2002-03-26 | 2008-07-09 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
| FR2848026B1 (fr) * | 2002-11-28 | 2005-03-11 | St Microelectronics Sa | Dispositif de protection d'un circuit electronique contre des decharges electrostatiques |
| US8280098B2 (en) * | 2005-05-19 | 2012-10-02 | Uti Limited Partnership | Digital watermarking CMOS sensor |
| KR100834828B1 (ko) * | 2006-03-17 | 2008-06-04 | 삼성전자주식회사 | 정전방전 특성을 강화한 반도체 장치 |
| US8816486B2 (en) * | 2008-05-12 | 2014-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pad structure for 3D integrated circuit |
| JP6590844B2 (ja) * | 2017-02-13 | 2019-10-16 | 株式会社豊田中央研究所 | 半導体装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928370A (ja) | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
| JPS6144454A (ja) | 1984-08-09 | 1986-03-04 | Fujitsu Ltd | 半導体装置 |
| US4806999A (en) | 1985-09-30 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Area efficient input protection |
| GB8621839D0 (en) | 1986-09-10 | 1986-10-15 | British Aerospace | Electrostatic discharge protection circuit |
| JPS63151062A (ja) * | 1986-12-16 | 1988-06-23 | Toshiba Corp | 入力保護回路 |
| US5196913A (en) | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
| ES2055795T3 (es) | 1988-11-22 | 1994-09-01 | At & T Corp | Separador de salida de circuito integrado que tiene proteccion de esd mejorada. |
| JPH02186673A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 半導体装置 |
| US5304839A (en) | 1990-12-04 | 1994-04-19 | At&T Bell Laboratories | Bipolar ESD protection for integrated circuits |
| US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
| JPH05226564A (ja) | 1992-02-14 | 1993-09-03 | Rohm Co Ltd | 半導体装置 |
| FR2693032B1 (fr) | 1992-06-25 | 1994-09-30 | Sgs Thomson Microelectronics | Structure de diodes de protection de plot. |
| JPH06188369A (ja) * | 1992-12-21 | 1994-07-08 | Nippon Motorola Ltd | 静電気破壊防止層を有する半導体回路 |
| KR960016483B1 (ko) * | 1993-08-27 | 1996-12-12 | 삼성전자 주식회사 | 정전기 보호장치를 구비하는 반도체 집적회로 및 그 제조방법 |
| JPH0818007A (ja) | 1994-06-27 | 1996-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5514892A (en) | 1994-09-30 | 1996-05-07 | Motorola, Inc. | Electrostatic discharge protection device |
| US5615073A (en) | 1995-06-22 | 1997-03-25 | National Semiconductor Corporation | Electrostatic discharge protection apparatus |
| DE19539079A1 (de) | 1995-10-20 | 1997-04-24 | Telefunken Microelectron | Schaltungsanordnung |
| KR100200303B1 (ko) * | 1995-12-29 | 1999-06-15 | 김영환 | 반도체 장치용 정전기 방지회로 및 그 제조방법 |
| EP0822596A3 (en) | 1996-08-02 | 2000-01-05 | Texas Instruments Inc. | Improvements in or relating to integrated circuits |
| US5808343A (en) | 1996-09-20 | 1998-09-15 | Integrated Device Technology, Inc. | Input structure for digital integrated circuits |
| US5821572A (en) | 1996-12-17 | 1998-10-13 | Symbios, Inc. | Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection |
| KR100208685B1 (ko) * | 1996-12-30 | 1999-07-15 | 전주범 | 정전기 보호용 다이오드 및 이의 제조 방법 |
-
1999
- 1999-02-09 SE SE9900439A patent/SE9900439D0/xx unknown
- 1999-05-21 TW TW088108378A patent/TW413922B/zh not_active IP Right Cessation
-
2000
- 2000-02-08 US US09/499,360 patent/US6388851B1/en not_active Expired - Lifetime
- 2000-02-09 KR KR1020017010073A patent/KR100829664B1/ko not_active IP Right Cessation
- 2000-02-09 AU AU28403/00A patent/AU2840300A/en not_active Abandoned
- 2000-02-09 DE DE60037019T patent/DE60037019T2/de not_active Expired - Lifetime
- 2000-02-09 AT AT00906848T patent/ATE377844T1/de not_active IP Right Cessation
- 2000-02-09 EP EP00906848A patent/EP1190450B1/en not_active Expired - Lifetime
- 2000-02-09 CN CNB008060576A patent/CN1201394C/zh not_active Expired - Fee Related
- 2000-02-09 JP JP2000599082A patent/JP5023254B2/ja not_active Expired - Fee Related
- 2000-02-09 WO PCT/SE2000/000257 patent/WO2000048252A2/en active IP Right Grant
- 2000-02-09 CA CA002362428A patent/CA2362428A1/en not_active Abandoned
-
2002
- 2002-10-18 HK HK02107592.5A patent/HK1046061A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HK1046061A1 (zh) | 2002-12-20 |
| DE60037019D1 (de) | 2007-12-20 |
| AU2840300A (en) | 2000-08-29 |
| WO2000048252A3 (en) | 2001-05-31 |
| EP1190450B1 (en) | 2007-11-07 |
| JP2002536848A (ja) | 2002-10-29 |
| CN1346514A (zh) | 2002-04-24 |
| US6388851B1 (en) | 2002-05-14 |
| WO2000048252A2 (en) | 2000-08-17 |
| ATE377844T1 (de) | 2007-11-15 |
| DE60037019T2 (de) | 2008-08-14 |
| TW413922B (en) | 2000-12-01 |
| EP1190450A2 (en) | 2002-03-27 |
| CA2362428A1 (en) | 2000-08-17 |
| SE9900439D0 (sv) | 1999-02-09 |
| KR100829664B1 (ko) | 2008-05-16 |
| JP5023254B2 (ja) | 2012-09-12 |
| KR20010102013A (ko) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987465A (en) | Electro-static discharge protection device for CMOS integrated circuit inputs | |
| US11664368B2 (en) | Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode | |
| EP0060635B1 (en) | A semiconductor integrated circuit device including a protection element | |
| KR100195540B1 (ko) | 집적된 회로 패드용 정전기 방전 보호장치 | |
| JP3911566B2 (ja) | Ｍｏｓ型半導体装置 | |
| US7709896B2 (en) | ESD protection device and method | |
| KR19990030300A (ko) | 정전 방전으로부터 보호하기 위한 구조물을 가진 집적 반도체회로 | |
| EP0492032A1 (en) | Electrostatic discharge protection device for an integrated circuit pad and related integrated structure | |
| KR100369496B1 (ko) | 정전방전으로부터보호하기위한구조물을가진집적반도체회로 | |
| EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| JP2680788B2 (ja) | 集積化構造の能動クランプ装置 | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| CN1201394C (zh) | 集成电路的静电放电保护 | |
| CN100505260C (zh) | 保护元件及使用保护元件的半导体装置 | |
| US9153570B2 (en) | ESD tolerant I/O pad circuit including a surrounding well | |
| JPH05505060A (ja) | 低トリガ電圧ｓｃｒ保護装置及び構造 | |
| JP3479012B2 (ja) | 静電保護回路及び半導体装置 | |
| KR20060022996A (ko) | 고전압 소자의 정전기 보호장치 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| US7075156B1 (en) | Collector structure for electrostatic discharge protection circuits | |
| JP2004006743A (ja) | 静電気放電保護素子及び半導体装置 | |
| KR20000029274A (ko) | 집적 회로 칩을 위한 강한 결합 패드 구조 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| CN116435297A (zh) | 具有高电流能力的静电放电保护装置 | |
| JPS61255055A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD. Effective date: 20040827 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20040827 Address after: Munich, Germany Applicant after: Infennian Technologies AG Address before: Stockholm Applicant before: Ericsson Telephone AB |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1046061 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050511 Termination date: 20180209 |