JP4645398B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4645398B2
JP4645398B2 JP2005291248A JP2005291248A JP4645398B2 JP 4645398 B2 JP4645398 B2 JP 4645398B2 JP 2005291248 A JP2005291248 A JP 2005291248A JP 2005291248 A JP2005291248 A JP 2005291248A JP 4645398 B2 JP4645398 B2 JP 4645398B2
Authority
JP
Japan
Prior art keywords
wiring
layer
shock absorbing
active circuit
absorbing beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005291248A
Other languages
English (en)
Other versions
JP2007103656A (ja
Inventor
伊藤　　裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005291248A priority Critical patent/JP4645398B2/ja
Publication of JP2007103656A publication Critical patent/JP2007103656A/ja
Application granted granted Critical
Publication of JP4645398B2 publication Critical patent/JP4645398B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、一般的には集積回路半導体装置におけるワイヤボンディング接続に関し、特に、前記半導体装置の能動回路領域上でのワイヤボンディング接続を可能とする前記能動回路領域上に配置されたボンディングパッドおよびその製造方法に関する。
通常の集積回路半導体装置は、能動回路領域の周辺部に配置されたボンディングパッドを有する。これらのボンディングパッドは、ボールボンディング接続またはスティッチボンディング接続のいずれかを可能とするように十分な大きさでなければならない。従ってボンディングパッドのため半導体装置が大きくなるという問題があった。
（第１の従来技術）
このボンディングパッドのため半導体装置が大きくなるという問題を改善するために、図３７に示す特許文献１に開示された技術が提案されている。この特許文献１のものによれば、能動回路上にポリイミド層を介してボンディングパッドを形成するとともに接続孔によりボンディングパッドと能動回路とを電気的に接続した後、ボンディングパッドにワイヤをボンディングするというものであり、この結果として、能動回路領域の周辺部に配置されたボンディングパッドを削減できるというものである。
上記した特許文献１に示す能動回路上ボンディングパッドでは、ワイヤをボンディングする際のボンディング衝撃をボンディングパッド下層のポリイミド層により吸収・緩和する構造であるが、図３７に示すようにボンディングパッドと下部の能動回路とを電気的に接続する接続部にもボンディング衝撃が作用し、この接続部での接続不良が発生するという問題があった。
（第２の従来技術）
ボンディングパッドのため半導体装置が大きくなるという基本的な問題の改善に加え、ボンディング衝撃によりボンディングパッドと能動回路との接続部での接続不良が発生するという特許文献１の不具合を改善するために、図３８に示すような特許文献２に開示された技術が提案されている。
この特許文献２の技術によれば、能動回路上に実質的に中断箇所を持たない無機材料からなるパシベーション材料層を形成した後、能動回路上にボンディングパッドを形成し、ワイヤをボンディングする領域から離れた箇所に形成された接続孔を介して能動回路とボンディングパッドとを電気的に接続するというものである。
この特許文献２の技術による能動回路上ボンディングパッドでは、能動回路との接続孔はボンディング領域から離れておりボンディングパッドの一部を延長した接続配線により能動回路と接続するためボンディング衝撃により接続部での接続不良が発生するという問題は改善できる。
しかし、ボンディングパッドおよび接続配線ともに露出した構造となるため特許文献２の半導体装置をモールド樹脂により実装した場合、前記接続部を含む接続配線の耐環境信頼性において問題があった。
加えて、ボンディング衝撃を金属材料からなるボンディングパッドと無機材料からなるパシベーション材料層とで吸収・緩和する構造であるため、能動回路の配線段差が大きく急峻な場合にはボンディング衝撃によりパシベーション材料層にクラックが発生する。
また、半導体装置の使用時の環境温度変化が大きい場合、ボンディング衝撃により発生したクラックが伸展しボンディングパッドと能動回路の配線が短絡するという問題点があった。加えて、ボンディング衝撃によるパシベーション材料層のクラックに起因する経時劣化現象が検出できないという問題点があった。
特開平６−２０４２７７号公報 特表２００２−５３２８８２号公報
ボンディングパッドのため半導体装置が大きくなるという問題を改善する能動回路上ボンディングパッドにおいて、能動回路とボンディングパッドと電気的に接続する接続孔にボンディング衝撃が作用する場合にはボンディング衝撃により接合部に不良が発生するという問題がある。
また、接続孔をボンディング領域から離して形成しボンディングパッドの一部を延長した接続配線で接続する構造においてボンディングパッドとともに接続配線が露出する構造の場合には耐環境信頼性が劣化するという問題がある。
加えて、配線段差が大きく急峻な能動回路上に無機材料による絶縁層を介してボンディングパッドを形成した構造ではボンディング衝撃により前記絶縁層にクラックが発生し初期不良もしくは信頼性不良が発生するという問題点がある。
本発明は、ボンディング衝撃による能動回路とボンディングパッドとの接合部不良および能動回路とボンディングパッドとの間の絶縁層不良の発生を抑止するとともに、ボンディング衝撃に対しフェールセーフ的な構造でありボンディング衝撃に起因する不良を検出可能とした能動回路上ボンディングパッドを有する半導体装置およびその製造方法を提供するものである。
本発明の別の半導体装置においては、半導体装置の能動回路上に絶縁膜を介して平面構造において複数の開口を持つ衝撃吸収梁を形成し、能動回路を保護する保護膜を介して衝撃吸収梁上に厚いパッド電極を形成し、厚いパッド電極を被服しその一部を延長し保護膜に設けた接続孔により能動回路と接続するよう被覆金属配線層を形成し、厚いパッド電極へのボンディング接続時に必要な領域のみ開口した保護樹脂層で半導体装置を被覆する構造である。
厚いパッド電極を被覆金属配線層より機械的強度の高い金属材料で形成するとともにその厚さを前記衝撃吸収梁上に形成した前記保護膜の表面段差以上に設定することにより、ボンディング面方向の超音波振動に起因するボンディング衝撃を主として前記被覆金属配線層を変形させることで吸収・緩和するとともに、下層へ伝播するボンディング衝撃を機械的強度の高い厚いパッド電極で分散することによりボンディング衝撃による能動回路への影響を従来構造より低減できる。
加えて、ボンディング衝撃により前記保護膜にクラックが発生した場合においても前記衝撃吸収梁によりクラックの伸展を抑止し能動回路との短絡を発生させないフェールセーフ構造である。
また、前記衝撃吸収梁に形成する開口部の平面形状を円形もしくは多角形にすることにより、ボンディング衝撃に対する指向性を無くすことができ能動回路上でのボンディングパッドの配置位置自由度を向上できる。
更に、前記厚いパッドと能動回路との接続部は保護樹脂層で保護されているため実装後の耐環境信頼性の劣化を抑止できる。
また本発明の更に別の半導体装置においては、半導体装置の能動回路上に絶縁膜を介して平面構造において複数の開口を持つ衝撃吸収梁を形成し、能動回路を保護する保護膜を形成したのち衝撃吸収梁の近傍に接続孔を形成し、衝撃吸収梁と接続孔を被覆するよう厚いパッド電極を形成し厚いパッド電極と能動回路とを電気的に接続する。
また衝撃吸収梁は、その一部を延長し保護膜に設けた別の接続孔により最上層配線層と接続される。厚いパッド電極を被覆金属配線層により被服した後、厚いパッド電極へのボンディング接続時に必要な領域のみ開口した保護樹脂層で半導体装置を被覆する構造である。
厚いパッド電極を被覆金属配線層より機械的強度の高い金属材料で形成するとともにその厚さを前記衝撃吸収梁上に形成した前記保護膜の表面段差以上に設定することにより、ボンディング面方向の超音波振動に起因するボンディング衝撃を主として前記被覆金属配線層を変形させることで吸収・緩和することが可能となるとともに、下層へ伝播するボンディング衝撃を機械的強度の高い厚いパッド電極で分散することができボンディング衝撃による能動回路への影響を従来構造より低減できる。
加えて、衝撃により前記保護膜にクラックが発生した場合においても前記衝撃吸収梁によりクラックの伸展を抑止することができ能動回路との短絡を発生させないフェールセーフ構造であり、最上層配線を介して厚いパッド電極と衝撃吸収梁間の漏洩電流を測定することにより前記のクラック発生を検出することができるという自己診断機能を有する。
また、前記衝撃吸収梁に形成する開口部の平面形状を円形もしくは多角形にすることにより、ボンディング衝撃に対する指向性を無くすことができ能動回路上のボンディングパッドの配置位置自由度を向上できる。
更に、前記厚いパッドと能動回路との接続部は保護樹脂層で保護されているため実装後の耐環境信頼性の劣化を抑止できる。
（第１の実施形態）
以下、添付図面を参照しつつ、本発明の実施例を説明する。
図１は、本発明に係る能動回路上に配置されたボンディングパッド部の第１の実施例を示す模式的な平面図である。また、図２は図１中Ａ−Ａ´線で示す部分の模式的な断面図である。
第１の実施例は、図２に示すように第１の配線２で結線された能動回路１を被覆した層間絶縁層３の上面に、能動回路１が機能するよう第１の接続孔４を介して接続された第２の配線５と、平面構造において複数の開口を持つ衝撃吸収梁６がボンディング接続領域に設ける。
第２の配線５と衝撃吸収梁６を設けた前記能動回路１を保護膜７により被覆し、図１に示すように保護膜７上に衝撃吸収梁６を被覆しその一部が保護膜７に設けられた第２接続孔８を介して能動回路１と電気的に接続されるよう厚い電極９を設け、ワイヤ１１をボンディングする際に必要な領域のみ開口した保護樹脂層１０により表面を保護した構造である。
第１の実施例において、衝撃吸収梁６を被覆する保護膜７の表面段差以上の膜厚に厚い電極９の膜厚を設定することが望ましい。
この膜厚に設定された厚い電極９にワイヤをボンディング接続する際、図２に示すように接続部の最下面は衝撃吸収梁６を被覆する保護膜７の最上面と同じかまたは高い位置となりボンディング衝撃の主要因である超音波振動の作用面は前記保護膜７の最上面より高くなるため、ボンディング衝撃は前記厚い電極９により吸収・緩和される。
このボンディング衝撃の吸収・緩和性とボンディング接続性を両立するために、前記厚い電極９の材質としてはアルミ，アルミ合金，銅，ニッケル，クロム，チタン，チタン窒化膜，チタンタングステンのいずれか、またはこれらのうちの２以上のものの積層膜が望ましい。
更に厚い電極９より下層に伝播したボンディング衝撃によって保護膜７にクラックが発生したとしても、クラックを発生させた後の過剰な衝撃は複数の開口を持つ網目状の前記衝撃吸収梁６を機械的に変形させることにより吸収される。
これによりクラックの伸展を抑止できる。加えて、衝撃吸収梁６は前記能動回路１と電気的に絶縁されているため、保護膜７に発生したクラックを介して前記の厚い電極９と衝撃吸収梁６が電気的に短絡しても能動回路１に誤動作は発生しない。
加えて、第１の実施形態による能動回路上ボンディングパッドの配置に関し、能動回路１の表面段差状態の依存性またボンディング接続時に印加される超音波振動の方向依存性を無くすために、前記衝撃吸収梁６の開口形状は図３に示す円形もしくは図４に示す多角形が望ましい。
また機械的変形によるボンディング衝撃性を向上と製造過程の複雑さ低減を両立させるために、衝撃吸収梁６は前記の第２の配線５と同一材料でありアルミまたはアルミ合金を主材料とすることが望ましい。
また層間絶縁膜３は、衝撃吸収梁６と能動回路１との絶縁性に加え平坦性を確保するためシリコン酸化膜を主体とする膜が望ましく、保護膜７はボンディング衝撃に対する耐量を高めるため層間絶縁膜３より機械強度の高いシリコン窒化膜が望ましい。前記保護樹脂層１０は段差被覆性に優れ機械強度が高くかつ、耐熱性・耐湿性の高いポリイミド樹脂膜が望ましい。
（第２の実施形態）
図５は、本発明に係る能動回路上に配置されたボンディングパッド部の第２の実施例を示す模式的な断面図である。
第２の実施形態は、図５に示すように第１の実施例と同様に第１の配線３２で結線された能動回路３１を被覆した層間絶縁層３３の上面に、能動回路３１が機能するよう第２の配線３５と、平面構造において複数の開口を持つ衝撃吸収梁３６がボンディング接続領域に設ける。
第２の配線３５と衝撃吸収梁３６を設けた前記能動回路３１は段差を緩和する処置を施した第２の層間絶縁層３７と保護膜３８により被覆し、保護膜３８上に前記衝撃吸収梁３６を被覆しその一部が第２の接続孔３９を介して能動回路３１と電気的に接続されるよう厚い電極４０を設け、ボンディング接続時に必要な領域のみ開口した保護樹脂層４１により表面を保護する構造である。
第２の実施例において、衝撃吸収梁３６を被覆する保護膜３８の表面段差以上の膜厚に厚い電極４０の膜厚を設定することが望ましい。また前記第２の層間絶縁層３７の段差緩和処置は、衝撃吸収梁３６上厚い電極４０の表面窪み部のテーパー角（図５中θと記載した角度）が４５°以上になるような段差緩和処置であることが望ましい。
この構造によれば、ワイヤをボンディング接続する際の接続部の最下面は衝撃吸収梁３６を被覆する保護膜３８の最上面と同じかまたは高い位置となりボンディング衝撃の主要因である超音波振動の作用面は前記保護膜３８の最上面より高くなるとともに衝撃の鉛直方向成分より平面方向成分が大きくなり、厚い電極４０によるボンディング衝撃の吸収・緩和がより効率的なものとなる。
厚い電極４０の材質としては、第１の実施例と同様にアルミ，アルミ合金，銅，ニッケル，クロム，チタン，チタン窒化膜，チタンタングステンのいずれか、またはこれらのうちの２以上のものの積層膜が望ましい。
また第２の実施例においても、第１の実施例と同様に前記厚い電極４０より下層に伝播したボンディング衝撃により前記保護膜３８にクラックが発生したとしても、クラックを発生させた後の過剰な衝撃は複数の開口を持つ網目状の前記衝撃吸収梁３６を機械的に変形させることにより吸収され、クラックの伸展は抑止される。
加えて衝撃吸収梁３６は前記能動回路３１と電気的に絶縁されているため、保護膜３８および第２の層間絶縁層３７に発生したクラックを介して前記の厚い電極４０と衝撃吸収梁３６が電気的に短絡しても能動回路３１に誤動作は発生しない。
また第２の実施例においても、能動回路３１の表面段差状態の依存性またボンディング接続時の超音波振動の方向依存性を無くすために、前記衝撃吸収梁３６の開口形状は図３に示す円形もしくは図４に示す多角形が望ましく、また機械的変形によるボンディング衝撃性を向上と製造過程の複雑さ低減を両立させるために、衝撃吸収梁３６は前記の第２の配線３５と同一材料でありアルミまたはアルミ合金を主材料とすることが望ましい。

前記第２の層間絶縁膜３７は段差緩和処置を実施したシリコン酸化膜を主体とする膜が望ましく、層間絶縁膜３３，保護膜３７および保護樹脂層４１は、第１の実施例と同様に、それぞれシリコン酸化膜を主体とする膜，シリコン窒化膜，ポリイミド樹脂膜が望ましい。
（第３の実施形態）
本発明に係る第３の実施例の能動回路上に配置されたボンディングパッド部の模式的な断面図を図６に示す。
第３の実施例は、図６に示すように第１の実施例と同様に第１の配線５２で結線された能動回路５１を被覆した層間絶縁層５３の上面に、能動回路５１が機能するよう第１の接続孔５４を介して接続された第２の配線５５と平面構造において複数の開口を持つ衝撃吸収梁５６を配し、保護膜５７により被覆する。
衝撃吸収梁５６上方に保護膜５７を介して厚いパッド電極５９が設けその上面と全側面を被覆金属配線層６０により被覆する。被覆金属配線層６０の一部を延長した配線により第２接続孔５８を介して厚いパッド電極５９と前記能動回路５１とを電気的に接続し、ワイヤ６２をボンディングする際に必要な領域のみ開口した保護樹脂層６１により表面を保護した構造である。
第３の実施例の厚いパッド電極５９において、衝撃吸収梁５６を被覆する保護膜５７の表面段差以上の膜厚に厚いパッド電極５９の膜厚を設定することが望ましい。また厚いパッド電極５９の材質としては被覆する被覆金属配線層６０より機械的強度が高い材料が望ましく、アルミ合金，銅，ニッケル，クロム，タングステン，チタン，チタン窒化膜，チタンタングステンのいずれか、またはこれらのうちの２以上のものの積層膜が望ましい。
また前記被覆金属配線層６０は、主たる構成材料として厚いパッド電極５９の構成材料より機械的強度の低い材料でありワイヤボンディング時の接合強度を確保可能な材料が望ましく、アルミ，アルミ合金，金のいずれかかまたは、上層がアルミまたはアルミ合金いずれかであり下層がチタン，チタン窒化膜，チタンタングステンのいずれかで構成された２層積層膜が望ましい。
厚いパッド電極５９と被覆金属配線層６０をこれらの材料により構成することにより、ワイヤボンディング時の衝撃は主に被覆金属配線層６０の変形により吸収・緩和されるとともに、過剰な衝撃の下層への伝播は機械的強度の高い厚いパッド電極５９により分散されるため下層への影響を低減できる。
また第３の実施例では、前記の厚いパッド電極５９と能動回路５１とは厚いパッド電極５９を被覆する被覆金属配線層６０の一部により第２の接続孔５８を介して接続されているため接続部の配線被覆段差を低くできるため、図６に示すように保護樹脂層６１による接続部の被覆が十分なものとなり接合部の高信頼性化が図れる。
加えて層間絶縁層５３， 衝撃吸収梁５６および保護樹脂層６１は、その機能および望ましい材料は第１の実施例または第２の実施例と同じであるためその記載を省略する。
また保護膜５７は第１の実施例に記載の保護膜７と同じかもしくは第２の実施例に記載の第２の層間絶縁層３７および保護膜３８と同じ膜による２層積層膜で構成されていることが望ましい。
（第４の実施形態）
本発明に係る第４の実施例の能動回路上に配置されたボンディングパッド部の模式的な断面図を図７に示すとともに図７中のＢ部の詳細図を図８に示す。
第４の実施例は、図７に示すように第１の実施例と同様に第１の配線７２で結線された能動回路７１を被覆した層間絶縁層７３の上面に、能動回路７１が機能するよう第１の接続孔７４を介して接続された第２の配線７５と平面構造において複数の開口を持つ衝撃吸収梁７６を配し、保護膜７７により被覆する。衝撃吸収梁７６上に密着強化金属層７９とシード電極層８０を介して厚いパッド電極８１を設けその上面と全側面を被覆金属配線層８２により被覆する。
厚いパッド電極８１は密着強化金属層７９，シード電極層８０および被覆金属配線層８２の一部を延長した配線により第２の接続孔７８を介して能動回路７１は電気的に接続され、ワイヤ８４をボンディングする際に必要な領域のみ開口した保護樹脂層８３により表面を保護した構造である。
第４の実施例において、密着強化金属層７９は保護膜７７との密着性の高い金属薄膜が望ましく、チタン，チタン窒化膜，チタンタングステンのいずれかかまたはこれらのうちの２以上のものの積層膜で構成されていることが望ましい。
厚いパッド電極８１はシード電極層８０と同一材質でありシード電極層８０を形成時の種として用いるメッキ法により形成される金属膜が望ましく、材質としては電気抵抗が低く機械強度の高い銅が望ましい。またその膜厚については、第３の実施例に記載の厚いパッド電極５９と同じ要件を満たすことが望ましい。
ボンディング衝撃の吸収・緩和に対する被覆金属配線層８２で被覆した厚いパッド電極８１の機能は第３の実施例と同様でありその詳細は省略するが、第４の実施例においては、前記密着強化金属層７９を介して保護膜７７上に厚いパッド電極８１を設けるため、ボンディング時の超音波衝撃によるせん断力に対する厚いパッド電極８１の付着耐量が向上し信頼性の高いボンディングパッドを得ることが出来る。
また厚いパッド電極８１と前記能動回路７１を接続する配線も、図８に示すように密着強化金属層７９，シード電極層８０および被覆金属配線層８２の積層構造により構成されるため、厚いパッド電極８１に対する接続性および保護膜７７に対する密着性が高く、信頼性の高い接続配線を得ることができる。
加えて層間絶縁層７３， 衝撃吸収梁７６および保護樹脂層８３は、その機能および望ましい材料は第１の実施例または第２の実施例と同じであるためその記載を省略する。
また保護膜７７は第１の実施例に記載の保護膜７と同じかもしくは、第２の実施例に記載の第２の層間絶縁層３７および保護膜３８と同じ膜による２層積層膜が望ましい。
（第５の実施形態）
本発明に係る第５の実施例の能動回路上に配置されたボンディングパッド部の模式的な断面図を図９に示すとともに図９中のＣ部の拡大断面例を図１０に示す。
第５の実施例は、図９に示すように第１の実施例と同様に第１の配線７２で結線された能動回路７１を被覆した層間絶縁層７３の上面に、能動回路７１が機能するよう第１の接続孔７４を介して接続された第２の配線７５と平面構造において複数の開口を持つ衝撃吸収梁７６を配し、保護膜７７により被覆する。衝撃吸収梁７６上に密着強化金属層７９と介して厚いパッド電極８１を設け、厚いパッド電極８１の上面と全側面を被覆金属配線層８２により被覆する。
また厚いパッド電極８１は密着強化金属層７９と被覆金属配線層８２との一部を延長し積層した配線，第２の接続孔７８，第２の配線７５および第１の接続孔７４を経由して能動回路７１と電気的に接続し、ワイヤ８４をボンディングする際に必要な領域のみ開口した保護樹脂層８３により表面を保護した構造である。
第５の実施例においては、厚いパッド電極８１は上面および全側面を被覆金属配線層８２により底面を密着強化金属層７９により完全に封止される。厚いパッド電極８１を形成する際にシード電極層８０を用いる場合においても図１０に示すように厚いパッド電極８１に加えシード電極層８０も密着強化金属層７９と被覆金属配線層８２により完全に封止される。
また第２の接続孔７８を介して能動回路７１と厚いパッド電極８１を接続する接続配線は密着強化金属層７９と被覆金属配線層８２との積層により形成するため、電気抵抗またはその製造工程上の簡便さを優先させ厚いパッド電極８１の構成材料として材質面で耐湿性にやや劣る材料を用いた場合においても、耐環境性を劣化させることなく信頼性の高いボンディングパッドおよび接続配線を得ることができる。
第５の実施例による能動回路上ボンディングパッドにおいても、ボンディング接続時の衝撃に対する吸収・緩和機能およびに耐せん断性については第４の実施例と同様であり、密着強化金属層７９，シード電極層８０，厚いパッド電極８１および被覆金属配線層８２それぞれの機能および望ましい材料は第４の実施例と同じであるためその詳細は省略する。加えて、層間絶縁層７３， 衝撃吸収梁７６，保護膜７７および保護樹脂層８３についても第４の実施例と同じであるためその詳細は省略する。
（第６の実施形態）
図１１は、本発明に係る能動回路上に配置されたボンディングパッド部の第６の実施例を示す模式的な平面図である。また、図１２は第６の実施例を示す模式的な平面図１１のＤ−Ｄ´での断面図である。
第６の実施例は、図１２に示すように第１の実施例と同様に第１の配線９２で結線された能動回路９１を被覆した層間絶縁層９３の上面に、能動回路９１が機能するよう第１の接続孔９４を介して接続された第２の配線９５と平面構造において複数の開口を持つ衝撃吸収梁９６と配し保護膜９７により被覆する。
衝撃吸収梁９６の近傍にボンディングパッドと能動回路９１を電気的に接続する第２の接続孔９８を設けた後、衝撃吸収梁９６と第２の接続孔９８を被覆するよう厚いパッド電極９９を設け、ワイヤ１０１をボンディングする際に必要な領域のみ開口した保護樹脂層１００により表面を保護した構造である。
図１１および図１２に示すように第６の実施例においては、厚いパッド電極９１は衝撃吸収梁９６の近傍に設けた第２の接続孔９８を介して能動回路９１と電気的に接続するため、接続配線が不要となり能動回路上ボンディングパッド構造において更に省面積効果を高めることができる。
加えて厚いパッド電極９１へワイヤ１０１をボンディング接続する際にはボンディングボールの接続面が衝撃吸収梁９６上のみに形成されるよう第２の接続孔９８を配置することにより、第１の実施例で記載したように衝撃吸収梁９６によりボンディング衝撃の伝搬を抑止するフェールセーフ構造であるため、厚いパッド電極９１直下の第２の接続孔９８においてボンディング衝撃による接続不具合は発生しない。
衝撃吸収梁９６において、その機能は前述のように第１の実施例と同じであり望ましい材質も同じであるため、その詳細は省略する。同様に、層間絶縁層９３および保護樹脂層１００それぞれの機能および望ましい材料も第１の実施例と同じであるためその詳細は省略する。
また厚いパッド電極９１は、第３の実施例から第５の実施例に記載の構造および材質が望ましい。加えて保護膜９７については、前述の理由により第１の実施例に記載の保護膜７と同じかもしくは第２の実施例に記載の第２の層間絶縁層３７および保護膜３８と同じ膜による２層積層膜で構成されていることが望ましい。
（第７の実施形態）
図１３は、本発明に係る能動回路上に配置されたボンディングパッド部の第７の実施例を示す模式的な平面図である。また、図１４は第７の実施例を示す模式的な平面図１３のＥ−Ｅ´での断面図であり、図１５は図１４中のＦ部の拡大断面例を示す。
第７の実施例は、図１３および１４に示すように第１の実施例と同様に第１の配線１１２で結線された能動回路１１１を被覆した層間絶縁層１１３の上面に、能動回路１１１が機能するよう第１の接続孔１１４を介して接続された第２の配線１１５と平面構造において複数の開口を持つ衝撃吸収梁１１６と配し保護膜１１７により被覆する。衝撃吸収梁１１６の近傍にボンディングパッドと能動回路１１１を電気的に接続する第２の接続孔１１８を設けた後、密着強化金属層１１９と介して衝撃吸収梁１１６と第２の接続孔１１８を被覆するよう厚いパッド電極１２１を設け、厚いパッド電極１２１の上面と全側面を被覆金属配線層１２２により被覆する。
また衝撃吸収梁１１６はその一部を延長し第３の接続孔１２７を介して最上層配線１２６に電気的に接続し、ワイヤ８４をボンディングする際に必要な領域のみ開口した保護樹脂層１２４により表面を保護した構造である。
第７の実施例は、衝撃吸収梁１１６は第３の接続孔１２７を介して最上層配線１２６に接続されているため、ボンディング衝撃により衝撃吸収梁１１６を被覆している保護膜１１７にクラックが発生しボンディング接続時に厚いパッド電極１２１と衝撃吸収梁１１６とが短絡した場合または実使用時の環境変化による前記クラックが経時的に伸展しパッド電極１２１と衝撃吸収梁１１６とが短絡した場合に厚いパッド電極１２１と衝撃吸収梁１１６との間の漏洩電流を計測することにより前期クラックの有無を検出することができる。
すなわち、第７の実施例による半導体装置は、第６の実施例と同様に衝撃吸収梁１１６の近傍に設けた第２の接続孔１１８を介して厚いパッド電極１２１と能動回路１１１とを電気的に接続するため接続配線が不要となり省面積効果を高めることができることに加え、ボンディング衝撃による不良および使用環境下における経時劣化によるボンディング部の不良を検出できる自己診断機能を持つ半導体装置である。
また厚いパッド電極１２１は、第５の実施例と同様に上面および全側面を被覆金属配線層１２２により底面を密着強化金属層１１９により完全に封止される。厚いパッド電極１２１を形成する際にシード電極層１２０を用いる場合においても図１５に示すように厚いパッド電極１２１に加えシード電極層１２０も密着強化金属層１１９と被覆金属配線層１２２により完全に封止される。
また最上層配線１２６は、密着強化金属層１１９と同一材質で形成された最上層配線密着層１２９と被覆金属配線層１２２と同一構造同一材質で形成された最上層配線被覆層１２９の積層により構成されることが望ましい。
加えて第７の実施例も、衝撃吸収梁１１６を有するためボンディング衝撃の伝搬を抑止するフェールセーフ構造の半導体装置であり、構造および材質は第１の実施例と同じであり望ましい材質も同じであるため、その詳細は省略する。同様に、層間絶縁層９３および保護樹脂層１００それぞれの機能および望ましい材料も第１の実施例と同じであるためその詳細は省略する。
また前述のように、密着強化金属層１１９， シード電極層１２０，厚いパッド電極１２１およびは、被覆金属配線層１２２それぞれの機能および望ましい材料も第５の実施例と同じであるためその詳細は省略する。
加えて保護膜１２４については、前述の理由により第１の実施例に記載の保護膜７と同じかもしくは第２の実施例に記載の第２の層間絶縁層３７および保護膜３８と同じ膜による２層積層膜で構成されていることが望ましい。
（第１の実施方法）
本発明による第１の実施例と第２の実施例の製造方法について、第１の実施例を例に図１６から図２０を参照しつつ第１の実施方法を説明する。
図１６に示すように、機能するよう第１の配線３０２で結線した能動回路３０１を層間絶縁膜３０３で被覆し第１の接続孔３０４を形成した後、第１の金属膜３０５を成膜する。この際、層間絶縁膜３０４は段差緩和処置を実施したシリコン酸化膜を主体とする膜が望ましく、第１の金属膜３０５はアルミまたはアルミ合金を主材料とすることが望ましい。
その後、図１７に示すように、マスク材を用いて第１の金属膜３０５を加工し第２の配線３０６と衝撃吸収梁３０７を形成する。この際、衝撃吸収梁３０７は複数の開口を持ちその開口形状が円形または多角形となるよう加工する。
図１８に示すように保護膜３０８で能動回路３０１を被覆した後、第２の接続孔３０９を形成し、保護膜３０８上に衝撃吸収梁３０７を被覆するとともに第２の接続孔３０９を介して能動回路３０１と電気的に接続されるよう厚い電極３１０を設ける（図１９参照）。その後、図２０に示すように保護樹脂層３１１で被覆し厚い電極３１０にボンディングする際に必要な領域のみ開口する。
この際、保護膜３０８はシリコン窒化膜もしくは第２の実施例で記載した平坦化処理を実施したシリコン酸化膜上にシリコン窒化膜を形成した積層膜が望ましく、厚い電極３１０は膜厚を衝撃吸収梁３０７上の保護膜３０８における表面段差以上の膜厚に設定しその材質としてアルミ，アルミ合金，銅，ニッケル，クロム，チタン，チタン窒化膜，チタンタングステンのいずれか、またはこれらのうちの２以上のものの積層膜が望ましい。
また保護樹脂層３１１は段差被覆性に優れ機械強度が高くかつ、耐熱性・耐湿性の高いポリイミド樹脂膜が望ましい。
（第２の実施方法）
本発明による第３の実施例と第７の実施例の製造方法について、第７の実施例を例に図２１から図２９を参照しつつ第２の実施方法を説明する。
機能するよう第１の配線５０２で結線した能動回路５０１を層間絶縁膜５０３で被覆し、第１の接続孔５０４を形成した後第１の金属膜５０５を成膜する（図２１参照）。この際、層間絶縁膜５０４は段差緩和処置を実施したシリコン酸化膜を主体とする膜が望ましく、第１の金属膜５０５はアルミまたはアルミ合金を主材料とすることが望ましい。
その後、図２２に示すように、マスク材を用いて第１の金属膜５０５を加工し第２の配線５０６と衝撃吸収梁５０７を形成する。この際、衝撃吸収梁５０７は複数の開口を持ちその開口形状が円形または多角形となるよう加工する。
図２３に示すように保護膜５０８で能動回路５０１を被覆した後、第３の接続孔５０９を形成し密着強化膜５１０を形成する（図２４参照）。同時にその後形成する厚いパッド電極と前記能動回路５０１とを電気的に接続するための接続孔を衝撃吸収梁５０７の近傍に形成する。
この際、保護膜５０８はシリコン窒化膜もしくは第２の実施例で記載した平坦化処理を実施したシリコン酸化膜上にシリコン窒化膜を形成した積層膜が望ましい。また密着強化膜５１０は保護膜５０８との密着性の高い金属薄膜が望ましくチタン，チタン窒化膜，チタンタングステンのいずれか、またはこれらのうちの２以上のものの積層膜で構成されていることが望ましい。
次に、図２５に示すように厚い金属膜５１１を形成しフォトリソグラフィ技術によりマスク材５１２を衝撃吸収梁５０７と前記の能動回路５０１と電気的に接続するための接続孔を被覆するよう形成する。この際厚い金属膜５１１は、その膜厚を衝撃吸収梁５０７上の保護膜５０８の表面段差以上の膜厚となるよう設定し、その材質として電気抵抗が低く機械強度の高い銅が望ましい。
その後マスク材５１２を用いて厚い金属膜５１１をエッチングし厚いパッド電極５１３を形成する。（図２６参照）。この際のエッチングは能動回路５０１にダメージを与えない湿式エッチングが望ましい。
次に図２７に示すように、被覆金属膜５１４を成膜したのちフォトリソグラフィ技術により厚いパッド電極５１３を被覆するとともに少なくとも第３の接続孔５０９を介して衝撃吸収梁５０７と電気的に接続する配線ができるようマスク材５１５を形成する。この際被覆金属膜５１４は、上層がワイヤボンディング時の接合強度を確保可能なアルミまたはアルミ合金いずれかであり、下層が上層金属と厚いパッド電極との反応を抑止できるチタン，チタン窒化膜，チタンタングステンのいずれかで構成された２層積層膜が望ましい。また厚いパッド電極５１３を被覆するマスク材は、平面的大きさを厚いパッド電極５１３の大きさより大きくなるよう設定する。
その後マスク材５１５を用いて被覆金属膜５１４と密着強化膜５１０とを連続してエッチング除去し、厚いパッド電極５１３を封止するよう密着強化金属層５１６および被覆金属配線層５１７を形成するとともに、最上層配線を形成する最上層配線密着強化層５１８と最上層配線被覆層５１９を形成する（図２８参照）。この際のエッチング除去も能動回路５０１にダメージを与えない湿式エッチングが望ましい。
最後に、図２９に示すように保護樹脂層５２０で被覆し厚いパッド電極５１３にボンディングする際に必要な領域のみ開口する。保護樹脂層５２０の材質としては、段差被覆性に優れ機械強度が高くかつ耐熱性・耐湿性の高いポリイミド樹脂膜が望ましい。
（第３の実施方法）
本発明による第４の実施例と第７の実施例に対する別の製造方法について、第７の実施例を例に図３０から図３６を参照しつつ第３の実施方法を説明する。
図３０に示すように、第２の実施方法と同様な製造方法により第２の配線５０６と衝撃吸収梁５０７を形成した後能動回路５０１を保護膜５０８で被覆する。更に第２の実施方法と同様に第３の接続孔５０９と密着強化膜５１０を形成した後、密着強化膜５１０にシード金属層６０１を成膜する（図３１参照）。
次に図３２に示すように、フォトリソグラフィ技術により形成したマスク材６０２を用いシード金属層６０１を電極として電気メッキ法により厚いパッド電極６０３を形成する。シード金属層６０１と厚いパッド電極６０３の材質としては電気抵抗が低く機械強度の高い銅が望ましく、加えて厚いパッド電極６０３の膜厚は衝撃吸収梁５０７上の保護膜５０８の表面段差以上の膜厚となるよう設定することが望ましい。
マスク材６０２を除去した後、湿式エッチング法か厚いパッド電極６０３の形成時の電気メッキとは逆のバイアスを印加した電気分解かまたは両者の複合処理により厚いパッド電極６０３下部以外の領域のシード金属層６０１を除去する（図３３参照）。
その後、図３４に示すように、被覆金属膜６０４を成膜した後フォトリソグラフィ技術により厚いパッド電極６０３を被覆するとともに少なくとも第３の接続孔５０９を介して衝撃吸収梁５０７と電気的に接続する配線ができるようマスク材６０５を形成する。
この際被覆金属膜６０４は、上層がワイヤボンディング時の接合強度を確保可能なアルミまたはアルミ合金いずれかであり、下層が上層金属と厚いパッド電極との反応を抑止できるチタン，チタン窒化膜，チタンタングステンのいずれかで構成された２層積層膜が望ましく前記密着強化膜５１０と同一構造・材料であることが望ましい。また厚いパッド電極６０３を被覆するマスク材は、平面的大きさを厚いパッド電極６０３の大きさより大きくなるよう設定する。
次に、マスク材６０５を用いて被覆金属膜６０４と密着強化膜５１０とを連続してエッチング除去し、厚い電極６０３を封止するよう密着強化金属層６０５および被覆金属配線層６０６を形成するとともに、最上層配線を形成する最上層配線密着強化層６０７と最上層配線被覆層６０８を形成する（図３５参照）。この際のエッチング除去も能動回路５０１にダメージを与えない湿式エッチングが望ましい。
最後に、図３６に示すように保護樹脂層６０９で被覆し厚いパッド電極６０３にボンディングする際に必要な領域のみ開口する。保護樹脂層６０９の材質としては、段差被覆性に優れ機械強度が高くかつ耐熱性・耐湿性の高いポリイミド樹脂膜が望ましい。
本発明の第１の実施形態における能動回路上に配置されたボンディングパッド部の模式的な平面図である。 図１中、Ａ−Ａ´線で切断した部分の模式的な断面図である。 衝撃吸収梁の開口形状を示す第１の模式的な平面図である。 衝撃吸収梁の開口形状を示す第２の模式的な平面図である。 本発明の第２の実施形態における能動回路上に配置されたボンディングパッド部の模式的な断面図である。 本発明の第３の実施形態における能動回路上に配置されたボンディングパッド部の模式的な断面図である。 本発明の第４の実施形態における能動回路上に配置されたボンディングパッド部の模式的な断面図である。 図７中、Ｂで示す部分の構造の一例を示す模式的な断面図である。 本発明の第５の実施形態における能動回路上に配置されたボンディングパッド部の模式的な略断面図である。 図９中、Ｃで示す部分の構造の一例を示す模式的な断面図である。 本発明の第６の実施形態における能動回路上に配置されたボンディングパッド部の模式的な平面図である。 図１１中、Ｄ−Ｄ´線で切断した部分の模式的な断面図である。 本発明の第７の実施形態における能動回路上に配置されたボンディングパッド部の模式的な平面図である。 図１３中、Ｅ−Ｅ´線で切断した部分の模式的な断面図である。 図１４中、Ｆで示す部分の構造の一例を示す模式的な断面図である。 本発明の第１および第２の実施例に係る第１の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その１）である。 本発明の第１および第２の実施例に係る第１の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その２）である。 本発明の第１および第２の実施例に係る第１の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その３）である。 本発明の第１および第２の実施例に係る第１の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その４）である。 本発明の第１および第２の実施例に係る第１の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その５）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その１）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その２）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その３）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その４）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その５）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その６）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その７）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その８）である。 本発明の第３および第７の実施例に係る第２の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その９）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その１）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その２）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その３）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その４）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その５）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その６）である。 本発明の第４および第７の実施例に係る第３の実施方法を示し、製造工程の各段階の状態を示す模式的断面図（その７）である。 第１の従来技術によるボンディングパッドの断面を示す図 第２の従来技術によるボンディングパッドの断面を示す図
符号の説明
図面中、１，３１，５１，７１，９１，１１１，３０１，５０１は能動回路、２，３２，５２，７２，９２，１１２，３０２，５０２は第１の配線、３，３３，５３，７３，９３，１１３，３０３，５０３は層間絶縁層、４，３４，５４，７４，９４，１１４，３０４，５０４は第1の接続孔、５，３５，５５，７５，９５，１１５，３０６，５０６は第２の配線、６，３６，５６，７６，９６，１１６，３０７，５０７は衝撃吸収梁、７，３８，５７，７７，９７，１１７，３０８，５０８は保護膜、８，３９，５８，７８，９８，１１８，３０９，５０９は第２の接続孔、９，４０，３１０は厚い電極、１０，４１，６１，８３，１００，１２４，３１１，５２０，６０９は保護樹脂層、１１，６２，８４，１０１，１２５，３１２，５２１，６１０はボンディングワイヤ、２１は円形の開口部を持つ衝撃吸収梁、２２は多角形の開口部を持つ衝撃吸収梁，３７は第２の層間絶縁層、５９，８１，９９，１２１，５１３，６０３は厚いパッド電極、６０，８２，１２２，５１６，６０６は被覆金属配線層、７９，１１９，５１５，６０５は密着強化金属層、８０，１２０，６０１はシート゛金属層、１２３はボンディングパット領域、１２６は最上層配線、１２７，５０９は第３の接続孔、１２８，５１８，６０７は最上層配線密着強化層、１２９，５１９，６０８は最上層配線被覆層、２０１は能動回路、２０２は下部金属層、２０３はレベル間酸化物層、２０４は導体、２０５は上部金属層、２０６は保護膜、２０７は接続孔、２０８はポリイミド層、２０９はボンディングパッド、２１０は導電性ワイヤ、２１１は樹脂形成化合物、２２１は半導体本体、２２２は第１の金属層、２２３は絶縁層、２２４は第２の金属層、２２５はパシベーション材料層、２２６は接続領域、２２７はワイヤボンディング領域、２２８はワイヤ、３０５，５０５は第１の金属膜、５１０は密着強化金属膜，５１１は厚い金属膜、５１２，５１５，６０２はマスク材、５１４，６０４は被覆金属膜である。

Claims (15)

  1. 半導体基板の表面に設けられた能動回路と、
    前記能動回路が機能するよう接続された第１の配線と、
    前記第１の配線で結線された前記能動回路を被覆した層間絶縁層の上面に設けられ、前記層間絶縁層の一部に設けられた第１の接続孔を介して前記第１の配線と接続された第２の配線と、
    前記層間絶縁層上に形成され平面構造において複数の開口を持つ衝撃吸収梁と、
    前記第２の配線および前記衝撃吸収梁を設けた前記能動回路を保護するよう前記衝撃吸収梁上に形成された保護膜と、
    前記衝撃吸収梁上を十分に被覆するよう前記保護膜上に形成された厚いパッド電極と、
    前記厚いパッド電極の上面および全側面を被覆し且つその一部が前記保護膜に設けられた第２の接続孔を介して前記第２の配線と接続された被覆金属配線層と、
    前記能動回路を被覆し且つ前記衝撃吸収梁上に形成された前記厚いパッド電極へのボンディング接続時に必要な領域を開口した保護樹脂層と
    を備えたことを特徴とする半導体装置。
  2. 前記厚いパッド電極の膜厚が、前記衝撃吸収梁を被覆する前記保護膜の表面段差以上の膜厚であることを特徴とする請求項１に記載の半導体装置。
  3. 前記厚いパッド電極が、アルミ合金，銅，ニッケル，クロム，タングステン，チタン，チタン窒化膜，チタンタングステンのいずれか、または、これらのうちの２以上のものの積層膜で構成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記被覆金属配線層が、アルミ，アルミ合金，金のいずれか，アルミまたはアルミ合金とチタン，チタン窒化膜，チタンタングステンのいずれかの積層膜で構成されていることを特徴とする請求項１から請求項３のいずれかに記載の半導体装置。
  5. 半導体基板の表面に設けられた能動回路と、
    前記能動回路が機能するよう接続された第１の配線と、
    前記第１の配線で結線された前記能動回路を被覆した層間絶縁層の上面に設けられ、前記層間絶縁層の一部に設けられた第１の接続孔を介して前記第１の配線と接続された第２の配線と、
    前記層間絶縁層上に形成され平面構造において複数の開口を持つ衝撃吸収梁と、
    前記第２の配線および前記衝撃吸収梁を設けた前記能動回路を保護するよう前記衝撃吸収梁上に形成された保護膜と、
    前記保護膜上に形成され、前記保護膜との密着性を向上するための密着強化金属層と、
    厚いパッド電極を形成するために前記密着強化金属層上に形成されたシード電極層を介して前記衝撃吸収梁上を十分に被覆するよう前記保護膜上に形成された厚いパッド電極と、
    前記厚いパッド電極の上面および全側面を被覆し且つその一部が前記密着強化金属層と前記シード電極層とを介して保護膜に設けられた第２の接続孔により前記第２の配線と接続された被覆金属配線層と、
    前記能動回路を被覆し且つ前記衝撃吸収梁上に形成された前記厚いパッド電極へのボンディング接続時に必要な領域を開口した保護樹脂層と
    を備えたことを特徴とする半導体装置。
  6. 半導体基板の表面に設けられた能動回路と、
    前記能動回路が機能するよう接続された第１の配線と、
    前記第１の配線で結線された前記能動回路を被覆した層間絶縁層の上面に設けられ、前記層間絶縁層の一部に設けられた第１の接続孔を介して前記第１の配線と接続された第２の配線と、
    前記層間絶縁層上に形成され平面構造において複数の開口を持つ衝撃吸収梁と、
    前記第２の配線および前記衝撃吸収梁を設けた前記能動回路を保護するよう前記衝撃吸収梁上に形成された保護膜と、
    前記保護膜との密着性を向上するために前記保護膜上に形成された密着強化金属層を介して前記衝撃吸収梁上を十分に被覆するよう前記保護膜上に形成された厚いパッド電極と、
    前記厚いパッド電極の上面および全側面を被覆し且つその一部が密着強化金属層を介して保護膜に設けられた第２の接続孔により前記第２の配線と接続された被覆金属配線層と、
    前記能動回路を被覆し且つ前記衝撃吸収梁上に形成された前記厚いパッド電極へのボンディング接続時に必要な領域を開口した保護樹脂層と
    を備えたことを特徴とする半導体装置。
  7. 前記シード電極層および前記厚いパッド電極を、前記密着強化金属層と前記被覆金属配線層により封止することを特徴とする請求項６に記載の半導体装置。
  8. 前記密着強化金属層が、チタン，チタン窒化膜，チタンタングステンのいずれか、または、これらのうちの２以上のものの積層膜で構成されていることを特徴とする請求項５から請求項７のいずれかに記載の半導体装置。
  9. 前記シード電極層の材質と前記厚いパッド電極の材質が、同一材質であることを特徴とする請求項５から請求項８のいずれかに記載の半導体装置。
  10. 前記厚いパッド電極の材質が銅であり、その膜厚が前記衝撃吸収梁を被覆する前記保護膜の表面段差以上の膜厚であることを特徴とする請求項５から請求項９のいずれかに記載の半導体装置。
  11. 前記被覆金属配線層が、上層がアルミまたはアルミ合金で構成され、下層がチタン，チタン窒化膜，チタンタングステンのいずれかで構成した積層膜であることを特徴とする請求項５から請求項１０のいずれかに記載の半導体装置。
  12. 前記衝撃吸収梁の開口形状が円形であることを特徴とする請求項１、５、６のいずれかに記載の半導体装置。
  13. 前記衝撃吸収梁の開口形状が多角形であることを特徴とする請求項１、５、６のいずれかに記載の半導体装置。
  14. 前記衝撃吸収梁の材質が、前記第２の配線の材質と同じであることを特徴とする請求項１、５、６のいずれかに記載の半導体装置。
  15. 前記衝撃吸収梁の主となる材質が、アルミまたはアルミ合金であることを特徴とする請求項１、５、６のいずれかに記載の半導体装置。
JP2005291248A 2005-10-04 2005-10-04 半導体装置およびその製造方法 Expired - Fee Related JP4645398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005291248A JP4645398B2 (ja) 2005-10-04 2005-10-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005291248A JP4645398B2 (ja) 2005-10-04 2005-10-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007103656A JP2007103656A (ja) 2007-04-19
JP4645398B2 true JP4645398B2 (ja) 2011-03-09

Family

ID=38030298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005291248A Expired - Fee Related JP4645398B2 (ja) 2005-10-04 2005-10-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4645398B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007050610A1 (de) 2006-10-24 2008-05-08 Denso Corp., Kariya Halbleitervorrichtung, Verdrahtung einer Halbleitervorrichtung und Verfahren zum Bilden einer Verdrahtung
JP5520465B2 (ja) * 2008-09-30 2014-06-11 京セラクリスタルデバイス株式会社 ウェハの金属材料埋込装置及びウェハの金属材料埋込方法
JP5368046B2 (ja) * 2008-09-30 2013-12-18 京セラクリスタルデバイス株式会社 ウェハの金属材料埋込装置
EP2444999A4 (en) * 2009-06-18 2012-11-14 Rohm Co Ltd SEMICONDUCTOR DEVICE
JP2015135839A (ja) * 2014-01-16 2015-07-27 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
DE112016005768B4 (de) * 2015-12-18 2023-03-16 Rohm Co., Ltd. Halbleiterbauteil
JP7412246B2 (ja) 2020-03-30 2024-01-12 三菱電機株式会社 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216022B2 (ja) * 1982-08-09 1987-04-10 Hitachi Ltd
JPH04180227A (ja) * 1990-11-15 1992-06-26 Toshiba Corp 半導体装置
JPH05109937A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置の製造方法
JPH07201909A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JPH0818007A (ja) * 1994-06-27 1996-01-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH11186320A (ja) * 1997-12-09 1999-07-09 Samsung Electron Co Ltd 多層パッドを具備した半導体素子及びその製造方法
JP2003142527A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003218151A (ja) * 2002-01-24 2003-07-31 Seiko Epson Corp 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2004014609A (ja) * 2002-06-04 2004-01-15 Sharp Corp 半導体装置及びその製造方法
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP2005236277A (ja) * 2004-01-22 2005-09-02 Kawasaki Microelectronics Kk 半導体集積回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6216022B2 (ja) * 1982-08-09 1987-04-10 Hitachi Ltd
JPH04180227A (ja) * 1990-11-15 1992-06-26 Toshiba Corp 半導体装置
JPH05109937A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置の製造方法
JPH07201909A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置
JPH0818007A (ja) * 1994-06-27 1996-01-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH11186320A (ja) * 1997-12-09 1999-07-09 Samsung Electron Co Ltd 多層パッドを具備した半導体素子及びその製造方法
JP2003142527A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003218151A (ja) * 2002-01-24 2003-07-31 Seiko Epson Corp 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2004014609A (ja) * 2002-06-04 2004-01-15 Sharp Corp 半導体装置及びその製造方法
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP2005236277A (ja) * 2004-01-22 2005-09-02 Kawasaki Microelectronics Kk 半導体集積回路

Also Published As

Publication number Publication date
JP2007103656A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP4645398B2 (ja) 半導体装置およびその製造方法
US7049701B2 (en) Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP3611561B2 (ja) 半導体装置
JP2916326B2 (ja) 半導体装置のパッド構造
US20080258307A1 (en) Integration type semiconductor device and method for manufacturing the same
JP2010541191A (ja) 半導体部品中における積層体の補強構造
JP4938983B2 (ja) 半導体集積回路
JP5893287B2 (ja) 半導体装置および基板
JP4528035B2 (ja) 半導体装置
US8089156B2 (en) Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
US8044482B2 (en) Semiconductor device
JP4492926B2 (ja) 半導体装置
JP2007214349A (ja) 半導体装置
JP2010050177A (ja) 半導体装置
JP2012186366A (ja) 半導体装置及びその製造方法
CN100456466C (zh) 半导体装置
KR20130123747A (ko) 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
CN107230671B (zh) 半导体集成电路芯片以及半导体集成电路晶片
JP2009176833A (ja) 半導体装置とその製造方法
JP4675146B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
JP4759229B2 (ja) 半導体装置
JP2003218110A (ja) 半導体装置
JP2005285971A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4645398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees