JP2003218151A - 無電解メッキバンプの形成方法、半導体装置及びその製造方法 - Google Patents

無電解メッキバンプの形成方法、半導体装置及びその製造方法

Info

Publication number
JP2003218151A
JP2003218151A JP2002016114A JP2002016114A JP2003218151A JP 2003218151 A JP2003218151 A JP 2003218151A JP 2002016114 A JP2002016114 A JP 2002016114A JP 2002016114 A JP2002016114 A JP 2002016114A JP 2003218151 A JP2003218151 A JP 2003218151A
Authority
JP
Japan
Prior art keywords
bump
pad
forming
film
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002016114A
Other languages
English (en)
Inventor
Akihito Tsuda
昭仁 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002016114A priority Critical patent/JP2003218151A/ja
Publication of JP2003218151A publication Critical patent/JP2003218151A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

(57)【要約】 【課題】 無電解メッキによるバンプのピッチが狭いも
のであっても、隣接するバンプが互いに接触することを
抑制できる無電解メッキバンプの形成方法、半導体装置
及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
Ａｌパッド２上にパッシベーション膜３を形成する工程
と、このパッシベーション膜に、パッド上に位置する開
口部を形成してパッドの表面を露出させる工程と、この
露出したパッド上に無電解メッキ法により第１のＮｉバ
ンプ５を形成する工程と、第１のＮｉバンプ及びパッシ
ベーション膜の上にポリイミド膜７を形成する工程と、
このポリイミド膜に、第１のＮｉバンプ上に位置する開
口部７ａを形成して第１のＮｉバンプの表面を露出させ
る工程と、この露出した第１のＮｉバンプ上に無電解メ
ッキ法により第２のＮｉバンプ６を形成する工程と、を
具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無電解メッキバン
プの形成方法、無電解メッキ法によりバンプ電極を形成
する工程を有する半導体装置及びその製造方法に関する
ものである。
【０００２】
【従来の技術】図１０は、従来の半導体装置を示す断面
図である。この半導体装置は無電解メッキによりバンプ
電極を形成する工程を有するものである。
【０００３】シリコン基板１０１の上方に絶縁膜（図示
せず）を形成し、この絶縁膜の上にＡｌパッド１０２を
形成する。次いで、このＡｌパッド１０２及び絶縁膜の
上にパッシベーション膜１０３を形成する。
【０００４】その後、パッシベーション膜１０３上にフ
ォトレジスト膜（図示せず）を塗布し、このフォトレジ
スト膜を露光、現像することにより、パッシベーション
膜１０３上にはＡｌパッド１０２上に位置する開口部を
備えたレジストパターンが形成される。次に、このレジ
ストパターンをマスクとしてパッシベーション膜１０３
をエッチングすることにより、パッシベーション膜１０
３にはＡｌパッド１０２上に位置する開口部が形成され
る。従って、開口部によりＡｌパッド１０２の表面の一
部が露出する。
【０００５】次に、レジストパターンを剥離した後、無
電解Ｎｉメッキの前処理を行う。すなわち、Ａｌパッド
１０２をジンケート液に浸漬することにより、開口部内
で露出するＡｌパッド１０２の表面にジンケート層（図
示せず）が形成される。
【０００６】次に、無電解Ｎｉメッキ槽にウエハを浸漬
して無電解Ｎｉメッキを施す。これにより、開口部内の
ジンケート層上にＮｉを析出、成長させてＮｉバンプ１
０４を形成する。
【０００７】
【発明が解決しようとする課題】近時の半導体素子の微
細化に伴い、バンプピッチも狭くなっている。このよう
にバンプピッチを狭くすると、無電解メッキによるＮｉ
バンプ１０４は等方成長のため横方向にもメッキが成長
するので、図１０に示すように、隣接するＮｉバンプが
互いに接触してしまい、ショート不良が発生することが
ある。
【０００８】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、無電解メッキによるバン
プのピッチが狭いものであっても、隣接するバンプが互
いに接触することを抑制できる無電解メッキバンプの形
成方法、半導体装置及びその製造方法を提供することに
ある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る無電解メッキバンプの形成方法は、パ
ッド上に無電解メッキ法により第１のバンプを形成する
工程と、第１のバンプ上に無電解メッキ法により第２の
バンプを形成する工程と、を具備することを特徴とす
る。
【００１０】上記無電解メッキバンプの形成方法によれ
ば、無電解メッキを複数回に分けて行うことにより、バ
ンプが横方向に広がるのを少なくすることができる。従
って、より微細なピッチのバンプを形成しても隣接する
バンプが互いに接触するのを抑制することができる。
【００１１】また、本発明に係る無電解メッキバンプの
形成方法においては、上記第１のバンプを形成する工程
の前に、パッド上に無電解メッキの前処理を行うことに
より該パッドの表面にジンケート層を形成する工程をさ
らに含むことが好ましい。
【００１２】本発明に係る半導体装置の製造方法は、パ
ッド上にパッシベーション膜を形成する工程と、このパ
ッシベーション膜に、パッド上に位置する開口部を形成
してパッドの表面を露出させる工程と、この露出したパ
ッド上に無電解メッキ法により第１のバンプを形成する
工程と、第１のバンプ及びパッシベーション膜の上にチ
ップ保護膜を形成する工程と、このチップ保護膜に、第
１のバンプ上に位置する開口部を形成して第１のバンプ
の表面を露出させる工程と、この露出した第１のバンプ
上に無電解メッキ法により第２のバンプを形成する工程
と、を具備することを特徴とする。
【００１３】上記半導体装置の製造方法によれば、無電
解メッキを複数回に分けて行うことにより、バンプが横
方向に広がるのを少なくすることができる。従って、よ
り微細なピッチのバンプを形成しても隣接するバンプが
接触するのを抑制することができる。また、チップ保護
膜の開口部を用いて選択的に無電解メッキを行うため、
バンプが横方向に広がるのを抑えることができる。
【００１４】本発明に係る半導体装置の製造方法は、パ
ッド上にパッシベーション膜を形成する工程と、このパ
ッシベーション膜に、パッド上に位置する開口部を形成
してパッドの表面を露出させる工程と、この露出したパ
ッド上に無電解メッキ法により第１のバンプを形成する
工程と、第１のバンプ及びパッシベーション膜の上にフ
ォトレジスト膜を塗布する工程と、このフォトレジスト
膜を露光、現像することにより、第１のバンプ上に位置
する開口部を備えたレジストパターンを形成して第１の
バンプの表面を露出させる工程と、この露出した第１の
バンプ上に無電解メッキ法により第２のバンプを形成す
る工程と、上記レジストパターンを除去する工程と、を
具備することを特徴とする。
【００１５】本発明に係る半導体装置の製造方法は、パ
ッド上にパッシベーション膜を形成する工程と、このパ
ッシベーション膜に、パッド上に位置する開口部を形成
してパッドの表面を露出させる工程と、この露出したパ
ッド上に無電解メッキ法により第１のバンプを形成する
工程と、パッシベーション膜の上にチップ保護膜を形成
する工程と、このチップ保護膜をプラズマ処理すること
により、第１のバンプの表面を露出させる工程と、この
露出した第１のバンプ上に無電解メッキ法により第２の
バンプを形成する工程と、を具備することを特徴とす
る。
【００１６】上記半導体装置の製造方法によれば、無電
解メッキを複数回に分けて行うことにより、バンプが横
方向に広がるのを少なくすることができる。従って、よ
り微細なピッチのバンプを形成しても隣接するバンプが
接触するのを抑制することができる。
【００１７】本発明に係る半導体装置の製造方法は、パ
ッド上にパッシベーション膜を形成する工程と、このパ
ッシベーション膜に、パッド上に位置する開口部を形成
してパッドの表面を露出させる工程と、この露出したパ
ッド上に無電解メッキ法により第１のバンプを形成する
工程と、パッシベーション膜の上にモールド樹脂を塗布
し、このモールド樹脂を硬化させてモールド樹脂膜を形
成する工程と、このモールド樹脂膜を研磨することによ
り、第１のバンプの表面を露出させる工程と、この露出
した第１のバンプ上に無電解メッキ法により第２のバン
プを形成する工程と、を具備することを特徴とする。
【００１８】本発明に係る半導体装置の製造方法は、パ
ッド上にパッシベーション膜を形成する工程と、このパ
ッシベーション膜に、パッド上に位置する開口部を形成
してパッドの表面を露出させる工程と、この露出したパ
ッド上に無電解メッキ法により第１のバンプを形成する
工程と、パッシベーション膜の上にフォトレジスト膜を
形成する工程と、このフォトレジスト膜をプラズマ処理
することにより、第１のバンプの表面を露出させる工程
と、この露出した第１のバンプ上に無電解メッキ法によ
り第２のバンプを形成する工程と、上記レジストパター
ンを除去する工程と、を具備することを特徴とする。
【００１９】本発明に係る半導体装置の製造方法は、パ
ッド上にパッシベーション膜を形成する工程と、このパ
ッシベーション膜上にチップ保護膜を形成する工程と、
このチップ保護膜に、パッドの上方に位置する開口部を
形成する工程と、チップ保護膜をマスクとしてパッシベ
ーション膜を加工することにより、該パッシベーション
膜にパッド上に位置する開口部を形成して該パッドの表
面を露出させる工程と、この露出したパッド上に無電解
メッキ法によりバンプを形成する工程と、を具備するこ
とを特徴とする。
【００２０】上記半導体装置の製造方法によれば、チッ
プ保護膜に開口部を形成し、このチップ保護膜をマスク
としてパッシベーション膜を加工することにより、パッ
シベーション膜に開口部を形成し、これら開口部内のパ
ッド上に無電解メッキ法によりバンプを形成する。この
チップ保護膜によりバンプが横方向に広がるのを少なく
することができる。従って、より微細なピッチのバンプ
を形成しても隣接するバンプが接触するのを抑制するこ
とができる。
【００２１】また、本発明に係る半導体装置の製造方法
においては、上記第２のバンプを形成する工程の後又は
上記バンプを形成する工程の後に、チップ保護膜を除去
する工程をさらに含むことをも可能である。
【００２２】また、本発明に係る半導体装置の製造方法
においては、上記第２のバンプを形成する工程の後又は
上記バンプを形成する工程の後に、配線を備えた実装基
板を準備し、第２のバンプ又はバンプを該配線に接合し
て実装基板に実装する工程をさらに含むことも可能であ
る。
【００２３】また、本発明に係る半導体装置の製造方法
においては、上記第１のバンプを形成する工程の前又は
上記バンプを形成する工程の前に、パッド上に無電解メ
ッキの前処理を行うことにより該パッドの表面にジンケ
ート層を形成する工程をさらに含むことが好ましい。
【００２４】本発明に係る半導体装置は、パッド上に形
成されたパッシベーション膜と、このパッシベーション
膜に形成された、パッド上に位置する開口部と、このパ
ッド上に無電解メッキ法により形成された第１のバンプ
と、第１のバンプ及びパッシベーション膜の上に形成さ
れたチップ保護膜と、このチップ保護膜に形成された、
第１のバンプ上に位置する開口部と、第１のバンプ上に
無電解メッキ法により形成された第２のバンプと、を具
備することを特徴とする。
【００２５】本発明に係る半導体装置は、パッド上に形
成されたパッシベーション膜と、このパッシベーション
膜上に形成された、パッド上に位置する開口部と、この
パッド上に無電解メッキ法により形成された第１のバン
プと、第１のバンプの相互間及びパッシベーション膜の
上に形成されたチップ保護膜と、第１のバンプ上に無電
解メッキ法により形成された第２のバンプと、を具備す
ることを特徴とする。
【００２６】本発明に係る半導体装置は、パッド上に形
成されたパッシベーション膜と、このパッシベーション
膜上に形成されたチップ保護膜と、このチップ保護膜及
びパッシベーション膜に形成された、パッド上に位置す
る開口部と、この開口部内及びパッド上に無電解メッキ
法により形成されたバンプと、を具備することを特徴と
する。
【００２７】また、本発明に係る半導体装置において
は、上記チップ保護膜がポリイミド膜又はエポキシ膜で
あることも可能である。また、上記チップ保護膜がモー
ルド樹脂膜であることも可能である。
【００２８】本発明に係る半導体装置は、パッド上に形
成されたパッシベーション膜と、このパッシベーション
膜上に形成された、パッド上に位置する開口部と、この
パッド上に無電解メッキ法により形成された第１のバン
プと、第１のバンプ上に無電解メッキ法により形成され
た第２のバンプと、を具備することを特徴とする。
【００２９】また、本発明に係る半導体装置において
は、配線を備えた実装基板をさらに含み、上記第２のバ
ンプ又は上記バンプを該配線に接合して実装基板に実装
されていることも可能である。
【００３０】また、本発明に係る半導体装置において
は、上記パッドが千鳥格子状に平面配置されていること
も可能である。
【００３１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１（ａ）〜（ｃ）及び図
２（ｄ）、（ｅ）は、本発明に係る第１の実施の形態に
よる半導体装置の製造方法を示す断面図である。この半
導体装置の製造方法は無電解メッキ法によりバンプ電極
を形成する工程を有するものである。
【００３２】まず、図１（ａ）に示すように、シリコン
基板１の上方にシリコン酸化膜等からなる絶縁膜（図示
せず）を形成し、この絶縁膜上にＡｌ合金膜をスパッタ
リングにより堆積する。次いで、このＡｌ合金膜をパタ
ーニングすることにより、絶縁膜上にはＡｌパッド２が
形成される。この後、このＡｌパッド２及び絶縁膜の上
にシリコン酸化膜等からなるパッシベーション膜３をＣ
ＶＤ(Chemical VaporDeposition)法により堆積する。
【００３３】次いで、このパッシベーション膜３の上に
フォトレジスト膜（図示せず）を塗布し、このフォトレ
ジスト膜を露光、現像することにより、パッシベーショ
ン膜３上にはＡｌパッド２上に位置する開口部を備えた
レジストパターンが形成される。次に、このレジストパ
ターンをマスクとしてパッシベーション膜３をエッチン
グすることにより、パッシベーション膜３にはＡｌパッ
ド２上に位置する開口部３ａが形成される。従って、開
口部３ａによりＡｌパッド２の表面の一部が露出する。
次いで、このレジストパターンを剥離する。
【００３４】この後、無電解Ｎｉメッキの前処理を行
う。すなわち、Ａｌパッド２をジンケート液に浸漬する
ことにより、開口部３ａ内で露出するＡｌパッド２の表
面にジンケート層（図示せず）が形成される。このジン
ケート液はＰＨ１３．５程度の強アルカリである。
【００３５】次に、無電解Ｎｉメッキ槽にウエハを浸漬
して無電解Ｎｉメッキを施す。この際の条件は、９０℃
程度の高温で所定時間処理する。このようにして開口部
３ａ内のジンケート層上にＮｉを析出、成長させること
により、図１（ｂ）に示すように、Ａｌパッド２上に高
さ１０μｍ程度の第１のＮｉバンプ５を形成する。この
Ｎｉバンプ５の高さは最終的に形成するバンプの高さよ
り低いものである。
【００３６】この後、図１（ｃ）に示すように、第１の
Ｎｉバンプ５及びパッシベーション膜３の上に樹脂膜で
ある例えばポリイミド膜７を塗布する。このポリイミド
膜７は第１のＮｉバンプ５を全面的に覆うように塗布さ
れる。また、ポリイミド膜７は感光性を有するものを用
いる。
【００３７】次いで、このポリイミド膜７を露光、現像
することにより、図２（ｄ）に示すように、ポリイミド
膜７には第１のＮｉバンプ５上に位置する開口部７ａが
形成される。
【００３８】次に、第１のＮｉバンプ５の表面に付着し
ている酸化膜を除去する。次いで、無電解Ｎｉメッキ槽
にウエハを浸漬して２回目の無電解Ｎｉメッキを施す。
この際の条件は、９０℃程度の高温で所定時間処理す
る。このようにして開口部７ａ内の第１のＮｉバンプ５
上にＮｉを析出、成長させることにより、図２（ｅ）に
示すように、第１のＮｉバンプ５上に第２のＮｉバンプ
６を形成する。第１及び第２のＮｉバンプ５、６のトー
タルの高さは２０μｍ程度である。なお、ポリイミド膜
７はチップ保護膜として残される。
【００３９】上記第１の実施の形態によれば、無電解メ
ッキを１回で行わず、２回に分けて行うことにより、Ｎ
ｉバンプが横方向に広がるのを少なくすることができ
る。つまり、従来技術では無電解メッキを１回行うこと
により所望の高さのバンプを形成していたのに対し、本
実施の形態では無電解メッキを２回に分けて行うことに
より、１回の無電解メッキで形成するバンプの高さを従
来の１／２程度と薄くすることができ、その結果、バン
プの横方向に広がるのも１／２程度に抑えることが可能
となる。従って、より微細なピッチのバンプを形成して
も隣接するバンプのショートを防止することができる。
【００４０】また、本実施の形態では、ポリイミド膜７
の開口部７ａを用いて選択的に無電解メッキを行うた
め、バンプが横方向に広がるのを従来技術より抑えるこ
とができる。
【００４１】また、本実施の形態では、ポリイミド膜７
をチップ保護膜として用いると共に選択的な無電解メッ
キ加工用としても併用しているため、両者を別々の工程
で行う場合に比べて工程数を少なくすることができる。
【００４２】尚、上記第１の実施の形態では、無電解メ
ッキを２回に分けて行っているが、２回に限定されるも
のではなく、３回以上に分けて無電解メッキを行うこと
も可能である。この場合、上述した工程の後に、全面に
ポリイミド膜を形成し、このポリイミド膜にバンプ上に
位置する開口部を設け、この開口部内に露出した第２の
Ｎｉバンプ６の上に第３のＮｉバンプを形成するという
工程を１回以上繰り返すことになる。この際の各工程で
形成されるＮｉバンプの高さは、無電解メッキを行う回
数に応じて適切な高さを適宜選択して決定することが好
ましい。
【００４３】また、上記第１の実施の形態では、選択的
な無電解メッキ加工用としてポリイミド膜７を用いてい
るが、これに限定されるものではなく、他の材質の膜を
用いることも可能であり、例えば、エポキシ膜又はフォ
トレジスト膜を用いることも可能である。フォトレジス
ト膜を用いた場合は、チップ保護膜としては使用せずに
最終的に剥離することが好ましい。また、ポリイミド
膜、エポキシ膜を用いた場合でも、必ずしもチップ保護
膜として使用する必要はなく、最終的に剥離することも
可能である。
【００４４】図３は、第１の実施の形態の変形例を示す
断面図であり、図２と同一部分には同一符号を付し、異
なる部分についてのみ説明する。
【００４５】この変形例は、第１の実施の形態と同様の
製造工程を経た後、ポリイミド膜７を除去したものであ
る。上記変形例においても第１の実施の形態と同様の効
果を得ることができる。
【００４６】図４は、図３に示す半導体装置をＣＯＦ(C
hip On Film)テープに実装した状態を示す断面図であ
る。銅配線９を備えたＣＯＦテープ８を準備し、第２の
Ｎｉバンプ６と銅配線９を熱圧着などにより接合するこ
とにより、半導体装置をＣＯＦに実装する。
【００４７】ここでは、図３に示す半導体装置を用いて
ＣＯＦテープに実装することを説明したが、図２（ｅ）
に示す半導体装置など本発明の他の半導体装置を用いて
ＣＯＦテープに実装することも可能である。また、ＣＯ
Ｆテープ以外の実装基板に本発明の半導体装置を実装す
ることも可能である。
【００４８】図５は、第１の実施の形態の他の変形例を
示す平面図であり、図２と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
【００４９】第１の実施の形態ではバンプを直列に平面
配置しているのに対して、本変形例ではバンプ６を千鳥
格子状に平面配置している。このため、従来技術では無
電解メッキバンプが等方成長のために底部が横方向に広
がるので、狭ピッチのバンプに対応するのが難しかった
が、本変形例では千鳥格子状に配置することで従来技術
の１．５倍の高密度化が可能となる。
【００５０】上記他の変形例においても第１の実施の形
態と同様の効果を得ることができる。また、本変形例
は、他の本発明の半導体装置に適用することも可能であ
る。
【００５１】図６（ａ）〜（ｃ）は、本発明に係る第２
の実施の形態による半導体装置の製造方法を示す断面図
である。この半導体装置の製造方法は無電解メッキ法に
よりバンプ電極を形成する工程を有するものである。
【００５２】まず、図６（ａ）に示すように、シリコン
基板１１の上方にシリコン酸化膜等からなる絶縁膜（図
示せず）を形成し、この絶縁膜上にＡｌ合金膜をスパッ
タリングにより堆積する。次いで、このＡｌ合金膜をパ
ターニングすることにより、絶縁膜上にはＡｌパッド１
２が形成される。この後、このＡｌパッド１２及び絶縁
膜の上にシリコン酸化膜等からなるパッシベーション膜
１３をＣＶＤ法により堆積する。
【００５３】次いで、このパッシベーション膜１３の上
にフォトレジスト膜（図示せず）を塗布し、このフォト
レジスト膜を露光、現像することにより、パッシベーシ
ョン膜１３上にはＡｌパッド１２上に位置する開口部を
備えたレジストパターンが形成される。次に、このレジ
ストパターンをマスクとしてパッシベーション膜１３を
エッチングすることにより、パッシベーション膜１３に
はＡｌパッド１２上に位置する開口部が形成される。従
って、開口部によりＡｌパッド１２の表面の一部が露出
する。次いで、このレジストパターンを剥離する。
【００５４】この後、無電解Ｎｉメッキの前処理を行
う。すなわち、Ａｌパッド１２をジンケート液に浸漬す
ることにより、開口部内で露出するＡｌパッド１２の表
面にジンケート層（図示せず）が形成される。このジン
ケート液はＰＨ１３．５程度の強アルカリである。
【００５５】次に、無電解Ｎｉメッキ槽にウエハを浸漬
して無電解Ｎｉメッキを施す。この際の条件は、９０℃
程度の高温で所定時間処理する。このようにして開口部
内のジンケート層上にＮｉを析出、成長させることによ
り、Ａｌパッド１２上に高さ１０μｍ程度又は所望の最
終バンプ高さの１／２〜１／３の高さの第１のＮｉバン
プ１５を形成する。
【００５６】この後、図６（ｂ）に示すように、第１の
Ｎｉバンプ１５及びパッシベーション膜１３の上に樹脂
膜である例えばポリイミド膜１７を塗布する。この際、
ポリイミド膜１７は第１のＮｉバンプ１５とほぼ同じ高
さまでコートされる。次いで、このポリイミド膜１７に
Ｏ2プラズマなどによる全面アッシング（プラズマ処
理）を施すことにより、第１のＮｉバンプ１５の表面を
露出させる。
【００５７】次に、無電解Ｎｉメッキ槽にウエハを浸漬
して２回目の無電解Ｎｉメッキを施す。この際の条件
は、９０℃程度の高温で所定時間処理する。このように
して第１のＮｉバンプ１５上にＮｉを析出、成長させる
ことにより、図６（ｃ）に示すように、第１のＮｉバン
プ１５上に第２のＮｉバンプ１６を形成する。第１及び
第２のＮｉバンプ１５、１６のトータルの高さは２０μ
ｍ程度である。なお、ポリイミド膜１７はチップ保護膜
として残される。
【００５８】上記第２の実施の形態によれば、無電解メ
ッキを１回で行わず、２回に分けて行うことにより、Ｎ
ｉバンプが横方向に広がるのを少なくすることができ
る。つまり、従来技術では無電解メッキを１回行うこと
により所望の高さのバンプを形成していたのに対し、本
実施の形態では無電解メッキを２回に分けて行うことに
より、１回の無電解メッキで形成するバンプの高さを従
来の１／２程度と薄くすることができ、その結果、バン
プの横方向に広がるのも１／２程度に抑えることが可能
となる。従って、より微細なピッチのバンプを形成して
も隣接するバンプのショートを防止することができる。
【００５９】尚、上記第２の実施の形態では、無電解メ
ッキを２回に分けて行っているが、２回に限定されるも
のではなく、３回以上に分けて無電解メッキを行うこと
も可能である。この場合、上述した工程の後に、第２の
Ｎｉバンプとほぼ同じ高さのポリイミド膜を形成し、こ
のポリイミド膜にアッシングを施してバンプの表面を露
出させ、第２のＮｉバンプの上に第３のＮｉバンプを形
成するという工程を１回以上繰り返すことになる。この
際の各工程で形成されるＮｉバンプの高さは、無電解メ
ッキを行う回数に応じて適切な高さを適宜選択して決定
することが好ましい。
【００６０】また、上記第２の実施の形態では、選択的
な無電解メッキ加工用としてポリイミド膜１７を用いて
いるが、これに限定されるものではなく、他の材質の膜
を用いることも可能であり、例えば、エポキシ膜又はフ
ォトレジスト膜を用いることも可能である。フォトレジ
スト膜を用いた場合は、チップ保護膜としては使用せず
に最終的に剥離することが好ましい。また、ポリイミド
膜、エポキシ膜を用いた場合でも、必ずしもチップ保護
膜として使用する必要はなく、最終的に剥離することも
可能である。
【００６１】また、上記第２の実施の形態では、選択的
な無電解メッキ加工用としてポリイミド膜１７を用いて
いるが、モールド樹脂を用いることも可能である。この
場合は次のような工程を利用することになる。第１のＮ
ｉバンプ１５及びパッシベーション膜１３の上にモール
ド樹脂を第１のＮｉバンプ１５とほぼ同じ高さまで塗布
し、このモールド樹脂を硬化させた後、モールド樹脂の
表面を研磨することにより、第１のＮｉバンプ１５の表
面を露出させるという工程である。
【００６２】図７は、第２の実施の形態の変形例を示す
断面図であり、図６と同一部分には同一符号を付し、異
なる部分についてのみ説明する。
【００６３】この変形例は、第２の実施の形態と同様の
製造工程を経た後、ポリイミド膜１７を除去したもので
ある。上記変形例においても第２の実施の形態と同様の
効果を得ることができる。
【００６４】図８（ａ）、（ｂ）は、本発明に係る第３
の実施の形態による半導体装置の製造方法を示す断面図
である。この半導体装置の製造方法は無電解メッキ法に
よりバンプ電極を形成する工程を有するものである。
【００６５】まず、図８（ａ）に示すように、シリコン
基板２１の上方にシリコン酸化膜等からなる絶縁膜（図
示せず）を形成し、この絶縁膜上にＡｌ合金膜をスパッ
タリングにより堆積する。次いで、このＡｌ合金膜をパ
ターニングすることにより、絶縁膜上にはＡｌパッド２
２が形成される。この後、このＡｌパッド２２及び絶縁
膜の上にシリコン酸化膜等からなるパッシベーション膜
２３をＣＶＤ法により堆積する。
【００６６】次いで、このパッシベーション膜２３の上
にポリイミド膜２７を塗布し、このポリイミド膜２７を
露光、現像することにより、ポリイミド膜２７にはＡｌ
パッド２２の上方に位置する開口部２７ａが形成され
る。次に、このポリイミド膜をマスクとしてパッシベー
ション膜２３をエッチングすることにより、パッシベー
ション膜２３にはＡｌパッド２２上に位置する開口部が
形成される。従って、この開口部によりＡｌパッド２２
の表面の一部が露出する。
【００６７】この後、無電解Ｎｉメッキの前処理を行
う。すなわち、Ａｌパッド２２をジンケート液に浸漬す
ることにより、開口部内で露出するＡｌパッド２２の表
面にジンケート層（図示せず）が形成される。このジン
ケート液はＰＨ１３．５程度の強アルカリである。
【００６８】次に、無電解Ｎｉメッキ槽にウエハを浸漬
して無電解Ｎｉメッキを施す。この際の条件は、９０℃
程度の高温で所定時間処理する。このようにして開口部
内のジンケート層上にＮｉを析出、成長させることによ
り、図８（ｂ）に示すように、Ａｌパッド２２上に高さ
２０μｍ程度のＮｉバンプ２５を形成する。Ｎｉバンプ
２５の高さは、実装性を確保するために、ポリイミド膜
２７の表面より高く形成することが好ましい。なお、ポ
リイミド膜２７はチップ保護膜として残される。
【００６９】上記第３の実施の形態によれば、ポリイミ
ド膜２７に開口部２７ａを設け、この開口部内のＡｌパ
ッド２２上に無電解メッキ法によりＮｉバンプ２５を形
成している。このポリイミド膜２７によりＮｉバンプ２
５が横方向に広がるのを少なくすることができる。従っ
て、より微細なピッチのバンプを形成しても隣接するバ
ンプのショートを防止することができる。
【００７０】また、第３の実施の形態では、Ａｌパッド
２２上のパッシベーション膜を開口する際のマスク膜と
して、チップ保護膜としても用いるポリイミド膜２７を
使用しているため、バンプ形成用のフォトリソグラフィ
工程を少なくすることができる。また、ポリイミド膜２
７はフォトレジスト膜に比べてジンケート液に対する耐
性が強いため、フォトレジスト膜よりバンプ形成用のマ
スクとして適している。
【００７１】尚、上記第３の実施の形態では、選択的な
無電解メッキ加工用としてポリイミド膜２７を用いてい
るが、これに限定されるものではなく、他の材質の膜を
用いることも可能であり、例えば、エポキシ膜を用いる
ことも可能である。
【００７２】図９は、第３の実施の形態の変形例を示す
断面図であり、図８と同一部分には同一符号を付し、異
なる部分についてのみ説明する。
【００７３】この変形例は、第３の実施の形態と同様の
製造工程を経た後、ポリイミド膜２７の上部をＯ2プラ
ズマ処理により除去することによりＮｉバンプ２５のポ
リイミド膜２７からの突出量を大きくしたものである。
上記変形例においても第３の実施の形態と同様の効果を
得ることができる。
【００７４】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記実施の形態では、Ｎｉバンプを用いているが、他の
金属バンプを用いることも可能であり、例えばＣｕバン
プを用いることも可能である。また、第２のＮｉバンプ
６の表面に厚さの薄いＡｕ層を形成することも可能であ
る。また、Ｃｕバンプを用いた場合、Ｃｕバンプの表面
にＳｎバンプを形成することも可能である。
【００７５】
【発明の効果】以上説明したように本発明によれば、無
電解メッキを複数回に分けて行う。したがって、無電解
メッキによるバンプのピッチが狭いものであっても、隣
接するバンプが互いに接触することを抑制できる無電解
メッキバンプの形成方法、半導体装置及びその製造方法
を提供することができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、本発明に係る第１の実施
の形態による半導体装置の製造方法を示す断面図であ
る。
【図２】 （ｄ）、（ｅ）は、本発明に係る第１の実施
の形態による半導体装置の製造方法を示すものであり、
図１（ｃ）の次の工程を示す断面図である。
【図３】 第１の実施の形態の変形例を示す断面図であ
る。
【図４】 図３に示す半導体装置をＣＯＦテープに実装
した状態を示す断面図である。
【図５】 第１の実施の形態の他の変形例を示す平面図
である。
【図６】 （ａ）〜（ｃ）は、本発明に係る第２の実施
の形態による半導体装置の製造方法を示す断面図であ
る。
【図７】 第２の実施の形態の変形例を示す断面図であ
る。
【図８】 （ａ）、（ｂ）は、本発明に係る第３の実施
の形態による半導体装置の製造方法を示す断面図であ
る。
【図９】 第３の実施の形態の変形例を示す断面図であ
る。
【図１０】 従来の半導体装置を示す断面図である。
【符号の説明】
１，１１，２１，１０１…シリコン基板２，１２，２
２，１０２…Ａｌパッド ３，１３，２３，１０３…パッシベーション膜 ３ａ，７ａ，２７ａ…開口部 ５，１５…第１のＮｉバンプ ６，１６…第２のＮｉバンプ ７，１７，２７…ポリイミド膜 ８…ＣＯＦテープ ９…銅配線 ２５，１０４…Ｎｉバンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｄ

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 パッド上に無電解メッキ法により第１の
    バンプを形成する工程と、 第１のバンプ上に無電解メッキ法により第２のバンプを
    形成する工程と、 を具備することを特徴とする無電解メッキバンプの形成
    方法。
  2. 【請求項２】 上記第１のバンプを形成する工程の前
    に、パッド上に無電解メッキの前処理を行うことにより
    該パッドの表面にジンケート層を形成する工程をさらに
    含むことを特徴とする請求項１に記載の無電解メッキバ
    ンプの形成方法。
  3. 【請求項３】 パッド上にパッシベーション膜を形成す
    る工程と、 このパッシベーション膜に、パッド上に位置する開口部
    を形成してパッドの表面を露出させる工程と、 この露出したパッド上に無電解メッキ法により第１のバ
    ンプを形成する工程と、 第１のバンプ及びパッシベーション膜の上にチップ保護
    膜を形成する工程と、 このチップ保護膜に、第１のバンプ上に位置する開口部
    を形成して第１のバンプの表面を露出させる工程と、 この露出した第１のバンプ上に無電解メッキ法により第
    ２のバンプを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 パッド上にパッシベーション膜を形成す
    る工程と、 このパッシベーション膜に、パッド上に位置する開口部
    を形成してパッドの表面を露出させる工程と、 この露出したパッド上に無電解メッキ法により第１のバ
    ンプを形成する工程と、 第１のバンプ及びパッシベーション膜の上にフォトレジ
    スト膜を塗布する工程と、 このフォトレジスト膜を露光、現像することにより、第
    １のバンプ上に位置する開口部を備えたレジストパター
    ンを形成して第１のバンプの表面を露出させる工程と、 この露出した第１のバンプ上に無電解メッキ法により第
    ２のバンプを形成する工程と、 上記レジストパターンを除去する工程と、 を具備することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 パッド上にパッシベーション膜を形成す
    る工程と、 このパッシベーション膜に、パッド上に位置する開口部
    を形成してパッドの表面を露出させる工程と、 この露出したパッド上に無電解メッキ法により第１のバ
    ンプを形成する工程と、 パッシベーション膜の上にチップ保護膜を形成する工程
    と、 このチップ保護膜をプラズマ処理することにより、第１
    のバンプの表面を露出させる工程と、 この露出した第１のバンプ上に無電解メッキ法により第
    ２のバンプを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 パッド上にパッシベーション膜を形成す
    る工程と、 このパッシベーション膜に、パッド上に位置する開口部
    を形成してパッドの表面を露出させる工程と、 この露出したパッド上に無電解メッキ法により第１のバ
    ンプを形成する工程と、 パッシベーション膜の上にモールド樹脂を塗布し、この
    モールド樹脂を硬化させてモールド樹脂膜を形成する工
    程と、 このモールド樹脂膜を研磨することにより、第１のバン
    プの表面を露出させる工程と、 この露出した第１のバンプ上に無電解メッキ法により第
    ２のバンプを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 パッド上にパッシベーション膜を形成す
    る工程と、 このパッシベーション膜に、パッド上に位置する開口部
    を形成してパッドの表面を露出させる工程と、 この露出したパッド上に無電解メッキ法により第１のバ
    ンプを形成する工程と、 パッシベーション膜の上にフォトレジスト膜を形成する
    工程と、 このフォトレジスト膜をプラズマ処理することにより、
    第１のバンプの表面を露出させる工程と、 この露出した第１のバンプ上に無電解メッキ法により第
    ２のバンプを形成する工程と、 上記レジストパターンを除去する工程と、 を具備することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 パッド上にパッシベーション膜を形成す
    る工程と、 このパッシベーション膜上にチップ保護膜を形成する工
    程と、 このチップ保護膜に、パッドの上方に位置する開口部を
    形成する工程と、 チップ保護膜をマスクとしてパッシベーション膜を加工
    することにより、該パッシベーション膜にパッド上に位
    置する開口部を形成して該パッドの表面を露出させる工
    程と、 この露出したパッド上に無電解メッキ法によりバンプを
    形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  9. 【請求項９】 上記チップ保護膜がポリイミド膜又はエ
    ポキシ膜であることを特徴とする請求項３、５及び８の
    うちいずれか１項記載の半導体装置の製造方法。
  10. 【請求項１０】 上記第２のバンプを形成する工程の後
    に、チップ保護膜を除去する工程をさらに含むことを特
    徴とする請求項３、５及び９のうちいずれか１項記載の
    半導体装置の製造方法。
  11. 【請求項１１】 上記バンプを形成する工程の後に、チ
    ップ保護膜の上部を除去する工程をさらに含むことを特
    徴とする請求項８に記載の半導体装置の製造方法。
  12. 【請求項１２】 上記第２のバンプを形成する工程の後
    に、配線を備えた実装基板を準備し、第２のバンプを該
    配線に接合して実装基板に実装する工程をさらに含むこ
    とを特徴とする請求項３〜７のうちいずれか１項記載の
    半導体装置の製造方法。
  13. 【請求項１３】 上記バンプを形成する工程の後に、配
    線を備えた実装基板を準備し、バンプを該配線に接合し
    て実装基板に実装する工程をさらに含むことを特徴とす
    る請求項８に記載の半導体装置の製造方法。
  14. 【請求項１４】 上記第１のバンプを形成する工程の前
    に、パッド上に無電解メッキの前処理を行うことにより
    該パッドの表面にジンケート層を形成する工程をさらに
    含むことを特徴とする請求項３〜７のうちいずれか１項
    記載の半導体装置の製造方法。
  15. 【請求項１５】 上記バンプを形成する工程の前に、パ
    ッド上に無電解メッキの前処理を行うことにより該パッ
    ドの表面にジンケート層を形成する工程をさらに含むこ
    とを特徴とする請求項８に記載の半導体装置の製造方
    法。
  16. 【請求項１６】 パッド上に形成されたパッシベーショ
    ン膜と、 このパッシベーション膜に形成された、パッド上に位置
    する開口部と、 このパッド上に無電解メッキ法により形成された第１の
    バンプと、 第１のバンプ及びパッシベーション膜の上に形成された
    チップ保護膜と、 このチップ保護膜に形成された、第１のバンプ上に位置
    する開口部と、 第１のバンプ上に無電解メッキ法により形成された第２
    のバンプと、 を具備することを特徴とする半導体装置。
  17. 【請求項１７】 パッド上に形成されたパッシベーショ
    ン膜と、 このパッシベーション膜上に形成された、パッド上に位
    置する開口部と、 このパッド上に無電解メッキ法により形成された第１の
    バンプと、 第１のバンプの相互間及びパッシベーション膜の上に形
    成されたチップ保護膜と、 第１のバンプ上に無電解メッキ法により形成された第２
    のバンプと、 を具備することを特徴とする半導体装置。
  18. 【請求項１８】 パッド上に形成されたパッシベーショ
    ン膜と、 このパッシベーション膜上に形成されたチップ保護膜
    と、 このチップ保護膜及びパッシベーション膜に形成され
    た、パッド上に位置する開口部と、 この開口部内及びパッド上に無電解メッキ法により形成
    されたバンプと、 を具備することを特徴とする半導体装置。
  19. 【請求項１９】 上記チップ保護膜がポリイミド膜又は
    エポキシ膜であることを特徴とする請求項１６〜１８の
    うちいずれか１項記載の半導体装置。
  20. 【請求項２０】 上記チップ保護膜がモールド樹脂膜で
    あることを特徴とする請求項１７に記載の半導体装置。
  21. 【請求項２１】 パッド上に形成されたパッシベーショ
    ン膜と、 このパッシベーション膜上に形成された、パッド上に位
    置する開口部と、 このパッド上に無電解メッキ法により形成された第１の
    バンプと、 第１のバンプ上に無電解メッキ法により形成された第２
    のバンプと、 を具備することを特徴とする半導体装置。
  22. 【請求項２２】 配線を備えた実装基板をさらに含み、
    上記第２のバンプを該配線に接合して実装基板に実装さ
    れていることを特徴とする請求項１６、１７及び２１の
    うちいずれか１項記載の半導体装置。
  23. 【請求項２３】 配線を備えた実装基板をさらに含み、
    上記バンプを該配線に接合して実装基板に実装されてい
    ることを特徴とする請求項１８に記載の半導体装置。
  24. 【請求項２４】 上記パッドが千鳥格子状に平面配置さ
    れていることを特徴とする請求項１６〜２３のうちいず
    れか１項記載の半導体装置。
JP2002016114A 2002-01-24 2002-01-24 無電解メッキバンプの形成方法、半導体装置及びその製造方法 Withdrawn JP2003218151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002016114A JP2003218151A (ja) 2002-01-24 2002-01-24 無電解メッキバンプの形成方法、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002016114A JP2003218151A (ja) 2002-01-24 2002-01-24 無電解メッキバンプの形成方法、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003218151A true JP2003218151A (ja) 2003-07-31

Family

ID=27652277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002016114A Withdrawn JP2003218151A (ja) 2002-01-24 2002-01-24 無電解メッキバンプの形成方法、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003218151A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103656A (ja) * 2005-10-04 2007-04-19 Denso Corp 半導体装置およびその製造方法
JP2007115984A (ja) * 2005-10-21 2007-05-10 Yasu Semiconductor Corp 半導体装置およびその製造方法
WO2013111496A1 (ja) * 2012-01-27 2013-08-01 ローム株式会社 チップ抵抗器の製造方法
JP2013168453A (ja) * 2012-02-14 2013-08-29 Renesas Electronics Corp 半導体装置の製造方法及びウェハ
KR101443922B1 (ko) * 2008-10-31 2014-09-29 완-링 유 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법
KR101499330B1 (ko) * 2013-03-08 2015-03-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 액상 몰딩 컴파운드로 커버된 웨이퍼의 직접 쏘잉

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103656A (ja) * 2005-10-04 2007-04-19 Denso Corp 半導体装置およびその製造方法
JP4645398B2 (ja) * 2005-10-04 2011-03-09 株式会社デンソー 半導体装置およびその製造方法
JP2007115984A (ja) * 2005-10-21 2007-05-10 Yasu Semiconductor Corp 半導体装置およびその製造方法
KR101443922B1 (ko) * 2008-10-31 2014-09-29 완-링 유 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법
WO2013111496A1 (ja) * 2012-01-27 2013-08-01 ローム株式会社 チップ抵抗器の製造方法
JP2013211520A (ja) * 2012-01-27 2013-10-10 Rohm Co Ltd チップ抵抗器の製造方法
JP2013168453A (ja) * 2012-02-14 2013-08-29 Renesas Electronics Corp 半導体装置の製造方法及びウェハ
KR101499330B1 (ko) * 2013-03-08 2015-03-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 액상 몰딩 컴파운드로 커버된 웨이퍼의 직접 쏘잉
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US9754908B2 (en) 2013-03-08 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer with liquid molding compound and post-passivation interconnect

Similar Documents

Publication Publication Date Title
US6222279B1 (en) Solder bump fabrication methods and structures including a titanium barrier layer
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
EP0411165B1 (en) Method of forming of an integrated circuit chip packaging structure
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US20030199159A1 (en) Novel method for dual-layer polyimide processing on bumping technology
US20060006544A1 (en) Method of forming a micro solder ball for use in C4 bonding process
US6136689A (en) Method of forming a micro solder ball for use in C4 bonding process
US6639314B2 (en) Solder bump structure and a method of forming the same
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
US6716739B2 (en) Bump manufacturing method
US11152321B2 (en) Semiconductor device having a copper pillar interconnect structure
JP3916348B2 (ja) 半導体装置及びその製造方法
US6284639B1 (en) Method for forming a structured metallization on a semiconductor wafer
JPH03198342A (ja) 半導体装置の製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP2001332577A (ja) 半導体装置の製造方法
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ
JP2003243394A (ja) 半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP3036086B2 (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
US20050136664A1 (en) Novel process for improved hot carrier injection
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405