JP3916348B2 - 半導体装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、情報通信機器又は事務用電子機器等に組み込まれ、半導体基板上に半導体集積回路を内蔵すると共に該半導体集積回路と接続される素子電極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化及び高機能化に伴って、半導体集積回路を内蔵する半導体装置は小型化及び高密度化を要求されるようになっており、例えば特開平８−１０２４６６号公報に示され、いわゆるウエハレベルＣＳＰ（Chip Scale Package )と称される半導体装置及びその製造方法が提案されている。
【０００３】
以下、前記のウエハレベルＣＳＰについて図１１の断面図を参照しながら説明する。
【０００４】
半導体集積回路が形成された半導体ウエハ１には、半導体集積回路と接続された素子電極２が形成されており、半導体ウエハ１の表面における素子電極２を除く領域はパッシベーション膜３によって覆われている。パッシベーション膜３の上には、外部に対して信号の入出力を行なうための外部電極及び該外部電極と素子電極２とを接続するアルミ配線からなる金属パターン４が形成されており、該金属パターン４の表面にはニッケルめっき層５が形成されている。ニッケルめっき層５の表面は、バンプ形成領域を除いてアルミ配線を保護するカバーコート膜６が形成されていると共に、ニッケルめっき層５のバンプ形成領域にははんだバンプ７が設けられている。
【０００５】
以下、前記のウエハレベルＣＳＰの製造方法について説明する。
【０００６】
まず、半導体ウエハ１上に半導体集積回路と接続される素子電極２を形成した後、スピンコート法により半導体ウエハ１の表面にパッシベーション膜３を全面に亘って堆積し、その後、周知のリソグラフィ法によりパッシベーション膜３に素子電極２を露出させる開口部を形成する。
【０００７】
次に、スパッタ法等によりパッシベーション膜３の上にアルミ膜を堆積した後、該アルミ膜を選択的にエッチングすることにより、パッシベーション膜３の上に、外部に対して信号の入出力を行なうための外部電極及び該外部電極と素子電極２とを接続するアルミ配線からなる金属パターン４を形成する。その後、金属パターン４の表面にニッケルめっき層５を形成する。
【０００８】
次に、半導体ウエハ１の上に全面に亘ってカバーコート膜６を堆積した後、該カバーコート膜６における、格子状に分布するバンプ形成領域に開口部を形成した後、金属パターン４におけるカバーコート膜６の開口部に露出する部分にはんだバンプ７を形成する。
【０００９】
次に、半導体ウエハ１をダイシングにより半導体チップ毎に分離すると、ＣＳＰからなる半導体装置が得られる。
【００１０】
尚、得られた半導体装置はプリント基板等のマザーボードに搭載された後、情報通信機器又は事務用電子機器等の電子機器に組み込まれる。
【００１１】
前述の構造を有する半導体装置によると、半導体基板１上に形成されている半導体集積回路は、パッシベーション膜３上に二次元的に分布する多数のはんだバンプ７を介してマザーボードの電極と電気的に接続されるので、該半導体装置が搭載される電子機器の小型化を図ることができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、前記の半導体装置においては、外部電極及びアルミ配線を構成する金属パターンのピール強度（剥離強度）が弱いため、半導体装置と、該半導体装置が搭載されるマザーボードとの接続強度が弱いので、半導体装置とマザーボードとの間の熱膨張率差に起因する応力が接続部に加わったときに、金属パターンが剥離して接続部の信頼性が損なわれるいう問題がある。
【００１３】
前記に鑑み、本発明は、半導体装置と、該半導体装置が搭載されるマザーボードとの接続部の強度を向上させることを目的とする。
【００１４】
【課題を解決するための手段】
前記に鑑み、本発明に係る第１の半導体装置は、半導体集積回路が形成されている半導体基板の上に形成され、半導体集積回路と電気的に接続された素子電極と、半導体基板の上に形成され、素子電極を露出させる開口部を有する第１の絶縁膜と、第１の絶縁膜の上に形成された本体部と、該本体部の上に形成され該本体部よりも面積が大きい頂部とを有し、外部に対して信号の入出力を行なうための外部電極と、第１の絶縁膜の上に形成され、素子電極と外部電極とを接続する金属配線と、第１の絶縁膜の上に形成され、金属配線を全面的に覆っていると共に外部電極の頂部の周縁部を覆っている第２の絶縁膜とを備えている。
【００１５】
第１の半導体装置によると、本体部と、該本体部の上に形成され該本体部よりも面積が大きい頂部とを有する外部電極における頂部の周縁部は第２の絶縁膜に覆われているため、外部電極と第２の絶縁膜との密着面積が増大するので、外部電極のピール強度が向上するので、外部電極の上に設けられるバンプ又は金属ボールを介して半導体装置の外部電極とマザーボードの電極とを接続したときの接続部の強度も向上する。このため、マザーボードが曲げ変形したときに外部電極に応力が加わっても、外部電極が第１の絶縁膜から剥離する事態を防止できるので、信頼性の高い配線構造を実現することができる。
【００１６】
また、外部電極に応力が加わっても、外部電極の頂部が変形することにより応力を吸収できるので、外部電極に加わる応力を緩和することができる。
【００１７】
本発明に係る第２の半導体装置は、半導体集積回路が形成されている半導体基板の上に形成され、半導体集積回路と電気的に接続された素子電極と、半導体基板の上に形成され、素子電極を露出させる開口部を有する第１の絶縁膜と、第１の絶縁膜の上に形成された本体部と、該本体部の上に形成され該本体部よりも面積が小さい頂部とを有し、外部に対して信号の入出力を行なうための外部電極と、第１の絶縁膜の上に形成され、素子電極と外部電極とを接続する金属配線と、第１の絶縁膜の上に形成され、金属配線を全面的に覆っていると共に外部電極の本体部の周縁部を覆っている第２の絶縁膜とを備えている。
【００１８】
第２の半導体装置によると、本体部と、該本体部の上に形成され該本体部よりも面積が小さい頂部とを有する外部電極における本体部の周縁部は第２の絶縁膜に覆われているため、外部電極と第２の絶縁膜との密着面積が増大するので、外部電極のピール強度が向上するので、外部電極の上に設けられるバンプ又は金属ボールを介して半導体装置の外部電極とマザーボードの電極とを接続したときの接続部の強度も向上する。このため、マザーボードが曲げ変形したときに外部電極に応力が加わっても、外部電極が第１の絶縁膜から剥離する事態を防止できるので、信頼性の高い配線構造を実現することができる。
【００１９】
第１又は第２の半導体装置において、半導体基板は、半導体ウエハであってもよいし、半導体ウエハから切り出された半導体チップであってもよい。
【００２０】
本発明に係る第１の半導体装置の製造方法は、半導体集積回路が形成されている半導体基板の上に、半導体集積回路と電気的に接続される素子電極を形成する素子電極形成工程と、素子電極の上を含む半導体基板の上に、素子電極を露出させる開口部を有する第１の絶縁膜を形成する第１の絶縁膜形成工程と、第１の絶縁膜の上に、本体部と該本体部の上に形成され該本体部よりも面積が大きい頂部とを有し外部に対して信号の入出力を行なうための外部電極、及び素子電極と外部電極とを接続する金属配線を形成する配線パターン形成工程と、第１の絶縁膜の上に、金属配線を全面的に覆うと共に外部電極の頂部の周縁部を覆う第２の絶縁膜を形成する第２の絶縁膜形成工程とを備えている。
【００２１】
第１の半導体装置の製造方法によると、第１の絶縁膜の上に、本体部と該本体部の上に形成され該本体部よりも面積が大きい頂部とを有する外部電極を形成した後、該外部電極の頂部の周縁部を第２の絶縁膜により覆うため、外部電極と第２の絶縁膜との密着面積が増大して外部電極のピール強度が向上する第１の半導体装置を形成することができる。
【００２２】
また、外部電極と、素子電極と外部電極とを接続する金属配線とを同時に形成するため、工程数の増加を招くことなく外部電極のピール強度を向上させることができる。
【００２３】
第１の半導体装置の製造方法において、配線パターン形成工程は、第１の絶縁膜の上に金属薄膜を形成する工程と、金属薄膜の上に、金属配線及び外部電極の本体部を形成する領域に開口部を有するレジストパターンを形成する工程と、金属薄膜の上に金属めっき層をレジストパターンの膜厚よりも大きい膜厚を有するように成長させることにより、第１の絶縁膜の上に外部電極の本体部及び頂部並びに金属配線を形成する工程と、レジストパターンを除去した後、金属薄膜に対して外部電極の本体部及び金属配線をマスクとしてエッチングを行なって、金属薄膜をパターン化する工程とを有していることが好ましい。
【００２４】
このように、金属薄膜の上に金属配線及び外部電極の本体部を形成する領域に開口部を有するレジストパターンを形成した後、金属薄膜の上に金属めっき層をレジストパターンの膜厚よりも大きい膜厚を有するように成長させるため、本体部と該本体部の上に形成され該本体部よりも面積が大きい頂部とを有する外部電極及び金属配線を簡易且つ確実に形成することができる。
【００２５】
本発明に係る第２の半導体装置の製造方法は、半導体集積回路が形成されている半導体基板の上に、半導体集積回路と電気的に接続される素子電極を形成する素子電極形成工程と、素子電極の上を含む半導体基板の上に、素子電極を露出させる開口部を有する第１の絶縁膜を形成する第１の絶縁膜形成工程と、第１の絶縁膜の上に、本体部と該本体部の上に形成され該本体部よりも面積が小さい頂部とを有し外部に対して信号の入出力を行なうための外部電極、及び素子電極と外部電極とを接続する金属配線を形成する配線パターン形成工程と、第１の絶縁膜の上に、金属配線を全面的に覆うと共に外部電極の本体部の周縁部を覆う第２の絶縁膜を形成する第２の絶縁膜形成工程とを備えている。
【００２６】
第２の半導体装置の製造方法によると、第１の絶縁膜の上に、本体部と該本体部の上に形成され該本体部よりも面積が小さい頂部とを有する外部電極を形成した後、該外部電極の本体部の周縁部を第２の絶縁膜により覆うため、外部電極と第２の絶縁膜との密着面積が増大して外部電極のピール強度が向上する第２の半導体装置を形成することができる。
【００２７】
また、外部電極と、素子電極と外部電極とを接続する金属配線とを同時に形成するため、工程数の増加を招くことなく外部電極のピール強度を向上させることができる。
【００２８】
第２の半導体装置の製造方法において、配線パターン形成工程は、第１の絶縁膜の上に金属薄膜を形成する工程と、金属薄膜の上に、金属配線及び外部電極の本体部を形成する領域に開口部を有する第１のレジストパターンを形成する工程と、金属薄膜の上に金属めっき層を第１のレジストパターンの膜厚と同程度に成長させることにより、第１の絶縁膜の上に外部電極の本体部及び金属配線を形成する工程と、第１のレジストパターンの上に、外部電極の頂部を形成する領域に開口部を有する第２のレジストパターンを形成する工程と、外部電極の本体部の上に金属めっき層を第２のレジストパターンの膜厚と同程度に成長させることにより、外部電極の本体部の上に頂部を形成する工程と、第１及び第２のレジストパターンを除去した後、金属薄膜に対して外部電極の本体部及び金属配線をマスクとしてエッチングを行なって、金属薄膜をパターン化する工程とを有していることが好ましい。
【００２９】
このように、金属薄膜の上に、外部電極の本体部を形成する領域に開口部を有する第１のレジストパターンを形成した後、金属めっき層を第１のレジストパターンの膜厚と同程度に成長させ、次に、外部電極の頂部を形成する領域に開口部を有する第２のレジストパターンを形成した後、金属めっき層を第２のレジストパターンの膜厚と同程度に成長させるため、本体部と該本体部の上に形成され該本体部よりも面積が小さい頂部とを有する外部電極を簡易且つ確実に形成することができる。
【００３０】
第１又は第２の半導体装置の製造方法において、半導体基板は半導体ウエハであり、第２の絶縁膜形成工程の後に、半導体ウエハを半導体チップ毎に分離する工程をさらに備えていてもよい。
【００３１】
また、第１又は第２の半導体装置の製造方法において、半導体基板は、半導体ウエハから切り出された半導体チップであってもよい。
【００３２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１及び図２を参照しながら説明する。尚、図１は第１の実施形態に係る半導体装置の平面構造を示し、図１における破断線よりも上側の部分は第２の絶縁膜１８を除いて示している。
【００３３】
図１及び図２に示すように、トランジスタ等の半導体素子が集積されてなる半導体集積回路が形成されている半導体基板１０に素子電極１１が形成されており、半導体基板１０の表面における素子電極１１を除く領域はパッシベーション膜（図示は省略している）によって全面的に覆われている。
【００３４】
尚、半導体基板１０としては、半導体ウエハであってもよいし、半導体ウエハから切り出された半導体チップでもよいが、図１は半導体基板１０が半導体チップである場合を示しており、素子電極１１は、半導体集積回路の周縁部つまり半導体基板１０の周縁部に形成されている。
【００３５】
半導体基板１０の上には、素子電極１１と対応する部分に開口部を有する第１の絶縁膜１２が形成されている。第１の絶縁膜１２の上には、それぞれが例えばＣｕ膜からなり、格子状に配置された外部電極１５と、一端部が外部電極１５に接続され他端部が素子電極１１に向かって延びる金属配線１６とが形成されており、該金属配線１６の他端部と素子電極１１とはコンタクト１７を介して接続されている。尚、外部電極１５は、半導体基板１０上の半導体集積回路と外部の電子機器との間を伝送される信号の入出力端子となる。
【００３６】
第１の実施形態の特徴として、外部電極１５は、本体部１５ａと、該本体部１５ａの上に形成され該本体部１５ａよりも面積が大きい頂部１５ｂとからなり、Ｔ字状の断面を持つネールヘッド状に形成されていると共、金属配線１６は、本体部１６ａと、該本体部１６ａの上に形成され該本体部１６ａよりも面積が大きい頂部１６ｂとからなり、Ｔ字状の断面を持つネールヘッド状に形成されている。
【００３７】
外部電極１５、金属配線１６及びコンタクト１７の下側には、例えば下層のＴｉ膜と上層のＣｕ膜との積層体からなりパターン化された金属薄膜１３が形成されている。
【００３８】
第１の絶縁膜１２の上における外部電極１５及び金属配線１６が形成されていない領域は、金属配線１６を溶融状態のはんだから保護する第２の絶縁膜１８により覆われていると共に、該第２の絶縁膜１８は外部電極１５の頂部１５ｂ及び金属配線１６の頂部１６ｂの周縁部をそれぞれ覆っている。
【００３９】
第１の実施形態によると、外部電極１５及び金属配線１６は、本体部１５ａ、１６ａと該本体部１５ａ、１６ａよりも面積が大きい頂部１５ｂ、１６ｂとからなるネールヘッド状に形成されていると共に、外部電極１５の頂部１５ｂの周縁部及び金属配線１６は第２の絶縁膜１８により覆われているため、外部電極１５及び金属配線１６と第２の絶縁膜１８との密着面積が増大するので、外部電極１５及び金属配線１６のピール強度が向上する。
【００４０】
従って、外部電極１５とマザーボードの電極とを、外部電極１５の上に形成されるバンプ又は金属ボールを介して接続することにより、半導体装置をマザーボードに搭載したときの半導体装置とマザーボードとの接続強度が向上する。このため、マザーボードが曲げ変形したときに外部電極１５又は金属配線１６に応力が加わっても、外部電極１５又は金属配線１６が第１の絶縁膜１２から剥離する事態を防止することができるので、信頼性の高い配線構造を実現することができる。
【００４１】
また、外部電極１５又は金属配線１６に応力が加わっても、外部電極１５の頂部１５ｂ又は外部配線１６の頂部１６ｂが変形することにより応力を吸収できるので、外部電極１５又は金属配線１６に加わる応力を緩和することができる。
【００４２】
さらに、半導体装置の主面上に外部電極１５が二次元的に配置されているため、狭い面積で多数の外部電極１５を配置できると共に、パターニングにより形成可能な金属配線１６によって外部電極１５と素子電極１１とを接続できるので、小型で且つ薄型であると共に多ピン化に対応できる半導体装置を実現することができる。
【００４３】
以下、第１の実施形態に係る半導体装置の製造方法について、図３（ａ）〜（ｄ）、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しながら説明する。
【００４４】
まず、図３（ａ）に示すように、半導体集積回路が形成されている半導体基板１０の上に素子電極１１を形成した後、従来と同様の方法により、半導体基板１０の上にパッシベーション膜（図示は省略している）を全面に亘って堆積する。
【００４５】
次に、素子電極１１の上を含む半導体基板１０の上に全面に亘って、感光性を有する液状の絶縁性材料を約１０μｍの厚さに塗布した後、該絶縁性材料を乾燥させることにより、図３（ｂ）に示すように、半導体基板１０の上に絶縁性材料膜１２Ａを形成する。
【００４６】
次に、絶縁性材料膜１２Ａに対してマスクを介してパターン露光した後、現像することにより、図３（ｃ）に示すように、素子電極１１と対応する部分に開口部１２ａを有する第１の絶縁膜１２を形成する。
【００４７】
尚、感光性を有する絶縁性材料としては、例えばエステル結合型ポリイミド又はアクリレート系エポキシ等のポリマー等を用いることができる。
【００４８】
また、絶縁性材料膜１２Ａの形成方法としては、塗布された液状の絶縁性材料を乾燥させる代わりに、半導体基板１０の上に絶縁性のフィルムを貼着してもよい。この場合にも、絶縁性材料膜１２Ａに対してパターン露光を行なった後、現像することにより、素子電極１１と対応する部分に開口部１２ａを有する第１の絶縁膜１２を形成することができる。
【００４９】
さらに、絶縁性材料膜１２Ａを構成する絶縁性材料は感光性を有していなくてもよい。この場合には、絶縁性材料膜１２Ａに対して、レーザー若しくはプラズマ等の機械的加工又はエッチング等の化学的加工を行なうことにより、開口部１２ａを有する第１の絶縁膜１２を形成する。
【００５０】
次に、真空蒸着法、スパッタリング法、ＣＶＤ法又は無電解めっき法等により、図３（ｄ）に示すように、第１の絶縁膜１２の上に、例えば約０．２μｍのＴｉ膜と約０．５μｍのＣｕ膜との積層体からなる金属薄膜１３Ａを形成する。
【００５１】
次に、金属薄膜１３Ａの上に例えばポジ型の感光性レジスト膜を堆積した後、該感光性レジスト膜に対してパターン露光を行ない、その後、感光性レジスト膜の露光部を除去することにより、図４（ａ）に示すように、金属薄膜１３Ａの上に、外部電極１５の本体部１５ａ、金属配線１６及びコンタクト１７を形成する領域に開口部を有するメッキ用のレジストパターン１４を形成する。尚、ポジ型の感光性レジスト膜に代えて、ネガ型の感光性レジスト膜を用い、該感光性レジスト膜の未露光部を除去することにより、メッキ用のレジストパターン１４を形成してもよい。
【００５２】
次に、第１の金属膜１３Ａに例えばＣｕの電解めっきを行なうことにより、レジストパターン１４よりも大きい膜厚を有するＣｕめっき層を形成する。この場合、Ｃｕめっき層は、レジストパターン１４の開口部において成長した後、レジストパターン１４の表面よりも高く成長する際にレジストパターン１４の上にも拡がるので、図４（ｂ）に示すように、それぞれがＣｕめっき層からなり、本体部１５ａと該本体部１５ａよりも面積が大きい頂部１５ｂとからなりＴ字状の断面を持つネールヘッド状の外部電極１５（図２を参照）、本体部１６ａと該本体部１６ａよりも面積が大きい頂部１６ｂとからなりＴ字状の断面を持つネールヘッド状の金属配線１６（図２を参照）、及び金属配線１６と素子電極１１とを接続するコンタクト１７が同時に形成される。
【００５３】
次に、図４（ｃ）に示すように、レジストパターン１４を除去した後、図５（ａ）に示すように、金属薄膜１３Ａにおける外部電極１５の本体部１５ａ及び金属配線１６から露出している部分をウェットエッチングにより除去する。この場合、エッチング液としては、Ｃｕ膜に対しては例えば塩化第二銅溶液を用いると共に、Ｔｉ膜に対しては例えばＥＤＴＡ溶液を用いる。このようにしてウェットエッチングを行なうと、金属薄膜１３Ａ、外部電極１５及び金属配線１６はいずれもエッチングされるが、金属薄膜１３Ａはその膜厚が小さいため速やかに除去される。このため、外部電極１５におけるレジストパターン１４の上に拡がっていた部分が残存するので、外部電極１５及び金属配線１６のＴ字状の断面形状が維持されると共に、外部電極１５及び金属配線１６の下にパターン化された金属薄膜１３が形成される。
【００５４】
次に、図５（ｂ）に示すように、第１の絶縁膜１２の上に全面に亘って感光性のレジスト膜１８Ａを堆積した後、該レジスト膜１８Ａに対してフォトリソグラフィ技術を施して、図５（ｃ）に示すように、外部電極１５の頂部１５ｂにおける周縁部を除く領域を露出させると共に、金属配線１６を溶融状態のはんだから保護する第２の絶縁膜１８を形成する。
【００５５】
次に、図示は省略しているが、従来と同様の方法により、外部電極１５の上に、Ａｕ、Ｃｕ若しくははんだ等からなり、マザーボードの電極と接続されるバンプ又は金属ボールを形成すると、第１の実施形態に係る半導体装置が得られる。
【００５６】
尚、半導体基板１０が半導体ウエハである場合には、第２の絶縁膜１８を形成した後、ウエハ状の半導体基板１０を半導体チップ毎に切り出すと第１の実施形態に係る半導体装置が得られる。
【００５７】
前述の製造方法によると、金属薄膜１３Ａの上にメッキ用のレジストパターン１４を形成した後、第１の金属膜１３Ａの上にレジストパターン１４よりも大きい膜厚を有するＣｕめっき層を形成するため、本体部１５ａと該本体部１５ａよりも大きい面積を持つ頂部１５ｂとからなる外部電極１５、及び本体部１６ａと該本体部１６ｂよりも大きい面積を持つ頂部１６ｂとからなる金属配線１６を確実に形成することができる。
【００５８】
尚、第１の実施形態においては、外部電極１５、金属配線１６及びコンタクト１７を構成する材料としてＣｕ膜を用いたが、Ｃｕ膜に代えて、Ｃｒ膜、Ｗ膜、Ｔｉ／Ｃｕ膜又はＮｉ膜等を用いてもよい。また、金属薄膜１３Ａと、外部電極１５、金属配線１６及びコンタクト１７とを異なる金属材料により形成しておき、金属薄膜１３Ａのみを選択的にエッチングするエッチャントを用いてウェットエッチングを行なって、パターン化された金属薄膜１３を形成してもよい。
【００５９】
（第１の実施形態の変形例）
以下、第１の実施形態の変形例に係る半導体装置及びその製造方法について、図６を参照しながら説明する。
【００６０】
第１の実施形態の変形例においては、図６に示すように、半導体基板１０上の第１の絶縁膜１２の上には、本体部１５ａと、該本体部１５ａの上に形成され該本体部１５ａよりも面積が大きい中間部１５ｃと、該中間部１５ｃの上に形成され該中間部１５ｃよりも面積が大きい頂部１５ｂとからなり、上側に向かうにつれて面積が段階的に大きくなる外部電極１５が形成されている。尚、図示は省略しているが、外部電極１５と同様、本体部と、該本体部の上に形成され該本体部よりも面積が大きい中間部と、該中間部の上に形成され該中間部よりも面積が大きい頂部とからなり、上側に向かうにつれて面積が段階的に大きくなる金属配線１６が形成されている。
【００６１】
また、第１の実施形態と同様、外部電極１５の頂部１５ｂの周縁部及び金属配線１６は、金属配線１６を溶融状態のはんだから保護する第２の絶縁膜１８により覆われている。
【００６２】
第１の実施形態の変形例に係る半導体装置の製造方法は以下の通りである。すなわち、第１の実施形態の半導体装置の製造方法と同様、第１の金属膜１３ＡにＣｕの電解めっきを行なうことにより、外部電極１５の本体部１５ａ及び中間部１５ｃ、並びに金属配線１６の本体部及び中間部を形成した後（尚、外部電極の中間部は第１の実施形態における外部電極の頂部に相当し、金属配線の中間部は第１の実施形態における外部電極の頂部に相当する。）、レジストパターン１４の上における、外部電極１５の中間部同士の間、金属配線１６の中間部同士の間及び外部電極１５の中間部と金属配線１６の中間部との間に、各中間部と同じ高さまで他のレジストパターンを形成し、その後、外部電極１５及び金属配線１６の各中間部にＣｕの電解めっきを行なうことにより、外部電極１５及び金属配線の各頂部を同時に形成する。
【００６３】
第１の実施形態の変形例によると、外部電極１５及び金属配線１６は、本体部と、該本体部よりも面積が大きい中間部と、該中間部よりも面積が大きい頂部とからなり、上側に向かうにつれて面積が段階的に大きくなる構造を有しているため、外部電極１５及び金属配線１６と第２の絶縁膜１８との密着面積が一層増大するので、外部電極１５及び金属配線１６のピール強度が一層向上する。
【００６４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図７及び図１０（ｄ）を参照しながら説明する。
【００６５】
第１の実施形態と同様、トランジスタ等の半導体素子が集積されてなる半導体集積回路が形成された半導体基板２０に素子電極２１がそれぞれ形成されており、半導体基板２０の表面における素子電極２１を除く領域は全面に亘ってパッシベーション膜（図示は省略している）によって覆われている。尚、半導体基板２０としては、半導体ウエハであってもよいし、半導体ウエハから切り出された半導体チップでもよいが、素子電極２１は半導体集積回路の周縁部にそれぞれ形成されている。
【００６６】
半導体基板２０の上には、素子電極２１と対応する部分に開口部を有する第１の絶縁膜２２が形成されている。第１の絶縁膜２２の上には、それぞれが例えばＣｕ膜からなり、格子状に配置された外部電極２５と、一端部が外部電極２５に接続され他端部が素子電極２１に向かって延びる金属配線２６とが形成されており、該金属配線２６の他端部と素子電極２１とはコンタクト２７を介して接続されている。
【００６７】
第２の実施形態の特徴として、外部電極２５は、本体部２５ａと、該本体部２５ａの上に形成され該本体部２５ａよりも面積が小さい頂部２５ｂとからなり、断面が凸字状に形成されている。尚、第２の実施形態においては、金属配線２６は、本体部のみからなり矩形状の断面を有している。
【００６８】
外部電極２５、金属配線２６及びコンタクト２７の下側には、例えば下層のＴｉ膜と上層のＣｕ膜との積層体からなりパターン化された金属薄膜２３が形成されている。
【００６９】
第１の絶縁膜２２の上における外部電極２５及び金属配線２６が形成されていない領域は、金属配線２６を溶融状態のはんだから保護する第２の絶縁膜２８により覆われていると共に、該第２の絶縁膜２８は外部電極２５の本体部２５ａの周縁部及び金属配線２６をそれぞれ覆っている。
【００７０】
第２の実施形態によると、外部電極２５は本体部２５ａと該本体部２５ａよりも面積が小さい頂部２５ｂとからなると共に、第２の絶縁膜２８が外部電極２５の本体部２５ａの周縁部を覆っているため、外部電極２５と第２の絶縁膜２８との密着面積が増大すると共に外部電極２５のピール強度が向上する。
【００７１】
従って、外部電極２５の上に設けられる例えばはんだバンプをマザーボードの電極に接続して、半導体装置をマザーボードに搭載したときの半導体装置とマザーボードとの接続強度が向上する。このため、マザーボードが曲げ変形したときに外部電極２５に応力が加わっても、外部電極２５が第１の絶縁膜２２から剥離する事態を防止することができるので、信頼性の高い配線構造を実現することができる。
【００７２】
また、半導体装置の主面上に外部電極２５が二次元的に配置されているため、狭い面積で多数の外部電極２５を配置できると共に、パターニングにより形成可能な金属配線２６によって外部電極２５とコンタクト２７とを接続できるので、小型で且つ薄型であると共に多ピン化に対応できる半導体装置を実現することができる。
【００７３】
以下、第２の実施形態に係る半導体装置の製造方法について、図８（ａ）〜（ｄ）、図９（ａ）〜（ｄ）及び図１０（ａ）〜（ｄ）を参照しながら説明する。
【００７４】
まず、図８（ａ）に示すように、半導体集積回路が形成された半導体基板２０の上に素子電極２１を形成した後、半導体基板２０の上にパッシベーション膜（図示は省略している）を全面的に堆積する。
【００７５】
次に、素子電極２１の上を含む半導体基板２０の上に全面に亘って、感光性を有する液状の絶縁性材料を約１０μｍの厚さに塗布した後、該絶縁性材料を乾燥させることにより、図８（ｂ）に示すように、半導体基板２０の上に絶縁性材料膜２２Ａを形成する。
【００７６】
次に、絶縁性材料膜２２Ａに対してマスクを介してパターン露光した後、現像することにより、図８（ｃ）に示すように、素子電極２１と対応する部分に開口部２２ａを有する第１の絶縁膜２２を形成する。
【００７７】
尚、感光性を有する絶縁性材料としては、例えばエステル結合型ポリイミド又はアクリレート系エポキシ等のポリマー等を用いることができる。
【００７８】
また、絶縁性材料膜２２Ａの形成方法としては、塗布された液状の絶縁性材料を乾燥させる代わりに、半導体基板２０の上に絶縁性のフィルムを貼着してもよい。この場合にも、絶縁性材料膜２２Ａに対してパターン露光を行なった後、現像することにより、素子電極２１と対応する部分に開口部２２ａを有する第１の絶縁膜２２を形成することができる。
【００７９】
さらに、絶縁性材料膜２２Ａを構成する絶縁性材料は感光性を有していなくてもよい。この場合には、絶縁性材料膜２２Ａに対して、レーザー若しくはプラズマ等の機械的加工又はエッチング等の化学的加工を行なうことにより、開口部２２ａを有する第１の絶縁膜２２を形成する。
【００８０】
次に、真空蒸着法、スパッタリング法、ＣＶＤ法又は無電解めっき法等により、図８（ｄ）に示すように、第１の絶縁膜２２の上に、例えば約０．２μｍのＴｉ膜と約０．５μｍのＣｕ膜との積層体からなる金属薄膜２３Ａを形成する。
【００８１】
次に、金属薄膜２３Ａの上に例えばポジ型の感光性レジスト膜を堆積した後、該感光性レジスト膜に対してパターン露光を行ない、その後、感光性レジスト膜の露光部を除去することにより、図９（ａ）に示すように、金属薄膜２３Ａの上に、外部電極２５の本体部２５ａ、金属配線２６及びコンタクト２７を形成する領域に開口部を有するメッキ用の第１のレジストパターン２４を形成する。尚、ポジ型の感光性レジスト膜に代えて、ネガ型の感光性レジスト膜を用い、該感光性レジスト膜の未露光部を除去することにより、メッキ用の第１のレジストパターン２４を形成してもよい。
【００８２】
次に、第１の金属膜２３Ａに例えばＣｕの電解めっきを行なって、第１のレジストパターン２４とほぼ等しい膜厚を有するＣｕめっき層を形成することにより、図９（ｂ）に示すように、外部電極２５の本体部２５ａ、金属配線２６及びコンタクト２７を同時に形成する。
【００８３】
次に、図９（ｃ）に示すように、外部電極２５の本体部２５ａ及び金属配線２６の上に、外部電極２５の頂部２５ｂを形成する領域に開口部を有する第２のレジストパターン２９を形成した後、外部電極２５の本体部２５ａに例えばＣｕの電解めっきを行なうことにより、図９（ｄ）に示すように、外部電極２５の本体部２５ａの上に該本体部２５ａよりも面積が小さい頂部２５ｂを形成する。
【００８４】
次に、図１０（ａ）に示すように、第１及び第２のレジストパターン２４、２９を除去した後、図１０（ｂ）に示すように、金属薄膜２３Ａにおける外部電極２５及び金属配線２６から露出している部分をウェットエッチングにより除去する。この場合、エッチング液としては、Ｃｕ膜に対しては例えば塩化第二銅溶液を用いると共に、Ｔｉ膜に対しては例えばＥＤＴＡ溶液を用いる。このようにしてウェットエッチングを行なうと、金属薄膜２３Ａ、外部電極２５及び金属配線２６はいずれもエッチングされるが、金属薄膜２３Ａはその膜厚が小さいため速やかに除去される。このため、外部電極２５の凸字状の断面形状が維持されると共に、外部電極２５及び金属配線２６の下にパターン化された金属薄膜２３が形成される。
【００８５】
次に、図１０（ｃ）に示すように、第１の絶縁膜２２の上に全面に亘って感光性のレジスト膜２８Ａを堆積した後、該レジスト膜２８Ａに対してフォトリソグラフィ技術を施して、図１０（ｄ）に示すように、外部電極２５の頂部２５ｂを露出させると共に、金属配線２６を溶融状態のはんだから保護する第２の絶縁膜２８を形成する。
【００８６】
次に、図示は省略しているが、従来と同様の方法により、外部電極２５の上に、Ａｕ、Ｃｕ若しくははんだ等からなり、マザーボードの電極と接続されるバンプ又は金属ボールを形成すると、第２の実施形態に係る半導体装置が得られる。
【００８７】
尚、半導体基板２０が半導体ウエハである場合には、第２の絶縁膜２８を形成した後、ウエハ状の半導体基板２０を半導体チップ毎に切り出すと第２の実施形態に係る半導体装置が得られる。
【００８８】
前述の製造方法によると、外部電極２５の本体部２５ａよりも小さい面積の開口部を有する第２のレジストパターン２９を形成した後、外部電極２５の本体部２５ａにＣｕの電解めっきを行なうため、外部電極２５の本体部２５ａの上に該本体部２５ａよりも面積が小さい頂部２５ｂを形成できるので、凸字状の断面を有する外部電極２５を確実に形成することができる。
【００８９】
尚、第２の実施形態においては、外部電極２５、金属配線２６及びコンタクト２７を構成する材料としてＣｕ膜を用いたが、Ｃｕ膜に代えて、Ｃｒ膜、Ｗ膜、Ｔｉ／Ｃｕ膜又はＮｉ膜等を用いてもよい。また、金属薄膜２３Ａと、外部電極２５、金属配線２６及びコンタクト２７とを異なる金属材料により形成しておき、金属薄膜２３Ａのみを選択的にエッチングするエッチャントを用いてウェットエッチングを行なって、パターン化された金属薄膜２３を形成してもよい。
【００９０】
【発明の効果】
第１又は第２の半導体装置によると、外部電極のピール強度が向上すると共に、外部電極の上に設けられるバンプ又は金属ボールを介して半導体装置の外部電極とマザーボードの電極とを接続したときの接続部の強度が向上するため、マザーボードが曲げ変形したときに外部電極に応力が加わっても、外部電極が第１の絶縁膜から剥離する事態を防止できるので、信頼性の高い配線構造を実現することができる。
【００９１】
第１の半導体装置の製造方法によると、外部電極と第２の絶縁膜との密着面積が増大して外部電極のピール強度が向上する第１の半導体装置を形成することができ、第２の半導体装置の製造方法によると、外部電極と第２の絶縁膜との密着面積が増大して外部電極のピール強度が向上する第２の半導体装置を形成することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の平面構造を示す図である。
【図２】第１の実施形態に係る半導体装置の断面構造を示す図である。
【図３】（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】第１の実施形態の変形例に係る半導体装置を示す断面図である。
【図７】第２の実施形態に係る半導体装置を示す断面図である。
【図８】（ａ）〜（ｄ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｄ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｄ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】従来の半導体装置を示す断面図である。
【符号の説明】
１０ 半導体基板
１１ 素子電極
１２ 第１の絶縁膜
１２Ａ 絶縁性材料膜
１２ａ 開口部
１３ パターン化された金属薄膜
１３Ａ 金属薄膜
１４ レジストパターン
１５ 外部電極
１５ａ 本体部
１５ｂ 頂部
１５ｃ 中間部
１６ 金属配線
１６ａ 本体部
１６ｂ 頂部
１７ コンタクト
１８ 第２の絶縁膜
１８Ａ レジスト膜
２０ 半導体基板
２１ 素子電極
２２ 第１の絶縁膜
２２Ａ 絶縁性材料膜
２２ａ 開口部
２３ パターン化された金属薄膜
２３Ａ 金属薄膜
２４ 第１のレジストパターン
２５ 外部電極
２５ａ 本体部
２５ｂ 頂部
２６ 金属配線
２７ コンタクト
２８ 第２の絶縁膜
２９ 第２のレジストパターン

Claims (8)

1. 半導体集積回路が形成されている半導体基板の上に形成され、前記半導体集積回路と電気的に接続された素子電極と、
   前記半導体基板の上に形成され、前記素子電極を露出させる開口部を有する第１の絶縁膜と、
   前記第１の絶縁膜の上に形成された本体部と、該本体部の上に形成され該本体部よりも面積が小さい頂部とを有し、外部に対して信号の入出力を行なうための外部電極と、
   前記第１の絶縁膜の上に形成され、前記素子電極と前記外部電極とを接続する金属配線と、
   前記第１の絶縁膜の上に形成され、前記金属配線を全面的に覆っていると共に前記外部電極の前記本体部の周縁部を覆っている第２の絶縁膜とを備えていることを特徴とする半導体装置。
2. 前記半導体基板は、半導体ウエハであることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体基板は、半導体ウエハから切り出された半導体チップであることを特徴とする請求項１に記載の半導体装置。
4. 半導体集積回路が形成されている半導体基板の上に、前記半導体集積回路と電気的に接続される素子電極を形成する素子電極形成工程と、
   前記素子電極の上を含む前記半導体基板の上に、前記素子電極を露出させる開口部を有する第１の絶縁膜を形成する第１の絶縁膜形成工程と、
   前記第１の絶縁膜の上に、本体部と該本体部の上に形成され該本体部よりも面積が大きい頂部とを有し外部に対して信号の入出力を行なうための外部電極、及び前記素子電極と前記外部電極とを接続する金属配線を形成する配線パターン形成工程と、
   前記第１の絶縁膜の上に、前記金属配線を全面的に覆うと共に前記外部電極の頂部の周縁部を覆う第２の絶縁膜を形成する第２の絶縁膜形成工程とを備え、
   前記配線パターン形成工程は、
   前記第１の絶縁膜の上に金属薄膜を形成する工程と、
   前記金属薄膜の上に、前記金属配線及び前記外部電極の本体部を形成する領域に開口部を有するレジストパターンを形成する工程と、
   前記金属薄膜の上に金属めっき層を前記レジストパターンの膜厚よりも大きい膜厚を有するように成長させることにより、前記第１の絶縁膜の上に前記外部電極の本体部及び頂部並びに前記金属配線を形成する工程と、
   前記レジストパターンを除去した後、前記金属薄膜に対して前記外部電極の本体部及び前記金属配線をマスクとしてエッチングを行なって、前記金属薄膜をパターン化する工程とを有していることを特徴とする半導体装置の製造方法。
5. 半導体集積回路が形成されている半導体基板の上に、前記半導体集積回路と電気的に接続される素子電極を形成する素子電極形成工程と、
   前記素子電極の上を含む前記半導体基板の上に、前記素子電極を露出させる開口部を有する第１の絶縁膜を形成する第１の絶縁膜形成工程と、
   前記第１の絶縁膜の上に、本体部と該本体部の上に形成され該本体部よりも面積が小さい頂部とを有し外部に対して信号の入出力を行なうための外部電極、及び前記素子電極と前記外部電極とを接続する金属配線を形成する配線パターン形成工程と、
   前記第１の絶縁膜の上に、前記金属配線を全面的に覆うと共に前記外部電極の本体部の周縁部を覆う第２の絶縁膜を形成する第２の絶縁膜形成工程とを備えていることを特徴とする半導体装置の製造方法。
6. 前記配線パターン形成工程は、
   前記第１の絶縁膜の上に金属薄膜を形成する工程と、
   前記金属薄膜の上に、前記金属配線及び前記外部電極の本体部を形成する領域に開口部を有する第１のレジストパターンを形成する工程と、
   前記金属薄膜の上に金属めっき層を前記第１のレジストパターンの膜厚と同程度に成長させることにより、前記第１の絶縁膜の上に前記外部電極の本体部及び前記金属配線を形成する工程と、
   前記第１のレジストパターンの上に、前記外部電極の頂部を形成する領域に開口部を有する第２のレジストパターンを形成する工程と、
   前記外部電極の本体部の上に金属めっき層を前記第２のレジストパターンの膜厚と同程度に成長させることにより、前記外部電極の本体部の上に前記頂部を形成する工程と、
   前記第１及び第２のレジストパターンを除去した後、前記金属薄膜に対して前記外部電極の本体部及び前記金属配線をマスクとしてエッチングを行なって、前記金属薄膜をパターン化する工程とを有していることを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記半導体基板は半導体ウエハであり、
   前記第２の絶縁膜形成工程の後に、前記半導体ウエハを半導体チップ毎に分離する工程をさらに備えていることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
8. 前記半導体基板は、半導体ウエハから切り出された半導体チップであることを特徴とする請求項４又は５に記載の半導体装置の製造方法。

Images