JP2862510B2 - シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 - Google Patents
シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法Info
- Publication number
- JP2862510B2 JP2862510B2 JP8164228A JP16422896A JP2862510B2 JP 2862510 B2 JP2862510 B2 JP 2862510B2 JP 8164228 A JP8164228 A JP 8164228A JP 16422896 A JP16422896 A JP 16422896A JP 2862510 B2 JP2862510 B2 JP 2862510B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- shadow mask
- substrate
- flip
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップパッ
ケージのバンプ形成方法に関し、より詳細には、シャド
ーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いた電気メッ
キ法により、一つの基板上のフリップチップ（ｆｌｉｐ
ｃｈｉｐ）用基板パッド及び出力端子用基板パッドに
異なる積層構造のバンプを各々容易に設けることができ
るようにしたバンプの形成方法に関する。
ケージのバンプ形成方法に関し、より詳細には、シャド
ーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いた電気メッ
キ法により、一つの基板上のフリップチップ（ｆｌｉｐ
ｃｈｉｐ）用基板パッド及び出力端子用基板パッドに
異なる積層構造のバンプを各々容易に設けることができ
るようにしたバンプの形成方法に関する。
【０００２】
【従来の技術】最近、ディジタル信号処理（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）ＤＳＰ技
術が発展することに応じて、オーディオ／ビデオシステ
ム又は通信システム等に用いられる論理素子の信号処理
方式が、従来のアナログ信号処理方式からディジタル信
号処理方式に切り替えられている。
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）ＤＳＰ技
術が発展することに応じて、オーディオ／ビデオシステ
ム又は通信システム等に用いられる論理素子の信号処理
方式が、従来のアナログ信号処理方式からディジタル信
号処理方式に切り替えられている。
【０００３】これにより、マイクロ素子のような論理素
子と情報を貯蔵／再生することができるメモリ素子と
が、一つのシリコン基板上に実装されており、該論理素
子と該メモリ素子とが、シリコン基板の内部に設けられ
る回路基板により、電気的に連結されているマルチチッ
プパッケージが開発され始めた。
子と情報を貯蔵／再生することができるメモリ素子と
が、一つのシリコン基板上に実装されており、該論理素
子と該メモリ素子とが、シリコン基板の内部に設けられ
る回路基板により、電気的に連結されているマルチチッ
プパッケージが開発され始めた。
【０００４】このマルチチップパッケージは、半導体チ
ップの実装率が高く、かつ、母基板の回路パターンを設
ける作業であるアートワーク（ａｒｔ ｗｏｒｋ）が単
純化される利点を有しているので、セットメーカー（ｓ
ｅｔ ｍａｋｅｒ）は、このマルチチップパッケージの
開発を強力に要求している。
ップの実装率が高く、かつ、母基板の回路パターンを設
ける作業であるアートワーク（ａｒｔ ｗｏｒｋ）が単
純化される利点を有しているので、セットメーカー（ｓ
ｅｔ ｍａｋｅｒ）は、このマルチチップパッケージの
開発を強力に要求している。
【０００５】上述したマルチチップパッケージは、母基
板の材質によって、ＭＣＰ−Ｓｉと、ＭＣＰ−Ｃ及びＭ
ＣＰ−Ｌ等で分類される。
板の材質によって、ＭＣＰ−Ｓｉと、ＭＣＰ−Ｃ及びＭ
ＣＰ−Ｌ等で分類される。
【０００６】ここで、ＭＣＰ−Ｓｉはマルチチップパッ
ケージにシリコン（Ｓｉ）の母基板を使用し、ＭＣＰ−
Ｃはセラミック（Ｃｅ）の母基板を使用し、ＭＣＰ−Ｌ
は、印刷回路基板のようなラミネート（ｌａｍｉｎａｔ
ｅｄ）された母基板を使用する。
ケージにシリコン（Ｓｉ）の母基板を使用し、ＭＣＰ−
Ｃはセラミック（Ｃｅ）の母基板を使用し、ＭＣＰ−Ｌ
は、印刷回路基板のようなラミネート（ｌａｍｉｎａｔ
ｅｄ）された母基板を使用する。
【０００７】図５（Ａ）は一般的なマルチチップパッケ
ージの構造を概略的に示す断面図であり、（Ｂ）は
（Ａ）のＡ部における拡大図である。
ージの構造を概略的に示す断面図であり、（Ｂ）は
（Ａ）のＡ部における拡大図である。
【０００８】前記図５（Ａ）及び図５（Ｂ）に示すよう
に、一般的なマルチチップパッケージ１０は、シリコン
基板である母基板１の上面中央部に、フリップチップ用
基板パッドとして機能する金属層１１が設けられてい
る。前記母基板１の上縁部に出力端子用基板パッドとし
て機能する金属層１２が設けられている。また、前記金
属層１１は、各々バンプ２により半導体チップ３、４の
ボンディングパッド（図示せず）に電気的に連結され、
前記金属層１２は、各々バンプ５によりリードフレーム
の内部リード７の内側端部に電気的に連結されている。
更に、金属層１１、１２間の基板１上に保護層１４が設
けられているとともに、外部リード９を除外したマルチ
チップパッケージ１０の全ての部分を成形樹脂８で封止
する構造を有する。
に、一般的なマルチチップパッケージ１０は、シリコン
基板である母基板１の上面中央部に、フリップチップ用
基板パッドとして機能する金属層１１が設けられてい
る。前記母基板１の上縁部に出力端子用基板パッドとし
て機能する金属層１２が設けられている。また、前記金
属層１１は、各々バンプ２により半導体チップ３、４の
ボンディングパッド（図示せず）に電気的に連結され、
前記金属層１２は、各々バンプ５によりリードフレーム
の内部リード７の内側端部に電気的に連結されている。
更に、金属層１１、１２間の基板１上に保護層１４が設
けられているとともに、外部リード９を除外したマルチ
チップパッケージ１０の全ての部分を成形樹脂８で封止
する構造を有する。
【０００９】かかる構造を有するマルチチップパッケー
ジにおいて、母基板と、該母基板上に実装される半導体
チップとの電気的な連結は、主にフリップチップボンデ
ィングによりなされる。このフリップチップボンディン
グのためのバンプは、主に真空蒸着法、プリント法（ｓ
ｔｅｎｃｉｌ ｐｒｉｎｔｉｎｇ）、又は電気メッキ法
等により形成するが、とりわけ電気メッキ法が経済的に
最も有利であるめ、注目されている。
ジにおいて、母基板と、該母基板上に実装される半導体
チップとの電気的な連結は、主にフリップチップボンデ
ィングによりなされる。このフリップチップボンディン
グのためのバンプは、主に真空蒸着法、プリント法（ｓ
ｔｅｎｃｉｌ ｐｒｉｎｔｉｎｇ）、又は電気メッキ法
等により形成するが、とりわけ電気メッキ法が経済的に
最も有利であるめ、注目されている。
【００１０】前記バンプは、半導体チップ又は基板上に
設けられる。バンプが基板上に設けられる場合におい
て、基板のフリップチップ用パッド上には、はんだ（ｓ
ｏｌｄｅｒ）バンプが設けられ、基板の出力端子用パッ
ド上には、前記はんだバンプの積層構造と異なる積層構
造を有するバンプが設けられる。
設けられる。バンプが基板上に設けられる場合におい
て、基板のフリップチップ用パッド上には、はんだ（ｓ
ｏｌｄｅｒ）バンプが設けられ、基板の出力端子用パッ
ド上には、前記はんだバンプの積層構造と異なる積層構
造を有するバンプが設けられる。
【００１１】このように、異なる積層構造を有するバン
プを形成する従来の技術について図６（Ａ）〜（Ｈ）を
用いて簡単に説明すると、次の通りである。
プを形成する従来の技術について図６（Ａ）〜（Ｈ）を
用いて簡単に説明すると、次の通りである。
【００１２】図６（Ａ）において、母基板１、例えば、
シリコン基板の上面にアルミニウム等の金属層を常法に
より積層した後、通常のポトエッチング（ｐｈｏｔｏｅ
ｔｃｈｉｎｇ）法を用いて、母基板１上にフリップチッ
プ用基板パッドとして機能する金属層１１と、出力端子
用基板パッドとして機能する金属層１２とを設ける。
シリコン基板の上面にアルミニウム等の金属層を常法に
より積層した後、通常のポトエッチング（ｐｈｏｔｏｅ
ｔｃｈｉｎｇ）法を用いて、母基板１上にフリップチッ
プ用基板パッドとして機能する金属層１１と、出力端子
用基板パッドとして機能する金属層１２とを設ける。
【００１３】ここで、図示していないが、基板１の上面
の中央部に複数の金属層１１を設け、母基板１の上縁部
に複数の金属層１２を設けることは、言うまでもない。
以下、説明を簡単にするために、金属層１１、１２を図
に一つずつだけ示す。
の中央部に複数の金属層１１を設け、母基板１の上縁部
に複数の金属層１２を設けることは、言うまでもない。
以下、説明を簡単にするために、金属層１１、１２を図
に一つずつだけ示す。
【００１４】次に、前記金属層１１、１２と、前記金属
層１１、１２以外の露出された領域とを含む前記母基板
１上の全ての領域に、保護層を積層した後、通常のポト
エッチング法を用いて、その露出された領域の基板１上
にだけ、保護層１４を残す。
層１１、１２以外の露出された領域とを含む前記母基板
１上の全ての領域に、保護層を積層した後、通常のポト
エッチング法を用いて、その露出された領域の基板１上
にだけ、保護層１４を残す。
【００１５】図６（Ｂ）において、前記保護層１４及び
前記金属層１１、１２の上面にＵＢＭ（ｕｎｄｅｒ ｂ
ｕｍｐ ｍｅｔａｌｌｕｒｇｙ）として機能する金属層
１５を常法により積層する。
前記金属層１１、１２の上面にＵＢＭ（ｕｎｄｅｒ ｂ
ｕｍｐ ｍｅｔａｌｌｕｒｇｙ）として機能する金属層
１５を常法により積層する。
【００１６】図６（Ｃ）において、通常的な写真工程を
用いて、前記金属層１１上の金属層１５を除外する全て
の領域の金属層１５上に、感光膜１６のパターンを設
け、金属層１１上の金属層１５を露出させる。
用いて、前記金属層１１上の金属層１５を除外する全て
の領域の金属層１５上に、感光膜１６のパターンを設
け、金属層１１上の金属層１５を露出させる。
【００１７】次に、前記感光膜１６のパターンをマスク
として用いて、既に露出された領域の金属層１５上に、
銅の金属層１７を通常の電気メッキ法により積層する。
として用いて、既に露出された領域の金属層１５上に、
銅の金属層１７を通常の電気メッキ法により積層する。
【００１８】図７（Ａ）おいて、前記感光膜１６のパタ
ーンを除去した後、通常的な写真工程を用いて、前記金
属層１２上の金属層１５の領域を除外する全ての領域の
金属層１５上に感光膜１８のパターンを設け、金属層１
２上の金属層１５を露出させる。
ーンを除去した後、通常的な写真工程を用いて、前記金
属層１２上の金属層１５の領域を除外する全ての領域の
金属層１５上に感光膜１８のパターンを設け、金属層１
２上の金属層１５を露出させる。
【００１９】次に、前記感光膜１８のパターンをマスク
として用いて、既に露出された領域の金属層１５上に、
金の金属層１９を電気メッキ法により積層する。
として用いて、既に露出された領域の金属層１５上に、
金の金属層１９を電気メッキ法により積層する。
【００２０】図７（Ｂ）おいて、前記感光膜１８のパタ
ーンを除去した後、通常的な写真工程を用いて、前記金
属層１７を除外する全ての領域の金属層１５、１９上
に、図６（Ｃ）の感光膜１６のパターンと同一のパター
ンを有する感光膜２０を設け、前記金属層１７を露出さ
せる。
ーンを除去した後、通常的な写真工程を用いて、前記金
属層１７を除外する全ての領域の金属層１５、１９上
に、図６（Ｃ）の感光膜１６のパターンと同一のパター
ンを有する感光膜２０を設け、前記金属層１７を露出さ
せる。
【００２１】次に、前記感光膜２０のパターンをマスク
として用いて、既に露出された領域の金属層１７上に、
所望の組成のＰｂの金属層２１を電気メッキ法により積
層する。
として用いて、既に露出された領域の金属層１７上に、
所望の組成のＰｂの金属層２１を電気メッキ法により積
層する。
【００２２】図７（Ｃ）において、前記感光膜２０のパ
ターンを除去した後、通常的な写真工程を用いて、前記
金属層１９を除いたすべての領域の金属層１５、２１上
に、図７（Ｄ）の感光膜１８のパターンと同じパターン
を有する感光膜２２を設け、金属層１９を露出させる。
ターンを除去した後、通常的な写真工程を用いて、前記
金属層１９を除いたすべての領域の金属層１５、２１上
に、図７（Ｄ）の感光膜１８のパターンと同じパターン
を有する感光膜２２を設け、金属層１９を露出させる。
【００２３】次に、前記感光膜２２のパターンをマスク
として用いて、既に露出された領域の金属層１９上に、
所望の組成のＰｂの金属層２３を電気メッキ法により積
層する。この際、前記金属層２３の厚さは、ＤＩＩＤ
（ｄｉｒｅｃｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｂ
ｅｔｗｅｅｎ ｉｎｎｅｒ ｌｅａｄ ａｎｄ ｄｉｅ
ｂｏｎｄｉｎｇ）工程のため、前記金属層２１の厚さよ
り薄く設けることが好ましい。
として用いて、既に露出された領域の金属層１９上に、
所望の組成のＰｂの金属層２３を電気メッキ法により積
層する。この際、前記金属層２３の厚さは、ＤＩＩＤ
（ｄｉｒｅｃｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｂ
ｅｔｗｅｅｎ ｉｎｎｅｒ ｌｅａｄ ａｎｄ ｄｉｅ
ｂｏｎｄｉｎｇ）工程のため、前記金属層２１の厚さよ
り薄く設けることが好ましい。
【００２４】図８（Ａ）において、前記感光膜２２のパ
ターンを除去した後、通常的な写真工程を用いて、前記
金属層２１、２３上にだけ、感光膜２４のパターンを設
け、金属層１５を露出させる。
ターンを除去した後、通常的な写真工程を用いて、前記
金属層２１、２３上にだけ、感光膜２４のパターンを設
け、金属層１５を露出させる。
【００２５】次に、前記感光膜２４のパターンをマスク
として用いて、既に露出された領域の金属層１５を保護
層１４の表面が露出されるまで食刻した後、前記感光膜
２４のパターンを除去する。
として用いて、既に露出された領域の金属層１５を保護
層１４の表面が露出されるまで食刻した後、前記感光膜
２４のパターンを除去する。
【００２６】従って、図８（Ｂ）に示すように、異なる
積層構造を有するバンプ２６、２８が、一つの基板１上
においてフリップチップ用基板パッド及び出力端子用基
板パッド上に各々完成される。
積層構造を有するバンプ２６、２８が、一つの基板１上
においてフリップチップ用基板パッド及び出力端子用基
板パッド上に各々完成される。
【００２７】つまり、フリップチップ用基板パッド上の
バンプ２６は、その下側から順にＵＢＭの金属層１５、
銅の金属層１７、Ｐｂの金属層２１よりなり、出力端子
用基板パッド上のバンプ２８は、その下側から順にＵＢ
Ｍの金属層１５、金の金属層１９、Ｐｂの金属層２３よ
りなる。
バンプ２６は、その下側から順にＵＢＭの金属層１５、
銅の金属層１７、Ｐｂの金属層２１よりなり、出力端子
用基板パッド上のバンプ２８は、その下側から順にＵＢ
Ｍの金属層１５、金の金属層１９、Ｐｂの金属層２３よ
りなる。
【００２８】
【発明が解決しようとする課題】しかしながら、従来の
技術は、単一基板上においてフリップチップ用基板パッ
ド及び出力端子用基板パッド上に、異なる積層構造を有
するバンプを各々電気メッキするためには、複雑な写真
工程を数度繰り返さなければならないので、バンプの製
造工程が、非常に複雑になるとともに、高コストになる
問題点を有していた。
技術は、単一基板上においてフリップチップ用基板パッ
ド及び出力端子用基板パッド上に、異なる積層構造を有
するバンプを各々電気メッキするためには、複雑な写真
工程を数度繰り返さなければならないので、バンプの製
造工程が、非常に複雑になるとともに、高コストになる
問題点を有していた。
【００２９】従って、本発明の目的は、シャドーマスク
を用いた電気メッキ法により、一つの基板上に位置する
フリップチップ用基板パッド及び出力端子用基板パッド
上に、異なる積層構造を有するバンプを各々容易に設け
ることができるようにすることにある。
を用いた電気メッキ法により、一つの基板上に位置する
フリップチップ用基板パッド及び出力端子用基板パッド
上に、異なる積層構造を有するバンプを各々容易に設け
ることができるようにすることにある。
【００３０】
【課題を解決するための手段】かかる目的を達成するた
めに、請求項１記載の第１の発明によるシャドーマスク
を用いたバンプの形成方法は、一つの基板上に位置する
フリップチップ用基板パッド及び出力端子用基板パッド
上に、異なる積層構造を有するバンプを各々設ける方法
において、（ａ）フリップチップ用基板パッドと出力端
子用基板パッドとして機能する第１の金属層がその上部
面に設けられた基板を準備する段階と、（ｂ）前記基板
中における第１の金属層が設けられていない領域に、形
成しようとするバンプの高さと同一であるか、又は形成
しようとするバンプの高さより高い感光膜を設ける段階
と、（ｃ）前記フリップチップ用基板パッド及び前記出
力端子用基板パッドに該当する領域に設けられた第１の
金属層を露出させるシリコンゴムよりなる第１のシャド
ーマスクを前記第１の金属層上に密着させる段階と、
（ｄ）前記フリップチップ用基板パッドに該当する領域
が除去された前記第１のシャドーマスクを用いて、前記
フリップチップ用基板パッドにおいて露出された第１の
金属層の領域上のみに第２の金属層を設けた後、前記第
１のシャドーマスクを除去する段階と、（ｅ）前記出力
端子用基板パッドに該当する領域が除去されたシリコン
ゴムよりなる第２のシャドーマスクを前記基板上に密着
させる段階と、（ｆ）前記第２のシャドーマスクを用い
て、前記出力端子用基板パッドにおいての露出された第
１の金属層の領域上のみに第２の金属層を設けた後、前
記第２のシャドーマスクを除去する段階と、（ｇ）前記
一つの基板中における第１の金属層が設けられていない
領域に形成された感光膜を除去する段階とを含むことを
要旨とする。従って、シャドーマスクを用いた電気メッ
キ法により、一つの基板上に位置するフリップチップ用
基板パッド及び出力端子用基板パッド上に、異なる積層
構造を有するバンプを各々容易に設けることができる。
めに、請求項１記載の第１の発明によるシャドーマスク
を用いたバンプの形成方法は、一つの基板上に位置する
フリップチップ用基板パッド及び出力端子用基板パッド
上に、異なる積層構造を有するバンプを各々設ける方法
において、（ａ）フリップチップ用基板パッドと出力端
子用基板パッドとして機能する第１の金属層がその上部
面に設けられた基板を準備する段階と、（ｂ）前記基板
中における第１の金属層が設けられていない領域に、形
成しようとするバンプの高さと同一であるか、又は形成
しようとするバンプの高さより高い感光膜を設ける段階
と、（ｃ）前記フリップチップ用基板パッド及び前記出
力端子用基板パッドに該当する領域に設けられた第１の
金属層を露出させるシリコンゴムよりなる第１のシャド
ーマスクを前記第１の金属層上に密着させる段階と、
（ｄ）前記フリップチップ用基板パッドに該当する領域
が除去された前記第１のシャドーマスクを用いて、前記
フリップチップ用基板パッドにおいて露出された第１の
金属層の領域上のみに第２の金属層を設けた後、前記第
１のシャドーマスクを除去する段階と、（ｅ）前記出力
端子用基板パッドに該当する領域が除去されたシリコン
ゴムよりなる第２のシャドーマスクを前記基板上に密着
させる段階と、（ｆ）前記第２のシャドーマスクを用い
て、前記出力端子用基板パッドにおいての露出された第
１の金属層の領域上のみに第２の金属層を設けた後、前
記第２のシャドーマスクを除去する段階と、（ｇ）前記
一つの基板中における第１の金属層が設けられていない
領域に形成された感光膜を除去する段階とを含むことを
要旨とする。従って、シャドーマスクを用いた電気メッ
キ法により、一つの基板上に位置するフリップチップ用
基板パッド及び出力端子用基板パッド上に、異なる積層
構造を有するバンプを各々容易に設けることができる。
【００３１】請求項２記載の第２の発明は、一つの基板
上に位置するフリップチップ用基板パッド及び出力端子
用基板パッド上に、異なる積層構造を有するバンプを各
々設ける方法において、（ａ）フリップチップ用基板パ
ッドと出力端子用基板パッドとして機能する第１の金属
層がその上部面に設けられた基板を準備する段階と、
（ｂ）前記基板中における第１の金属層が設けられてい
ない領域に、形成しようとするバンプの高さと同一であ
るか、又は形成しようとするバンプの高さより高い感光
膜を設ける段階と、（ｃ）前記フリップチップ用基板パ
ッド及び前記出力端子用基板パッドに該当する領域に設
けられた第１の金属層を露出させ、金属層と、この金属
層の上・下部表面上に被覆された非電導層とによりなる
第１のシャドーマスクを前記第１の金属層上に密着させ
る段階と、（ｄ）前記フリップチップ用基板パッドに該
当する領域が除去された前記第１のシャドーマスクを用
いて、前記フリップチップ用基板パッドにおいて露出さ
れた第１の金属層の領域上のみに第２の金属層を設けた
後、前記第１のシャドーマスクを除去する段階と、
（ｅ）前記出力端子用基板パッドに該当する領域が除去
され、金属層と、この金属層の上・下部表面上に被覆さ
れた非電導層とによりなる第２のシャドーマスクを前記
基板上に密着させる段階と、（ｆ）前記第２のシャドー
マスクを用いて、前記出力端子用基板パッドにおいての
露出された第１の金属層の領域上のみに第２の金属層を
設けた後、前記第２のシャドーマスクを除去する段階
と、（ｇ）前記一つの基板中における第１の金属層が設
けられていない領域に形成された感光膜を除去する段階
とを含むことを要旨とする。従って、一つの基板上に位
置するフリップチップ用基板パッド及び出力端子用基板
パッド上に、異なる積層構造を有するバンプを各々容易
に設けることができる。
上に位置するフリップチップ用基板パッド及び出力端子
用基板パッド上に、異なる積層構造を有するバンプを各
々設ける方法において、（ａ）フリップチップ用基板パ
ッドと出力端子用基板パッドとして機能する第１の金属
層がその上部面に設けられた基板を準備する段階と、
（ｂ）前記基板中における第１の金属層が設けられてい
ない領域に、形成しようとするバンプの高さと同一であ
るか、又は形成しようとするバンプの高さより高い感光
膜を設ける段階と、（ｃ）前記フリップチップ用基板パ
ッド及び前記出力端子用基板パッドに該当する領域に設
けられた第１の金属層を露出させ、金属層と、この金属
層の上・下部表面上に被覆された非電導層とによりなる
第１のシャドーマスクを前記第１の金属層上に密着させ
る段階と、（ｄ）前記フリップチップ用基板パッドに該
当する領域が除去された前記第１のシャドーマスクを用
いて、前記フリップチップ用基板パッドにおいて露出さ
れた第１の金属層の領域上のみに第２の金属層を設けた
後、前記第１のシャドーマスクを除去する段階と、
（ｅ）前記出力端子用基板パッドに該当する領域が除去
され、金属層と、この金属層の上・下部表面上に被覆さ
れた非電導層とによりなる第２のシャドーマスクを前記
基板上に密着させる段階と、（ｆ）前記第２のシャドー
マスクを用いて、前記出力端子用基板パッドにおいての
露出された第１の金属層の領域上のみに第２の金属層を
設けた後、前記第２のシャドーマスクを除去する段階
と、（ｇ）前記一つの基板中における第１の金属層が設
けられていない領域に形成された感光膜を除去する段階
とを含むことを要旨とする。従って、一つの基板上に位
置するフリップチップ用基板パッド及び出力端子用基板
パッド上に、異なる積層構造を有するバンプを各々容易
に設けることができる。
【００３２】請求項３記載の第３の発明は、前記第１の
シャドーマスクが、前記フリップチップ用基板パッドに
該当する領域を一括的にカバーすることができる開放部
を有することを要旨とする。従って、フリップチップ用
基板パッドに該当する領域を一括的にカバーすることが
できる。
シャドーマスクが、前記フリップチップ用基板パッドに
該当する領域を一括的にカバーすることができる開放部
を有することを要旨とする。従って、フリップチップ用
基板パッドに該当する領域を一括的にカバーすることが
できる。
【００３３】請求項４記載の第４の発明は、前記第１の
シャドーマスクが、前記フリップチップ用基板パッドを
個別的にカバーすることができる開放部を有することを
要旨とする。従って、フリップチップ用基板パッドを個
別的にカバーすることができる。
シャドーマスクが、前記フリップチップ用基板パッドを
個別的にカバーすることができる開放部を有することを
要旨とする。従って、フリップチップ用基板パッドを個
別的にカバーすることができる。
【００３４】請求項５記載の第５の発明は、前記第２の
シャドーマスクが、前記出力端子用基板パッドに該当す
る領域を一括的にカバーすることができる開放部を有す
ることを要旨とする。従って、出力端子用基板パッドに
該当する領域を一括的にカバーすることができる。
シャドーマスクが、前記出力端子用基板パッドに該当す
る領域を一括的にカバーすることができる開放部を有す
ることを要旨とする。従って、出力端子用基板パッドに
該当する領域を一括的にカバーすることができる。
【００３５】請求項６記載の第６の発明は、前記第２の
シャドーマスクが、前記出力端子用基板パッドを個別的
にカバーすることができる開放部を有することを要旨と
する。従って、出力端子用基板パッドを個別的にカバー
することができる。
シャドーマスクが、前記出力端子用基板パッドを個別的
にカバーすることができる開放部を有することを要旨と
する。従って、出力端子用基板パッドを個別的にカバー
することができる。
【００３６】
【発明の実施の形態】以下、本発明の実施形態によるシ
ャドーマスクを用いたバンプの形成方法について図面を
参照して詳細に説明する。
ャドーマスクを用いたバンプの形成方法について図面を
参照して詳細に説明する。
【００３７】図１（Ａ）〜図３は本発明によるシャドー
マスクを用いたバンプの形成方法を示す工程図である。
マスクを用いたバンプの形成方法を示す工程図である。
【００３８】前記図１（Ａ）において、図６（Ａ）に示
した方法と同様な方法で、基板３１上にフリップチップ
用基板パッドとして機能する金属層４１と、出力端子用
基板パッドとして機能する金属層４２を各々形成する。
した方法と同様な方法で、基板３１上にフリップチップ
用基板パッドとして機能する金属層４１と、出力端子用
基板パッドとして機能する金属層４２を各々形成する。
【００３９】ここで、図示していないが、基板３１の上
面中央部に多数の金属層４１が設けられ、基板３１の上
縁面に多数の金属層４２が設けられることは、いうまで
もない。
面中央部に多数の金属層４１が設けられ、基板３１の上
縁面に多数の金属層４２が設けられることは、いうまで
もない。
【００４０】以下、本発明をより簡単に説明するため
に、金属層４１、４２を図に一つずつだけ示す。
に、金属層４１、４２を図に一つずつだけ示す。
【００４１】次に、前記金属層４１、４２及び前記金属
層４１、４２以外の露出された領域とを含む前記基板３
１上の全ての領域に保護層を積層した後、通常のポトエ
ッチングを利用して、その露出された領域の基板３１上
にだけ保護層４４を残す。
層４１、４２以外の露出された領域とを含む前記基板３
１上の全ての領域に保護層を積層した後、通常のポトエ
ッチングを利用して、その露出された領域の基板３１上
にだけ保護層４４を残す。
【００４２】図１（Ｂ）において、常法により、前記保
護層４４及び前記金属層４１、４２の上面にＵＢＭ（ｕ
ｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｕｒｇｙ）として機
能する金属層４５を積層する。
護層４４及び前記金属層４１、４２の上面にＵＢＭ（ｕ
ｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｕｒｇｙ）として機
能する金属層４５を積層する。
【００４３】次に、通常的な写真工程により、前記金属
層４１、４２上の領域を除外する領域の金属層４５上に
感光膜４６のパターンを設ける。感光膜４６の高さは、
形成しようとするバンプ（図３の５６、５８）の全高さ
と同一であるか、又はそれより高く形成しなければなら
ない。
層４１、４２上の領域を除外する領域の金属層４５上に
感光膜４６のパターンを設ける。感光膜４６の高さは、
形成しようとするバンプ（図３の５６、５８）の全高さ
と同一であるか、又はそれより高く形成しなければなら
ない。
【００４４】図１（Ｃ）において、前記金属層４１上の
金属層４５だけが電気メッキ液（図示せず）に接触され
るようにするためには、前記金属層４１に該当する領域
のみが除去された第１のシャドーマスク４７を、感光膜
４６のパターン上に密着させる。その後、通常的な電気
メッキ法を用いて、銅の金属層４８を前記金属層４１上
の金属層４５上に設ける。前記銅の金属層４８が化学蒸
着法、スパッタリング法又は真空蒸着法等で設けられる
ことは、言うまでもない。
金属層４５だけが電気メッキ液（図示せず）に接触され
るようにするためには、前記金属層４１に該当する領域
のみが除去された第１のシャドーマスク４７を、感光膜
４６のパターン上に密着させる。その後、通常的な電気
メッキ法を用いて、銅の金属層４８を前記金属層４１上
の金属層４５上に設ける。前記銅の金属層４８が化学蒸
着法、スパッタリング法又は真空蒸着法等で設けられる
ことは、言うまでもない。
【００４５】ここで、シャドーマスクは、図４（Ａ）に
示すように、弾性のあるシリコンゴム層１４７または図
４（Ｂ）に示すように、平面度を向上させるための薄膜
の金属層２４７の両表面を、例えば、高分子系物質層の
ような非電導層３４７で被覆して構成される。
示すように、弾性のあるシリコンゴム層１４７または図
４（Ｂ）に示すように、平面度を向上させるための薄膜
の金属層２４７の両表面を、例えば、高分子系物質層の
ような非電導層３４７で被覆して構成される。
【００４６】前記第１のシャドーマスク４７の開放部１
４８、２４８は、各々フリップチップ用基板パッド又は
各々の基板出力パッドに対応するように設けられてい
る。また、前記第１のシャドーマスク４７の開放部１４
８、２４８は、全てのフリップチップ用基板パッド又は
全ての出力端子用基板パッドの領域を一括的にカバーす
ることができるように設けてもよい。
４８、２４８は、各々フリップチップ用基板パッド又は
各々の基板出力パッドに対応するように設けられてい
る。また、前記第１のシャドーマスク４７の開放部１４
８、２４８は、全てのフリップチップ用基板パッド又は
全ての出力端子用基板パッドの領域を一括的にカバーす
ることができるように設けてもよい。
【００４７】図２（Ａ）において、前記第１のシャドー
マスク４７を除去した後、前記金属層４２上の金属層４
５だけが電気メッキ液（図示せず）に接触されるように
するためには、前記金属層４２に該当する領域のみが除
去された第２のシャドーマスク４９を感光膜４６のパタ
ーン上に密着させる。
マスク４７を除去した後、前記金属層４２上の金属層４
５だけが電気メッキ液（図示せず）に接触されるように
するためには、前記金属層４２に該当する領域のみが除
去された第２のシャドーマスク４９を感光膜４６のパタ
ーン上に密着させる。
【００４８】その後、通常的な電気メッキ法を用いて、
金（Ａｕ）の金属層５０を前記金属層４２上の金属層４
５上に設ける。
金（Ａｕ）の金属層５０を前記金属層４２上の金属層４
５上に設ける。
【００４９】ここで、第２のシャドーマスク４９は、第
１のシャドーマスク４７の材質と同様な材質よりなる。
１のシャドーマスク４７の材質と同様な材質よりなる。
【００５０】前記第２のシャドーマスク４９の開放部１
４８、２４８は、各々のフリップチップ用基板パッド又
は各々の基板出力パッドに対応するように設けられる。
また、前記第２のシャドーマスク４９の開放部１４８、
２４８は、全てのフリップチップ用基板パッド又は全て
の出力端子用基板パッドの領域を一括的にカバーするこ
とができるように設けてもよい。
４８、２４８は、各々のフリップチップ用基板パッド又
は各々の基板出力パッドに対応するように設けられる。
また、前記第２のシャドーマスク４９の開放部１４８、
２４８は、全てのフリップチップ用基板パッド又は全て
の出力端子用基板パッドの領域を一括的にカバーするこ
とができるように設けてもよい。
【００５１】図２（Ｂ）において、前記第２のシャドー
マスク４９を除去した後、前記金属層４８だけが電気メ
ッキ液（図示せず）に接触されるようにするためには、
図１（Ｃ）の方法と同様な方法で、前記第１のシャドー
マスク４７を感光膜４６のパターン上に密着させる。
マスク４９を除去した後、前記金属層４８だけが電気メ
ッキ液（図示せず）に接触されるようにするためには、
図１（Ｃ）の方法と同様な方法で、前記第１のシャドー
マスク４７を感光膜４６のパターン上に密着させる。
【００５２】その後、通常的な電気メッキ法を用いて、
所望の組成のＰｂの金属層５２を前記金属層４８上に設
ける。
所望の組成のＰｂの金属層５２を前記金属層４８上に設
ける。
【００５３】図２（Ｃ）において、前記第１のシャドー
マスク４７を除去した後、前記金属層５０だけが電気メ
ッキ液（図示せず）に接触されるようにするためには、
図２（Ａ）の方法と同様な方法で、前記第２のシャドー
マスク４９を感光膜４６のパターン上に密着させる。
マスク４７を除去した後、前記金属層５０だけが電気メ
ッキ液（図示せず）に接触されるようにするためには、
図２（Ａ）の方法と同様な方法で、前記第２のシャドー
マスク４９を感光膜４６のパターン上に密着させる。
【００５４】その後、通常的な電気メッキ法を用いて、
所望の組成のＰｂの金属層５４を前記金属層５０上に設
ける。この時、金属層５４の厚さは、ＤＩＩＤ（ｄｉｒ
ｅｃｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｂｅｔｗｅ
ｅｎ ｉｎｎｅｒ ｌｅａｄａｎｄ ｄｉｅ ｐａｄ）
工程のために、前記金属層５２の厚さより薄く設けられ
ることが好ましい。
所望の組成のＰｂの金属層５４を前記金属層５０上に設
ける。この時、金属層５４の厚さは、ＤＩＩＤ（ｄｉｒ
ｅｃｔ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｂｅｔｗｅ
ｅｎ ｉｎｎｅｒ ｌｅａｄａｎｄ ｄｉｅ ｐａｄ）
工程のために、前記金属層５２の厚さより薄く設けられ
ることが好ましい。
【００５５】勿論、図２（Ｂ）及び図２（Ｃ）に示した
工程は、形成しようとするバンプの金属層の積層数によ
り省略するか、又は繰り返して実施することができる。
工程は、形成しようとするバンプの金属層の積層数によ
り省略するか、又は繰り返して実施することができる。
【００５６】図３において、前記第２のシャドーマスク
４９を除去した後、前記感光膜４６のパターンを除去す
る。
４９を除去した後、前記感光膜４６のパターンを除去す
る。
【００５７】次に、通常的な写真工程を用いて、前記金
属層５２、５４上にのみ、感光膜（図示せず）のパター
ンを設けて、前記金属層４５を露出させる。
属層５２、５４上にのみ、感光膜（図示せず）のパター
ンを設けて、前記金属層４５を露出させる。
【００５８】引き続いて、前記感光膜のパターンをマス
クとして用いて、既に露出された領域の前記金属層４５
を前記保護層４４の表面が露出される時まで、食刻した
後、前記感光膜のパターンを除去する。
クとして用いて、既に露出された領域の前記金属層４５
を前記保護層４４の表面が露出される時まで、食刻した
後、前記感光膜のパターンを除去する。
【００５９】従って、図３に示したように、異なる積層
構造を有するバンプ５６、５８が一つの基板３１上にお
いてフリップチップ用基板パッド及び基板出力パッド上
に各々完成される。
構造を有するバンプ５６、５８が一つの基板３１上にお
いてフリップチップ用基板パッド及び基板出力パッド上
に各々完成される。
【００６０】即ち、フリップチップ用基板パッド上のバ
ンプ５６は、その下側から順に金属層４１、ＵＢＭの金
属層４５、銅の金属層４８、Ｐｂの金属層よりなり、出
力端子用基板パッド上のバンプ５８は、その下側から順
に金属層４２、ＵＢＭの金属層４５、金の金属層５０、
Ｐｂの金属層５４よりなる。
ンプ５６は、その下側から順に金属層４１、ＵＢＭの金
属層４５、銅の金属層４８、Ｐｂの金属層よりなり、出
力端子用基板パッド上のバンプ５８は、その下側から順
に金属層４２、ＵＢＭの金属層４５、金の金属層５０、
Ｐｂの金属層５４よりなる。
【００６１】一方、本発明によるシャドーマスクを用い
たバンプの形成方法は、マルチチップパッケージ以外
に、マルチチップモジュール（ｍｕｌｔｉｃｈｉｐ ｍ
ｏｄｕｌｅ）にも適用してもよい。
たバンプの形成方法は、マルチチップパッケージ以外
に、マルチチップモジュール（ｍｕｌｔｉｃｈｉｐ ｍ
ｏｄｕｌｅ）にも適用してもよい。
【００６２】従って、本発明は、複雑な写真工程による
感光膜のマスクを利用しない代わりに、フリップチップ
用基板パッドのためのシャドーマスクと、出力端子基板
パッドのためのシャドーマスクとを交替に利用し、フリ
ップチップ用基板端子及び出力端子用基板パッド上に、
各々異なる積層構造を有するバンプを電気メッキ法によ
り簡単に設けることができる。
感光膜のマスクを利用しない代わりに、フリップチップ
用基板パッドのためのシャドーマスクと、出力端子基板
パッドのためのシャドーマスクとを交替に利用し、フリ
ップチップ用基板端子及び出力端子用基板パッド上に、
各々異なる積層構造を有するバンプを電気メッキ法によ
り簡単に設けることができる。
【００６３】また、本発明は、経済的で、簡単な方法に
より、異なる構造を有するバンプを、フリップチップ用
基板パッド及び出力端子用基板パッド上に各々設けるこ
とができる。
より、異なる構造を有するバンプを、フリップチップ用
基板パッド及び出力端子用基板パッド上に各々設けるこ
とができる。
【００６４】
【発明の効果】以上、上述したように、第１の発明によ
るシャドーマスクを用いたバンプの形成方法は、（ａ）
フリップチップ用基板パッドと出力端子用基板パッドと
して機能する第１の金属層がその上部面に設けられた基
板を準備する段階と、（ｂ）前記基板中における第１の
金属層が設けられていない領域に、形成しようとするバ
ンプの高さと同一であるか、又は形成しようとするバン
プの高さより高い感光膜を設ける段階と、（ｃ）前記フ
リップチップ用基板パッド及び前記出力端子用基板パッ
ドに該当する領域に設けられた第１の金属層を露出させ
るシリコンゴムよりなる第１のシャドーマスクを前記第
１の金属層上に密着させる段階と、（ｄ）前記フリップ
チップ用基板パッドに該当する領域が除去された前記第
１のシャドーマスクを用いて、前記フリップチップ用基
板パッドにおいて露出された第１の金属層の領域上のみ
に第２の金属層を設けた後、前記第１のシャドーマスク
を除去する段階と、（ｅ）前記出力端子用基板パッドに
該当する領域が除去されたシリコンゴムよりなる第２の
シャドーマスクを前記基板上に密着させる段階と、
（ｆ）前記第２のシャドーマスクを用いて、前記出力端
子用基板パッドにおいての露出された第１の金属層の領
域上のみに第２の金属層を設けた後、前記第２のシャド
ーマスクを除去する段階と、（ｇ）前記一つの基板中に
おける第１の金属層が設けられていない領域に形成され
た感光膜を除去する段階とを含むので、シャドーマスク
を用いた電気メッキ法により、一つの基板上に位置する
フリップチップ用基板パッド及び出力端子用基板パッド
上に、異なる積層構造を有するバンプを各々容易に設け
ることができる。
るシャドーマスクを用いたバンプの形成方法は、（ａ）
フリップチップ用基板パッドと出力端子用基板パッドと
して機能する第１の金属層がその上部面に設けられた基
板を準備する段階と、（ｂ）前記基板中における第１の
金属層が設けられていない領域に、形成しようとするバ
ンプの高さと同一であるか、又は形成しようとするバン
プの高さより高い感光膜を設ける段階と、（ｃ）前記フ
リップチップ用基板パッド及び前記出力端子用基板パッ
ドに該当する領域に設けられた第１の金属層を露出させ
るシリコンゴムよりなる第１のシャドーマスクを前記第
１の金属層上に密着させる段階と、（ｄ）前記フリップ
チップ用基板パッドに該当する領域が除去された前記第
１のシャドーマスクを用いて、前記フリップチップ用基
板パッドにおいて露出された第１の金属層の領域上のみ
に第２の金属層を設けた後、前記第１のシャドーマスク
を除去する段階と、（ｅ）前記出力端子用基板パッドに
該当する領域が除去されたシリコンゴムよりなる第２の
シャドーマスクを前記基板上に密着させる段階と、
（ｆ）前記第２のシャドーマスクを用いて、前記出力端
子用基板パッドにおいての露出された第１の金属層の領
域上のみに第２の金属層を設けた後、前記第２のシャド
ーマスクを除去する段階と、（ｇ）前記一つの基板中に
おける第１の金属層が設けられていない領域に形成され
た感光膜を除去する段階とを含むので、シャドーマスク
を用いた電気メッキ法により、一つの基板上に位置する
フリップチップ用基板パッド及び出力端子用基板パッド
上に、異なる積層構造を有するバンプを各々容易に設け
ることができる。
【００６５】第２の発明は、（ａ）フリップチップ用基
板パッドと出力端子用基板パッドとして機能する第１の
金属層がその上部面に設けられた基板を準備する段階
と、（ｂ）前記基板中における第１の金属層が設けられ
ていない領域に、形成しようとするバンプの高さと同一
であるか、又は形成しようとするバンプの高さより高い
感光膜を設ける段階と、（ｃ）前記フリップチップ用基
板パッド及び前記出力端子用基板パッドに該当する領域
に設けられた第１の金属層を露出させ、金属層と、この
金属層の上・下部表面上に被覆された非電導層とにより
なる第１のシャドーマスクを前記第１の金属層上に密着
させる段階と、（ｄ）前記フリップチップ用基板パッド
に該当する領域が除去された前記第１のシャドーマスク
を用いて、前記フリップチップ用基板パッドにおいて露
出された第１の金属層の領域上のみに第２の金属層を設
けた後、前記第１のシャドーマスクを除去する段階と、
（ｅ）前記出力端子用基板パッドに該当する領域が除去
され、金属層と、この金属層の上・下部表面上に被覆さ
れた非電導層とによりなる第２のシャドーマスクを前記
基板上に密着させる段階と、（ｆ）前記第２のシャドー
マスクを用いて、前記出力端子用基板パッドにおいての
露出された第１の金属層の領域上のみに第２の金属層を
設けた後、前記第２のシャドーマスクを除去する段階
と、（ｇ）前記一つの基板中における第１の金属層が設
けられていない領域に形成された感光膜を除去する段階
とを含むので、一つの基板上に位置するフリップチップ
用基板パッド及び出力端子用基板パッド上に、異なる積
層構造を有するバンプを各々容易に設けることができ
る。
板パッドと出力端子用基板パッドとして機能する第１の
金属層がその上部面に設けられた基板を準備する段階
と、（ｂ）前記基板中における第１の金属層が設けられ
ていない領域に、形成しようとするバンプの高さと同一
であるか、又は形成しようとするバンプの高さより高い
感光膜を設ける段階と、（ｃ）前記フリップチップ用基
板パッド及び前記出力端子用基板パッドに該当する領域
に設けられた第１の金属層を露出させ、金属層と、この
金属層の上・下部表面上に被覆された非電導層とにより
なる第１のシャドーマスクを前記第１の金属層上に密着
させる段階と、（ｄ）前記フリップチップ用基板パッド
に該当する領域が除去された前記第１のシャドーマスク
を用いて、前記フリップチップ用基板パッドにおいて露
出された第１の金属層の領域上のみに第２の金属層を設
けた後、前記第１のシャドーマスクを除去する段階と、
（ｅ）前記出力端子用基板パッドに該当する領域が除去
され、金属層と、この金属層の上・下部表面上に被覆さ
れた非電導層とによりなる第２のシャドーマスクを前記
基板上に密着させる段階と、（ｆ）前記第２のシャドー
マスクを用いて、前記出力端子用基板パッドにおいての
露出された第１の金属層の領域上のみに第２の金属層を
設けた後、前記第２のシャドーマスクを除去する段階
と、（ｇ）前記一つの基板中における第１の金属層が設
けられていない領域に形成された感光膜を除去する段階
とを含むので、一つの基板上に位置するフリップチップ
用基板パッド及び出力端子用基板パッド上に、異なる積
層構造を有するバンプを各々容易に設けることができ
る。
【００６６】第３の発明は、前記第１のシャドーマスク
が、前記フリップチップ用基板パッドに該当する領域を
一括的にカバーすることができる開放部を有するので、
フリップチップ用基板パッドに該当する領域を一括的に
カバーすることができる。
が、前記フリップチップ用基板パッドに該当する領域を
一括的にカバーすることができる開放部を有するので、
フリップチップ用基板パッドに該当する領域を一括的に
カバーすることができる。
【００６７】第４の発明は、前記第１のシャドーマスク
が、前記フリップチップ用基板パッドを個別的にカバー
することができる開放部を有するので、フリップチップ
用基板パッドを個別的にカバーすることができる。
が、前記フリップチップ用基板パッドを個別的にカバー
することができる開放部を有するので、フリップチップ
用基板パッドを個別的にカバーすることができる。
【００６８】第５の発明は、前記第２のシャドーマスク
が、前記出力端子用基板パッドに該当する領域を一括的
にカバーすることができる開放部を有するので、出力端
子用基板パッドに該当する領域を一括的にカバーするこ
とができる。
が、前記出力端子用基板パッドに該当する領域を一括的
にカバーすることができる開放部を有するので、出力端
子用基板パッドに該当する領域を一括的にカバーするこ
とができる。
【００６９】第６の発明は、前記第２のシャドーマスク
が、前記出力端子用基板パッドを個別的にカバーするこ
とができる開放部を有するので、出力端子用基板パッド
を個別的にカバーすることができる。
が、前記出力端子用基板パッドを個別的にカバーするこ
とができる開放部を有するので、出力端子用基板パッド
を個別的にカバーすることができる。
【図１】（Ａ）〜（Ｃ）は本発明によるシャドーマスク
を用いたバンプの形成方法を示す工程図である。
を用いたバンプの形成方法を示す工程図である。
【図２】（Ａ）〜（Ｃ）は本発明によるシャドーマスク
を用いたバンプの形成方法を示す工程図である。
を用いたバンプの形成方法を示す工程図である。
【図３】本発明によるシャドーマスクを用いたバンプの
形成方法を示す工程図である。
形成方法を示す工程図である。
【図４】（Ａ）は図１（Ａ）の工程で用いられるシャド
ーマスクの構造を示す断面図であり、（Ｂ）は図３の工
程で用いられるシャドーマスクの構造を示す断面図であ
る。
ーマスクの構造を示す断面図であり、（Ｂ）は図３の工
程で用いられるシャドーマスクの構造を示す断面図であ
る。
【図５】（Ａ）は一般的なマルチチップパッケージの構
造を概略的に示す断面図であり、（Ｂ）は（Ａ）のＡ部
における拡大図である。
造を概略的に示す断面図であり、（Ｂ）は（Ａ）のＡ部
における拡大図である。
【図６】（Ａ）〜（Ｃ）は従来の技術による異なる積層
構造のバンプを形成する方法を示す工程図である。
構造のバンプを形成する方法を示す工程図である。
【図７】（Ａ）〜（Ｃ）は従来の技術による異なる積層
構造のバンプを形成する方法を示す工程図である。
構造のバンプを形成する方法を示す工程図である。
【図８】（Ａ）〜（Ｂ）は従来の技術による異なる積層
構造のバンプを形成する方法を示す工程図である。
構造のバンプを形成する方法を示す工程図である。
３１ 基板 ４１、４２、４５、４８、５０、５２、５４、２４７
金属層 ４４ 保護層 ４６ 感光膜 ４７、４９ シャドーマスク ５６、５８ バンプ １４７ シリコンゴム層 １４８、２４８ 開放部 ３４７ 非電導層
金属層 ４４ 保護層 ４６ 感光膜 ４７、４９ シャドーマスク ５６、５８ バンプ １４７ シリコンゴム層 １４８、２４８ 開放部 ３４７ 非電導層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H05K 3/24 H05K 3/34 501
Claims (6)
- 【請求項１】 一つの基板上に位置するフリップチップ
用基板パッド及び出力端子用基板パッド上に、異なる積
層構造を有するバンプを各々設ける方法において、 （ａ）フリップチップ用基板パッドと出力端子用基板パ
ッドとして機能する第１の金属層がその上部面に設けら
れた基板を準備する段階と、 （ｂ）前記基板中における第１の金属層が設けられてい
ない領域に、形成しようとするバンプの高さと同一であ
るか、又は形成しようとするバンプの高さより高い感光
膜を設ける段階と、 （ｃ）前記フリップチップ用基板パッド及び前記出力端
子用基板パッドに該当する領域に設けられた第１の金属
層を露出させるシリコンゴムよりなる第１のシャドーマ
スクを前記第１の金属層上に密着させる段階と、 （ｄ）前記フリップチップ用基板パッドに該当する領域
が除去された前記第１のシャドーマスクを用いて、前記
フリップチップ用基板パッドにおいて露出された第１の
金属層の領域上のみに第２の金属層を設けた後、前記第
１のシャドーマスクを除去する段階と、 （ｅ）前記出力端子用基板パッドに該当する領域が除去
されたシリコンゴムよりなる第２のシャドーマスクを前
記基板上に密着させる段階と、 （ｆ）前記第２のシャドーマスクを用いて、前記出力端
子用基板パッドにおいての露出された第１の金属層の領
域上のみに第２の金属層を設けた後、前記第２のシャド
ーマスクを除去する段階と、 （ｇ）前記一つの基板中における第１の金属層が設けら
れていない領域に形成された感光膜を除去する段階と、 を含むことを特徴とするシャドーマスクを用いたバンプ
の形成方法。 - 【請求項２】 一つの基板上に位置するフリップチップ
用基板パッド及び出力端子用基板パッド上に、異なる積
層構造を有するバンプを各々設ける方法において、 （ａ）フリップチップ用基板パッドと出力端子用基板パ
ッドとして機能する第１の金属層がその上部面に設けら
れた基板を準備する段階と、 （ｂ）前記基板中における第１の金属層が設けられてい
ない領域に、形成しようとするバンプの高さと同一であ
るか、又は形成しようとするバンプの高さより高い感光
膜を設ける段階と、 （ｃ）前記フリップチップ用基板パッド及び前記出力端
子用基板パッドに該当する領域に設けられた第１の金属
層を露出させ、金属層と、この金属層の上・下部表面上
に被覆された非電導層とによりなる第１のシャドーマス
クを前記第１の金属層上に密着させる段階と、 （ｄ）前記フリップチップ用基板パッドに該当する領域
が除去された前記第１のシャドーマスクを用いて、前記
フリップチップ用基板パッドにおいて露出された第１の
金属層の領域上のみに第２の金属層を設けた後、前記第
１のシャドーマスクを除去する段階と、 （ｅ）前記出力端子用基板パッドに該当する領域が除去
され、金属層と、この金属層の上・下部表面上に被覆さ
れた非電導層とによりなる第２のシャドーマスクを前記
基板上に密着させる段階と、 （ｆ）前記第２のシャドーマスクを用いて、前記出力端
子用基板パッドにおいての露出された第１の金属層の領
域上のみに第２の金属層を設けた後、前記第２のシャド
ーマスクを除去する段階と、 （ｇ）前記一つの基板中における第１の金属層が設けら
れていない領域に形成された感光膜を除去する段階と、 を含むことを特徴とするシャドーマスクを用いたバンプ
の形成方法。 - 【請求項３】 前記第１のシャドーマスクが、前記フリ
ップチップ用基板パッドに該当する領域を一括的にカバ
ーすることができる開放部を有することを特徴とする請
求項１または請求項２記載のシャドーマスクを用いたバ
ンプの形成方法。 - 【請求項４】 前記第１のシャドーマスクが、前記フリ
ップチップ用基板パッドを個別的にカバーすることがで
きる開放部を有することを特徴とする請求項１または請
求項２記載のシャドーマスクを用いたバンプの形成方
法。 - 【請求項５】 前記第２のシャドーマスクが、前記出力
端子用基板パッドに該当する領域を一括的にカバーする
ことができる開放部を有することを特徴とする請求項１
または請求項２記載のシャドーマスクを用いたバンプの
形成方法。 - 【請求項６】 前記第２のシャドーマスクが、前記出力
端子用基板パッドを個別的にカバーすることができる開
放部を有することを特徴とする請求項１または請求項２
記載のシャドーマスクを用いたバンプの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950029369A KR0151900B1 (ko) | 1995-09-07 | 1995-09-07 | 쉐도우 마스크를 이용한 범프의 형성방법 |
| KR1995-29369 | 1995-09-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974099A JPH0974099A (ja) | 1997-03-18 |
| JP2862510B2 true JP2862510B2 (ja) | 1999-03-03 |
Family
ID=19426349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164228A Expired - Fee Related JP2862510B2 (ja) | 1995-09-07 | 1996-06-25 | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2862510B2 (ja) |
| KR (1) | KR0151900B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101218115B1 (ko) * | 2005-07-26 | 2013-01-18 | 주성엔지니어링(주) | 쉐도우 마스크 및 이를 이용한 박막 증착 방법 |
| JP5338572B2 (ja) * | 2009-08-31 | 2013-11-13 | 凸版印刷株式会社 | 半導体装置の製造方法 |
| KR102173090B1 (ko) * | 2019-09-04 | 2020-11-03 | (주)라이타이저 | 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 |
| KR102203649B1 (ko) * | 2019-09-10 | 2021-01-15 | (주)라이타이저 | 서브 픽셀 csp, 서브 픽셀 csp의 제조 방법, 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치 |
-
1995
- 1995-09-07 KR KR1019950029369A patent/KR0151900B1/ko not_active IP Right Cessation
-
1996
- 1996-06-25 JP JP8164228A patent/JP2862510B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0151900B1 (ko) | 1998-10-01 |
| KR970018425A (ko) | 1997-04-30 |
| JPH0974099A (ja) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834657B1 (ko) | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| TW535462B (en) | Electric circuit device and method for making the same | |
| JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JP3343535B2 (ja) | 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス | |
| US6949470B2 (en) | Method for manufacturing circuit devices | |
| US20040097081A1 (en) | Method for manufacturing circuit devices | |
| US7030033B2 (en) | Method for manufacturing circuit devices | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP4135390B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| JP2862510B2 (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| US7045393B2 (en) | Method for manufacturing circuit devices | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JP2004080006A (ja) | 半導体装置の製造方法 | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP2004207278A (ja) | 回路装置およびその製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |