JP4206779B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4206779B2 JP4206779B2 JP2003045875A JP2003045875A JP4206779B2 JP 4206779 B2 JP4206779 B2 JP 4206779B2 JP 2003045875 A JP2003045875 A JP 2003045875A JP 2003045875 A JP2003045875 A JP 2003045875A JP 4206779 B2 JP4206779 B2 JP 4206779B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- spacer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
近年、複数の半導体チップを積み重ねた半導体装置が開発されている。その中で、半導体チップの電極にワイヤをボンディングして電気的な接続を図る形態がある。同一又はそれよりも大きい外形を有する半導体チップを積み重ねるには、半導体チップ同士の間にスペーサを設ける必要がある。
【０００３】
従来、スペーサの形成方法として、半導体チップ上に樹脂をポッティングする方法があるが、ポッティング量により樹脂の高さが決まるので、スペーサの高さ及び幅を制御することが難しかった。また、シリコン部材やモールド樹脂を所定形状に形成した後、半導体チップ上に載せる方法があるが、例えば各スペーサを半導体チップごとに位置合わせするなど生産性に劣っていた。
【０００４】
本発明は、上述した課題を解決するためのものであり、その目的は、生産性に優れるスペーサの形成方法を実現することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係るスペーサ付き半導体ウェハの製造方法は、複数の半導体素子を有する半導体ウェハの、それぞれの前記半導体素子にスペーサを形成することを含み、
複数の前記スペーサを形成する工程を、前記半導体ウェハ上で一括して行う。本発明によれば、複数のスペーサを半導体ウェハ上で一括して形成するので、生産性が極めて高い。すなわち、スペーサを個々に半導体素子上に取り付ける手間を省略でき、迅速かつ簡単にスペーサを形成することができる。
（２）このスペーサ付き半導体ウェハにおいて、
前記スペーサを、前記半導体素子の面の内側に形成してもよい。これによれば、スペーサの表面積を小さくすることができる。そのため、例えば、半導体装置の封止に使用される材料と物性値が異なる場合であっても、半導体装置の内部応力を減少させることができる。
（３）このスペーサ付き半導体ウェハにおいて、
前記スペーサを、内部に複数のボールを有するように形成してもよい。これによれば、容易に設計通りの高さのスペーサを形成することができるため、簡単にスペーサ付き半導体ウェハを製造することができる。
（４）このスペーサ付き半導体ウェハにおいて、
前記スペーサを、前記ボールの直径とほぼ等しい高さに形成してもよい。
（５）このスペーサ付き半導体ウェハにおいて、
前記ボールは弾性を有してもよい。これによれば、ボールによって半導体ウェハが傷つくことを防止することができる。
（６）このスペーサ付き半導体ウェハにおいて、
前記スペーサの形成工程で、
複数の穴を有する型を前記ウェハにセットし、
それぞれの前記穴内に前記スペーサの材料であるペーストを設け、
前記型を前記ウェハから離すことで、複数の前記スペーサを形成してもよい。これによれば、ペーストを型に形成された複数の穴に設けることで、複数のスペーサを一括して形成することができる。
（７）このスペーサ付き半導体ウェハにおいて、
前記型は、前記ペーストの流れを止めるダム部を有し、
前記ペーストを、前記穴内の前記ダム部で囲まれた空間に設けてもよい。これによって、流動しやすい材料を使用しても、所定の幅のスペーサを簡単に形成することができる。
（８）このスペーサ付き半導体ウェハにおいて、
前記ペーストを、前記型の面と面一になるように設けてもよい。これによれば、ペーストを型の面と面一になるように設けることで、所定の高さのスペーサを簡単に形成することができる。
（９）このスペーサ付き半導体ウェハにおいて、
前記ペーストは、樹脂であってもよい。
（１０）このスペーサ付き半導体ウェハにおいて、
前記ペーストのチキソ比は、モールド封止材料のチキソ比よりも大きくてもよい。
（１１）このスペーサ付き半導体ウェハにおいて、
前記ペーストは、複数の前記ボールを含有してもよい。これによると、内部にボールを含有するスペーサを容易に形成することができる。
（１２）このスペーサ付き半導体ウェハにおいて、
前記スペーサの形成工程で、
前記ウェハ上に、感光性を有する前記スペーサの材料を設け、
前記材料を露光及び現像することで、複数の前記スペーサを形成してもよい。これによれば、材料を露光及び現像することで、複数のスペーサを一括して形成することができる。
（１３）このスペーサ付き半導体ウェハにおいて、
前記材料は、ポジ型又はネガ型のいずれかの性質を有してもよい。
（１４）このスペーサ付き半導体ウェハにおいて、
前記材料を、スピンコート法によって設けてもよい。これによって、材料を一定の厚みにすることができる。したがって、所定の高さのスペーサを簡単に形成することができる。
（１５）このスペーサ付き半導体ウェハにおいて、
前記材料は、複数の前記ボールを含有してもよい。これによると、内部にボールを含有するスペーサを容易に形成することができる。
（１６）このスペーサ付き半導体ウェハにおいて、
前記スペーサの形成工程で、
前記スペーサの材料であるシートをテープに貼り付け、
前記シートの複数の部分を、前記テープから前記半導体ウェハ上に転写させることで、複数の前記スペーサを形成してもよい。これによれば、テープに貼り付けられたシートを転写することで、複数のスペーサを一括して形成することができる。
（１７）このスペーサ付き半導体ウェハにおいて、
前記転写工程前に、
前記テープと前記複数の部分との接着力を、前記テープと前記シートの他の部分との接着力よりも小さくしてもよい。これによって、シートを部分的に半導体ウェハ上に転写させることができる。
（１８）このスペーサ付き半導体ウェハにおいて、
前記テープは、紫外線硬化性を有してもよい。
（１９）このスペーサ付き半導体ウェハにおいて、
前記転写工程前に、
前記テープのうち前記シートの前記複数の部分が接着される領域に、紫外線を照射してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（２０）このスペーサ付き半導体ウェハにおいて、
前記転写工程前に、
前記テープ上で、前記シートを前記複数の部分の輪郭を通るように切断してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（２１）このスペーサ付き半導体ウェハの製造方法において、
前記シートは、複数の前記ボールを含有してもよい。これによると、内部にボールを含有するスペーサを容易に形成することができる。
（２２）このスペーサ付き半導体ウェハの製造方法において、
前記スペーサを形成する工程は、前記スペーサを押圧してレベリングすることを含んでもよい。
（２３）本発明に係る半導体装置の製造方法は、基板上に平面的に並べられた複数の半導体チップの、それぞれの前記半導体チップにスペーサを設けることを含み、
複数の前記スペーサを形成する工程を、前記基板上で一括して行う。本発明によれば、複数のスペーサの形成工程を、基板上で一括して行うので、生産性が極めて高い。すなわち、スペーサを個々に半導体チップに取り付ける手間を省略でき、迅速かつ簡単にスペーサを形成することができる。
（２４）この半導体装置の製造方法において、
前記スペーサを、前記半導体チップの面の内側に形成してもよい。
これによれば、スペーサの表面積を小さくすることができる。そのため、例えば、半導体装置の封止に使用される材料と物性値が異なる場合であっても、半導体装置の内部応力を減少させることができる。
（２５）この半導体装置の製造方法において、
前記スペーサを、内部に複数のボールを有するように形成してもよい。これによれば、容易に設計通りの高さのスペーサを形成することができるため、簡単に半導体装置を製造することができる。
（２６）この半導体装置の製造方法において、
前記スペーサを、前記ボールの直径とほぼ等しい高さに形成してもよい。
（２７）この半導体装置の製造方法において、
前記ボールは弾性を有してもよい。これによれば、ボールによって半導体チップの表面が傷つくことを防止することができる。
（２８）この半導体装置の製造方法において、
前記スペーサの形成工程で、
複数の穴を有する型を前記基板にセットし、
それぞれの前記穴内に前記スペーサの材料であるペーストを設け、
前記型を前記ウェハから離すことで、複数の前記スペーサを形成してもよい。これによれば、ペーストを型に形成された複数の穴に設けることで、複数のスペーサを一括して形成することができる。
（２９）この半導体装置の製造方法において、
前記型は、前記ペーストの流れを止めるダム部を有し、
前記ペーストを、前記穴内の前記ダム部で囲まれた空間に設けてもよい。これによって、流動しやすい材料を使用しても、所定の幅のスペーサを簡単に形成することができる。
（３０）この半導体装置の製造方法において、
前記ペーストを、前記型の面と面一になるように設けてもよい。これによれば、ペーストを型の面と面一になるように設けることで、所定の高さのスペーサを簡単に形成することができる。
（３１）この半導体装置の製造方法において、
前記ペーストは、樹脂であってもよい。
（３２）この半導体装置の製造方法において、
前記ペーストのチキソ比は、モールド封止材料のチキソ比よりも大きくてもよい。
（３３）この半導体装置の製造方法において、
前記ペーストは、複数の前記ボールを含有してもよい。これによれば、内部にボールを含有するスペーサを容易に形成することができる。
（３４）この半導体装置の製造方法において、
前記スペーサの形成工程で、
少なくとも複数の前記半導体チップ上に、感光性を有する前記スペーサの材料を設け、
前記材料を露光及び現像することで、複数の前記スペーサを形成してもよい。これによれば、材料を露光及び現像することで、複数のスペーサを一括して形成することができる。
（３５）この半導体装置の製造方法において、
前記材料は、ポジ型又はネガ型のいずれかの性質を有してもよい。
（３６）この半導体装置の製造方法において、
前記材料を、スピンコート法によって設けてもよい。これによって、材料を一定の厚みにすることができる。したがって、所定の高さのスペーサを簡単に形成することができる。
（３７）この半導体装置の製造方法において、
前記材料は、複数の前記ボールを含有してもよい。これによれば、内部にボールを含有するスペーサを容易に形成することができる。
（３８）この半導体装置の製造方法において、
前記スペーサの形成工程で、
前記スペーサの材料であるシートをテープに貼り付け、
前記シートの複数の部分を、前記テープから前記半導体チップ上に転写させることで、複数の前記スペーサを形成してもよい。これによれば、テープに貼り付けられたシートを転写することで、複数のスペーサを一括して形成することができる。
（３９）この半導体装置の製造方法において、
前記転写工程前に、
前記テープと前記複数の部分との接着力を、前記テープと前記シートの他の部分との接着力よりも小さくしてもよい。これによって、シートを部分的に半導体ウェハ上に転写させることができる。
（４０）この半導体装置の製造方法において、
前記テープは、紫外線硬化性を有してもよい。
（４１）この半導体装置の製造方法において、
前記転写工程前に、
前記テープのうち前記シートの前記複数の部分が接着される領域に、紫外線を照射してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（４２）この半導体装置の製造方法において、
前記転写工程前に、
前記テープ上で、前記シートを前記複数の部分の輪郭を通るように切断してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（４３）この半導体装置の製造方法において、
前記シートは、複数の前記ボールを含有してもよい。これによれば、内部にボールを含有するスペーサを容易に形成することができる。
（４４）この半導体装置の製造方法において、
前記スペーサを形成する工程は、前記スペーサを押圧してレベリングすることを含んでもよい。
（４５）この半導体装置の製造方法において、
前記半導体チップの電極と、前記基板の配線パターンと、をワイヤボンディングすることをさらに含んでもよい。
（４６）この半導体装置の製造方法において、
前記ワイヤボンディング工程前に、前記スペーサを形成する工程を行ってもよい。
（４７）この半導体装置の製造方法において、
前記ワイヤボンディング工程後に、前記スペーサを形成する工程を行ってもよい。
（４８）この半導体装置の製造方法において、
前記スペーサの形成工程を、前記基板上に積み重ねられる２段目以降の複数の半導体チップごとに繰り返すことで、複数のスタック型の半導体装置の集合体を形成することをさらに含んでもよい。これによれば、スペーサの形成工程を、２段目以降の複数の半導体チップごとに基板上で一括して行う。これによって、スペーサを形成した後の半導体チップを、基板上に移し変える手間が省略され、最小限の工程数で半導体装置を製造することができる。
（４９）この半導体装置の製造方法において、
各前記複数の半導体チップの前記基板を向く面には接着剤が形成されてなり、前記スペーサと前記半導体チップのそれぞれとを、前記接着剤によって固着してもよい。
（５０）この半導体装置の製造方法において、
前記接着剤は絶縁性接着剤であってもよい。
（５１）この半導体装置の製造方法において、
前記接着剤は、前記半導体チップの前記基板を向く面の全面に形成されていてもよい。
（５２）この半導体装置の製造方法において、
前記基板上に、積み重ねられた複数の前記半導体チップを封止する封止部を形成することをさらに含んでもよい。
（５３）この半導体装置の製造方法において、
前記封止工程後に、前記封止部及び前記基板を切断し、複数のスタック型の半導体装置に個片にすることをさらに含んでもよい。
（５４）本発明に係る半導体ウェハは、複数の半導体素子を有する半導体ウェハと、
それぞれの前記半導体素子上に設けられたスペーサと、
を含む。
（５５）この半導体ウェハにおいて、
前記スペーサは、前記半導体素子の面の内側に形成されてもよい。
（５６）この半導体ウェハにおいて、
前記スペーサは、内部に複数のボールを有してもよい。
（５７）この半導体ウェハにおいて、
前記スペーサの高さは、前記ボールの直径とほぼ等しくてもよい。
（５８）この半導体ウェハにおいて、
前記ボールは弾性を有してもよい。
（５９）本発明に係る半導体装置は、配線パターンを有する基板と、
前記基板上に平面的に並べられた複数の半導体チップと、
それぞれの前記半導体チップ上に設けられたスペーサと、
を含む。
（６０）本発明に係る半導体装置は、配線パターンを有する基板と、
前記基板上に平面的に並べられ、かつ、立体的に積み重ねられた複数の半導体チップと、
前記立体的に積み重ねられた半導体チップ同士の間に設けられたスペーサと、
を含む。
（６１）この半導体装置において、
前記スペーサは、前記半導体チップの面の内側に形成されてもよい。
（６２）この半導体装置において、
各前記半導体チップの前記基板を向く面には、絶縁層が形成されていてもよい。
（６３）この半導体装置において、
前記絶縁層は、各前記半導体チップの前記基板を向く面の全面に形成されていてもよい。
（６４）この半導体装置において、
前記スペーサは、内部に複数のボールを有してもよい。
（６５）この半導体装置において、
前記スペーサの高さは、前記ボールの直径とほぼ等しくてもよい。
（６６）この半導体装置において、
前記ボールは弾性を有してもよい。
（６７）この半導体装置において、
前記半導体チップは電極を有し、
前記電極と前記基板の前記配線パターンとがワイヤボンディングされてもよい。
（６８）この半導体装置において、
前記基板上に、複数の前記半導体チップを封止する封止部が形成されてもよい。
（６９）この半導体装置において、
前記封止部及び前記基板が切断されることで、個片化されてなるスタック型として構成されてもよい。
（７０）本発明に係る回路基板は、上記半導体装置が実装されている。
（７１）本発明に係る電子機器は、上記半導体装置を有する。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００７】
（第１の実施の形態）
図１〜図１０は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。まず、図１に示すように、基板１０に複数の半導体チップ２０を搭載する。基板１０は、個片になると半導体装置のインターポーザとなる。
【０００８】
基板１０は、有機系（ポリイミド基板）又は無機系（セラミック基板、ガラス基板）のいずれの材料から形成されてもよく、これらの複合構造（ガラスエポキシ基板）から形成されてもよい。基板１０の平面形状は限定されないが、図１に示すように矩形をなすことが多い。基板１０は、単層又は多層基板のいずれでもよい。
【０００９】
基板１０には、複数の半導体チップ２０を搭載するために、複数の搭載領域１２が設けられている。搭載領域１２は、基板１０のいずれか一方又は両方の面に形成されている。図１に示す例では、複数の搭載領域１２は、基板１０の面上で複数行複数列（マトリクス状）に配列されている。
【００１０】
基板１０は、複数の配線からなる配線パターン１４（図３（Ａ）参照）を有する。詳しくは、配線パターン１４は、各搭載領域１２に形成されている。基板１０には、一方の面と他方の面とを電気的に接続するための複数の貫通孔１６（図３（Ａ）参照）が形成されていてもよい。貫通孔１６は、導電材料で埋められてもよいし、内壁面にメッキされてスルーホールとなっていてもよい。こうすることで、基板１０の両面から電気的な接続を図ることができる。
【００１１】
半導体チップ２０の形状は限定されないが、図１に示すように直方体（立方体を含む）をなすことが多い。半導体チップ２０は、図示しないトランジスタやメモリ素子などからなる集積回路が形成されている。半導体チップ２０は、集積回路と電気的に接続した少なくとも１つ（多くの場合複数）の電極（図示しない）を有する。電極は、半導体チップ２０の面の端部に、外形の２辺又は４辺に沿って配置されてもよいし、面の中央部に形成されてもよい。電極は、アルミニウム系又は銅系の金属で形成されてもよい。また、半導体チップ２０には、電極の中央部を避けて端部を覆って、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００１２】
図１に示すように、基板１０の複数の搭載領域１２のそれぞれに、半導体チップ２０を搭載する。複数の半導体チップ２０を基板１０に平面的に並べる。半導体チップ２０を、電極を上に向けてボンディング（フェースアップボンディング）する。半導体チップ２０を接着剤で基板１０に接着してもよい。このとき、接着剤は絶縁性を有してもよい。
【００１３】
図２に示すように、半導体チップ２０と配線パターン１４とを電気的に接続する。ワイヤ３０によって両者の電気的な接続を図ってもよい。その場合、ボールバンプ法を適用してもよい。すなわち、ツール（例えばキャピラリ）の外部に引き出したワイヤ３０の先端部をボール状に溶融させ、その先端部を電極に熱圧着する（超音波振動も併用すると好ましい）ことで、ワイヤ３０を電極に電気的に接続してもよい。その場合、ワイヤ３０を、半導体チップ２０の電極にボンディングした後、基板１０の配線パターン１４にボンディングしてもよい。
【００１４】
変形例として、ワイヤ３０を、基板１０の配線パターン１４にボンディングした後、半導体チップ１０の電極にボンディングしてもよい。このように、ワイヤ３０を低い位置から高い位置に引き出すことで、ワイヤ３０のループ高さを低くすることができる。半導体チップ１０の電極にセカンドボンディングを行う場合には、予め電極上にバンプを設けておくことが好ましい。こうすることで、下地となる電極を損傷させずに、ワイヤ３０と電極との電気的な接続信頼性を高めることができる。
【００１５】
図３（Ａ）〜図３（Ｃ）に示すように、それぞれの半導体チップ２０にスペーサ５０を設ける。本実施の形態では、印刷法を適用することで複数のスペーサ５０を一括して設ける。スペーサ５０の材料は、液状樹脂（例えばペースト４９）であってもよい。スペーサ５０は、半導体チップ２０の上面（電極の形成面）に設ける。例えば、スペーサ５０を、半導体チップ２０の面の内側に設けてもよい（図５参照）。例えば、スペーサ５０を、半導体チップ２０の面において、端部に形成された複数の電極よりも中央部の領域に設けてもよい。これによれば、スペーサ５０の表面積を小さくすることができる。そのため、例えば、半導体装置の封止に使用される材料（例えばトランスファモールドに使用の材料）と物性値（例えば熱膨張係数）が異なる場合であっても、両者の接触面積が小さくなるため、半導体装置の内部応力を減少させることができる。あるいは、スペーサ５０を、半導体チップ２０の面の外側にはみ出すように設けてもよい。ワイヤボンディング工程後にスペーサ５０を設ける場合に、ワイヤ３０の一部をペースト４９で覆っても構わない。なお、スペーサ５０は、ワイヤ３０の高さよりも厚く（高く）形成する。
【００１６】
ペースト４９は、絶縁材料であることが好ましく、例えば樹脂であってもよい。また、ペースト４９のチキソ比は、モールド封止材料（例えばトランスファモールドに使用される材料（例えば樹脂））のチキソ比よりも大きいことが好ましい。こうすることで、印刷抜けをなくして、確実に半導体チップ２０上にスペーサ５０を形成することができる。
【００１７】
図３（Ａ）に示すように、型４０を、基板１０の半導体チップ２０が搭載された側の面にセットする。型４０は、所定の平面形状にパターニングされたマスク（又はスクリーン）である。型４０によって形成された空間に、スペーサ５０の材料であるペースト４９を設けることで、半導体チップ２０にスペーサ５０を形成する。
【００１８】
型４０は、ペースト４９を設けるための複数の穴４２を有する。図３（Ａ）に示す例では、１つの穴４２は、いずれか１つの半導体チップ２０に対応している。そして、型４０を基板１０にセットすることで、基板１０上に、ペースト４９を設けるための空間が形成される。図３（Ａ）に示すように、穴４２の開口の平面形状は、半導体チップ２０の面の内側に包含されてもよい。こうすることで、ペースト４９が押し出される領域が半導体チップ２０の面の内側に包含されるので、スペーサ５０を半導体チップ２０の面の内側に設けやすくなる。なお、穴４２の平面形状は限定されず、例えば矩形又は円形をなしてもよい。
【００１９】
図３（Ａ）に示すように、型４０は、ペースト４９の流れ（基板の幅方向に広がる流れ）を止めるダム部４４を有してもよい。図３（Ａ）に示す例では、ダム部４４は、半導体チップ２０の面の内側に包含される穴４２の外周に、半導体チップ２０の高さ方向に延びて形成されている。型４０を基板１０にセットしたときに、ダム部４４が半導体チップ１０の面に接触するようになっていてもよい。ダム部４４を設けることで、ペースト４９が流動しやすくても（チキソ比が大きくても）、所定の幅のスペーサ５０を簡単に形成することができる。逆にいうと、ペースト４９として流動しにくい（チキソ比が小さい）材料を選べば、ダム部４４は省略してもよい。なお、ダム部４４を省略する場合、レベリング工程（図４参照）を経て各スペーサ５０を形成してもよい。ダム部４４は、スペーサ５０の平面形状に応じて設ければよい。
【００２０】
図３（Ａ）に示すように、型４０の基板１０側の立体形状は、基板１０上の凸部（半導体チップ２０、ワイヤ２２及び配線パターン１４など）を避ける形状（図３（Ａ）では凹部）をなしている。型４０の基板１０側の部分を、ワイヤ２２も避ける形状にすれば、スペーサ５０の形成工程をワイヤボンディング工程後に行うことが可能になる。変形例として、スペーサ５０の形成工程をワイヤボンディング工程前に行ってもよい。型４０は、エッチング法（ハーフ又はフルエッチング）を適用することで所定の立体形状に形成してもよい。
【００２１】
図３（Ａ）に示すように、型４０を基板１０にセットし、穴４２を半導体チップ２０上に配置させる。そして、型４０にペースト４９を設け、押圧部材（例えばスキージ）４８によって、穴４２内で型４０の面の高さにペースト４９を均一にする。
【００２２】
こうして、図３（Ｂ）に示すように、型４０の複数の穴４２内にペースト４９を設ける。その場合、ペースト４９を、空間の全部（図３（Ａ）ではダム部４４で囲まれた部分）に充填させてもよく、このとき、ペースト４９は、型４０の面（基板１０とは反対側の面）４６と面一になる。すなわち、ペースト４９の面の高さは、型４０の面の高さと同一になる。したがって、型４０の面の高さを決定することで、所定の高さのスペーサ５０を簡単に形成することができる。
【００２３】
図３（Ｃ）に示すように、型４０を基板１０から離すことで、複数のスペーサ５０を複数の半導体チップ２０上に設けることができる。
【００２４】
この方法によれば、ペースト４９を型４０に形成された複数の穴４２に設けることで、複数のスペーサ５０を一括して形成することができる。また、ペースト４９を必要な部分に直接設けるので、材料を無駄にすることがなく、コストを抑えることができる。
【００２５】
なお、ペースト４９は、空間の一部（図３（Ａ）ではダム部４４で囲まれた空間の一部）に設けてもよい。このとき、ペースト４９によってスペーサを形成した後に、それらを押圧してレベリングすることで、スペーサ５０を形成してもよい。これによると、各スペーサ５０の高さを一定にすることができ、かつ、スペーサ５０の半導体チップ２０を向く面とは反対側の面を半導体チップ２０と平行になるように形成することができる。そのため、複数の半導体チップを、半導体チップ同士が平行になるように積層することができ、積層された半導体チップ同士、あるいは、半導体チップとワイヤとがショートしにくい、電気的な信頼性の高い半導体装置を製造することができる。このとき、図４に示すように、複数のスペーサを同時に押圧治具１００によって押圧して、一括して複数のスペーサ５０を形成してもよい。
【００２６】
こうして、図５に示すように、基板１０上の複数の半導体チップ２０のそれぞれに、スペーサ５０を形成することができる。半導体装置１は、基板１０と、基板１０上に平面的に並べられた半導体チップ２０と、それぞれの半導体チップ２０上に設けられたスペーサ５０と、を含む。スペーサ５０自体の接着機能の有無は問わない。
【００２７】
なお、図６に示すように、スペーサを内部に複数のボール５７を有するように形成してもよい。複数のボール５７を含有するペーストを使用して、上述したスペーサ５０を形成する工程を行うことで、内部に複数のボールを有するスペーサ５５を形成してもよい。これによると、各スペーサ５５の高さを揃えることが容易になり、信頼性の高い半導体装置を製造することができる。特に、押圧治具１００によってレベリングしてスペーサを形成する場合、ボール５７によって押圧治具１００の高さを制御することが容易となるため、複数のスペーサを同時にレベリングする工程を容易に行うことができ、信頼性の高い半導体装置を効率よく形成することができる。また、スペーサ５５の半導体チップ２０を向く面とは反対側の面を、半導体チップ２０と平行になるように形成することが容易となるため、信頼性の高い半導体装置を容易に製造することができる。なお、スペーサ５５を、ボール５７の直径とほぼ等しい高さに形成してもよい。すなわち、ボール５７として、スペーサ５５の設計高さとほぼ同じ直径をなすボールを使用してもよい。ボール５７の材料は特に限定されないが、例えば樹脂や、ゴムなどであってもよい。また、ボール５７は、絶縁性を有する材料によって形成されてもよい。ボール５７は弾性を有してもよい。ボール５７が弾性を有する場合、ボール５７によって半導体チップが傷つくことを防止することができるため、信頼性の高い半導体装置を製造することができる。
【００２８】
次に、図７（Ａ）及び図７（Ｂ）に示すように、平面的に並べられた複数の半導体チップ２０上に複数の他の半導体チップ２２を積み重ね、それぞれの半導体チップ２２に上述の工程を繰り返してスペーサ５２を設ける。
【００２９】
図７（Ａ）に示すように、半導体チップ２２を電極を上に向けて、半導体チップ２０上にボンディングする。詳しくは、半導体チップ２２をスペーサ５０上に搭載する。例えば、半導体チップ２２の裏面（基板１０を向く面）に貼り付けられた接着剤（例えば接着シート）６０によって、半導体チップ２２をスペーサ５０上に固定してもよい。なお、接着剤６０は、絶縁性接着剤であってもよく、このとき、半導体チップ２２の裏面全体に接着剤６０を設ければ、半導体チップ２２とワイヤ３０とのショートを防止できる。その後、半導体チップ２２と配線パターン１４とを、例えばワイヤ３２で電気的に接続する。
【００３０】
そして、型４１を基板１０にセットし、押圧部材４８でペースト４９を穴４２内に設ける。図７（Ａ）に示すように、ダム部４４が形成される場合には、ペースト４９をダム部４４で囲まれた空間に充填させる。こうして、ペースト４９を型４１の面４６と面一になるように設ける。
【００３１】
その後、図７（Ｂ）に示すように、型４１を基板１０から離すことで、複数のスペーサ５２を複数の半導体チップ２２上に一括して設けることができる。
【００３２】
図８に示すように、以上の工程を複数回繰り返して、複数のスタック構造の半導体装置の集合体を形成する。基板１０には、２つ以上の半導体チップが積み重ねられている。図８に示す例では、４つの半導体チップ２０、２２、２４、２６が立体的に積み重ねられ、高さ方向の半導体チップ同士の間には、スペーサ５０、５２、５４が介在している。
【００３３】
これによれば、スペーサの形成工程を、２段目以降の複数の半導体チップ２２、２４、２６ごとに基板１０上で一括して行う。そのため、スペーサを形成した後の半導体チップを、基板１０上に移し変える手間が省略され、最小限の工程数で半導体装置を製造することができる。
【００３４】
図８に示す例では、各半導体チップ２０、２２、２４、２６の外形の大きさは同一であるが、本実施の形態はこれに限定されず、基板１０に異なる大きさの複数の半導体チップを搭載してもよい。例えば、上側の半導体チップの外形を、下側の半導体チップの外形よりも大きくしてもよい。
【００３５】
図９に示すように、基板１０上に積み重ねられた複数の半導体チップ２０、２２、２４、２６を封止する。封止材は、例えば樹脂であってもよい。図９に示すように、基板１０に平面的に並べられた複数の半導体チップ２０、２２、２４、２６を一括封止してもよい。封止には、金型を使用すればよい。例えば、トランスファモールドを適用して、基板１０上に封止部６２を形成してもよい。その場合、封止材は、モールド樹脂と呼ばれる。これによれば、例えば、複数の基板１０上に同時に封止部７０を形成できるので、生産性に優れる。
【００３６】
あるいは、ポッティング法を適用することで封止部７０を形成してもよい。その場合、封止材は、液状樹脂（例えばポッティング樹脂）であることが一般的である。
【００３７】
半導体装置の集合体３は、基板１０と、複数の半導体チップ２０、２２、２４、２６と、複数のスペーサ５０、５２、５４と、を含む。複数の半導体チップ２０、２２、２４、２６は、基板１０上に平面的に並べられ、かつ、立体的に積み重ねられている。そして、スペーサ５０、５２、５４は、立体的に積み重ねられた半導体チップ同士の間に設けられている。基板１０上に設けられた封止部６２によって、複数の半導体チップ２０、２２、２４、２６が覆われている。
【００３８】
図９に示すように、切断治具（例えばブレード）７０によって封止部６２及び基板１０を切断する。これによって、集合体３を複数のスタック型の半導体装置５（図１０参照）に個片にする。予め封止部６２に切断ライン（図９の２点鎖線に示すライン）を形成しておけば、切断の位置決めが容易になる。
【００３９】
こうして、図１０に示すように、スタック型として構成された半導体装置５を形成することができる。半導体装置５は、基板１１と、立体的に積み重ねられた複数の半導体チップ２０、２２、２４、２６と、封止部６４と、を含む。
【００４０】
図１０に示すように、基板１０（又は基板１１）に複数の外部端子６６を設けてもよい。外部端子６６は、上述の切断工程の前後のいずれに行ってもよい。切断工程前であれば、複数の半導体装置に一括して外部端子６６を形成できるので生産性に優れる。外部端子６６は、ハンダボールであってもよい。外部端子６６は、配線パターン１４に電気的に接続されている。貫通穴１６の位置に外部端子６６を設けてもよい。
【００４１】
本実施の形態に係る半導体装置の製造方法によれば、複数のスペーサ５０、５２、５４を基板１０上で一括して形成するので、生産性が極めて高い。すなわち、スペーサ５０、５２、５４を、個々に半導体チップ２０、２２、２４に取り付ける手間を省略でき、迅速かつ簡単にスペーサを形成することができる。
【００４２】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、本実施の形態に係る半導体装置の効果は上述の効果を備える。図５、図９及び図１０に示すように、本実施の形態に係る半導体装置は、上述の製造方法の過程で製造されるものである。
【００４３】
（第２の実施の形態）
図１１（Ａ）〜図１１（Ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、リソグラフィ技術（例えばフォトリソグラフィ技術）を適用することで複数のスペーサ５０を一括して設ける。図１１（Ａ）に示すように、本工程は、ワイヤボンディング工程前に行ってもよく、変形例としてワイヤボンディング工程後に行ってもよい。なお、本実施の形態では、上述の実施の形態で説明した内容は省略する。
【００４４】
図１１（Ａ）に示すように、感光性を有する材料（レジスト）７２を、複数の半導体チップ２０上に設ける。材料７２は、複数の半導体チップ２０を覆うように設けてもよいし、基板１０上の全面に設けてもよい。あるいは、材料７２は、半導体チップ２０ごとに分割して設けてもよい。材料７２は、それぞれの半導体チップ２０上で一定の厚みで形成することが好ましい。例えば、スピンコート法を適用して材料７２を設けてもよい。これによれば、材料７２を一定の厚みにすることができるので、スペーサ５０の高さを簡単に制御することができる。あるいは、ディッピング法、スプレーコート法を適用して材料７２を設けてもよい。なお、材料７２は、複数のボールを含有していてもよい（図示せず）。ボールは、先に説明したボール５７の内容を適用してもよい。
【００４５】
図１１（Ａ）に示すように、材料７２をパターニングする。詳しくは、材料７２上にマスク７４を配置して、光エネルギー７６を照射する。すなわち、マスク７４を介して、材料７２を露光する。マスク７４の形状は、パターニング形状によって決まり、材料７２がポジ型であるかネガ型であるかによって反転形状となる。図１１（Ａ）に示す例では、材料７２はポジ型の性質を有し、スペーサ５０として残す部分をマスク７４によって覆う。変形例として、材料７２として、ネガ型の性質を有するものを適用してもよく、その場合スペーサ５０として残す部分にマスク７４の開口を配置する。その後、材料７２を現像して、所定の位置にスペーサ５０を形成する。なお、レーザビームを照射することで、材料７２のうち不必要な部分を除去してもよい。
【００４６】
こうして、図１１（Ｂ）に示すように、半導体チップ２０上にスペーサ５０を設ける。スペーサ５０を設ける位置は限定されないが、後にワイヤボンディング工程を行う場合は、スペーサ５０をワイヤの電気的な接続部分を避けて設ける。その後、図１１（Ｃ）に示すように、半導体チップ２０の電極と、基板１０の配線パターン１４と、をワイヤ３０によって電気的に接続する。
【００４７】
上述とは別に、ワイヤボンディング工程後にスペーサ５０の形成工程を行ってもよい。その場合、露光工程前において、材料７２を、ワイヤ３０を覆うように設けてもよい。材料７２のうちワイヤを覆う部分を除去する場合には、現像することで除去してもよいし、レーザビームを照射することで除去してもよい。材料７２のうちワイヤ３０を覆う部分を、スペーサ５０の一部として残してもよい。
【００４８】
以上の工程を複数回繰り返して、複数のスタック構造の半導体装置の集合体を形成してもよい。あるいは、上述の実施の形態と組み合わせてもよい。
【００４９】
（第３の実施の形態）
図１２（Ａ）〜図１２（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、材料（シート）を転写させることで複数のスペーサ５０を一括して設ける。図１２（Ａ）に示すように、本工程は、ワイヤボンディング工程前に行ってもよく、変形例としてワイヤボンディング工程後に行ってもよい。なお、本実施の形態では、上述の実施の形態で説明した内容は省略する。
【００５０】
図１２（Ａ）に示すように、テープ８０及びシート８２を用意する。シート８２は、テープ８０に貼り付けられている。テープ８０は、シート８２の搬送用部材である。テープ８０は、接着力を有する。テープ８０は、シート８２の搬送時に接着力を発揮し、かつ、シート８２の転写時に接着力を失うものであることが好ましい。テープ８０は、エネルギーを加えることでその接着力が小さくなってもよい。例えば、テープ８０は、紫外線の照射によって接着力が小さくなる紫外線硬化性を有してもよい。
【００５１】
シート８２は、スペーサ５０の材料であり、固体をなしている。図１２（Ａ）に示すように、シート８２は、テープ８０の一方の面の全体に設けてもよい。変形例として、テープ８０の一方の面の一部に設けてもよい。スペーサ５０の形状と同一形状の複数のシート８２を、テープ８０に設けてもよい。その場合、１つのシート８２をいずれか１つの半導体チップ２０に対応する位置に設けることで、複数のシート８２を転写させるだけで複数のスペーサ５０を形成することができる。
【００５２】
シート８２の形成方法は限定されない。例えば、別工程でシート８２を形成した後にテープ８０に貼り付けてもよいし、可能であればテープ８０上でシート８２を形成してもよい（上述の工程参照）。シート８２は、トランスファモールドを適用することで形成してもよい。
【００５３】
なお、シート８２は、複数のボールを含有していてもよい（図示せず）。ボールは、先に説明したボール５７の内容を適用してもよい。
【００５４】
図１２（Ａ）に示すように、シート８２の複数の部分（スペーサ５０となる部分）８４を、半導体チップ２０上に転写させる。
【００５５】
転写工程前に、テープ８０とシート８２の複数の部分８４との接着力を、テープ８０とシートの他の部分との接着力よりも小さくすることが好ましい。例えば、テープ８０に部分的（複数の部分８４）にエネルギーを照射することで接着力を小さくしてもよい。こうすることで、シート８２の部分８４のみをテープ８０から剥離しやすくすることができる。
【００５６】
転写工程前に、図１２（Ａ）に示すように、シート８２の複数の部分８４の輪郭を通るように切断してもよい。すなわち、テープ８０上で、シート８２を複数の部分８４に分割する。その場合、テープ８０を切断しないことで、シート８２の複数の部分８４を一体的に取り扱うことができる。
【００５７】
転写工程では、シート８２の部分８４を、テープ８０を介して、半導体チップ２０に向けて押し出してもよい。あるいは、スペーサ５０を設ける位置に接着剤を設けることで、シート８２の部分８４を半導体チップ２０に接着させてもよい。
【００５８】
変形例として、シート８２の全体を基板１０側に転写してもよい。その場合、後にシート８２の不必要な部分（複数の部分８２を除く部分）を除去する。
【００５９】
こうして、図１２（Ｂ）に示すように、テープ８０を基板１０から離すことで、複数のスペーサ５０を複数の半導体チップ２０上に一括して設けることができる。その後、図１２（Ｃ）に示すように、半導体チップ２０の電極と、基板１０の配線パターン１４と、をワイヤ３０によって電気的に接続する。
【００６０】
以上の工程を複数回繰り返して、複数のスタック構造の半導体装置の集合体を形成してもよい。あるいは、上述の実施の形態と組み合わせてもよい。
【００６１】
（第４の実施の形態）
図１３は、本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体ウェハ９０に複数のスペーサ５０を一括して形成する。本実施の形態では、上述の印刷法、フォトリソグラフィ技術による方法又は転写による方法のいずれの形態も適用可能であり、上述の実施の形態で説明した内容は省略する。
【００６２】
図１３に示すように、半導体ウェハ９０を用意する。半導体ウェハ９０には、図示しないトランジスタやメモリ素子などからなる集積回路が形成されている。半導体ウェハ９０は、複数の半導体素子９２を有し、それぞれの半導体素子９２の輪郭で切断されることで複数の半導体チップになる。半導体ウェハ９０は、複数の電極（図示しない）を有し、電極の中央部を避けて端部を覆うパッシベーション膜（図示しない）を有する。本実施の形態では、スペーサ５０の形成工程を、ウェハ状態で一括処理する。
【００６３】
上述の実施の形態で説明した方法を適用してスペーサ５０を形成する。本実施の形態に係るスペーサ付き半導体ウェハは、複数の半導体素子を有する半導体ウェハ９０と、それぞれの半導体素子９２上に設けられたスペーサ５０と、を含む。スペーサ５０は、半導体素子９２の面の内側に形成されてもよい。
【００６４】
スペーサ形成工程後、半導体ウェハ９０を複数の半導体チップに個片にする。半導体ウェハ９０の裏面に搬送用のテープ９４を貼り付け、切断治具（例えばブレード）９６で半導体ウェハ９０を切断する。
【００６５】
こうして、スペーサ付きの複数の半導体チップを形成することができる。複数のスペーサ付き半導体チップを積み重ねることで、スタック構造の半導体装置を形成してもよい。これによれば、スペーサ付き半導体チップを取り扱うことでスタック構造の半導体装置を形成するので、積層工程でスペーサ又は半導体チップを別々に取り扱う手間を省略することができる。
【００６６】
図１４には、上述の実施の形態を適用した回路基板が示されている。半導体装置５は、回路基板１０００に実装されている。回路基板１０００には、例えば、ガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅等からなる配線パターン１１００が所望の回路となるように形成されていて、配線パターン１１００と半導体装置の外部端子６６とが接合されている。
【００６７】
本発明の実施の形態に係る半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ２０００が示され、図１６には携帯電話３０００が示されている。
【００６８】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】 図２は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】 図３（Ａ）〜図３（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】 図４は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図５】 図５は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図６】 図６は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図７】 図７（Ａ）及び図７（Ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】 図８は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図９】 図９は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図１０】 図１０は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図１１】 図１１（Ａ）〜図１１（Ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】 図１２（Ａ）〜図１２（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】 図１３は、本発明の第４の実施の形態に係るスペーサ付き半導体ウェハ及びその製造方法を示す図である。
【図１４】 図１４は、本発明の実施の形態に係る回路基板を示す図である。
【図１５】 図１５は、本発明の実施の形態に係る電子機器を示す図である。
【図１６】 図１６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 基板、 １１ 基板、 １４ 配線パターン、 ２０ 半導体チップ、 ２２ 半導体チップ、 ２４ 半導体チップ、 ２６ 半導体チップ、 ３０ ワイヤ、 ３２ ワイヤ、 ３４ ワイヤ、 ３６ ワイヤ、 ４０ 型、４２ 穴、 ４４ ダム部、 ４６ 面、 ４９ ペースト、 ５０ スペーサ、 ５２ スペーサ、 ５４ スペーサ、 ６２ 封止部、 ６４ 封止部、７２ 材料、 ８０ テープ、 ８２ シート、 ８４ 部分、 ９０ 半導体ウェハ、 ９２ 半導体素子
【発明の属する技術分野】
本発明は、スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
近年、複数の半導体チップを積み重ねた半導体装置が開発されている。その中で、半導体チップの電極にワイヤをボンディングして電気的な接続を図る形態がある。同一又はそれよりも大きい外形を有する半導体チップを積み重ねるには、半導体チップ同士の間にスペーサを設ける必要がある。
【０００３】
従来、スペーサの形成方法として、半導体チップ上に樹脂をポッティングする方法があるが、ポッティング量により樹脂の高さが決まるので、スペーサの高さ及び幅を制御することが難しかった。また、シリコン部材やモールド樹脂を所定形状に形成した後、半導体チップ上に載せる方法があるが、例えば各スペーサを半導体チップごとに位置合わせするなど生産性に劣っていた。
【０００４】
本発明は、上述した課題を解決するためのものであり、その目的は、生産性に優れるスペーサの形成方法を実現することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係るスペーサ付き半導体ウェハの製造方法は、複数の半導体素子を有する半導体ウェハの、それぞれの前記半導体素子にスペーサを形成することを含み、
複数の前記スペーサを形成する工程を、前記半導体ウェハ上で一括して行う。本発明によれば、複数のスペーサを半導体ウェハ上で一括して形成するので、生産性が極めて高い。すなわち、スペーサを個々に半導体素子上に取り付ける手間を省略でき、迅速かつ簡単にスペーサを形成することができる。
（２）このスペーサ付き半導体ウェハにおいて、
前記スペーサを、前記半導体素子の面の内側に形成してもよい。これによれば、スペーサの表面積を小さくすることができる。そのため、例えば、半導体装置の封止に使用される材料と物性値が異なる場合であっても、半導体装置の内部応力を減少させることができる。
（３）このスペーサ付き半導体ウェハにおいて、
前記スペーサを、内部に複数のボールを有するように形成してもよい。これによれば、容易に設計通りの高さのスペーサを形成することができるため、簡単にスペーサ付き半導体ウェハを製造することができる。
（４）このスペーサ付き半導体ウェハにおいて、
前記スペーサを、前記ボールの直径とほぼ等しい高さに形成してもよい。
（５）このスペーサ付き半導体ウェハにおいて、
前記ボールは弾性を有してもよい。これによれば、ボールによって半導体ウェハが傷つくことを防止することができる。
（６）このスペーサ付き半導体ウェハにおいて、
前記スペーサの形成工程で、
複数の穴を有する型を前記ウェハにセットし、
それぞれの前記穴内に前記スペーサの材料であるペーストを設け、
前記型を前記ウェハから離すことで、複数の前記スペーサを形成してもよい。これによれば、ペーストを型に形成された複数の穴に設けることで、複数のスペーサを一括して形成することができる。
（７）このスペーサ付き半導体ウェハにおいて、
前記型は、前記ペーストの流れを止めるダム部を有し、
前記ペーストを、前記穴内の前記ダム部で囲まれた空間に設けてもよい。これによって、流動しやすい材料を使用しても、所定の幅のスペーサを簡単に形成することができる。
（８）このスペーサ付き半導体ウェハにおいて、
前記ペーストを、前記型の面と面一になるように設けてもよい。これによれば、ペーストを型の面と面一になるように設けることで、所定の高さのスペーサを簡単に形成することができる。
（９）このスペーサ付き半導体ウェハにおいて、
前記ペーストは、樹脂であってもよい。
（１０）このスペーサ付き半導体ウェハにおいて、
前記ペーストのチキソ比は、モールド封止材料のチキソ比よりも大きくてもよい。
（１１）このスペーサ付き半導体ウェハにおいて、
前記ペーストは、複数の前記ボールを含有してもよい。これによると、内部にボールを含有するスペーサを容易に形成することができる。
（１２）このスペーサ付き半導体ウェハにおいて、
前記スペーサの形成工程で、
前記ウェハ上に、感光性を有する前記スペーサの材料を設け、
前記材料を露光及び現像することで、複数の前記スペーサを形成してもよい。これによれば、材料を露光及び現像することで、複数のスペーサを一括して形成することができる。
（１３）このスペーサ付き半導体ウェハにおいて、
前記材料は、ポジ型又はネガ型のいずれかの性質を有してもよい。
（１４）このスペーサ付き半導体ウェハにおいて、
前記材料を、スピンコート法によって設けてもよい。これによって、材料を一定の厚みにすることができる。したがって、所定の高さのスペーサを簡単に形成することができる。
（１５）このスペーサ付き半導体ウェハにおいて、
前記材料は、複数の前記ボールを含有してもよい。これによると、内部にボールを含有するスペーサを容易に形成することができる。
（１６）このスペーサ付き半導体ウェハにおいて、
前記スペーサの形成工程で、
前記スペーサの材料であるシートをテープに貼り付け、
前記シートの複数の部分を、前記テープから前記半導体ウェハ上に転写させることで、複数の前記スペーサを形成してもよい。これによれば、テープに貼り付けられたシートを転写することで、複数のスペーサを一括して形成することができる。
（１７）このスペーサ付き半導体ウェハにおいて、
前記転写工程前に、
前記テープと前記複数の部分との接着力を、前記テープと前記シートの他の部分との接着力よりも小さくしてもよい。これによって、シートを部分的に半導体ウェハ上に転写させることができる。
（１８）このスペーサ付き半導体ウェハにおいて、
前記テープは、紫外線硬化性を有してもよい。
（１９）このスペーサ付き半導体ウェハにおいて、
前記転写工程前に、
前記テープのうち前記シートの前記複数の部分が接着される領域に、紫外線を照射してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（２０）このスペーサ付き半導体ウェハにおいて、
前記転写工程前に、
前記テープ上で、前記シートを前記複数の部分の輪郭を通るように切断してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（２１）このスペーサ付き半導体ウェハの製造方法において、
前記シートは、複数の前記ボールを含有してもよい。これによると、内部にボールを含有するスペーサを容易に形成することができる。
（２２）このスペーサ付き半導体ウェハの製造方法において、
前記スペーサを形成する工程は、前記スペーサを押圧してレベリングすることを含んでもよい。
（２３）本発明に係る半導体装置の製造方法は、基板上に平面的に並べられた複数の半導体チップの、それぞれの前記半導体チップにスペーサを設けることを含み、
複数の前記スペーサを形成する工程を、前記基板上で一括して行う。本発明によれば、複数のスペーサの形成工程を、基板上で一括して行うので、生産性が極めて高い。すなわち、スペーサを個々に半導体チップに取り付ける手間を省略でき、迅速かつ簡単にスペーサを形成することができる。
（２４）この半導体装置の製造方法において、
前記スペーサを、前記半導体チップの面の内側に形成してもよい。
これによれば、スペーサの表面積を小さくすることができる。そのため、例えば、半導体装置の封止に使用される材料と物性値が異なる場合であっても、半導体装置の内部応力を減少させることができる。
（２５）この半導体装置の製造方法において、
前記スペーサを、内部に複数のボールを有するように形成してもよい。これによれば、容易に設計通りの高さのスペーサを形成することができるため、簡単に半導体装置を製造することができる。
（２６）この半導体装置の製造方法において、
前記スペーサを、前記ボールの直径とほぼ等しい高さに形成してもよい。
（２７）この半導体装置の製造方法において、
前記ボールは弾性を有してもよい。これによれば、ボールによって半導体チップの表面が傷つくことを防止することができる。
（２８）この半導体装置の製造方法において、
前記スペーサの形成工程で、
複数の穴を有する型を前記基板にセットし、
それぞれの前記穴内に前記スペーサの材料であるペーストを設け、
前記型を前記ウェハから離すことで、複数の前記スペーサを形成してもよい。これによれば、ペーストを型に形成された複数の穴に設けることで、複数のスペーサを一括して形成することができる。
（２９）この半導体装置の製造方法において、
前記型は、前記ペーストの流れを止めるダム部を有し、
前記ペーストを、前記穴内の前記ダム部で囲まれた空間に設けてもよい。これによって、流動しやすい材料を使用しても、所定の幅のスペーサを簡単に形成することができる。
（３０）この半導体装置の製造方法において、
前記ペーストを、前記型の面と面一になるように設けてもよい。これによれば、ペーストを型の面と面一になるように設けることで、所定の高さのスペーサを簡単に形成することができる。
（３１）この半導体装置の製造方法において、
前記ペーストは、樹脂であってもよい。
（３２）この半導体装置の製造方法において、
前記ペーストのチキソ比は、モールド封止材料のチキソ比よりも大きくてもよい。
（３３）この半導体装置の製造方法において、
前記ペーストは、複数の前記ボールを含有してもよい。これによれば、内部にボールを含有するスペーサを容易に形成することができる。
（３４）この半導体装置の製造方法において、
前記スペーサの形成工程で、
少なくとも複数の前記半導体チップ上に、感光性を有する前記スペーサの材料を設け、
前記材料を露光及び現像することで、複数の前記スペーサを形成してもよい。これによれば、材料を露光及び現像することで、複数のスペーサを一括して形成することができる。
（３５）この半導体装置の製造方法において、
前記材料は、ポジ型又はネガ型のいずれかの性質を有してもよい。
（３６）この半導体装置の製造方法において、
前記材料を、スピンコート法によって設けてもよい。これによって、材料を一定の厚みにすることができる。したがって、所定の高さのスペーサを簡単に形成することができる。
（３７）この半導体装置の製造方法において、
前記材料は、複数の前記ボールを含有してもよい。これによれば、内部にボールを含有するスペーサを容易に形成することができる。
（３８）この半導体装置の製造方法において、
前記スペーサの形成工程で、
前記スペーサの材料であるシートをテープに貼り付け、
前記シートの複数の部分を、前記テープから前記半導体チップ上に転写させることで、複数の前記スペーサを形成してもよい。これによれば、テープに貼り付けられたシートを転写することで、複数のスペーサを一括して形成することができる。
（３９）この半導体装置の製造方法において、
前記転写工程前に、
前記テープと前記複数の部分との接着力を、前記テープと前記シートの他の部分との接着力よりも小さくしてもよい。これによって、シートを部分的に半導体ウェハ上に転写させることができる。
（４０）この半導体装置の製造方法において、
前記テープは、紫外線硬化性を有してもよい。
（４１）この半導体装置の製造方法において、
前記転写工程前に、
前記テープのうち前記シートの前記複数の部分が接着される領域に、紫外線を照射してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（４２）この半導体装置の製造方法において、
前記転写工程前に、
前記テープ上で、前記シートを前記複数の部分の輪郭を通るように切断してもよい。これによって、シートを簡単に部分的に剥がすことができる。
（４３）この半導体装置の製造方法において、
前記シートは、複数の前記ボールを含有してもよい。これによれば、内部にボールを含有するスペーサを容易に形成することができる。
（４４）この半導体装置の製造方法において、
前記スペーサを形成する工程は、前記スペーサを押圧してレベリングすることを含んでもよい。
（４５）この半導体装置の製造方法において、
前記半導体チップの電極と、前記基板の配線パターンと、をワイヤボンディングすることをさらに含んでもよい。
（４６）この半導体装置の製造方法において、
前記ワイヤボンディング工程前に、前記スペーサを形成する工程を行ってもよい。
（４７）この半導体装置の製造方法において、
前記ワイヤボンディング工程後に、前記スペーサを形成する工程を行ってもよい。
（４８）この半導体装置の製造方法において、
前記スペーサの形成工程を、前記基板上に積み重ねられる２段目以降の複数の半導体チップごとに繰り返すことで、複数のスタック型の半導体装置の集合体を形成することをさらに含んでもよい。これによれば、スペーサの形成工程を、２段目以降の複数の半導体チップごとに基板上で一括して行う。これによって、スペーサを形成した後の半導体チップを、基板上に移し変える手間が省略され、最小限の工程数で半導体装置を製造することができる。
（４９）この半導体装置の製造方法において、
各前記複数の半導体チップの前記基板を向く面には接着剤が形成されてなり、前記スペーサと前記半導体チップのそれぞれとを、前記接着剤によって固着してもよい。
（５０）この半導体装置の製造方法において、
前記接着剤は絶縁性接着剤であってもよい。
（５１）この半導体装置の製造方法において、
前記接着剤は、前記半導体チップの前記基板を向く面の全面に形成されていてもよい。
（５２）この半導体装置の製造方法において、
前記基板上に、積み重ねられた複数の前記半導体チップを封止する封止部を形成することをさらに含んでもよい。
（５３）この半導体装置の製造方法において、
前記封止工程後に、前記封止部及び前記基板を切断し、複数のスタック型の半導体装置に個片にすることをさらに含んでもよい。
（５４）本発明に係る半導体ウェハは、複数の半導体素子を有する半導体ウェハと、
それぞれの前記半導体素子上に設けられたスペーサと、
を含む。
（５５）この半導体ウェハにおいて、
前記スペーサは、前記半導体素子の面の内側に形成されてもよい。
（５６）この半導体ウェハにおいて、
前記スペーサは、内部に複数のボールを有してもよい。
（５７）この半導体ウェハにおいて、
前記スペーサの高さは、前記ボールの直径とほぼ等しくてもよい。
（５８）この半導体ウェハにおいて、
前記ボールは弾性を有してもよい。
（５９）本発明に係る半導体装置は、配線パターンを有する基板と、
前記基板上に平面的に並べられた複数の半導体チップと、
それぞれの前記半導体チップ上に設けられたスペーサと、
を含む。
（６０）本発明に係る半導体装置は、配線パターンを有する基板と、
前記基板上に平面的に並べられ、かつ、立体的に積み重ねられた複数の半導体チップと、
前記立体的に積み重ねられた半導体チップ同士の間に設けられたスペーサと、
を含む。
（６１）この半導体装置において、
前記スペーサは、前記半導体チップの面の内側に形成されてもよい。
（６２）この半導体装置において、
各前記半導体チップの前記基板を向く面には、絶縁層が形成されていてもよい。
（６３）この半導体装置において、
前記絶縁層は、各前記半導体チップの前記基板を向く面の全面に形成されていてもよい。
（６４）この半導体装置において、
前記スペーサは、内部に複数のボールを有してもよい。
（６５）この半導体装置において、
前記スペーサの高さは、前記ボールの直径とほぼ等しくてもよい。
（６６）この半導体装置において、
前記ボールは弾性を有してもよい。
（６７）この半導体装置において、
前記半導体チップは電極を有し、
前記電極と前記基板の前記配線パターンとがワイヤボンディングされてもよい。
（６８）この半導体装置において、
前記基板上に、複数の前記半導体チップを封止する封止部が形成されてもよい。
（６９）この半導体装置において、
前記封止部及び前記基板が切断されることで、個片化されてなるスタック型として構成されてもよい。
（７０）本発明に係る回路基板は、上記半導体装置が実装されている。
（７１）本発明に係る電子機器は、上記半導体装置を有する。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００７】
（第１の実施の形態）
図１〜図１０は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。まず、図１に示すように、基板１０に複数の半導体チップ２０を搭載する。基板１０は、個片になると半導体装置のインターポーザとなる。
【０００８】
基板１０は、有機系（ポリイミド基板）又は無機系（セラミック基板、ガラス基板）のいずれの材料から形成されてもよく、これらの複合構造（ガラスエポキシ基板）から形成されてもよい。基板１０の平面形状は限定されないが、図１に示すように矩形をなすことが多い。基板１０は、単層又は多層基板のいずれでもよい。
【０００９】
基板１０には、複数の半導体チップ２０を搭載するために、複数の搭載領域１２が設けられている。搭載領域１２は、基板１０のいずれか一方又は両方の面に形成されている。図１に示す例では、複数の搭載領域１２は、基板１０の面上で複数行複数列（マトリクス状）に配列されている。
【００１０】
基板１０は、複数の配線からなる配線パターン１４（図３（Ａ）参照）を有する。詳しくは、配線パターン１４は、各搭載領域１２に形成されている。基板１０には、一方の面と他方の面とを電気的に接続するための複数の貫通孔１６（図３（Ａ）参照）が形成されていてもよい。貫通孔１６は、導電材料で埋められてもよいし、内壁面にメッキされてスルーホールとなっていてもよい。こうすることで、基板１０の両面から電気的な接続を図ることができる。
【００１１】
半導体チップ２０の形状は限定されないが、図１に示すように直方体（立方体を含む）をなすことが多い。半導体チップ２０は、図示しないトランジスタやメモリ素子などからなる集積回路が形成されている。半導体チップ２０は、集積回路と電気的に接続した少なくとも１つ（多くの場合複数）の電極（図示しない）を有する。電極は、半導体チップ２０の面の端部に、外形の２辺又は４辺に沿って配置されてもよいし、面の中央部に形成されてもよい。電極は、アルミニウム系又は銅系の金属で形成されてもよい。また、半導体チップ２０には、電極の中央部を避けて端部を覆って、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００１２】
図１に示すように、基板１０の複数の搭載領域１２のそれぞれに、半導体チップ２０を搭載する。複数の半導体チップ２０を基板１０に平面的に並べる。半導体チップ２０を、電極を上に向けてボンディング（フェースアップボンディング）する。半導体チップ２０を接着剤で基板１０に接着してもよい。このとき、接着剤は絶縁性を有してもよい。
【００１３】
図２に示すように、半導体チップ２０と配線パターン１４とを電気的に接続する。ワイヤ３０によって両者の電気的な接続を図ってもよい。その場合、ボールバンプ法を適用してもよい。すなわち、ツール（例えばキャピラリ）の外部に引き出したワイヤ３０の先端部をボール状に溶融させ、その先端部を電極に熱圧着する（超音波振動も併用すると好ましい）ことで、ワイヤ３０を電極に電気的に接続してもよい。その場合、ワイヤ３０を、半導体チップ２０の電極にボンディングした後、基板１０の配線パターン１４にボンディングしてもよい。
【００１４】
変形例として、ワイヤ３０を、基板１０の配線パターン１４にボンディングした後、半導体チップ１０の電極にボンディングしてもよい。このように、ワイヤ３０を低い位置から高い位置に引き出すことで、ワイヤ３０のループ高さを低くすることができる。半導体チップ１０の電極にセカンドボンディングを行う場合には、予め電極上にバンプを設けておくことが好ましい。こうすることで、下地となる電極を損傷させずに、ワイヤ３０と電極との電気的な接続信頼性を高めることができる。
【００１５】
図３（Ａ）〜図３（Ｃ）に示すように、それぞれの半導体チップ２０にスペーサ５０を設ける。本実施の形態では、印刷法を適用することで複数のスペーサ５０を一括して設ける。スペーサ５０の材料は、液状樹脂（例えばペースト４９）であってもよい。スペーサ５０は、半導体チップ２０の上面（電極の形成面）に設ける。例えば、スペーサ５０を、半導体チップ２０の面の内側に設けてもよい（図５参照）。例えば、スペーサ５０を、半導体チップ２０の面において、端部に形成された複数の電極よりも中央部の領域に設けてもよい。これによれば、スペーサ５０の表面積を小さくすることができる。そのため、例えば、半導体装置の封止に使用される材料（例えばトランスファモールドに使用の材料）と物性値（例えば熱膨張係数）が異なる場合であっても、両者の接触面積が小さくなるため、半導体装置の内部応力を減少させることができる。あるいは、スペーサ５０を、半導体チップ２０の面の外側にはみ出すように設けてもよい。ワイヤボンディング工程後にスペーサ５０を設ける場合に、ワイヤ３０の一部をペースト４９で覆っても構わない。なお、スペーサ５０は、ワイヤ３０の高さよりも厚く（高く）形成する。
【００１６】
ペースト４９は、絶縁材料であることが好ましく、例えば樹脂であってもよい。また、ペースト４９のチキソ比は、モールド封止材料（例えばトランスファモールドに使用される材料（例えば樹脂））のチキソ比よりも大きいことが好ましい。こうすることで、印刷抜けをなくして、確実に半導体チップ２０上にスペーサ５０を形成することができる。
【００１７】
図３（Ａ）に示すように、型４０を、基板１０の半導体チップ２０が搭載された側の面にセットする。型４０は、所定の平面形状にパターニングされたマスク（又はスクリーン）である。型４０によって形成された空間に、スペーサ５０の材料であるペースト４９を設けることで、半導体チップ２０にスペーサ５０を形成する。
【００１８】
型４０は、ペースト４９を設けるための複数の穴４２を有する。図３（Ａ）に示す例では、１つの穴４２は、いずれか１つの半導体チップ２０に対応している。そして、型４０を基板１０にセットすることで、基板１０上に、ペースト４９を設けるための空間が形成される。図３（Ａ）に示すように、穴４２の開口の平面形状は、半導体チップ２０の面の内側に包含されてもよい。こうすることで、ペースト４９が押し出される領域が半導体チップ２０の面の内側に包含されるので、スペーサ５０を半導体チップ２０の面の内側に設けやすくなる。なお、穴４２の平面形状は限定されず、例えば矩形又は円形をなしてもよい。
【００１９】
図３（Ａ）に示すように、型４０は、ペースト４９の流れ（基板の幅方向に広がる流れ）を止めるダム部４４を有してもよい。図３（Ａ）に示す例では、ダム部４４は、半導体チップ２０の面の内側に包含される穴４２の外周に、半導体チップ２０の高さ方向に延びて形成されている。型４０を基板１０にセットしたときに、ダム部４４が半導体チップ１０の面に接触するようになっていてもよい。ダム部４４を設けることで、ペースト４９が流動しやすくても（チキソ比が大きくても）、所定の幅のスペーサ５０を簡単に形成することができる。逆にいうと、ペースト４９として流動しにくい（チキソ比が小さい）材料を選べば、ダム部４４は省略してもよい。なお、ダム部４４を省略する場合、レベリング工程（図４参照）を経て各スペーサ５０を形成してもよい。ダム部４４は、スペーサ５０の平面形状に応じて設ければよい。
【００２０】
図３（Ａ）に示すように、型４０の基板１０側の立体形状は、基板１０上の凸部（半導体チップ２０、ワイヤ２２及び配線パターン１４など）を避ける形状（図３（Ａ）では凹部）をなしている。型４０の基板１０側の部分を、ワイヤ２２も避ける形状にすれば、スペーサ５０の形成工程をワイヤボンディング工程後に行うことが可能になる。変形例として、スペーサ５０の形成工程をワイヤボンディング工程前に行ってもよい。型４０は、エッチング法（ハーフ又はフルエッチング）を適用することで所定の立体形状に形成してもよい。
【００２１】
図３（Ａ）に示すように、型４０を基板１０にセットし、穴４２を半導体チップ２０上に配置させる。そして、型４０にペースト４９を設け、押圧部材（例えばスキージ）４８によって、穴４２内で型４０の面の高さにペースト４９を均一にする。
【００２２】
こうして、図３（Ｂ）に示すように、型４０の複数の穴４２内にペースト４９を設ける。その場合、ペースト４９を、空間の全部（図３（Ａ）ではダム部４４で囲まれた部分）に充填させてもよく、このとき、ペースト４９は、型４０の面（基板１０とは反対側の面）４６と面一になる。すなわち、ペースト４９の面の高さは、型４０の面の高さと同一になる。したがって、型４０の面の高さを決定することで、所定の高さのスペーサ５０を簡単に形成することができる。
【００２３】
図３（Ｃ）に示すように、型４０を基板１０から離すことで、複数のスペーサ５０を複数の半導体チップ２０上に設けることができる。
【００２４】
この方法によれば、ペースト４９を型４０に形成された複数の穴４２に設けることで、複数のスペーサ５０を一括して形成することができる。また、ペースト４９を必要な部分に直接設けるので、材料を無駄にすることがなく、コストを抑えることができる。
【００２５】
なお、ペースト４９は、空間の一部（図３（Ａ）ではダム部４４で囲まれた空間の一部）に設けてもよい。このとき、ペースト４９によってスペーサを形成した後に、それらを押圧してレベリングすることで、スペーサ５０を形成してもよい。これによると、各スペーサ５０の高さを一定にすることができ、かつ、スペーサ５０の半導体チップ２０を向く面とは反対側の面を半導体チップ２０と平行になるように形成することができる。そのため、複数の半導体チップを、半導体チップ同士が平行になるように積層することができ、積層された半導体チップ同士、あるいは、半導体チップとワイヤとがショートしにくい、電気的な信頼性の高い半導体装置を製造することができる。このとき、図４に示すように、複数のスペーサを同時に押圧治具１００によって押圧して、一括して複数のスペーサ５０を形成してもよい。
【００２６】
こうして、図５に示すように、基板１０上の複数の半導体チップ２０のそれぞれに、スペーサ５０を形成することができる。半導体装置１は、基板１０と、基板１０上に平面的に並べられた半導体チップ２０と、それぞれの半導体チップ２０上に設けられたスペーサ５０と、を含む。スペーサ５０自体の接着機能の有無は問わない。
【００２７】
なお、図６に示すように、スペーサを内部に複数のボール５７を有するように形成してもよい。複数のボール５７を含有するペーストを使用して、上述したスペーサ５０を形成する工程を行うことで、内部に複数のボールを有するスペーサ５５を形成してもよい。これによると、各スペーサ５５の高さを揃えることが容易になり、信頼性の高い半導体装置を製造することができる。特に、押圧治具１００によってレベリングしてスペーサを形成する場合、ボール５７によって押圧治具１００の高さを制御することが容易となるため、複数のスペーサを同時にレベリングする工程を容易に行うことができ、信頼性の高い半導体装置を効率よく形成することができる。また、スペーサ５５の半導体チップ２０を向く面とは反対側の面を、半導体チップ２０と平行になるように形成することが容易となるため、信頼性の高い半導体装置を容易に製造することができる。なお、スペーサ５５を、ボール５７の直径とほぼ等しい高さに形成してもよい。すなわち、ボール５７として、スペーサ５５の設計高さとほぼ同じ直径をなすボールを使用してもよい。ボール５７の材料は特に限定されないが、例えば樹脂や、ゴムなどであってもよい。また、ボール５７は、絶縁性を有する材料によって形成されてもよい。ボール５７は弾性を有してもよい。ボール５７が弾性を有する場合、ボール５７によって半導体チップが傷つくことを防止することができるため、信頼性の高い半導体装置を製造することができる。
【００２８】
次に、図７（Ａ）及び図７（Ｂ）に示すように、平面的に並べられた複数の半導体チップ２０上に複数の他の半導体チップ２２を積み重ね、それぞれの半導体チップ２２に上述の工程を繰り返してスペーサ５２を設ける。
【００２９】
図７（Ａ）に示すように、半導体チップ２２を電極を上に向けて、半導体チップ２０上にボンディングする。詳しくは、半導体チップ２２をスペーサ５０上に搭載する。例えば、半導体チップ２２の裏面（基板１０を向く面）に貼り付けられた接着剤（例えば接着シート）６０によって、半導体チップ２２をスペーサ５０上に固定してもよい。なお、接着剤６０は、絶縁性接着剤であってもよく、このとき、半導体チップ２２の裏面全体に接着剤６０を設ければ、半導体チップ２２とワイヤ３０とのショートを防止できる。その後、半導体チップ２２と配線パターン１４とを、例えばワイヤ３２で電気的に接続する。
【００３０】
そして、型４１を基板１０にセットし、押圧部材４８でペースト４９を穴４２内に設ける。図７（Ａ）に示すように、ダム部４４が形成される場合には、ペースト４９をダム部４４で囲まれた空間に充填させる。こうして、ペースト４９を型４１の面４６と面一になるように設ける。
【００３１】
その後、図７（Ｂ）に示すように、型４１を基板１０から離すことで、複数のスペーサ５２を複数の半導体チップ２２上に一括して設けることができる。
【００３２】
図８に示すように、以上の工程を複数回繰り返して、複数のスタック構造の半導体装置の集合体を形成する。基板１０には、２つ以上の半導体チップが積み重ねられている。図８に示す例では、４つの半導体チップ２０、２２、２４、２６が立体的に積み重ねられ、高さ方向の半導体チップ同士の間には、スペーサ５０、５２、５４が介在している。
【００３３】
これによれば、スペーサの形成工程を、２段目以降の複数の半導体チップ２２、２４、２６ごとに基板１０上で一括して行う。そのため、スペーサを形成した後の半導体チップを、基板１０上に移し変える手間が省略され、最小限の工程数で半導体装置を製造することができる。
【００３４】
図８に示す例では、各半導体チップ２０、２２、２４、２６の外形の大きさは同一であるが、本実施の形態はこれに限定されず、基板１０に異なる大きさの複数の半導体チップを搭載してもよい。例えば、上側の半導体チップの外形を、下側の半導体チップの外形よりも大きくしてもよい。
【００３５】
図９に示すように、基板１０上に積み重ねられた複数の半導体チップ２０、２２、２４、２６を封止する。封止材は、例えば樹脂であってもよい。図９に示すように、基板１０に平面的に並べられた複数の半導体チップ２０、２２、２４、２６を一括封止してもよい。封止には、金型を使用すればよい。例えば、トランスファモールドを適用して、基板１０上に封止部６２を形成してもよい。その場合、封止材は、モールド樹脂と呼ばれる。これによれば、例えば、複数の基板１０上に同時に封止部７０を形成できるので、生産性に優れる。
【００３６】
あるいは、ポッティング法を適用することで封止部７０を形成してもよい。その場合、封止材は、液状樹脂（例えばポッティング樹脂）であることが一般的である。
【００３７】
半導体装置の集合体３は、基板１０と、複数の半導体チップ２０、２２、２４、２６と、複数のスペーサ５０、５２、５４と、を含む。複数の半導体チップ２０、２２、２４、２６は、基板１０上に平面的に並べられ、かつ、立体的に積み重ねられている。そして、スペーサ５０、５２、５４は、立体的に積み重ねられた半導体チップ同士の間に設けられている。基板１０上に設けられた封止部６２によって、複数の半導体チップ２０、２２、２４、２６が覆われている。
【００３８】
図９に示すように、切断治具（例えばブレード）７０によって封止部６２及び基板１０を切断する。これによって、集合体３を複数のスタック型の半導体装置５（図１０参照）に個片にする。予め封止部６２に切断ライン（図９の２点鎖線に示すライン）を形成しておけば、切断の位置決めが容易になる。
【００３９】
こうして、図１０に示すように、スタック型として構成された半導体装置５を形成することができる。半導体装置５は、基板１１と、立体的に積み重ねられた複数の半導体チップ２０、２２、２４、２６と、封止部６４と、を含む。
【００４０】
図１０に示すように、基板１０（又は基板１１）に複数の外部端子６６を設けてもよい。外部端子６６は、上述の切断工程の前後のいずれに行ってもよい。切断工程前であれば、複数の半導体装置に一括して外部端子６６を形成できるので生産性に優れる。外部端子６６は、ハンダボールであってもよい。外部端子６６は、配線パターン１４に電気的に接続されている。貫通穴１６の位置に外部端子６６を設けてもよい。
【００４１】
本実施の形態に係る半導体装置の製造方法によれば、複数のスペーサ５０、５２、５４を基板１０上で一括して形成するので、生産性が極めて高い。すなわち、スペーサ５０、５２、５４を、個々に半導体チップ２０、２２、２４に取り付ける手間を省略でき、迅速かつ簡単にスペーサを形成することができる。
【００４２】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、本実施の形態に係る半導体装置の効果は上述の効果を備える。図５、図９及び図１０に示すように、本実施の形態に係る半導体装置は、上述の製造方法の過程で製造されるものである。
【００４３】
（第２の実施の形態）
図１１（Ａ）〜図１１（Ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、リソグラフィ技術（例えばフォトリソグラフィ技術）を適用することで複数のスペーサ５０を一括して設ける。図１１（Ａ）に示すように、本工程は、ワイヤボンディング工程前に行ってもよく、変形例としてワイヤボンディング工程後に行ってもよい。なお、本実施の形態では、上述の実施の形態で説明した内容は省略する。
【００４４】
図１１（Ａ）に示すように、感光性を有する材料（レジスト）７２を、複数の半導体チップ２０上に設ける。材料７２は、複数の半導体チップ２０を覆うように設けてもよいし、基板１０上の全面に設けてもよい。あるいは、材料７２は、半導体チップ２０ごとに分割して設けてもよい。材料７２は、それぞれの半導体チップ２０上で一定の厚みで形成することが好ましい。例えば、スピンコート法を適用して材料７２を設けてもよい。これによれば、材料７２を一定の厚みにすることができるので、スペーサ５０の高さを簡単に制御することができる。あるいは、ディッピング法、スプレーコート法を適用して材料７２を設けてもよい。なお、材料７２は、複数のボールを含有していてもよい（図示せず）。ボールは、先に説明したボール５７の内容を適用してもよい。
【００４５】
図１１（Ａ）に示すように、材料７２をパターニングする。詳しくは、材料７２上にマスク７４を配置して、光エネルギー７６を照射する。すなわち、マスク７４を介して、材料７２を露光する。マスク７４の形状は、パターニング形状によって決まり、材料７２がポジ型であるかネガ型であるかによって反転形状となる。図１１（Ａ）に示す例では、材料７２はポジ型の性質を有し、スペーサ５０として残す部分をマスク７４によって覆う。変形例として、材料７２として、ネガ型の性質を有するものを適用してもよく、その場合スペーサ５０として残す部分にマスク７４の開口を配置する。その後、材料７２を現像して、所定の位置にスペーサ５０を形成する。なお、レーザビームを照射することで、材料７２のうち不必要な部分を除去してもよい。
【００４６】
こうして、図１１（Ｂ）に示すように、半導体チップ２０上にスペーサ５０を設ける。スペーサ５０を設ける位置は限定されないが、後にワイヤボンディング工程を行う場合は、スペーサ５０をワイヤの電気的な接続部分を避けて設ける。その後、図１１（Ｃ）に示すように、半導体チップ２０の電極と、基板１０の配線パターン１４と、をワイヤ３０によって電気的に接続する。
【００４７】
上述とは別に、ワイヤボンディング工程後にスペーサ５０の形成工程を行ってもよい。その場合、露光工程前において、材料７２を、ワイヤ３０を覆うように設けてもよい。材料７２のうちワイヤを覆う部分を除去する場合には、現像することで除去してもよいし、レーザビームを照射することで除去してもよい。材料７２のうちワイヤ３０を覆う部分を、スペーサ５０の一部として残してもよい。
【００４８】
以上の工程を複数回繰り返して、複数のスタック構造の半導体装置の集合体を形成してもよい。あるいは、上述の実施の形態と組み合わせてもよい。
【００４９】
（第３の実施の形態）
図１２（Ａ）〜図１２（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、材料（シート）を転写させることで複数のスペーサ５０を一括して設ける。図１２（Ａ）に示すように、本工程は、ワイヤボンディング工程前に行ってもよく、変形例としてワイヤボンディング工程後に行ってもよい。なお、本実施の形態では、上述の実施の形態で説明した内容は省略する。
【００５０】
図１２（Ａ）に示すように、テープ８０及びシート８２を用意する。シート８２は、テープ８０に貼り付けられている。テープ８０は、シート８２の搬送用部材である。テープ８０は、接着力を有する。テープ８０は、シート８２の搬送時に接着力を発揮し、かつ、シート８２の転写時に接着力を失うものであることが好ましい。テープ８０は、エネルギーを加えることでその接着力が小さくなってもよい。例えば、テープ８０は、紫外線の照射によって接着力が小さくなる紫外線硬化性を有してもよい。
【００５１】
シート８２は、スペーサ５０の材料であり、固体をなしている。図１２（Ａ）に示すように、シート８２は、テープ８０の一方の面の全体に設けてもよい。変形例として、テープ８０の一方の面の一部に設けてもよい。スペーサ５０の形状と同一形状の複数のシート８２を、テープ８０に設けてもよい。その場合、１つのシート８２をいずれか１つの半導体チップ２０に対応する位置に設けることで、複数のシート８２を転写させるだけで複数のスペーサ５０を形成することができる。
【００５２】
シート８２の形成方法は限定されない。例えば、別工程でシート８２を形成した後にテープ８０に貼り付けてもよいし、可能であればテープ８０上でシート８２を形成してもよい（上述の工程参照）。シート８２は、トランスファモールドを適用することで形成してもよい。
【００５３】
なお、シート８２は、複数のボールを含有していてもよい（図示せず）。ボールは、先に説明したボール５７の内容を適用してもよい。
【００５４】
図１２（Ａ）に示すように、シート８２の複数の部分（スペーサ５０となる部分）８４を、半導体チップ２０上に転写させる。
【００５５】
転写工程前に、テープ８０とシート８２の複数の部分８４との接着力を、テープ８０とシートの他の部分との接着力よりも小さくすることが好ましい。例えば、テープ８０に部分的（複数の部分８４）にエネルギーを照射することで接着力を小さくしてもよい。こうすることで、シート８２の部分８４のみをテープ８０から剥離しやすくすることができる。
【００５６】
転写工程前に、図１２（Ａ）に示すように、シート８２の複数の部分８４の輪郭を通るように切断してもよい。すなわち、テープ８０上で、シート８２を複数の部分８４に分割する。その場合、テープ８０を切断しないことで、シート８２の複数の部分８４を一体的に取り扱うことができる。
【００５７】
転写工程では、シート８２の部分８４を、テープ８０を介して、半導体チップ２０に向けて押し出してもよい。あるいは、スペーサ５０を設ける位置に接着剤を設けることで、シート８２の部分８４を半導体チップ２０に接着させてもよい。
【００５８】
変形例として、シート８２の全体を基板１０側に転写してもよい。その場合、後にシート８２の不必要な部分（複数の部分８２を除く部分）を除去する。
【００５９】
こうして、図１２（Ｂ）に示すように、テープ８０を基板１０から離すことで、複数のスペーサ５０を複数の半導体チップ２０上に一括して設けることができる。その後、図１２（Ｃ）に示すように、半導体チップ２０の電極と、基板１０の配線パターン１４と、をワイヤ３０によって電気的に接続する。
【００６０】
以上の工程を複数回繰り返して、複数のスタック構造の半導体装置の集合体を形成してもよい。あるいは、上述の実施の形態と組み合わせてもよい。
【００６１】
（第４の実施の形態）
図１３は、本発明の第４の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、半導体ウェハ９０に複数のスペーサ５０を一括して形成する。本実施の形態では、上述の印刷法、フォトリソグラフィ技術による方法又は転写による方法のいずれの形態も適用可能であり、上述の実施の形態で説明した内容は省略する。
【００６２】
図１３に示すように、半導体ウェハ９０を用意する。半導体ウェハ９０には、図示しないトランジスタやメモリ素子などからなる集積回路が形成されている。半導体ウェハ９０は、複数の半導体素子９２を有し、それぞれの半導体素子９２の輪郭で切断されることで複数の半導体チップになる。半導体ウェハ９０は、複数の電極（図示しない）を有し、電極の中央部を避けて端部を覆うパッシベーション膜（図示しない）を有する。本実施の形態では、スペーサ５０の形成工程を、ウェハ状態で一括処理する。
【００６３】
上述の実施の形態で説明した方法を適用してスペーサ５０を形成する。本実施の形態に係るスペーサ付き半導体ウェハは、複数の半導体素子を有する半導体ウェハ９０と、それぞれの半導体素子９２上に設けられたスペーサ５０と、を含む。スペーサ５０は、半導体素子９２の面の内側に形成されてもよい。
【００６４】
スペーサ形成工程後、半導体ウェハ９０を複数の半導体チップに個片にする。半導体ウェハ９０の裏面に搬送用のテープ９４を貼り付け、切断治具（例えばブレード）９６で半導体ウェハ９０を切断する。
【００６５】
こうして、スペーサ付きの複数の半導体チップを形成することができる。複数のスペーサ付き半導体チップを積み重ねることで、スタック構造の半導体装置を形成してもよい。これによれば、スペーサ付き半導体チップを取り扱うことでスタック構造の半導体装置を形成するので、積層工程でスペーサ又は半導体チップを別々に取り扱う手間を省略することができる。
【００６６】
図１４には、上述の実施の形態を適用した回路基板が示されている。半導体装置５は、回路基板１０００に実装されている。回路基板１０００には、例えば、ガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅等からなる配線パターン１１００が所望の回路となるように形成されていて、配線パターン１１００と半導体装置の外部端子６６とが接合されている。
【００６７】
本発明の実施の形態に係る半導体装置を有する電子機器として、図１５にはノート型パーソナルコンピュータ２０００が示され、図１６には携帯電話３０００が示されている。
【００６８】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】 図２は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】 図３（Ａ）〜図３（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】 図４は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図５】 図５は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図６】 図６は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図７】 図７（Ａ）及び図７（Ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】 図８は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図９】 図９は、本発明の第１の実施の形態に係る半導体装置及びその製造方法を示す図である。
【図１０】 図１０は、本発明の第１の実施の形態に係る半導体装置を示す図である。
【図１１】 図１１（Ａ）〜図１１（Ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１２】 図１２（Ａ）〜図１２（Ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】 図１３は、本発明の第４の実施の形態に係るスペーサ付き半導体ウェハ及びその製造方法を示す図である。
【図１４】 図１４は、本発明の実施の形態に係る回路基板を示す図である。
【図１５】 図１５は、本発明の実施の形態に係る電子機器を示す図である。
【図１６】 図１６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 基板、 １１ 基板、 １４ 配線パターン、 ２０ 半導体チップ、 ２２ 半導体チップ、 ２４ 半導体チップ、 ２６ 半導体チップ、 ３０ ワイヤ、 ３２ ワイヤ、 ３４ ワイヤ、 ３６ ワイヤ、 ４０ 型、４２ 穴、 ４４ ダム部、 ４６ 面、 ４９ ペースト、 ５０ スペーサ、 ５２ スペーサ、 ５４ スペーサ、 ６２ 封止部、 ６４ 封止部、７２ 材料、 ８０ テープ、 ８２ シート、 ８４ 部分、 ９０ 半導体ウェハ、 ９２ 半導体素子
Claims (21)
- 複数の半導体チップが平面的に並べられた基板上に、複数の穴を有する型をセットする工程と、
前記複数の穴内にペーストを設ける工程と、
前記型を基板から離すことで、前記ペーストから複数のスペーサをそれぞれ前記複数の半導体チップ上に一括で形成する工程と、
を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記スペーサを、前記半導体チップの面の内側に形成する半導体装置の製造方法。 - 請求項１又は請求項２記載の半導体装置の製造方法において、
前記スペーサを、内部に複数のボールを有するように形成する半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記スペーサを、前記ボールの直径とほぼ等しい高さに形成する半導体装置の製造方法。 - 請求項３又は請求項４記載の半導体装置の製造方法において、
前記ボールは弾性を有する半導体装置の製造方法。 - 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記型は、前記ペーストの流れを止めるダム部を有し、
前記ペーストを、前記穴内の前記ダム部で囲まれた空間に設ける半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記ペーストを、前記型の面と面一になるように設ける半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記ペーストは、樹脂である半導体装置の製造方法。 - 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
前記ペーストのチキソ比は、モールド封止材料のチキソ比よりも大きい半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記ペーストは、複数の前記ボールを含有する半導体装置の製造方法。 - 請求項１から請求項１０のいずれかに記載の半導体装置の製造方法において、
前記スペーサを押圧してレベリングする工程をさらに含む半導体装置の製造方法。 - 請求項１から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記半導体チップの電極と、前記基板の配線パターンと、をワイヤで接続するワイヤボンディング工程をさらに含む半導体装置の製造方法。 - 請求項１２記載の半導体装置の製造方法において、
前記ワイヤボンディング工程前に、前記スペーサを形成する半導体装置の製造方法。 - 請求項１２記載の半導体装置の製造方法において、
前記ワイヤボンディング工程後に、前記スペーサを形成する半導体装置の製造方法。 - 請求項１４記載の半導体装置の製造方法において、
前記型は、凹部を有し、
前記型をセットする工程では、前記凹部内に前記ワイヤが位置するように前記型をセットする半導体装置の製造方法。 - 請求項１から請求項１５のいずれかに記載の半導体装置の製造方法において、
前記スペーサの形成工程を、前記基板上に積み重ねられる２段目以降の複数の半導体チップごとに繰り返すことで、複数のスタック型の半導体装置の集合体を形成することをさらに含む半導体装置の製造方法。 - 請求項１６記載の半導体装置の製造方法において、
各前記複数の半導体チップの前記基板を向く面には接着剤が形成されてなり、
前記スペーサと前記半導体チップのそれぞれとを、前記接着剤によって固着する半導体装置の製造方法。 - 請求項１７記載の半導体装置の製造方法において、
前記接着剤は絶縁性接着剤である半導体装置の製造方法。 - 請求項１７又は請求項１８記載の半導体装置の製造方法において、
前記接着剤は、前記半導体チップの前記基板を向く面の全面に形成されてなる半導体装置の製造方法。 - 請求項１６から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記基板上に、積み重ねられた複数の前記半導体チップを封止する封止部を形成することをさらに含む半導体装置の製造方法。 - 請求項２０記載の半導体装置の製造方法において、
前記封止工程後に、前記封止部及び前記基板を切断し、複数のスタック型の半導体装置に個片にすることをさらに含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045875A JP4206779B2 (ja) | 2002-02-25 | 2003-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048320 | 2002-02-25 | ||
| JP2003045875A JP4206779B2 (ja) | 2002-02-25 | 2003-02-24 | 半導体装置の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008004216A Division JP2008098686A (ja) | 2002-02-25 | 2008-01-11 | 半導体ウェハ及び半導体装置の製造方法 |
| JP2008004215A Division JP2008098685A (ja) | 2002-02-25 | 2008-01-11 | 半導体ウェハ、半導体チップ及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006670A JP2004006670A (ja) | 2004-01-08 |
| JP4206779B2 true JP4206779B2 (ja) | 2009-01-14 |
Family
ID=30445728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003045875A Expired - Fee Related JP4206779B2 (ja) | 2002-02-25 | 2003-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4206779B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158747A (ja) * | 2002-11-08 | 2004-06-03 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法 |
| JP4203031B2 (ja) * | 2004-03-18 | 2008-12-24 | 株式会社東芝 | 積層型電子部品の製造方法 |
| JP2006253175A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | 半導体パッケージ及びその製造方法 |
| FR2895924B1 (fr) | 2006-01-10 | 2009-09-25 | Valeo Electronique Sys Liaison | Procede de brasage entre eux d'au moins deux organes empiles |
| JP5372346B2 (ja) | 2007-07-18 | 2013-12-18 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP5304592B2 (ja) * | 2009-10-27 | 2013-10-02 | 住友ベークライト株式会社 | 樹脂封止型半導体装置 |
| WO2016131686A1 (en) * | 2015-02-18 | 2016-08-25 | Koninklijke Philips N.V. | Device with multiple, stacked light emitting devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707979B2 (ja) * | 1994-09-16 | 1998-02-04 | 日本電気株式会社 | ハイブリッドｉｃ及びその製造方法 |
| JP2561039B2 (ja) * | 1994-11-22 | 1996-12-04 | 日本電気株式会社 | 半導体チップおよび回路基板の接続方法 |
| JPH10163230A (ja) * | 1996-11-29 | 1998-06-19 | Matsushita Electric Ind Co Ltd | 半導体実装方法 |
| JP3643706B2 (ja) * | 1998-07-31 | 2005-04-27 | 三洋電機株式会社 | 半導体装置 |
| JP2001035996A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2002057272A (ja) * | 2000-08-04 | 2002-02-22 | ▲せき▼品精密工業股▲ふん▼有限公司 | スタックト・ダイ・パッケージ構造 |
| KR20030027413A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법 |
-
2003
- 2003-02-24 JP JP2003045875A patent/JP4206779B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004006670A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933172B2 (en) | Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| US7750467B2 (en) | Chip scale package structure with metal pads exposed from an encapsulant | |
| JP3918681B2 (ja) | 半導体装置 | |
| TWI463635B (zh) | 具有堆疊的微電子單元之微電子封裝及其製造方法 | |
| US20050179124A1 (en) | Method for fabricating semiconductor component with stiffener and circuit decal | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JP2007115774A (ja) | 半導体装置の製造方法 | |
| JP2000340713A (ja) | 半導体パッケージ及びその製造方法 | |
| TW200839992A (en) | Varied solder mask opening diameters within a ball grid array substrate | |
| CN109509727B (zh) | 一种半导体芯片封装方法及封装结构 | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP2003318323A (ja) | 半導体装置およびその製造方法 | |
| CN111199924B (zh) | 半导体封装结构及其制作方法 | |
| JP2004165190A (ja) | 半導体装置及びその製造方法 | |
| US7785928B2 (en) | Integrated circuit device and method of manufacturing thereof | |
| CN110718529A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2008098685A (ja) | 半導体ウェハ、半導体チップ及び半導体装置の製造方法 | |
| JP2008098686A (ja) | 半導体ウェハ及び半導体装置の製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |