JP2004165190A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004165190A JP2004165190A JP2002325770A JP2002325770A JP2004165190A JP 2004165190 A JP2004165190 A JP 2004165190A JP 2002325770 A JP2002325770 A JP 2002325770A JP 2002325770 A JP2002325770 A JP 2002325770A JP 2004165190 A JP2004165190 A JP 2004165190A
- Authority
- JP
- Japan
- Prior art keywords
- base frame
- main surface
- semiconductor chip
- electrode
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法。
【解決手段】第１の面２０ａと、第１の面２０ａと対向する第２の面２０ｂと、開口部２２とを有する基体枠２０と、複数の電極パッド３４を具えている第１の主表面３６と、第２の主表面３８とを有し、開口部２２内に配置されている半導体チップ３０と、第１の面２０ａ上及び第１の主表面３６上に形成されている絶縁膜４０と、電極パッド３４から基体枠２０の第１の面２０ａの上側へと導出されている、複数の配線パターン４２と、配線パターン４２及び絶縁膜４０上に形成されている封止部４４と、基体枠２０の上側を含む領域の配線パターン４２上に設けられた複数の外部端子４７とを具えている。
【選択図】 図２
【解決手段】第１の面２０ａと、第１の面２０ａと対向する第２の面２０ｂと、開口部２２とを有する基体枠２０と、複数の電極パッド３４を具えている第１の主表面３６と、第２の主表面３８とを有し、開口部２２内に配置されている半導体チップ３０と、第１の面２０ａ上及び第１の主表面３６上に形成されている絶縁膜４０と、電極パッド３４から基体枠２０の第１の面２０ａの上側へと導出されている、複数の配線パターン４２と、配線パターン４２及び絶縁膜４０上に形成されている封止部４４と、基体枠２０の上側を含む領域の配線パターン４２上に設けられた複数の外部端子４７とを具えている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ（ＷａｆｅｒＬｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷＣＳＰとも称する。）と呼ばれるパッケージ形態が提案されている。
【０００３】
ＷＣＳＰは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。半導体チップの表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。
【０００４】
この絶縁膜の表面上には、露出している電極パッドに接続された複数の配線パターンが形成されている。
【０００５】
これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。
【０００６】
さらに、電極ポストの頂面上には、例えばＢＧＡパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。
【０００７】
このようにＷＣＳＰは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設ける、いわゆるファンイン構造を有している。
【０００８】
このようなファンイン構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている構造をとる半導体装置が知られている（例えば、特許文献１参照。）。
【０００９】
さらに、半導体チップの反りを防止しつつ、コンパクト化及び高集積化することを目的として、いわゆるファンイン構造を有する２枚のＷＣＳＰタイプの半導体装置が、その背面同士を接着層を介して互いに接合されている構成を具えた半導体装置が知られている。
【００１０】
この半導体装置の構成によれば、接合された２枚の半導体チップの電子回路形成面側にあたる外側表面には、封止樹脂層が形成されている。封止樹脂層を上下に貫いて導体ポストが形成されていて、この導体ポストは電子回路に、再配線回路を介して電気的に接続されている。さらに、この導体ポストの頂面には半田バンプが形成されている（例えば、特許文献２参照。）。
【００１１】
【特許文献１】
特開２０００−２０８５５６号公報（特許請求の範囲及び図５）
【特許文献２】
特開２０００−２７７６８２号公報（特許請求の範囲及び図６）
【００１２】
【発明が解決しようとする課題】
半導体装置の高機能化に伴い、１つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。
【００１３】
上述した従来のＷＣＳＰは、隣接する外部端子同士の最小間隔は、具体的には０．５ｍｍ程度とされている。また、７ｍｍ×７ｍｍ角のＷＣＳＰの場合には、設けられている外部端子の数は１６０程度である。
【００１４】
パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、７ｍｍ×７ｍｍ角のＷＣＳＰに３００程度の外部端子を設けることが望まれている。
【００１５】
上述したＷＣＳＰにおいて、隣接する外部端子同士の間隔をより狭めて、ＷＣＳＰの表面上により多数の外部電極を形成することは、技術的には不可能ではない。
【００１６】
しかしながら、７ｍｍ×７ｍｍ角のＷＣＳＰの表面積に３００個の外部端子を形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、ＷＣＳＰを実装基板上に実装するためには、極めて高度な技術が必要となる。
【００１７】
例えば、複数の外部端子同士の間隔を、０．３ｍｍ〜０．７ｍｍ程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。
【００１８】
このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。
【００１９】
また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。
【００２０】
そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有する半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】
この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、第１の面と、この第１の面と対向する第２の面と、第１の面から第２の面へと貫通する開口部とを有する基体枠を具えている。
【００２２】
さらに、この発明の半導体装置は、複数の電極パッドを具えている第１の主表面と、この第１の主表面と対向する第２の主表面とを有し、第１の主表面のレベル（高さ、以下同じ。）が第１の面のレベルと実質的に同一のレベルとなるように、開口部内に配置されている半導体チップを具えている。
【００２３】
また、絶縁膜が、複数の電極パッドの一部分を露出させて、第１の面上及び第１の主表面上に形成されている。
【００２４】
電極パッドの各々には、複数の配線パターンが電気的に接続されていて、これらは電極パッドから前記基体枠の第１の面の上側へと導出されている。
【００２５】
配線パターン及び絶縁膜上には、封止部が配線パターンの一部分を露出するように形成されている
さらにこの発明の半導体装置は、基体枠の上側を含む領域の配線パターン上に設けられた複数の外部端子を具えている。
【００２６】
この発明の半導体装置の構成により、半導体チップを囲むように設けられている基体枠の上側（真上）を含む領域にも、外部電極を設けることができる構成としてあるので、外部電極の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。
【００２７】
また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。
【００２８】
また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００２９】
また、この発明の半導体装置の製造方法の主要工程は下記の通りである。
【００３０】
下地上に、半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける。
【００３１】
複数の電極パッドが設けられた第１の主表面と、この第１の主表面に対向する第２の主表面とを有する半導体チップを準備する。
【００３２】
開口部内に、第１の主表面のレベルが基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ第２の主表面が半導体チップ配置領域と対面するように、前記半導体チップを配置する。
【００３３】
基体枠の第１の面上及び第１の主表面上に、絶縁膜を、電極パッドの一部分を露出するように形成する。
【００３４】
絶縁膜上に、電極パッドの各々に電気的に接続されていて電極パッドから基体枠の第１の面の上側に導出された、複数の配線パターンを形成する。
【００３５】
配線パターン及び絶縁膜上に、封止部を、第１の面上に位置する配線パターンの一部分を露出させて形成する。
【００３６】
基体枠の上側を含む領域の配線パターン上に、複数の外部端子を接続して形成する。
【００３７】
複数の半導体チップ間を切断して、半導体チップを含む半導体装置の個片化を行う。
【００３８】
この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる、
【００３９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００４０】
＜第１の実施の形態＞
図１及び図２を参照して、この発明の第１の実施の形態の半導体装置につき説明する。図１（Ａ）は第１の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと電極ポストとの接続関係を説明するために、図１（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。また、図２（Ａ）及び（Ｂ）は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、図２（Ａ）は、この発明の半導体装置１０が、その底面側に下地１２を具えている構成例である。また、図２（Ｂ）は、下地１２を具えていない構成例である。
【００４１】
この発明の第１の実施の形態の半導体装置１０は、下地１２上に、貫通孔である開口部２２を有する基体枠２０を具えている（図２（Ａ）参照。）。この基体枠２０は、一例として、四角形の枠状部であって、好ましくは表面に対応する第１の面２０ａ及び裏面に対応する第２の面２０ｂを有していて、かつその中央部には、第１の面２０ａから第２の面２０ｂへと貫通する四角形の開口部２２が形成されている。
【００４２】
この基体枠２０は、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体で形成することができる。さらにセラミック基板、金属基板及びＳｉ基板を含む基板群から、適宜選択した基板で形成することができる。好ましくは、基体枠２０としてＳｉ基板を使用するのがよい。このようにすれば、後に形成される配線パターンの耐熱ストレス特性を向上させることができる。
【００４３】
上述した開口部２２は、基体枠２０を構成している材料に応じて、例えばレーザー加工、パンチング等の機械加工、金型加工等の従来周知の手法により適宜形成することができる。この開口部２２の大きさは、この開口部２２の内側に半導体チップ３０を設けることができる程度に、半導体チップ３０の大きさと実質的に同一又は若干それよりも大きく設定する。開口部２２は、基体枠２０に複数個が格子状に、好ましくはそれぞれ互いに等間隔となるように配置されている。この間隔は、所望の外部端子の数、外部端子同士の間隔及び拡張部２１の面積等を考慮して決定される。
【００４４】
また、この開口部２２内には、半導体チップ３０が嵌め込み等により配置される。従って、半導体チップ３０の側面３７は、基体枠２０によって囲まれていて、半導体チップ３０の表面領域外に、これと隣接する基体枠２０の表面領域が形成されている。この半導体チップ３０は、第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８と、この第１の主表面３６と第２の主表面３８との間に存在する１又は２以上の側面３７を有している。この第１の主表面３６のレベルが第１の面２０ａのレベルと実質的に同一となるようにされる。第１の主表面３６は、電極パッド３４を具えている。電極パッド３４は、第１の主表面３６の周縁に沿って複数が形成されている。
【００４５】
半導体チップ３０は、第１の主表面３６が上面となるように、すなわち第２の主表面３８が下地１２の半導体チップ配置領域１４に対面するように、開口部２２内に設けられている。
【００４６】
基体枠２０の第１の面２０ａ上及び第１の主表面３６上には、絶縁膜４０が、複数の電極パッド３４の一部分が露出するように形成されている。
【００４７】
この絶縁膜４０の表面上には、複数の配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【００４８】
これら配線パターン４２及び絶縁膜４０を覆うように半導体チップ３０及び基体枠２０のそれぞれの表面領域上に封止部４４が設けられている。上述の絶縁膜４０と封止部４４を総じて絶縁層４８とも称する。それぞれの配線パターン４２からこの封止部４４を貫通して、この封止部４４の表面に達する電極ポスト４６がそれぞれ設けられている。これら電極ポスト４６の一部は、半導体チップ３０の上側（真上）に設けられており、また、残りの電極ポスト４６は基体枠２０の上側（真上）に設けられている。通常は、これら電極ポスト４６は、一定の間隔で配列させてある。また、各電極ポスト４６の頂面は、封止部４４の表面に露出している。この電極ポスト４６はポスト電極とも称せられ、その露出された頂面には外部端子４７が設けられている。外部端子４７としては通常、半田ボール４７ａを設けている。この外部端子４７は電極パッド３４の配列間隔よりも広い間隔で配列されている。
【００４９】
ここで、図１（Ｂ）を用いて、電極パッド３４と配線パターン４２との接続関係につき説明する。これらの接続関係の理解を容易にするために図１（Ａ）の部分領域（実線で囲まれた領域）１１を拡大して示してある。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポスト（図２に４６で示す。）と、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、この順番で、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【００５０】
この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び基体枠２０の上側（真上）、すなわち拡張部２１の領域の境界にまたがるように設けられている。
【００５１】
そのため、配線パターン４２のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。
【００５２】
このように、特にエッジ部効果とか、熱ストレス等により応力が集中しやすいと思われるパターン４２の部分領域を太く形成しておくことにより、半導体装置１０の動作の信頼性が向上する。
【００５３】
この基体枠２０の上側（真上）の領域は、外部端子形成領域を半導体チップ３０の表面領域外に拡張している意味で拡張部２１と称せられる。この構成例では拡張部２１にも電極ポスト４６が形成されている。
【００５４】
そして、配線パターン４２及び電極ポスト４６を覆うように、封止部４４が形成されている。封止部４４は電極ポスト４６の一部分が露出するように形成されている。
【００５５】
この電極ポスト４６を介して、外部端子４７が形成されている。電極ポストを介さずに、封止部４４から配線パターン４２の一部分を露出させて、直接的に配線パターン４２に外部端子を接続する構成とすることもできる。
【００５６】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、電極ポスト４６の頂面と接触して設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。この隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【００５７】
既に説明したとおり、これら電極ポスト４６は、半導体チップ３０の上側に対応する表面積の範囲のみならず、基体枠２０の上側、すなわち拡張部２１にも設けている。従って、電極ポスト４６の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、電極ポスト４６、すなわち外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には基体枠２０の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる。
【００５８】
この発明の半導体装置１０の構成によれば、半導体チップ３０の真上の領域外の拡張部２１の領域に、外部端子４７を設ける構成としてあるので、半導体装置１０をいわゆるファンアウト構造又は第１の主表面３６上の領域にも外部端子４７が形成されているファンイン／ファンアウト構造として構成することが可能である。従って、外部端子４７の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【００５９】
また、この発明の半導体装置１０は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに半導体チップ３０と外部電極４７とを直接的に接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性を有する半導体装置１０をより安価に得ることができる。
【００６０】
（第１の実施の形態の変形例）
次に、図３を参照して、第１の実施の形態の半導体装置の変形例につき説明する。なお、上面からみた平面図は図１（Ａ）とほぼ同様であるので、その図示及び詳細な説明は省略する。
【００６１】
図３（Ａ）及び図３（Ｂ）は、図２（Ａ）及び図２（Ｂ）にそれぞれ対応する変形例の半導体装置１０’の概略的な断面図である。図３（Ａ）は、その底面側に下地１２を具えている構成例である。また、図３（Ｂ）は、下地１２を具えていない構成例である。
【００６２】
この変形例の半導体装置１０’は、基体枠２０の開口部２２を画成する周の内側壁２４の形状に特徴を有している。従って、第１の実施の形態と同様の他の構成成分については、同一の符号を付して示し、その重複する説明を省略する。
【００６３】
この変形例の半導体装置１０’においては、基体枠２０の開口部２２を画成する、この例では４面の内側壁２４のそれぞれは、基体枠２０側から、開口部２２側、すなわち半導体チップ３０に向かうに従って、４面それぞれの内側壁２４の厚さが減少して肉薄となるように傾斜した形状、いわゆる楔形形状となっている。
【００６４】
内側壁２４の形状をこのように構成すれば、第１の実施の形態で説明した半導体装置の作用効果と同等の作用効果を得ることができる上、後述する説明からも理解できるように、特にこの半導体装置１０’の製造工程において、有利な効果を得ることができる。
【００６５】
上述の第１の実施の形態及び／又は変形例の半導体装置１０及び１０’を例えば複数個積層してなる積層型半導体装置を構成することもできる。この場合には、例えば従来公知の方法により基体枠にスルーホールを形成して、層間結線を形成して積層された個別の半導体装置の相互接続用の端子を形成すればよい。
【００６６】
（第１の実施の形態の第１の製造方法）
次に、図４（Ａ）〜図１０（Ｂ）を参照して、第１の実施の形態の半導体装置の第１の製造方法につき説明する。
【００６７】
原則として、各図（Ａ）はこの発明の半導体装置の構成を説明するための概略的な部分的平面図であり、各図の（Ｂ）図は（Ａ）図のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、例外として、図６（Ｂ）は、図６（Ａ）に示した、実線１１で囲まれた部分を拡大して示す拡大図であり、さらに図７は、図６（Ａ）のＩ−Ｉ線に沿って切断して示した断面図である。
【００６８】
まず、用意した下地１２上に、複数の半導体チップ３０が載置される半導体チップ配置領域１４を設定する。なお、当然ながら、この半導体チップ配置領域１４の輪郭は、基体枠２０に設けられている開口部２２の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士の間隔、従って隣接する開口部２２同士の間隔を、互いに等間隔としておく。この間隔は、後に工程で実施される半導体装置の個片化、すなわち単一化処理に必要な下地のマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【００６９】
まず、図４（Ａ）及び（Ｂ）に示したように、設定された半導体チップ配置領域１４と開口部２２との位置合わせを行って、下地１２上に、基体枠２０を載置する。
【００７０】
ここで下地１２を、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体で形成してもよい。あるいはセラミック基板、金属基板及びＳｉ基板等の基板から、適宜選択した基板で形成することができる。また、下地１２として、好ましくは、その表面の少なくとも基体枠２０が載置される領域に、例えば加熱、紫外線照射その他の何らかの処理により剥離容易な接着手段（図示しない。）を具えるのがよい。
【００７１】
特に、この発明の半導体装置が、下地を有しない構成とされる場合には、後の工程で、基体枠からの例えば剥離等の手法により容易に除去できる下地を選択するのがよい。具体的には例えば日東電工株式会社製の熱剥離シート「リバアルファ（商品名）」、三井化学株式会社製の耐熱型イクロステープ（商品名）又はＳＰシリーズ（商品名）等を剥離が可能な下地として用いることができる。さらには表面上に接着手段として例えば紫外線硬化型粘着材等が塗布されているガラス基板等も下地として適用して好適である。
【００７２】
下地１２上に載置された基体枠２０は、下地１２の表面に設けられた接着手段により接着されて保持される。
【００７３】
このようにして下地１２上に予め設定された半導体チップ配置領域１４は、基体枠２０に形成されている開口部２２から露出される。
【００７４】
次に、図５（Ａ）及び図５（Ｂ）に示したように、この開口部２２内に露出されている半導体チップ配置領域１４上に、半導体チップ３０を配置する。
【００７５】
好ましくは、この半導体チップ配置領域１４上にも何らかの接着手段を設けておくのがよい。そしてこの接着手段により半導体チップ３０を半導体チップ配置領域１４上に接着保持するのがよい。
【００７６】
ここで、基体枠２０の第１の面２０ａの高さ、すなわち厚さｄ２と、開口部２２内に設けられた半導体チップ３０の表面の高さ、すなわち厚さｄ１とは、一致させるのが好ましい。しかしながら、基体枠２０の第１の面２０ａと半導体チップ３０の第１の主表面３６の上側に配線パターンを、配線切れ等を生じる恐れなくして、形成できる高低差の範囲であれば、双方の表面間に若干の段差が存在していてもよい。
【００７７】
このとき、図３を用いて既に説明したような、基体枠２０の開口部２２の内側壁２４の断面形状が傾斜を有するいわゆる楔形状となっている場合、この内側壁２４の表面が傾斜を有するため、半導体チップ３０を、この内側壁２４の傾斜に沿って、その表面を滑らせることで、開口部２２内の所望の位置に、よりスムーズかつ容易に配置することができる。
【００７８】
半導体チップ３０は、第１の主表面３６に対向する第２の主表面３８を有している。この半導体チップ３０には、所定の機能を有する回路素子が形成されている（図示しない。）。そして、第１の主表面３６には、この回路素子と電気的に接続されている電極パッド３４が設けられている。電極パッド３４は、第１の主表面３６の周縁に沿って配列するように設けられている。
【００７９】
上述した半導体チップ３０は、その第２の主表面３８が半導体チップ配置領域１４において下地１２と対面するように、開口部２２内に、例えば嵌め込まれて設けられる。このとき第２の主表面３８は、半導体チップ領域１４表面に接着手段が設けられている場合には、これにより接着されて保持される。
【００８０】
次いで、基体枠２０の第１の面２０ａ上及び第１の主表面３６上に、絶縁膜４０を形成する。この絶縁膜４０は、半導体チップ３０の電極パッド３４の少なくとも一部分が露出するように、形成される。
【００８１】
このとき、一旦、電極パッド３４を覆うように絶縁膜４０を形成した後、例えばフォトリソグラフィ法等を用いて、電極パッド３４の頂面を露出させる工程としてもよい。
【００８２】
また、上述したように基体枠２０の表面と、半導体チップ３０の第１の主表面３６とに段差が生じる場合や、基体枠２０の内側壁２４の表面が、上述したような傾斜を有する場合がある。このような場合には、絶縁膜４０用の絶縁材料により、後の工程で、配線パターンが形成できる程度に、この段差を緩和するか、又は絶縁膜４０の表面を実質的に平坦に形成することもできる。
【００８３】
この絶縁膜４０の形成は、適切な絶縁性材料を用いて、基体枠２０の材質に応じた好適な方法、例えばスピンコート法、印刷法又は直接塗布法等といういずれかの従来公知の手法により、行える。
【００８４】
このとき、基体枠２０と半導体チップ３０との間に間隙が生じる場合には、この間隙に絶縁材料が入り込んで、基体枠２０と半導体チップ３０とは固着されて一体とされる。
【００８５】
然る後、図６及び図７に示すように、この絶縁膜４０の表面上に、複数の配線パターン４２を形成する。これら配線パターン４２の形成は、絶縁膜４０の表面上に、それぞれの配線パターン４２が対応する電極パッド３４に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。
【００８６】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド３４に接続する。そして、他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子４７（半田ボール４７ａ）が接続される。
【００８７】
なお、図５（Ａ）及び図６（Ａ）に示す構成例においては、電極パッド３４の配置数は、実際よりも少ない数として図示してある。
【００８８】
この配線パターン４２の形成は、絶縁膜４０の表面領域のうち、基体枠２０の上側（真上）に相当する領域、すなわち拡張部２１を含む絶縁膜４０上の所望の領域に、従来公知のＷＣＳＰの製造工程におけるスパッタ工程及びフォトリソグラフィ工程等の配線パターンの形成プロセスにより、行うことができる。
【００８９】
配線パターン４２の形成材料は、任意好適な材料を選択できるが、例えばアルミニウム、銅及び金属合金等の材料により形成するのがよい。
【００９０】
この配線パターン４２の形成工程において、この配線パターン４２に、上述した段差に基因する応力が集中すると想定される場合には、この応力が集中する配線パターン４２の部分を実質的に含む配線パターン４２の領域を若干太く、すなわち幅広または肉厚に形成してもよい。
【００９１】
次いで、図８（Ａ）及び（Ｂ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。これら電極ポスト４６を基体枠２０の上側（真上）の拡張部２１の表面領域と、半導体チップ３０の上側（真上）の拡張部２１に近い領域とに設ける。これら電極ポスト４６を、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。
【００９２】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、材料を適宜選択して、行うことができる。
【００９３】
さらに配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆うように、封止部４４を形成する。電極ポスト４６を介さずに外部端子を形成する場合には、外部端子を形成する位置に配線パターン４２の一部分が露出するように封止部４４を形成すればよい。
【００９４】
この封止工程は、従来公知の方法により、従来公知の封止材料を使用して実施することができる。
【００９５】
然る後、図９（Ａ）及び（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【００９６】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【００９７】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【００９８】
電極ポスト４６の露出した頂面に対して設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４６の材料を銅とした場合には、電極ポスト４６の頂面にバリアメタル層として、薄いＮｉ（ニッケル）膜を形成すること等してもよい。
【００９９】
次いで、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１００】
次いで、図１０（Ａ）及び（Ｂ）に示したように、一点破線ａで示した切断線に沿って、複数の半導体チップ同士の間を切断して、所定の機能を発揮する単一の半導体装置を含む構造体として個片化する。
【０１０１】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１０２】
次に、個片化された構造体の基体枠２０の第２の面２０ｂ及び半導体チップ３０の第２の主表面３８から、これらに接着保持されている下地１２を、剥離して除去する。
【０１０３】
下地１２上に上述したような剥離可能な接着手段を具えるか、又は剥離可能な接着手段を設けて、製造工程を実施した場合には、この接着手段に応じた処理、例えば加熱、温水による処理、又は紫外線照射等の処理により、下地１２の剥離工程を行うのがよい。具体的には、例えば下地１２として熱剥離シートを適用した場合には、その接着手段に対して所定の温度で加熱を行うことにより、下地１２を剥離することができる。また、例えば接着手段として紫外線照射型粘着材を適用した場合には、紫外線照射により、その粘着材を硬化することで、下地１２の剥離を行うことができる。
【０１０４】
この剥離工程は、電極ポスト４６の形成工程後、封止工程後又は個片化工程後のいずれのタイミングでも実施することができるが、拡張部２１の機械的強度等を考慮して、好ましくは封止工程終了後に行うのがよい。
【０１０５】
上述した構成例においては、半導体チップ３０を２行×Ｘ列（Ｘは２以上の正数）の格子状に配列させて半導体装置を製造する例につき説明したが、この配列に何ら限定されるものではなく、半導体チップを設計事項に応じた任意好適な行列配列として設けて、半導体装置を多数同時に製造することもできる。
【０１０６】
このように、第１の製造方法によれば、いわゆるＷＣＳＰの製造工程を適用できるので、半導体装置を製造するための特別な工程を使用することなく、この実施の形態の半導体装置を簡易な工程で製造することができる。
【０１０７】
（第１の実施の形態の第２の製造方法）
次に、図１１（Ａ）〜図１３（Ｂ）を参照して、第１の実施の形態の半導体装置の第２の製造方法につき説明する。なお、後述する製造工程において、適用される材料、工程の実施条件等は第１の方法と同様であるので、その詳細な説明は省略する。
【０１０８】
この第２の製造方法では、上述の第１の製造方法で説明した下地１２の代わりに、治具を使用して、各工程を実施することを特徴としている。
【０１０９】
ここで、まずこの第２の製造方法に適用して好適な治具の構成につき、図１１を参照して説明する。
【０１１０】
図１１（Ａ）は、この発明の半導体装置の製造方法に適用して好適な治具の構成を説明するための概略的な部分的平面図であり、図１１（Ｂ）は図１１（Ａ）のＩ−Ｉ破線により切断した切断面を概略的に示す図である。
【０１１１】
この治具５０は、製造過程において、構成要素の保持をしたり、あるいは心合わせするための工具である。この構成例では、この治具５０は、複数の凸部５２と、これらの凸部５２同士の間隙に位置する凹部５４とを具えた台座である。凸部５２の形状は、ここでは一例として直方体としてある。この凸部５２の表面（以下、頂面と称する場合もある。）の輪郭形状と表面積は、半導体チップ３０の第２の主表面３８の面積と実質的に同一の面積としてある。また、凸部５２の高さ、すなわち側壁部５２ａの高さｈは、基体枠２０を治具５０上に固定し、かつ凸部５２の表面上に半導体チップ３０を載置したとき、半導体チップ３０の第１の主表面３６と、基体枠２０の第１の面２０ａが段差のない平坦な面を形成する程度の高さに設定するのがよい。上述したように、半導体チップ３０と基体枠２０との間に若干の段差が存在したとしても、後で形成される配線パターンに、断線等を生じる恐れがない程度の範囲の大きさの段差であれば、特に問題ない。
【０１１２】
治具５０は、基体枠２０及び／又は半導体チップ３０に対する接着性の低い、金属又はセラミック等の材料により構成するか、又はこれらに対して接着性の低いテフロン（登録商標）等を被膜した材料により適宜構成するのがよい。このようにすれば、半導体装置又は製造中途の構造体を、治具５０から容易に剥離できる。
【０１１３】
この治具５０には、好ましくは凹部５４に第１の貫通孔５６を形成しておくのがよい。そして、この第１の貫通孔５６には基体枠２０を凹部５４に吸引保持するための第１の吸排気系５８を接続する構成とするのがよい。図中、この吸排気系をブロックで示してある。
【０１１４】
また、好ましくは凸部５２にも同様に、第２の貫通孔５７を形成しておくのがよい。そして、この第２の貫通孔５７には半導体チップ３０を凸部５２に吸引保持するための第２の吸排気系５９を接続する構成とするのがよい。図中、この吸排気系をブロックで示してある。
【０１１５】
この第１及び第２の吸排気系５６及び５８は、従来公知の例えば真空ポンプ、配管等を含む真空排気系で構成することができる。
【０１１６】
次に、この治具５０を用いた第１の実施の形態の半導体装置の第２の製造方法につき、図１２及び図１３を参照して説明する。
【０１１７】
なお、この第２の製造方法においては、基体枠に対する半導体チップの配列構造は、第１の製造方法と同様であるとする。
【０１１８】
予め、図１１を参照して、既に説明した、治具５０を準備しておく。
【０１１９】
そして、図１２（Ａ）に示したように、治具５０の凹部５４の底面上に、凸部５２の側壁部５２ａを囲み、かつ凸部５２の表面を開口部２２に露出させるように、基体枠２０を、載置する。
【０１２０】
ここで、上述したように、治具５０の凹部５４に第１の貫通孔５６を設け、この貫通孔５６に第１の吸排気系５８を接続してある場合には、基体枠２０の第２の面２０ｂと凹部５４の表面との接触面（間隙）を真空引きして基体枠２０を治具５０に吸引保持する。
【０１２１】
次いで、図１２（Ｂ）に示したように基体枠２０の開口部２２内であって、凸部５２上に、半導体チップ３０の第２の主表面３８を、凸部５２の表面に対面させて配置する。
【０１２２】
このとき、図３を参照して既に説明したように、基体枠２０の開口部２２の内側壁２４が半導体装置３０に向かうに従って先細、すなわち肉薄となるように、内側壁２４が傾斜面を有する場合には、この傾斜面に沿って滑らせるようにして半導体チップ３０を配置する。
【０１２３】
上述したように、凸部５２に第２の貫通孔５７を設け、この貫通孔５７に第２の吸排気系５９を接続させてある場合には、半導体チップ３０の第２の主表面３８と凸部５２の表面との接触面を真空引きして、半導体チップ３０を治具５０に吸引保持する。
【０１２４】
基体枠２０又は半導体チップ３０を、治具５０上に、吸引保持するための真空の程度は、基体枠２０又は半導体チップ３０を安定に保持できる程度であればよい。
【０１２５】
次に、治具５０上に配置されている基体枠２０の表面上及び半導体チップ３０の第１の主表面３６上に、絶縁膜４０を、半導体チップ３０が具えている電極パッド３４の頂面を露出させるようにして形成する（図１２（Ｂ））。
【０１２６】
このとき、第１の方法で説明したように、一旦、電極パッド３４を覆うように絶縁膜４０を形成した後、電極パッド３４の頂面を露出させるような工程としてもよい。好ましくは絶縁膜４０を平坦に形成するのがよいのは同様である。
【０１２７】
基体枠２０と半導体チップ３０との間に若干の間隙が存在する場合には、この間隙に絶縁膜４０を形成するための絶縁材料が入り込んで基体枠２０と半導体チップ３０とを一体に固着するように、絶縁膜４０を形成する。
【０１２８】
次いで、図１２（Ｃ）に示したように、絶縁膜４０の表面上に、複数の配線パターン４２を、それぞれの電極パッド３４の頂面と電気的に接続するように形成する。この場合、第１の製造方法と同様に１つの配線パターンは１つの電極パッド３４と１対１の関係で接続する。
【０１２９】
然る後、各配線パターン４２に１つの割合で電極ポスト４６を接続形成する。この電極ポスト４６は、基体枠２０の上側（真上）の拡張部２１の領域と、この拡張部２１に近接した、半導体チップ３０の上側（真上）の領域とに設けられる。
【０１３０】
次に、図１３（Ａ）に示したように、配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆う封止部４４を形成する。
【０１３１】
さらに図１３（Ｂ）に示したように、封止部４４の表面に、電極ポスト４６の頂面を、封止部４４の表面を削り取って露出させる。
【０１３２】
次に、露出している電極ポスト４６の頂面に、外部端子４７として半田ボール４７ａを、形成する。
【０１３３】
次いで、図１３（Ｃ）に示したように、基体枠２０の第２の面２０ｂ及び半導体チップ３０の第２の主表面３８から、治具５０を、真空吸引手段が用いられている場合には真空を解除した後、剥離する。
【０１３４】
然る後、複数の半導体チップ３０間にある基体枠２０及び封止部４４を切削して個片化する。
【０１３５】
このような工程により、第１の製造方法で説明したと同様の構成を具えている半導体装置が製造される。
【０１３６】
なお、この第２の製造方法により製造される半導体装置は、底面側、すなわち基体枠２０の第２の面２０ｂと第２の主表面３８との間に、治具５０の凸部５２による段差が生じるが、特に所望でない限り、さらなる処理工程は必要ない。
【０１３７】
この第２の製造方法によれば、治具は、繰り返して使用することができる。このように、第１の製造方法のように下地を使用する必要がないので、製造工程に必要な部材を削減することができる。従って、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠及び／又は半導体チップを吸着保持する構成とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、スループットの向上が期待される。
【０１３８】
＜第２の実施の形態＞
図１４（Ａ）及び図１４（Ｂ）、並びに図１５（Ａ）を参照して、この発明の第２の実施の形態の半導体装置につき説明する。なお、この第２の実施の形態の説明において、上面から見た平面図は、既に説明した第１の実施の形態の平面図とほぼ同様であるので、断面図のみによって説明するものとし、平面図の説明は省略する。さらに、適用される材料、工程の実施条件等は第１の実施の形態の場合と同様であるのでその詳細な説明は省略する。
【０１３９】
図１４（Ａ）は、第２の実施の形態の半導体装置の構成を説明するための概略的な平面図であり、図１４（Ｂ）は、配線パターンと電極パッド及び層間結線（スルーホール）との接続関係を説明するために、図１４（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。
【０１４０】
図１５（Ａ）は第２の実施の形態の半導体装置の構成を説明するための断面図であり、図１４（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【０１４１】
この発明の第２の実施の形態の半導体装置１０は、第１の実施の形態の場合と同様に第１の面２０ａから第２の面２０ｂへ貫通する貫通孔である開口部２２を有する基体枠２０を含んでいる。この基体枠２０の第１の面２０ａの上側及び第２の面２０ｂの上側に相当する領域が拡張部２１となる。
【０１４２】
基体枠２０には貫通孔である開口部２２が形成されている。この開口部２２の大きさは、第１の半導体チップ３０及び第２の半導体チップ６０の積層体が設けられる程度に、同一又は若干大きめに設定して形成されている。開口部２２の高さ、すなわち基体枠２０の厚さは、第１及び第２の半導体チップ３０及び６０を積み重ねた厚みと実質的に等しくするのがよい。例えば第１及び第２の半導体チップ３０及び６０が接着材等により互いに接着される場合には、第１の半導体チップ３０及び／又は第２の半導体チップ６０の厚さを、研磨又は研削等によって調節するのがよい。しかしながら、基体枠２０の厚さを調整することが可能な場合には、開口部２２の高さは、後にこの開口部２２内に設けられる第１の半導体チップ３０及び第２の半導体チップ６０の重ね合わせた厚さと等しく設定すればよい。さらに第１の半導体チップ３０と第２の半導体チップ６０とが互いに接着材により接着される構成の場合には、この接着材の厚さも考慮して、開口部２２の高さ、すなわち基体枠２０の厚さを設定すればよい。
【０１４３】
基体枠２０には、開口部２２とは別に、所望によりスルーホール２６が形成されていてもよい。このスルーホール２６は、基体枠２０の表面側と裏面側の電気的導通を取るために設けてある。この構成例では、基体枠２０の周縁に沿うように複数個を形成してある。
【０１４４】
スルーホール２６の内部は、例えばアルミニウム合金及びタングステン合金等の適宜の導電性材料により、常法に従って導通を取るための層間結線２８を形成しておく。
【０１４５】
開口部２２内には、第１の半導体チップ３０及び第２の半導体チップ６０が、それぞれの第２の主表面３８及び第４の主表面６８を互いに接するように設けられている。
【０１４６】
第１の半導体チップ３０は、所定の機能を有する第１の回路素子（図示せず。）と、この第１の回路素子と電気的に接続されている、複数の第１の電極パッド３４を具えている第１の主表面３６とを具えている。第１の電極パッド３４は、第１の主表面３６の周縁に沿って、複数個が設けられている。また、第１の半導体チップ３０は、第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８と、第１の主表面３６と第２の主表面３８との間に存在する１又は２以上の側面３７を有している。第１の半導体チップ３０は、第１の主表面３６が上面となるように開口部２２内に設けられている。この第１の半導体チップ３０は、第１の実施の形態と同様に、好ましくは基体枠２０の第１の面２０ａのレベルと第１の半導体チップ３０の第１の主表面３６のレベルとが実質的に同一のレベルとなるように、開口部２２内に設けるのがよい。
【０１４７】
同様に、第２の半導体チップ６０は、所定の機能を有する第２の回路素子（図示せず。）、第３の主表面６６と、この第３の主表面６６に対向する第４の主表面６８と、第３の主表面６６と第４の主表面６８との間に存在する１又は２以上の側面６７を有している。そして、この第２の半導体チップ６０は、第２の回路素子と電気的に接続されている複数の第２の電極パッド６４を具えている。この第２の電極パッド６４は、第３の主表面６６の周縁に沿って複数個が設けられている。
【０１４８】
第２の半導体チップ６０は、その第３の主表面６６が下側に向くようにして、基体枠２０の第２の面２０ｂのレベルと第２の半導体チップ６０の第３の主表面６６のレベルとが、実質的に同一のレベルとなるように、開口部２２内に設けられている。ここで、第１の半導体チップ３０の第２の主表面３８と第２の半導体チップ６０の第４の主表面６８とは互いに接着材等により接着して固定する構成とするのがよい。
【０１４９】
基体枠２０の第１の面２０ａ及び第１の半導体チップ３０の第１の主表面３６上には、第１の絶縁膜４０が、第１の電極パッド３４の一部分及び層間結線２８の一方の端部を露出させるようにして、形成されている。
【０１５０】
同様に、基体枠２０の第２の面２０ｂ及び第２の半導体チップ６０の第３の主表面６６上には、第２の絶縁膜７０が、第２の電極パッド６４の一部分及び層間結線２８の他方の端部を露出させるようにして、形成されている。
【０１５１】
第１の絶縁膜４０の表面上には、複数の第１の配線パターン４２が、露出している第１の電極パッド３４の一部分及び／又は層間結線２８の一方の端部に電気的に接続されて形成されている。
【０１５２】
同様に、第２の絶縁膜７０の表面上には、複数の第２の配線パターン７２が、露出している第２の電極パッド６４の一部分及び／又は層間結線２８の他方の端部に電気的に接続されて形成されている。
【０１５３】
これら第１の配線パターン４２は、第１の半導体チップ３０上の領域及び基体枠２０の第１の面２０ａ上の領域の境界にまたがるように設けられている。
【０１５４】
同様に、第２の配線パターン７２は、第２の半導体チップ６０上の領域及び基体枠２０の第２の面２０ｂ上の領域の境界にまたがるように設けられている。
【０１５５】
上述したように、これら第１又は第２の配線パターン４２又は７２において、これらは、基体枠２０の第１の面２０ａ又は第２の面２０ｂの上側（真上）の領域と第１又は第２の半導体チップ３０又は６０の第１の主表面３６又は第３の主表面６６の上側（真上）の領域の境界とにそれぞれまたがって形成されるので、境界とその境界近傍の第１及び第２の配線パターン４２及び７２の部分領域を、ある程度の長さにわたって、より太い配線とするのがよい。
【０１５６】
このとき、層間結線２８が存在する場合には、その一方の端部が第１の配線パターン４２に、及びその他方の端部が第２の配線パターン７２に、それぞれ電気的に接続される。すなわち第１の半導体チップ３０の出力信号を半導体装置１０の裏面（下面）側に、そして第２の半導体チップ６０の出力信号を半導体装置１０の表面（上面）側にそれぞれ出力することができる。例えば、第２の半導体チップ６０の出力信号を、第１の配線パターン４２を介して、第１の半導体チップ３０に入力することもできる。
【０１５７】
第１及び第２の配線パターン４２及び７２が形成されている第１及び第２の絶縁膜４０及び７０の表面上には、第１及び第２の封止部４４及び７４が、第１及び第２の配線パターン４２及び７２の一部分を露出するように形成されている。この第１の絶縁膜４０と第１の封止部４４とを総じて第１の絶縁層４８と称し、第２の絶縁膜７０と第２の封止部７４とを総じて第２の絶縁層７８と称する。このとき層間結線２８に接続されている第１及び第２の配線パターン４２及び７２の一部を露出する構成としてもよい。
【０１５８】
そして、露出している第１及び第２の配線パターン４２及び７２上であって、基体枠２０の第１の面２０ａ及び第２の面２０ｂの上側（真上）、すなわち拡張部２１を含む領域には、第１及び第２の外部端子４７及び７７が接続されている。
【０１５９】
例えば第１及び第２の電極ポスト４６及び７６を介して、それぞれ、第１及び第２の半田ボール４７ａ及び７７ａとして、複数の第１及び第２の外部端子４７及び７７が形成されている。
【０１６０】
このとき、層間結線２８に接続されている第１及び第２の配線パターン４２及び７２上に、外部端子を接続する構成としてもよい。例えば第１の電極パッド３４に接続されている第１の配線パターン４２を外部端子に接続することなく、層間結線２８に接続し、この層間結線２８を介して、第２の電極パッド６４に接続されていない第２の配線パターン７２を介して、この第２の配線パターン７２上に外部端子を形成する構成とすることもできる。また、層間結線（スルーホール）２８上に直接的に外部端子を接続する構成としてもよい。
【０１６１】
隣接する第１の電極ポスト４６同士及び隣接する第２の電極ポスト７６同士の間隔は、例えばプリント基板等への実装を考慮して、適宜所望の間隔とすることができる。
【０１６２】
この第１及び第２の電極ポスト４６及び７６は、第１及び第２の半導体チップ３０及び６０の第１及び第３の主表面３６及び６６上に対応する面積の範囲のみならず、基体枠２０の第１の面２０ａ及び第２の面２０ｂ上を含む領域、すなわち拡張部２１にも設けることができる。従って、第１及び第２の電極ポスト４６及び７６の配置位置及び配置間隔の設計の自由度が増す。すなわち、半導体装置１０の実装基板への実装がより容易になるように、第１及び第２の電極ポスト４６及び７６、すなわち第１及び第２の外部端子４７及び７７の配置間隔の制限を緩和して、例えば実装基板側の要求に沿った、より広い間隔で形成することができる。
【０１６３】
この第２の実施の形態の半導体装置によれば、第１の実施の形態と同様の効果に加え、２つの半導体チップを、直接的に積層することができるので、半導体装置をより薄型にすることができる。そして、スルーホールを経て、例えば２つの半導体チップを相互に接続することができるので、また、例えば一方の半導体チップへの入力信号又は半導体チップからの出力信号を、従来使用され問題の多かった金属ワイヤを介さずに、直接的に半導体装置の反対面側に入出力することができる。従って、半導体装置のさらなる多機能化及び動作の高速化を実現することができる。
【０１６４】
また、複数の第２の実施の形態の半導体装置を、その外部端子同士を積層用の端子として接続することにより積層する構成とすれば、さらなる多機能化及び動作の高速化を容易に実現することができる。このような積層用の端子をいわゆるファンイン部にも配置することができるため、パッケージのさらなる小型化及び薄型化が可能である。
【０１６５】
（第２の実施の形態の半導体装置の変形例）
図１５（Ｂ）を参照して、第２の実施の形態の半導体装置の変形例につき説明する。なお、上面からみた平面図は図１４（Ａ）と同様であるので、その詳細な説明は省略する。
【０１６６】
図１５（Ｂ）は、第２の実施の形態の変形例の半導体装置１０’の横断面を示す概略的な断面図である。
【０１６７】
この変形例の半導体装置１０’は、基体枠２０の開口部２２の内側壁２４の形状に特徴を有している。従って、第１及び第２の実施の形態と同様の他の構成成分については、同一の符号を付して示し、その重複する説明を省略する。
【０１６８】
この変形例の半導体装置１０’の基体枠２０の開口部２２を画成する内側壁２４の断面形状は、基体枠２０の両面側から半導体チップ側へ、先端に向かうほど先細、すなわち肉薄となるようにしてある。すなわち、内側壁２４は、基体枠２０の第１の面２０ａ及び第２の面２０ｂの両面側から、開口部２２内に設けられている第１及び第２の半導体チップ３０及び６０の側面に向かって厚さが減少していく。
【０１６９】
内側壁２４の形状をこのようにすれば、第２の実施の形態で説明した半導体装置と同等の作用効果に加え、特に製造工程において、有利な効果を得ることができる（後述する）。
【０１７０】
（第２の実施の形態の製造方法）
次に、図１６（Ａ）〜図１８（Ｃ）を参照して、第２の実施の形態の半導体装置の製造方法につき説明する。なお、各図において、平面図は第１の実施の形態で説明した図とほぼ同じであるので、その図示及びその詳細な説明は省略する。さらに、適用される材料、工程の実施条件等は第１の実施の形態と同様であるのでその詳細な説明は省略する。
【０１７１】
各図は、半導体装置の製造中途の構造体の横断面を示す概略的な断面図である。なお、後述する各製造工程において、適用される材料、工程の実施条件等は第１の実施の形態の製造方法と同様であるので、その詳細な説明は省略する。
【０１７２】
この第２の実施の形態の半導体装置の製造方法では、上述の第１の実施の形態の第２の製造方法と同様に、治具を使用して、一部工程を実施することを特徴としている。
【０１７３】
まず、この第２の実施の形態の製造方法に適用して好適な治具につき説明するが、この治具は、図１１を参照して既に説明した治具５０の構成とほぼ同様の構成を具え、同様の材料により構成されているので、その詳細な説明は省略し、同一の構成については同一番号を使用して図１１（Ａ）及び図１１（Ｂ）を参照しつつ、その特徴について説明する。
【０１７４】
第２の実施の形態の製造方法に適用して好適な治具５０は、複数の凸部５２と、これらの凸部５２同士の間隙に位置する凹部５４とを具えているのは第１の実施の形態と同様である。また、凸部５２の表面領域の輪郭及び面積は、半導体チップ３０の第２の主表面３８の輪郭及び面積と少なくとも一致、すなわち同一としてあるのも同様である。この第２の実施の形態の半導体装置の製造方法に適用して好適な治具５０は、凸部５２の高さ、すなわち側壁部５２ａの高さｈに特徴を有している。
【０１７５】
具体的には、側壁部５２ａの高さｈは、製造工程の実施において、基体枠２０を治具５０の凹部５４に載置し、かつ第１の半導体チップ３０を凸部５２の表面上に載置したときに、第１の半導体チップ３０の第１の主表面３６のレベルと、基体枠２０の第１の面２０ａのレベルが実質的に同一となるように、設定されている。
【０１７６】
このとき上述したように、第１の半導体チップ３０と基体枠２０との間に若干の段差が存在したとしても、この段差に基因して、配線パターンに、切断等の不具合を生じさせる恐れがなければ、特に問題となることはない。
【０１７７】
第１の実施の形態で既に説明した治具と同様に、治具５０には好ましくは凹部５４に第１の貫通孔５６及び／又は凸部５２にも第２の貫通孔５７を形成しておくのがよい。そして、この第１の貫通孔５６及び第２の貫通孔５７には、基体枠２０を凹部５４に、半導体チップ３０を凸部５２にそれぞれ吸引保持するための第１及び第２の吸排気系５８及び５９を接続する構成とするのがよい。
【０１７８】
次に、この治具５０を用いた第２の実施の形態の半導体装置の製造方法につき説明する。
【０１７９】
予め、上述の構成を具えた治具５０を準備しておく。
【０１８０】
そして、図１６（Ａ）に示したように、治具５０の凹部５４上に、凸部５２の側壁部５２ａを囲み、かつ凸部５２の表面を露出させる貫通孔である複数の開口部２２を有する基体枠２０を、載置する。
【０１８１】
また、図１５（Ａ）及び図１５（Ｂ）を参照して説明したように、この基体枠２０に貫通孔であるスルーホール２６が形成されている場合には、スルーホール２６の内部は、例えばアルミニウム合金及びタングステン合金等の導電性材料により、常法に従って導通をとるための層間結線２８が形成されているものとする。
【０１８２】
上述したように、凹部５４に第１の貫通孔５６及びこれに接続される第１の吸排気系５８を具える構成としてある場合には、これらにより基体枠２０の第２の面２０ｂと凹部５４の表面との接触面（間隙）を真空引きして吸引保持する。
【０１８３】
次いで、図１６（Ｂ）に示したように、基体枠２０の開口部２２内の凸部５２上に、第１の半導体チップ３０の第２の主表面３８を凸部５２と対面させて配置する。
【０１８４】
このとき、図１５（Ｂ）を参照して既に説明したように、基体枠２０の開口部２２の内側壁２４を上述したように傾斜を有する形状としている場合には、その傾斜面に沿って滑らせるようにして第１の半導体チップ３０を配置する。
【０１８５】
ここで、上述したように、凸部５２に第２の貫通孔５７及びこれに接続される第２の吸排気系５９を具える構成としてある場合には、第１の半導体チップ３０の第２の主表面３８と凸部５２の表面との接触面を真空引きして吸引保持する。
【０１８６】
次いで、治具５０上に配置されている基体枠２０の第１の面２０ａ上及び第１の半導体チップ３０の第１の主表面３６上に、第１の電極パッド３４の一部分が露出するように第１の絶縁膜４０を形成する。このとき、層間結線２８が形成されている場合（図１５（Ａ）、図１５（Ｂ）参照）にはこの層間結線２８を露出させるようにして第１の絶縁膜４０を形成する。
【０１８７】
このとき、第１の実施の形態で説明したように、一旦、第１の電極パッド３４及び層間結線２８を覆うように第１の絶縁膜４０を形成した後、第１の電極パッド３４及び層間結線２８が露出するような工程としてもよい。第１の実施の形態と同様に、好ましくは第１の絶縁膜４０は平坦に形成するのがよい。
【０１８８】
基体枠２０と第１の半導体チップ３０との間に若干の間隙が存在する場合には、この間隙に第１の絶縁膜４０を形成するための絶縁材料が入り込んで基体枠２０と第１の半導体チップ３０とを一体に固着するように、第１の絶縁膜４０を形成する。
【０１８９】
次いで、図１６（Ｃ）に示したように、第１の絶縁膜４０の表面上に、複数の配線パターンを含む第１の配線パターン４２を、露出している第１の電極パッド３４の一部分に電気的に接続するように形成する。このとき、層間結線２８が存在する場合には、第１の配線パターン４２を介して第１の電極パッド３４と層間結線２８とについても電気的に接続する。
【０１９０】
然る後、図１７（Ａ）に示したように、第１の配線パターン４２上に電極ポスト４６を形成する。第１の実施の形態と同様に、原則として１つの配線パターンには１つの電極ポストを設ける。これらの電極ポスト４６は、半導体チップ３０の上側の配線パターンのみならず、基体枠２０の第１の面２０ａの上側（真上）に相当する領域、すなわち拡張部２１として機能する領域にも、複数の電極ポスト４６を、形成する。
【０１９１】
次に、第１の配線パターン４２及び第１の電極ポスト４６が形成されている第１の絶縁膜４０の表面上を覆う第１の封止部４４を形成する。
【０１９２】
引き続き、第２の半導体チップ６０の第３の主表面６６側に上述と同じ工程で封止部まで形成する。すなわち、第１の半導体チップ３０が開口部２２内に設けられている状態の基体枠２０を、治具５０から、取り外し、第２の半導体チップ６０の第３の主表面６６を上面として、裏返す。
【０１９３】
図１７（Ｂ）に示したように、第２の半導体チップ６０を、開口部２２内の第１の半導体チップ３０の第２の主表面３８上に、第２の半導体チップ６０の第４の主表面６８が対面するように設ける。
【０１９４】
ここで、好ましくは第１の半導体チップ３０の第２の主表面３８と第２の半導体チップ６０の第４の主表面６８とを互いに接着材等により接着するのがよい。
【０１９５】
第２の半導体チップ６０の第３の主表面６６のレベルと基体枠２０の第２の面２０ｂとのレベルが揃わない場合には、第１の半導体チップ３０と第２の半導体チップ６０の第４の主表面６８同士の間に何らかのスペーサ部材を挿入するか、又は接着材等の厚さにより、第２の半導体チップ６０の第３の主表面６６のレベルと基体枠２０の第２の面２０ｂのレベルとが実質的に同一のレベルとなるように調節することもできる。
【０１９６】
また、上述したように、この発明の第２の実施の形態の半導体装置は、第１の半導体チップ３０と第２の半導体チップ６０との平面サイズ、すなわち第１の主表面と第３の主表面同士及び第２の主表面と第４の主表面同士の大きさに差異がある場合も適用可能である。このとき、基体枠２０と第１の半導体チップ３０又は第２の半導体チップ６０との間に生じる間隙の大きさは、後に形成される第２の配線パターン７２が形成可能な範囲の大きさとされる。
【０１９７】
このように、基体枠２０と、第１の半導体チップ３０及び第２の半導体チップ６０との間に生じる段差及び間隙は、後に形成される第２の配線パターン７２が不具合なく形成可能な範囲であれば、さらなる処理工程による調節は必要ない。
【０１９８】
そして基体枠２０の第２の面２０ｂ上及び第２の半導体チップ６０の第３の主表面６６上に、第２の絶縁膜７０を、第２の電極パッド６４、及び存在する場合には層間結線２８を露出して形成する。
【０１９９】
さらに、図１７（Ｃ）に示したように、この第２の絶縁膜７０の表面上に、複数の第２の配線パターン７２を、露出している第２の電極パッド６４の一部分に電気的に接続して形成する。このとき、層間結線２８が存在する場合には、第２の配線パターン７２を介して第２の電極パッド６４と層間結線２８とについても電気的に接続される。
【０２００】
第２の配線パターン７２は、第２の半導体チップ６０の上側（真上）と、基体枠２０の第２の面２０ｂの上側（真上）にも形成される。
【０２０１】
次いで、図１８（Ａ）に示したように、第２の配線パターン７２上に第２の電極ポスト７６を形成する。これら第２の電極ポスト７６も、１つの第２の配線パターン７２に１つ設ける。これら第２の電極ポスト７６は、第２の半導体チップ６０の上側の第２の配線パターン７２のみならず、基体枠２０の第２の面２０ｂの上側（真上）の領域の配線パターン７２上にも、形成される。
【０２０２】
然る後、第２の配線パターン７２及び第２の電極ポスト７６が形成されている第２の絶縁膜７０の表面上を覆う第２の封止部７４を形成する。
【０２０３】
そして、図１８（Ｂ）に示したように、第１及び第２の封止部４４及び７４の表面をそれぞれ削って、第１及び第２の電極ポスト４６及び７６の端部例えば頂面を、露出させる。
【０２０４】
次いで、露出している第１及び第２の電極ポスト４６及び７６の頂面に、第１及び第２の外部端子４７及び７７としての第１及び第２の半田ボール４７ａ，７７ａを、形成する。
【０２０５】
あるいは、例えば第１の外部端子４７を半田ボールとして構成し、第２の外部端子７７をいわゆるランドとして、異なる形状の外部端子を形成することもできる。
【０２０６】
第１及び第２の外部端子４７及び７７は、上述したように実装基板への実装のみならず、例えばこの発明の第２の実施の形態の半導体装置を複数個又は他の半導体装置を積層するための端子として使用することができる。
【０２０７】
然る後、図１８（Ｃ）に示したように、複数の隣接する開口部２２同士の間を切削して切断し、第１及び第２の半導体チップ３０及び６０を含む半導体装置として個片化する。
【０２０８】
このような工程により、第２の実施の形態の半導体装置１０が製造される。
【０２０９】
この第２の実施の形態の半導体装置の製造方法において、第１の半導体チップ３０側の第１の封止部を形成する工程までの実施に引き続き、第２の半導体チップ６０側の工程に移行する例を説明したが、これに限定されない。例えば第１の半導体チップ３０の第１の主表面３６側に第１の外部端子４７を形成する工程までを実施した後に、第２の半導体チップ６０側に、第２の外部端子７７を形成する工程までを実施してもよい。
【０２１０】
この第２の実施の形態の製造方法によれば、簡易な工程で２枚のチップが積層された高機能かつ高速動作が可能な半導体装置を製造することができる。また、治具は、繰り返し使用することができるので、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠と半導体チップを吸着保持する工程とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、製造される半導体装置のスループットの向上が期待される。
【０２１１】
この発明の半導体装置において、配線パターンは、半導体チップの出力信号、半導体装置に要求される外部端子の配置位置等を考慮して、所望のパターンで形成することができる。
【０２１２】
この発明のすべての実施の形態において、電極ポスト４６は、導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０２１３】
この発明のすべての実施の形態において、外部端子４７として半田ボール４７ａを電極ポスト４６上に形成する、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型につき説明したが、これに限定されない。例えば、露出している電極ポスト４６の頂面に、半田ペーストの塗布及びリフロー、又は無電解メッキによるＮｉ／Ａｕ処理によりランドとして、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型等の構成とすることもできる。
【０２１４】
具体的には、電極ポスト４６の頂面に直接的に半田層を形成するか、電極ポスト４６の頂面にバリアメタル層を形成した後、このバリアメタル層上に金（Ａｕ）メッキ層を形成する。或いは電極ポスト４６の頂面に直接的にＳｎ（スズ）層をランドとして形成して、これを外部端子としてもよい。
【０２１５】
また、外部端子４７は、電極ポストを介さずに配線パターン４２と外部端子４７を直接的に接続する構成としてもよい。
【０２１６】
また、この発明のすべての実施の形態において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、基体枠及び／又は拡張部の外形と合っていなくともよい。
【０２１７】
【発明の効果】
この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を取り囲むように設けられている基体枠上、すなわち拡張部を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン／ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。例えば、従来、半導体チップの直上の領域のみに設けられていた外部端子同士の配置密度を下げる、すなわち配置間隔を広げることができる。特に半導体チップの直上の領域の外部端子の配置間隔を広げることができる。
【０２１８】
また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【０２１９】
第１の製造方法によれば、第１の実施の形態の半導体装置を簡易な工程で製造することができる。
【０２２０】
第２の製造方法によれば、単一の治具を、繰り返して使用することができる。下地を使用する必要がないので、製造工程に必要な部材を削減することができる。従って、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠と半導体チップを吸着保持する構成とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、半導体装置のスループットの向上が期待される。
【０２２１】
特にこの発明の第２の実施の形態の半導体装置によれば、第１の実施の形態と同様の効果に加え、２つの半導体チップを、直接的に積層することができるので、半導体装置をより薄型にすることができる。そして、スルーホールにより、例えば２つの半導体チップを相互に接続することができるので、また、例えば一方の半導体チップへの入力信号又は半導体チップからの出力信号を、従来使用され問題の多かった金属ワイヤを介さずに、直接的に半導体装置の反対面側に入出力することができるので、半導体装置のさらなる多機能化及び高速化を実現することができる。
【０２２２】
また、複数の第２の実施の形態の半導体装置を、その外部端子同士を積層用の端子として接続することにより積層する構成とすれば、さらなる多機能化及び高速化を容易に実現することができる。積層用の端子をいわゆるファンイン部にも配置することができるため、パッケージのさらなる小型化及び薄型化が可能である。
【０２２３】
特に、この発明の第２の実施の形態の製造方法によれば、簡易な工程で２枚のチップが積層された高機能かつ高速動作が可能な半導体装置を製造することができる。また、治具は繰り返し使用することができるので、製造コストの削減が期待される。また、貫通孔を介した吸排気孔により、基体枠と半導体チップを吸着保持する工程とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、製造される半導体装置のスループットの向上が期待される。
【図面の簡単な説明】
【図１】（Ａ）は第１の実施の形態の半導体装置の構成を説明するための概略的な上面からみた平面図であり、（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図２】（Ａ）及び（Ｂ）は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【図３】（Ａ）及び（Ｂ）は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す第１の実施の形態の変形例の概略的な断面図である。
【図４】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（１）である。
【図５】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（２）である。
【図６】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（３）である。
【図７】図６（Ａ）に対応する断面図である。
【図８】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（４）である。
【図９】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（５）である。
【図１０】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（６）である。
【図１１】この発明の半導体装置の製造方法に用いて好適な治具の平面図及び断面図である。
【図１２】この発明の第１の実施の形態の半導体装置の第２の製造方法を説明するための断面図（１）である。
【図１３】この発明の第１の実施の形態の半導体装置の第２の製造方法を説明するための断面図（２）である。
【図１４】（Ａ）は第２の実施の形態の半導体装置の構成を説明するための概略的な上面からみた平面図であり、（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図１５】（Ａ）は第２の実施の形態の半導体装置の構成を説明するための概略的な断面図であり、（Ｂ）は、第２の実施の形態の変形例の概略的な断面図である。
【図１６】この発明の第２の実施の形態の半導体装置の製造方法を説明するための断面図（１）である。
【図１７】この発明の第２の実施の形態の半導体装置の製造方法を説明するための断面図（２）である。
【図１８】この発明の第２の実施の形態の半導体装置の製造方法を説明するための断面図（３）である。
【符号の説明】
１０、１０’：半導体装置
１１：部分領域
１２：下地
１４：半導体チップ配置領域
２０：基体枠
２０ａ：第１の面
２０ｂ：第２の面
２１：拡張部
２２：開口部
２４：内側壁
２６：スルーホール
２８：層間結線
３０：（第１の）半導体チップ
３４：（第１の）電極パッド
３６：第１の主表面
３７，６７：側面
３８：第２の主表面
４０：（第１の）絶縁膜
４２：（第１の）配線パターン
４２ａ：長配線
４２ｂ：中配線
４２ｃ：短配線
４４：（第１の）封止部
４６：（第１の）電極ポスト
４７：（第１の）外部端子
４７ａ：（第１の）半田ボール
４８：（第１の）絶縁層
５０：治具
５２：凸部
５２ａ：側壁部
５４：凹部
５６：第１の貫通孔
５７：第２の貫通孔
５８：第１の吸排気系
５９：第２の吸排気系
６０：第２の半導体チップ
６４：第２の電極パッド
６６：第３の主表面
６８：第４の主表面
７０：第２の絶縁膜
７２：第２の配線パターン
７４：第２の封止部
７６：第２の電極ポスト
７７：第２の外部端子
７７ａ：第２の半田ボール
７８：第２の絶縁層
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ（ＷａｆｅｒＬｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷＣＳＰとも称する。）と呼ばれるパッケージ形態が提案されている。
【０００３】
ＷＣＳＰは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。半導体チップの表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。
【０００４】
この絶縁膜の表面上には、露出している電極パッドに接続された複数の配線パターンが形成されている。
【０００５】
これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。
【０００６】
さらに、電極ポストの頂面上には、例えばＢＧＡパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。
【０００７】
このようにＷＣＳＰは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設ける、いわゆるファンイン構造を有している。
【０００８】
このようなファンイン構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている構造をとる半導体装置が知られている（例えば、特許文献１参照。）。
【０００９】
さらに、半導体チップの反りを防止しつつ、コンパクト化及び高集積化することを目的として、いわゆるファンイン構造を有する２枚のＷＣＳＰタイプの半導体装置が、その背面同士を接着層を介して互いに接合されている構成を具えた半導体装置が知られている。
【００１０】
この半導体装置の構成によれば、接合された２枚の半導体チップの電子回路形成面側にあたる外側表面には、封止樹脂層が形成されている。封止樹脂層を上下に貫いて導体ポストが形成されていて、この導体ポストは電子回路に、再配線回路を介して電気的に接続されている。さらに、この導体ポストの頂面には半田バンプが形成されている（例えば、特許文献２参照。）。
【００１１】
【特許文献１】
特開２０００−２０８５５６号公報（特許請求の範囲及び図５）
【特許文献２】
特開２０００−２７７６８２号公報（特許請求の範囲及び図６）
【００１２】
【発明が解決しようとする課題】
半導体装置の高機能化に伴い、１つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。
【００１３】
上述した従来のＷＣＳＰは、隣接する外部端子同士の最小間隔は、具体的には０．５ｍｍ程度とされている。また、７ｍｍ×７ｍｍ角のＷＣＳＰの場合には、設けられている外部端子の数は１６０程度である。
【００１４】
パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、７ｍｍ×７ｍｍ角のＷＣＳＰに３００程度の外部端子を設けることが望まれている。
【００１５】
上述したＷＣＳＰにおいて、隣接する外部端子同士の間隔をより狭めて、ＷＣＳＰの表面上により多数の外部電極を形成することは、技術的には不可能ではない。
【００１６】
しかしながら、７ｍｍ×７ｍｍ角のＷＣＳＰの表面積に３００個の外部端子を形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、ＷＣＳＰを実装基板上に実装するためには、極めて高度な技術が必要となる。
【００１７】
例えば、複数の外部端子同士の間隔を、０．３ｍｍ〜０．７ｍｍ程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。
【００１８】
このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。
【００１９】
また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。
【００２０】
そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有する半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】
この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、第１の面と、この第１の面と対向する第２の面と、第１の面から第２の面へと貫通する開口部とを有する基体枠を具えている。
【００２２】
さらに、この発明の半導体装置は、複数の電極パッドを具えている第１の主表面と、この第１の主表面と対向する第２の主表面とを有し、第１の主表面のレベル（高さ、以下同じ。）が第１の面のレベルと実質的に同一のレベルとなるように、開口部内に配置されている半導体チップを具えている。
【００２３】
また、絶縁膜が、複数の電極パッドの一部分を露出させて、第１の面上及び第１の主表面上に形成されている。
【００２４】
電極パッドの各々には、複数の配線パターンが電気的に接続されていて、これらは電極パッドから前記基体枠の第１の面の上側へと導出されている。
【００２５】
配線パターン及び絶縁膜上には、封止部が配線パターンの一部分を露出するように形成されている
さらにこの発明の半導体装置は、基体枠の上側を含む領域の配線パターン上に設けられた複数の外部端子を具えている。
【００２６】
この発明の半導体装置の構成により、半導体チップを囲むように設けられている基体枠の上側（真上）を含む領域にも、外部電極を設けることができる構成としてあるので、外部電極の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。
【００２７】
また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。
【００２８】
また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００２９】
また、この発明の半導体装置の製造方法の主要工程は下記の通りである。
【００３０】
下地上に、半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける。
【００３１】
複数の電極パッドが設けられた第１の主表面と、この第１の主表面に対向する第２の主表面とを有する半導体チップを準備する。
【００３２】
開口部内に、第１の主表面のレベルが基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ第２の主表面が半導体チップ配置領域と対面するように、前記半導体チップを配置する。
【００３３】
基体枠の第１の面上及び第１の主表面上に、絶縁膜を、電極パッドの一部分を露出するように形成する。
【００３４】
絶縁膜上に、電極パッドの各々に電気的に接続されていて電極パッドから基体枠の第１の面の上側に導出された、複数の配線パターンを形成する。
【００３５】
配線パターン及び絶縁膜上に、封止部を、第１の面上に位置する配線パターンの一部分を露出させて形成する。
【００３６】
基体枠の上側を含む領域の配線パターン上に、複数の外部端子を接続して形成する。
【００３７】
複数の半導体チップ間を切断して、半導体チップを含む半導体装置の個片化を行う。
【００３８】
この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる、
【００３９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００４０】
＜第１の実施の形態＞
図１及び図２を参照して、この発明の第１の実施の形態の半導体装置につき説明する。図１（Ａ）は第１の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと電極ポストとの接続関係を説明するために、図１（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。また、図２（Ａ）及び（Ｂ）は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、図２（Ａ）は、この発明の半導体装置１０が、その底面側に下地１２を具えている構成例である。また、図２（Ｂ）は、下地１２を具えていない構成例である。
【００４１】
この発明の第１の実施の形態の半導体装置１０は、下地１２上に、貫通孔である開口部２２を有する基体枠２０を具えている（図２（Ａ）参照。）。この基体枠２０は、一例として、四角形の枠状部であって、好ましくは表面に対応する第１の面２０ａ及び裏面に対応する第２の面２０ｂを有していて、かつその中央部には、第１の面２０ａから第２の面２０ｂへと貫通する四角形の開口部２２が形成されている。
【００４２】
この基体枠２０は、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体で形成することができる。さらにセラミック基板、金属基板及びＳｉ基板を含む基板群から、適宜選択した基板で形成することができる。好ましくは、基体枠２０としてＳｉ基板を使用するのがよい。このようにすれば、後に形成される配線パターンの耐熱ストレス特性を向上させることができる。
【００４３】
上述した開口部２２は、基体枠２０を構成している材料に応じて、例えばレーザー加工、パンチング等の機械加工、金型加工等の従来周知の手法により適宜形成することができる。この開口部２２の大きさは、この開口部２２の内側に半導体チップ３０を設けることができる程度に、半導体チップ３０の大きさと実質的に同一又は若干それよりも大きく設定する。開口部２２は、基体枠２０に複数個が格子状に、好ましくはそれぞれ互いに等間隔となるように配置されている。この間隔は、所望の外部端子の数、外部端子同士の間隔及び拡張部２１の面積等を考慮して決定される。
【００４４】
また、この開口部２２内には、半導体チップ３０が嵌め込み等により配置される。従って、半導体チップ３０の側面３７は、基体枠２０によって囲まれていて、半導体チップ３０の表面領域外に、これと隣接する基体枠２０の表面領域が形成されている。この半導体チップ３０は、第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８と、この第１の主表面３６と第２の主表面３８との間に存在する１又は２以上の側面３７を有している。この第１の主表面３６のレベルが第１の面２０ａのレベルと実質的に同一となるようにされる。第１の主表面３６は、電極パッド３４を具えている。電極パッド３４は、第１の主表面３６の周縁に沿って複数が形成されている。
【００４５】
半導体チップ３０は、第１の主表面３６が上面となるように、すなわち第２の主表面３８が下地１２の半導体チップ配置領域１４に対面するように、開口部２２内に設けられている。
【００４６】
基体枠２０の第１の面２０ａ上及び第１の主表面３６上には、絶縁膜４０が、複数の電極パッド３４の一部分が露出するように形成されている。
【００４７】
この絶縁膜４０の表面上には、複数の配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【００４８】
これら配線パターン４２及び絶縁膜４０を覆うように半導体チップ３０及び基体枠２０のそれぞれの表面領域上に封止部４４が設けられている。上述の絶縁膜４０と封止部４４を総じて絶縁層４８とも称する。それぞれの配線パターン４２からこの封止部４４を貫通して、この封止部４４の表面に達する電極ポスト４６がそれぞれ設けられている。これら電極ポスト４６の一部は、半導体チップ３０の上側（真上）に設けられており、また、残りの電極ポスト４６は基体枠２０の上側（真上）に設けられている。通常は、これら電極ポスト４６は、一定の間隔で配列させてある。また、各電極ポスト４６の頂面は、封止部４４の表面に露出している。この電極ポスト４６はポスト電極とも称せられ、その露出された頂面には外部端子４７が設けられている。外部端子４７としては通常、半田ボール４７ａを設けている。この外部端子４７は電極パッド３４の配列間隔よりも広い間隔で配列されている。
【００４９】
ここで、図１（Ｂ）を用いて、電極パッド３４と配線パターン４２との接続関係につき説明する。これらの接続関係の理解を容易にするために図１（Ａ）の部分領域（実線で囲まれた領域）１１を拡大して示してある。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポスト（図２に４６で示す。）と、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、この順番で、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【００５０】
この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び基体枠２０の上側（真上）、すなわち拡張部２１の領域の境界にまたがるように設けられている。
【００５１】
そのため、配線パターン４２のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。
【００５２】
このように、特にエッジ部効果とか、熱ストレス等により応力が集中しやすいと思われるパターン４２の部分領域を太く形成しておくことにより、半導体装置１０の動作の信頼性が向上する。
【００５３】
この基体枠２０の上側（真上）の領域は、外部端子形成領域を半導体チップ３０の表面領域外に拡張している意味で拡張部２１と称せられる。この構成例では拡張部２１にも電極ポスト４６が形成されている。
【００５４】
そして、配線パターン４２及び電極ポスト４６を覆うように、封止部４４が形成されている。封止部４４は電極ポスト４６の一部分が露出するように形成されている。
【００５５】
この電極ポスト４６を介して、外部端子４７が形成されている。電極ポストを介さずに、封止部４４から配線パターン４２の一部分を露出させて、直接的に配線パターン４２に外部端子を接続する構成とすることもできる。
【００５６】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、電極ポスト４６の頂面と接触して設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。この隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【００５７】
既に説明したとおり、これら電極ポスト４６は、半導体チップ３０の上側に対応する表面積の範囲のみならず、基体枠２０の上側、すなわち拡張部２１にも設けている。従って、電極ポスト４６の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、電極ポスト４６、すなわち外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には基体枠２０の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる。
【００５８】
この発明の半導体装置１０の構成によれば、半導体チップ３０の真上の領域外の拡張部２１の領域に、外部端子４７を設ける構成としてあるので、半導体装置１０をいわゆるファンアウト構造又は第１の主表面３６上の領域にも外部端子４７が形成されているファンイン／ファンアウト構造として構成することが可能である。従って、外部端子４７の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【００５９】
また、この発明の半導体装置１０は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに半導体チップ３０と外部電極４７とを直接的に接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性を有する半導体装置１０をより安価に得ることができる。
【００６０】
（第１の実施の形態の変形例）
次に、図３を参照して、第１の実施の形態の半導体装置の変形例につき説明する。なお、上面からみた平面図は図１（Ａ）とほぼ同様であるので、その図示及び詳細な説明は省略する。
【００６１】
図３（Ａ）及び図３（Ｂ）は、図２（Ａ）及び図２（Ｂ）にそれぞれ対応する変形例の半導体装置１０’の概略的な断面図である。図３（Ａ）は、その底面側に下地１２を具えている構成例である。また、図３（Ｂ）は、下地１２を具えていない構成例である。
【００６２】
この変形例の半導体装置１０’は、基体枠２０の開口部２２を画成する周の内側壁２４の形状に特徴を有している。従って、第１の実施の形態と同様の他の構成成分については、同一の符号を付して示し、その重複する説明を省略する。
【００６３】
この変形例の半導体装置１０’においては、基体枠２０の開口部２２を画成する、この例では４面の内側壁２４のそれぞれは、基体枠２０側から、開口部２２側、すなわち半導体チップ３０に向かうに従って、４面それぞれの内側壁２４の厚さが減少して肉薄となるように傾斜した形状、いわゆる楔形形状となっている。
【００６４】
内側壁２４の形状をこのように構成すれば、第１の実施の形態で説明した半導体装置の作用効果と同等の作用効果を得ることができる上、後述する説明からも理解できるように、特にこの半導体装置１０’の製造工程において、有利な効果を得ることができる。
【００６５】
上述の第１の実施の形態及び／又は変形例の半導体装置１０及び１０’を例えば複数個積層してなる積層型半導体装置を構成することもできる。この場合には、例えば従来公知の方法により基体枠にスルーホールを形成して、層間結線を形成して積層された個別の半導体装置の相互接続用の端子を形成すればよい。
【００６６】
（第１の実施の形態の第１の製造方法）
次に、図４（Ａ）〜図１０（Ｂ）を参照して、第１の実施の形態の半導体装置の第１の製造方法につき説明する。
【００６７】
原則として、各図（Ａ）はこの発明の半導体装置の構成を説明するための概略的な部分的平面図であり、各図の（Ｂ）図は（Ａ）図のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、例外として、図６（Ｂ）は、図６（Ａ）に示した、実線１１で囲まれた部分を拡大して示す拡大図であり、さらに図７は、図６（Ａ）のＩ−Ｉ線に沿って切断して示した断面図である。
【００６８】
まず、用意した下地１２上に、複数の半導体チップ３０が載置される半導体チップ配置領域１４を設定する。なお、当然ながら、この半導体チップ配置領域１４の輪郭は、基体枠２０に設けられている開口部２２の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士の間隔、従って隣接する開口部２２同士の間隔を、互いに等間隔としておく。この間隔は、後に工程で実施される半導体装置の個片化、すなわち単一化処理に必要な下地のマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【００６９】
まず、図４（Ａ）及び（Ｂ）に示したように、設定された半導体チップ配置領域１４と開口部２２との位置合わせを行って、下地１２上に、基体枠２０を載置する。
【００７０】
ここで下地１２を、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体で形成してもよい。あるいはセラミック基板、金属基板及びＳｉ基板等の基板から、適宜選択した基板で形成することができる。また、下地１２として、好ましくは、その表面の少なくとも基体枠２０が載置される領域に、例えば加熱、紫外線照射その他の何らかの処理により剥離容易な接着手段（図示しない。）を具えるのがよい。
【００７１】
特に、この発明の半導体装置が、下地を有しない構成とされる場合には、後の工程で、基体枠からの例えば剥離等の手法により容易に除去できる下地を選択するのがよい。具体的には例えば日東電工株式会社製の熱剥離シート「リバアルファ（商品名）」、三井化学株式会社製の耐熱型イクロステープ（商品名）又はＳＰシリーズ（商品名）等を剥離が可能な下地として用いることができる。さらには表面上に接着手段として例えば紫外線硬化型粘着材等が塗布されているガラス基板等も下地として適用して好適である。
【００７２】
下地１２上に載置された基体枠２０は、下地１２の表面に設けられた接着手段により接着されて保持される。
【００７３】
このようにして下地１２上に予め設定された半導体チップ配置領域１４は、基体枠２０に形成されている開口部２２から露出される。
【００７４】
次に、図５（Ａ）及び図５（Ｂ）に示したように、この開口部２２内に露出されている半導体チップ配置領域１４上に、半導体チップ３０を配置する。
【００７５】
好ましくは、この半導体チップ配置領域１４上にも何らかの接着手段を設けておくのがよい。そしてこの接着手段により半導体チップ３０を半導体チップ配置領域１４上に接着保持するのがよい。
【００７６】
ここで、基体枠２０の第１の面２０ａの高さ、すなわち厚さｄ２と、開口部２２内に設けられた半導体チップ３０の表面の高さ、すなわち厚さｄ１とは、一致させるのが好ましい。しかしながら、基体枠２０の第１の面２０ａと半導体チップ３０の第１の主表面３６の上側に配線パターンを、配線切れ等を生じる恐れなくして、形成できる高低差の範囲であれば、双方の表面間に若干の段差が存在していてもよい。
【００７７】
このとき、図３を用いて既に説明したような、基体枠２０の開口部２２の内側壁２４の断面形状が傾斜を有するいわゆる楔形状となっている場合、この内側壁２４の表面が傾斜を有するため、半導体チップ３０を、この内側壁２４の傾斜に沿って、その表面を滑らせることで、開口部２２内の所望の位置に、よりスムーズかつ容易に配置することができる。
【００７８】
半導体チップ３０は、第１の主表面３６に対向する第２の主表面３８を有している。この半導体チップ３０には、所定の機能を有する回路素子が形成されている（図示しない。）。そして、第１の主表面３６には、この回路素子と電気的に接続されている電極パッド３４が設けられている。電極パッド３４は、第１の主表面３６の周縁に沿って配列するように設けられている。
【００７９】
上述した半導体チップ３０は、その第２の主表面３８が半導体チップ配置領域１４において下地１２と対面するように、開口部２２内に、例えば嵌め込まれて設けられる。このとき第２の主表面３８は、半導体チップ領域１４表面に接着手段が設けられている場合には、これにより接着されて保持される。
【００８０】
次いで、基体枠２０の第１の面２０ａ上及び第１の主表面３６上に、絶縁膜４０を形成する。この絶縁膜４０は、半導体チップ３０の電極パッド３４の少なくとも一部分が露出するように、形成される。
【００８１】
このとき、一旦、電極パッド３４を覆うように絶縁膜４０を形成した後、例えばフォトリソグラフィ法等を用いて、電極パッド３４の頂面を露出させる工程としてもよい。
【００８２】
また、上述したように基体枠２０の表面と、半導体チップ３０の第１の主表面３６とに段差が生じる場合や、基体枠２０の内側壁２４の表面が、上述したような傾斜を有する場合がある。このような場合には、絶縁膜４０用の絶縁材料により、後の工程で、配線パターンが形成できる程度に、この段差を緩和するか、又は絶縁膜４０の表面を実質的に平坦に形成することもできる。
【００８３】
この絶縁膜４０の形成は、適切な絶縁性材料を用いて、基体枠２０の材質に応じた好適な方法、例えばスピンコート法、印刷法又は直接塗布法等といういずれかの従来公知の手法により、行える。
【００８４】
このとき、基体枠２０と半導体チップ３０との間に間隙が生じる場合には、この間隙に絶縁材料が入り込んで、基体枠２０と半導体チップ３０とは固着されて一体とされる。
【００８５】
然る後、図６及び図７に示すように、この絶縁膜４０の表面上に、複数の配線パターン４２を形成する。これら配線パターン４２の形成は、絶縁膜４０の表面上に、それぞれの配線パターン４２が対応する電極パッド３４に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。
【００８６】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド３４に接続する。そして、他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子４７（半田ボール４７ａ）が接続される。
【００８７】
なお、図５（Ａ）及び図６（Ａ）に示す構成例においては、電極パッド３４の配置数は、実際よりも少ない数として図示してある。
【００８８】
この配線パターン４２の形成は、絶縁膜４０の表面領域のうち、基体枠２０の上側（真上）に相当する領域、すなわち拡張部２１を含む絶縁膜４０上の所望の領域に、従来公知のＷＣＳＰの製造工程におけるスパッタ工程及びフォトリソグラフィ工程等の配線パターンの形成プロセスにより、行うことができる。
【００８９】
配線パターン４２の形成材料は、任意好適な材料を選択できるが、例えばアルミニウム、銅及び金属合金等の材料により形成するのがよい。
【００９０】
この配線パターン４２の形成工程において、この配線パターン４２に、上述した段差に基因する応力が集中すると想定される場合には、この応力が集中する配線パターン４２の部分を実質的に含む配線パターン４２の領域を若干太く、すなわち幅広または肉厚に形成してもよい。
【００９１】
次いで、図８（Ａ）及び（Ｂ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。これら電極ポスト４６を基体枠２０の上側（真上）の拡張部２１の表面領域と、半導体チップ３０の上側（真上）の拡張部２１に近い領域とに設ける。これら電極ポスト４６を、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。
【００９２】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、材料を適宜選択して、行うことができる。
【００９３】
さらに配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆うように、封止部４４を形成する。電極ポスト４６を介さずに外部端子を形成する場合には、外部端子を形成する位置に配線パターン４２の一部分が露出するように封止部４４を形成すればよい。
【００９４】
この封止工程は、従来公知の方法により、従来公知の封止材料を使用して実施することができる。
【００９５】
然る後、図９（Ａ）及び（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【００９６】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【００９７】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【００９８】
電極ポスト４６の露出した頂面に対して設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４６の材料を銅とした場合には、電極ポスト４６の頂面にバリアメタル層として、薄いＮｉ（ニッケル）膜を形成すること等してもよい。
【００９９】
次いで、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１００】
次いで、図１０（Ａ）及び（Ｂ）に示したように、一点破線ａで示した切断線に沿って、複数の半導体チップ同士の間を切断して、所定の機能を発揮する単一の半導体装置を含む構造体として個片化する。
【０１０１】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１０２】
次に、個片化された構造体の基体枠２０の第２の面２０ｂ及び半導体チップ３０の第２の主表面３８から、これらに接着保持されている下地１２を、剥離して除去する。
【０１０３】
下地１２上に上述したような剥離可能な接着手段を具えるか、又は剥離可能な接着手段を設けて、製造工程を実施した場合には、この接着手段に応じた処理、例えば加熱、温水による処理、又は紫外線照射等の処理により、下地１２の剥離工程を行うのがよい。具体的には、例えば下地１２として熱剥離シートを適用した場合には、その接着手段に対して所定の温度で加熱を行うことにより、下地１２を剥離することができる。また、例えば接着手段として紫外線照射型粘着材を適用した場合には、紫外線照射により、その粘着材を硬化することで、下地１２の剥離を行うことができる。
【０１０４】
この剥離工程は、電極ポスト４６の形成工程後、封止工程後又は個片化工程後のいずれのタイミングでも実施することができるが、拡張部２１の機械的強度等を考慮して、好ましくは封止工程終了後に行うのがよい。
【０１０５】
上述した構成例においては、半導体チップ３０を２行×Ｘ列（Ｘは２以上の正数）の格子状に配列させて半導体装置を製造する例につき説明したが、この配列に何ら限定されるものではなく、半導体チップを設計事項に応じた任意好適な行列配列として設けて、半導体装置を多数同時に製造することもできる。
【０１０６】
このように、第１の製造方法によれば、いわゆるＷＣＳＰの製造工程を適用できるので、半導体装置を製造するための特別な工程を使用することなく、この実施の形態の半導体装置を簡易な工程で製造することができる。
【０１０７】
（第１の実施の形態の第２の製造方法）
次に、図１１（Ａ）〜図１３（Ｂ）を参照して、第１の実施の形態の半導体装置の第２の製造方法につき説明する。なお、後述する製造工程において、適用される材料、工程の実施条件等は第１の方法と同様であるので、その詳細な説明は省略する。
【０１０８】
この第２の製造方法では、上述の第１の製造方法で説明した下地１２の代わりに、治具を使用して、各工程を実施することを特徴としている。
【０１０９】
ここで、まずこの第２の製造方法に適用して好適な治具の構成につき、図１１を参照して説明する。
【０１１０】
図１１（Ａ）は、この発明の半導体装置の製造方法に適用して好適な治具の構成を説明するための概略的な部分的平面図であり、図１１（Ｂ）は図１１（Ａ）のＩ−Ｉ破線により切断した切断面を概略的に示す図である。
【０１１１】
この治具５０は、製造過程において、構成要素の保持をしたり、あるいは心合わせするための工具である。この構成例では、この治具５０は、複数の凸部５２と、これらの凸部５２同士の間隙に位置する凹部５４とを具えた台座である。凸部５２の形状は、ここでは一例として直方体としてある。この凸部５２の表面（以下、頂面と称する場合もある。）の輪郭形状と表面積は、半導体チップ３０の第２の主表面３８の面積と実質的に同一の面積としてある。また、凸部５２の高さ、すなわち側壁部５２ａの高さｈは、基体枠２０を治具５０上に固定し、かつ凸部５２の表面上に半導体チップ３０を載置したとき、半導体チップ３０の第１の主表面３６と、基体枠２０の第１の面２０ａが段差のない平坦な面を形成する程度の高さに設定するのがよい。上述したように、半導体チップ３０と基体枠２０との間に若干の段差が存在したとしても、後で形成される配線パターンに、断線等を生じる恐れがない程度の範囲の大きさの段差であれば、特に問題ない。
【０１１２】
治具５０は、基体枠２０及び／又は半導体チップ３０に対する接着性の低い、金属又はセラミック等の材料により構成するか、又はこれらに対して接着性の低いテフロン（登録商標）等を被膜した材料により適宜構成するのがよい。このようにすれば、半導体装置又は製造中途の構造体を、治具５０から容易に剥離できる。
【０１１３】
この治具５０には、好ましくは凹部５４に第１の貫通孔５６を形成しておくのがよい。そして、この第１の貫通孔５６には基体枠２０を凹部５４に吸引保持するための第１の吸排気系５８を接続する構成とするのがよい。図中、この吸排気系をブロックで示してある。
【０１１４】
また、好ましくは凸部５２にも同様に、第２の貫通孔５７を形成しておくのがよい。そして、この第２の貫通孔５７には半導体チップ３０を凸部５２に吸引保持するための第２の吸排気系５９を接続する構成とするのがよい。図中、この吸排気系をブロックで示してある。
【０１１５】
この第１及び第２の吸排気系５６及び５８は、従来公知の例えば真空ポンプ、配管等を含む真空排気系で構成することができる。
【０１１６】
次に、この治具５０を用いた第１の実施の形態の半導体装置の第２の製造方法につき、図１２及び図１３を参照して説明する。
【０１１７】
なお、この第２の製造方法においては、基体枠に対する半導体チップの配列構造は、第１の製造方法と同様であるとする。
【０１１８】
予め、図１１を参照して、既に説明した、治具５０を準備しておく。
【０１１９】
そして、図１２（Ａ）に示したように、治具５０の凹部５４の底面上に、凸部５２の側壁部５２ａを囲み、かつ凸部５２の表面を開口部２２に露出させるように、基体枠２０を、載置する。
【０１２０】
ここで、上述したように、治具５０の凹部５４に第１の貫通孔５６を設け、この貫通孔５６に第１の吸排気系５８を接続してある場合には、基体枠２０の第２の面２０ｂと凹部５４の表面との接触面（間隙）を真空引きして基体枠２０を治具５０に吸引保持する。
【０１２１】
次いで、図１２（Ｂ）に示したように基体枠２０の開口部２２内であって、凸部５２上に、半導体チップ３０の第２の主表面３８を、凸部５２の表面に対面させて配置する。
【０１２２】
このとき、図３を参照して既に説明したように、基体枠２０の開口部２２の内側壁２４が半導体装置３０に向かうに従って先細、すなわち肉薄となるように、内側壁２４が傾斜面を有する場合には、この傾斜面に沿って滑らせるようにして半導体チップ３０を配置する。
【０１２３】
上述したように、凸部５２に第２の貫通孔５７を設け、この貫通孔５７に第２の吸排気系５９を接続させてある場合には、半導体チップ３０の第２の主表面３８と凸部５２の表面との接触面を真空引きして、半導体チップ３０を治具５０に吸引保持する。
【０１２４】
基体枠２０又は半導体チップ３０を、治具５０上に、吸引保持するための真空の程度は、基体枠２０又は半導体チップ３０を安定に保持できる程度であればよい。
【０１２５】
次に、治具５０上に配置されている基体枠２０の表面上及び半導体チップ３０の第１の主表面３６上に、絶縁膜４０を、半導体チップ３０が具えている電極パッド３４の頂面を露出させるようにして形成する（図１２（Ｂ））。
【０１２６】
このとき、第１の方法で説明したように、一旦、電極パッド３４を覆うように絶縁膜４０を形成した後、電極パッド３４の頂面を露出させるような工程としてもよい。好ましくは絶縁膜４０を平坦に形成するのがよいのは同様である。
【０１２７】
基体枠２０と半導体チップ３０との間に若干の間隙が存在する場合には、この間隙に絶縁膜４０を形成するための絶縁材料が入り込んで基体枠２０と半導体チップ３０とを一体に固着するように、絶縁膜４０を形成する。
【０１２８】
次いで、図１２（Ｃ）に示したように、絶縁膜４０の表面上に、複数の配線パターン４２を、それぞれの電極パッド３４の頂面と電気的に接続するように形成する。この場合、第１の製造方法と同様に１つの配線パターンは１つの電極パッド３４と１対１の関係で接続する。
【０１２９】
然る後、各配線パターン４２に１つの割合で電極ポスト４６を接続形成する。この電極ポスト４６は、基体枠２０の上側（真上）の拡張部２１の領域と、この拡張部２１に近接した、半導体チップ３０の上側（真上）の領域とに設けられる。
【０１３０】
次に、図１３（Ａ）に示したように、配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆う封止部４４を形成する。
【０１３１】
さらに図１３（Ｂ）に示したように、封止部４４の表面に、電極ポスト４６の頂面を、封止部４４の表面を削り取って露出させる。
【０１３２】
次に、露出している電極ポスト４６の頂面に、外部端子４７として半田ボール４７ａを、形成する。
【０１３３】
次いで、図１３（Ｃ）に示したように、基体枠２０の第２の面２０ｂ及び半導体チップ３０の第２の主表面３８から、治具５０を、真空吸引手段が用いられている場合には真空を解除した後、剥離する。
【０１３４】
然る後、複数の半導体チップ３０間にある基体枠２０及び封止部４４を切削して個片化する。
【０１３５】
このような工程により、第１の製造方法で説明したと同様の構成を具えている半導体装置が製造される。
【０１３６】
なお、この第２の製造方法により製造される半導体装置は、底面側、すなわち基体枠２０の第２の面２０ｂと第２の主表面３８との間に、治具５０の凸部５２による段差が生じるが、特に所望でない限り、さらなる処理工程は必要ない。
【０１３７】
この第２の製造方法によれば、治具は、繰り返して使用することができる。このように、第１の製造方法のように下地を使用する必要がないので、製造工程に必要な部材を削減することができる。従って、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠及び／又は半導体チップを吸着保持する構成とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、スループットの向上が期待される。
【０１３８】
＜第２の実施の形態＞
図１４（Ａ）及び図１４（Ｂ）、並びに図１５（Ａ）を参照して、この発明の第２の実施の形態の半導体装置につき説明する。なお、この第２の実施の形態の説明において、上面から見た平面図は、既に説明した第１の実施の形態の平面図とほぼ同様であるので、断面図のみによって説明するものとし、平面図の説明は省略する。さらに、適用される材料、工程の実施条件等は第１の実施の形態の場合と同様であるのでその詳細な説明は省略する。
【０１３９】
図１４（Ａ）は、第２の実施の形態の半導体装置の構成を説明するための概略的な平面図であり、図１４（Ｂ）は、配線パターンと電極パッド及び層間結線（スルーホール）との接続関係を説明するために、図１４（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。
【０１４０】
図１５（Ａ）は第２の実施の形態の半導体装置の構成を説明するための断面図であり、図１４（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【０１４１】
この発明の第２の実施の形態の半導体装置１０は、第１の実施の形態の場合と同様に第１の面２０ａから第２の面２０ｂへ貫通する貫通孔である開口部２２を有する基体枠２０を含んでいる。この基体枠２０の第１の面２０ａの上側及び第２の面２０ｂの上側に相当する領域が拡張部２１となる。
【０１４２】
基体枠２０には貫通孔である開口部２２が形成されている。この開口部２２の大きさは、第１の半導体チップ３０及び第２の半導体チップ６０の積層体が設けられる程度に、同一又は若干大きめに設定して形成されている。開口部２２の高さ、すなわち基体枠２０の厚さは、第１及び第２の半導体チップ３０及び６０を積み重ねた厚みと実質的に等しくするのがよい。例えば第１及び第２の半導体チップ３０及び６０が接着材等により互いに接着される場合には、第１の半導体チップ３０及び／又は第２の半導体チップ６０の厚さを、研磨又は研削等によって調節するのがよい。しかしながら、基体枠２０の厚さを調整することが可能な場合には、開口部２２の高さは、後にこの開口部２２内に設けられる第１の半導体チップ３０及び第２の半導体チップ６０の重ね合わせた厚さと等しく設定すればよい。さらに第１の半導体チップ３０と第２の半導体チップ６０とが互いに接着材により接着される構成の場合には、この接着材の厚さも考慮して、開口部２２の高さ、すなわち基体枠２０の厚さを設定すればよい。
【０１４３】
基体枠２０には、開口部２２とは別に、所望によりスルーホール２６が形成されていてもよい。このスルーホール２６は、基体枠２０の表面側と裏面側の電気的導通を取るために設けてある。この構成例では、基体枠２０の周縁に沿うように複数個を形成してある。
【０１４４】
スルーホール２６の内部は、例えばアルミニウム合金及びタングステン合金等の適宜の導電性材料により、常法に従って導通を取るための層間結線２８を形成しておく。
【０１４５】
開口部２２内には、第１の半導体チップ３０及び第２の半導体チップ６０が、それぞれの第２の主表面３８及び第４の主表面６８を互いに接するように設けられている。
【０１４６】
第１の半導体チップ３０は、所定の機能を有する第１の回路素子（図示せず。）と、この第１の回路素子と電気的に接続されている、複数の第１の電極パッド３４を具えている第１の主表面３６とを具えている。第１の電極パッド３４は、第１の主表面３６の周縁に沿って、複数個が設けられている。また、第１の半導体チップ３０は、第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８と、第１の主表面３６と第２の主表面３８との間に存在する１又は２以上の側面３７を有している。第１の半導体チップ３０は、第１の主表面３６が上面となるように開口部２２内に設けられている。この第１の半導体チップ３０は、第１の実施の形態と同様に、好ましくは基体枠２０の第１の面２０ａのレベルと第１の半導体チップ３０の第１の主表面３６のレベルとが実質的に同一のレベルとなるように、開口部２２内に設けるのがよい。
【０１４７】
同様に、第２の半導体チップ６０は、所定の機能を有する第２の回路素子（図示せず。）、第３の主表面６６と、この第３の主表面６６に対向する第４の主表面６８と、第３の主表面６６と第４の主表面６８との間に存在する１又は２以上の側面６７を有している。そして、この第２の半導体チップ６０は、第２の回路素子と電気的に接続されている複数の第２の電極パッド６４を具えている。この第２の電極パッド６４は、第３の主表面６６の周縁に沿って複数個が設けられている。
【０１４８】
第２の半導体チップ６０は、その第３の主表面６６が下側に向くようにして、基体枠２０の第２の面２０ｂのレベルと第２の半導体チップ６０の第３の主表面６６のレベルとが、実質的に同一のレベルとなるように、開口部２２内に設けられている。ここで、第１の半導体チップ３０の第２の主表面３８と第２の半導体チップ６０の第４の主表面６８とは互いに接着材等により接着して固定する構成とするのがよい。
【０１４９】
基体枠２０の第１の面２０ａ及び第１の半導体チップ３０の第１の主表面３６上には、第１の絶縁膜４０が、第１の電極パッド３４の一部分及び層間結線２８の一方の端部を露出させるようにして、形成されている。
【０１５０】
同様に、基体枠２０の第２の面２０ｂ及び第２の半導体チップ６０の第３の主表面６６上には、第２の絶縁膜７０が、第２の電極パッド６４の一部分及び層間結線２８の他方の端部を露出させるようにして、形成されている。
【０１５１】
第１の絶縁膜４０の表面上には、複数の第１の配線パターン４２が、露出している第１の電極パッド３４の一部分及び／又は層間結線２８の一方の端部に電気的に接続されて形成されている。
【０１５２】
同様に、第２の絶縁膜７０の表面上には、複数の第２の配線パターン７２が、露出している第２の電極パッド６４の一部分及び／又は層間結線２８の他方の端部に電気的に接続されて形成されている。
【０１５３】
これら第１の配線パターン４２は、第１の半導体チップ３０上の領域及び基体枠２０の第１の面２０ａ上の領域の境界にまたがるように設けられている。
【０１５４】
同様に、第２の配線パターン７２は、第２の半導体チップ６０上の領域及び基体枠２０の第２の面２０ｂ上の領域の境界にまたがるように設けられている。
【０１５５】
上述したように、これら第１又は第２の配線パターン４２又は７２において、これらは、基体枠２０の第１の面２０ａ又は第２の面２０ｂの上側（真上）の領域と第１又は第２の半導体チップ３０又は６０の第１の主表面３６又は第３の主表面６６の上側（真上）の領域の境界とにそれぞれまたがって形成されるので、境界とその境界近傍の第１及び第２の配線パターン４２及び７２の部分領域を、ある程度の長さにわたって、より太い配線とするのがよい。
【０１５６】
このとき、層間結線２８が存在する場合には、その一方の端部が第１の配線パターン４２に、及びその他方の端部が第２の配線パターン７２に、それぞれ電気的に接続される。すなわち第１の半導体チップ３０の出力信号を半導体装置１０の裏面（下面）側に、そして第２の半導体チップ６０の出力信号を半導体装置１０の表面（上面）側にそれぞれ出力することができる。例えば、第２の半導体チップ６０の出力信号を、第１の配線パターン４２を介して、第１の半導体チップ３０に入力することもできる。
【０１５７】
第１及び第２の配線パターン４２及び７２が形成されている第１及び第２の絶縁膜４０及び７０の表面上には、第１及び第２の封止部４４及び７４が、第１及び第２の配線パターン４２及び７２の一部分を露出するように形成されている。この第１の絶縁膜４０と第１の封止部４４とを総じて第１の絶縁層４８と称し、第２の絶縁膜７０と第２の封止部７４とを総じて第２の絶縁層７８と称する。このとき層間結線２８に接続されている第１及び第２の配線パターン４２及び７２の一部を露出する構成としてもよい。
【０１５８】
そして、露出している第１及び第２の配線パターン４２及び７２上であって、基体枠２０の第１の面２０ａ及び第２の面２０ｂの上側（真上）、すなわち拡張部２１を含む領域には、第１及び第２の外部端子４７及び７７が接続されている。
【０１５９】
例えば第１及び第２の電極ポスト４６及び７６を介して、それぞれ、第１及び第２の半田ボール４７ａ及び７７ａとして、複数の第１及び第２の外部端子４７及び７７が形成されている。
【０１６０】
このとき、層間結線２８に接続されている第１及び第２の配線パターン４２及び７２上に、外部端子を接続する構成としてもよい。例えば第１の電極パッド３４に接続されている第１の配線パターン４２を外部端子に接続することなく、層間結線２８に接続し、この層間結線２８を介して、第２の電極パッド６４に接続されていない第２の配線パターン７２を介して、この第２の配線パターン７２上に外部端子を形成する構成とすることもできる。また、層間結線（スルーホール）２８上に直接的に外部端子を接続する構成としてもよい。
【０１６１】
隣接する第１の電極ポスト４６同士及び隣接する第２の電極ポスト７６同士の間隔は、例えばプリント基板等への実装を考慮して、適宜所望の間隔とすることができる。
【０１６２】
この第１及び第２の電極ポスト４６及び７６は、第１及び第２の半導体チップ３０及び６０の第１及び第３の主表面３６及び６６上に対応する面積の範囲のみならず、基体枠２０の第１の面２０ａ及び第２の面２０ｂ上を含む領域、すなわち拡張部２１にも設けることができる。従って、第１及び第２の電極ポスト４６及び７６の配置位置及び配置間隔の設計の自由度が増す。すなわち、半導体装置１０の実装基板への実装がより容易になるように、第１及び第２の電極ポスト４６及び７６、すなわち第１及び第２の外部端子４７及び７７の配置間隔の制限を緩和して、例えば実装基板側の要求に沿った、より広い間隔で形成することができる。
【０１６３】
この第２の実施の形態の半導体装置によれば、第１の実施の形態と同様の効果に加え、２つの半導体チップを、直接的に積層することができるので、半導体装置をより薄型にすることができる。そして、スルーホールを経て、例えば２つの半導体チップを相互に接続することができるので、また、例えば一方の半導体チップへの入力信号又は半導体チップからの出力信号を、従来使用され問題の多かった金属ワイヤを介さずに、直接的に半導体装置の反対面側に入出力することができる。従って、半導体装置のさらなる多機能化及び動作の高速化を実現することができる。
【０１６４】
また、複数の第２の実施の形態の半導体装置を、その外部端子同士を積層用の端子として接続することにより積層する構成とすれば、さらなる多機能化及び動作の高速化を容易に実現することができる。このような積層用の端子をいわゆるファンイン部にも配置することができるため、パッケージのさらなる小型化及び薄型化が可能である。
【０１６５】
（第２の実施の形態の半導体装置の変形例）
図１５（Ｂ）を参照して、第２の実施の形態の半導体装置の変形例につき説明する。なお、上面からみた平面図は図１４（Ａ）と同様であるので、その詳細な説明は省略する。
【０１６６】
図１５（Ｂ）は、第２の実施の形態の変形例の半導体装置１０’の横断面を示す概略的な断面図である。
【０１６７】
この変形例の半導体装置１０’は、基体枠２０の開口部２２の内側壁２４の形状に特徴を有している。従って、第１及び第２の実施の形態と同様の他の構成成分については、同一の符号を付して示し、その重複する説明を省略する。
【０１６８】
この変形例の半導体装置１０’の基体枠２０の開口部２２を画成する内側壁２４の断面形状は、基体枠２０の両面側から半導体チップ側へ、先端に向かうほど先細、すなわち肉薄となるようにしてある。すなわち、内側壁２４は、基体枠２０の第１の面２０ａ及び第２の面２０ｂの両面側から、開口部２２内に設けられている第１及び第２の半導体チップ３０及び６０の側面に向かって厚さが減少していく。
【０１６９】
内側壁２４の形状をこのようにすれば、第２の実施の形態で説明した半導体装置と同等の作用効果に加え、特に製造工程において、有利な効果を得ることができる（後述する）。
【０１７０】
（第２の実施の形態の製造方法）
次に、図１６（Ａ）〜図１８（Ｃ）を参照して、第２の実施の形態の半導体装置の製造方法につき説明する。なお、各図において、平面図は第１の実施の形態で説明した図とほぼ同じであるので、その図示及びその詳細な説明は省略する。さらに、適用される材料、工程の実施条件等は第１の実施の形態と同様であるのでその詳細な説明は省略する。
【０１７１】
各図は、半導体装置の製造中途の構造体の横断面を示す概略的な断面図である。なお、後述する各製造工程において、適用される材料、工程の実施条件等は第１の実施の形態の製造方法と同様であるので、その詳細な説明は省略する。
【０１７２】
この第２の実施の形態の半導体装置の製造方法では、上述の第１の実施の形態の第２の製造方法と同様に、治具を使用して、一部工程を実施することを特徴としている。
【０１７３】
まず、この第２の実施の形態の製造方法に適用して好適な治具につき説明するが、この治具は、図１１を参照して既に説明した治具５０の構成とほぼ同様の構成を具え、同様の材料により構成されているので、その詳細な説明は省略し、同一の構成については同一番号を使用して図１１（Ａ）及び図１１（Ｂ）を参照しつつ、その特徴について説明する。
【０１７４】
第２の実施の形態の製造方法に適用して好適な治具５０は、複数の凸部５２と、これらの凸部５２同士の間隙に位置する凹部５４とを具えているのは第１の実施の形態と同様である。また、凸部５２の表面領域の輪郭及び面積は、半導体チップ３０の第２の主表面３８の輪郭及び面積と少なくとも一致、すなわち同一としてあるのも同様である。この第２の実施の形態の半導体装置の製造方法に適用して好適な治具５０は、凸部５２の高さ、すなわち側壁部５２ａの高さｈに特徴を有している。
【０１７５】
具体的には、側壁部５２ａの高さｈは、製造工程の実施において、基体枠２０を治具５０の凹部５４に載置し、かつ第１の半導体チップ３０を凸部５２の表面上に載置したときに、第１の半導体チップ３０の第１の主表面３６のレベルと、基体枠２０の第１の面２０ａのレベルが実質的に同一となるように、設定されている。
【０１７６】
このとき上述したように、第１の半導体チップ３０と基体枠２０との間に若干の段差が存在したとしても、この段差に基因して、配線パターンに、切断等の不具合を生じさせる恐れがなければ、特に問題となることはない。
【０１７７】
第１の実施の形態で既に説明した治具と同様に、治具５０には好ましくは凹部５４に第１の貫通孔５６及び／又は凸部５２にも第２の貫通孔５７を形成しておくのがよい。そして、この第１の貫通孔５６及び第２の貫通孔５７には、基体枠２０を凹部５４に、半導体チップ３０を凸部５２にそれぞれ吸引保持するための第１及び第２の吸排気系５８及び５９を接続する構成とするのがよい。
【０１７８】
次に、この治具５０を用いた第２の実施の形態の半導体装置の製造方法につき説明する。
【０１７９】
予め、上述の構成を具えた治具５０を準備しておく。
【０１８０】
そして、図１６（Ａ）に示したように、治具５０の凹部５４上に、凸部５２の側壁部５２ａを囲み、かつ凸部５２の表面を露出させる貫通孔である複数の開口部２２を有する基体枠２０を、載置する。
【０１８１】
また、図１５（Ａ）及び図１５（Ｂ）を参照して説明したように、この基体枠２０に貫通孔であるスルーホール２６が形成されている場合には、スルーホール２６の内部は、例えばアルミニウム合金及びタングステン合金等の導電性材料により、常法に従って導通をとるための層間結線２８が形成されているものとする。
【０１８２】
上述したように、凹部５４に第１の貫通孔５６及びこれに接続される第１の吸排気系５８を具える構成としてある場合には、これらにより基体枠２０の第２の面２０ｂと凹部５４の表面との接触面（間隙）を真空引きして吸引保持する。
【０１８３】
次いで、図１６（Ｂ）に示したように、基体枠２０の開口部２２内の凸部５２上に、第１の半導体チップ３０の第２の主表面３８を凸部５２と対面させて配置する。
【０１８４】
このとき、図１５（Ｂ）を参照して既に説明したように、基体枠２０の開口部２２の内側壁２４を上述したように傾斜を有する形状としている場合には、その傾斜面に沿って滑らせるようにして第１の半導体チップ３０を配置する。
【０１８５】
ここで、上述したように、凸部５２に第２の貫通孔５７及びこれに接続される第２の吸排気系５９を具える構成としてある場合には、第１の半導体チップ３０の第２の主表面３８と凸部５２の表面との接触面を真空引きして吸引保持する。
【０１８６】
次いで、治具５０上に配置されている基体枠２０の第１の面２０ａ上及び第１の半導体チップ３０の第１の主表面３６上に、第１の電極パッド３４の一部分が露出するように第１の絶縁膜４０を形成する。このとき、層間結線２８が形成されている場合（図１５（Ａ）、図１５（Ｂ）参照）にはこの層間結線２８を露出させるようにして第１の絶縁膜４０を形成する。
【０１８７】
このとき、第１の実施の形態で説明したように、一旦、第１の電極パッド３４及び層間結線２８を覆うように第１の絶縁膜４０を形成した後、第１の電極パッド３４及び層間結線２８が露出するような工程としてもよい。第１の実施の形態と同様に、好ましくは第１の絶縁膜４０は平坦に形成するのがよい。
【０１８８】
基体枠２０と第１の半導体チップ３０との間に若干の間隙が存在する場合には、この間隙に第１の絶縁膜４０を形成するための絶縁材料が入り込んで基体枠２０と第１の半導体チップ３０とを一体に固着するように、第１の絶縁膜４０を形成する。
【０１８９】
次いで、図１６（Ｃ）に示したように、第１の絶縁膜４０の表面上に、複数の配線パターンを含む第１の配線パターン４２を、露出している第１の電極パッド３４の一部分に電気的に接続するように形成する。このとき、層間結線２８が存在する場合には、第１の配線パターン４２を介して第１の電極パッド３４と層間結線２８とについても電気的に接続する。
【０１９０】
然る後、図１７（Ａ）に示したように、第１の配線パターン４２上に電極ポスト４６を形成する。第１の実施の形態と同様に、原則として１つの配線パターンには１つの電極ポストを設ける。これらの電極ポスト４６は、半導体チップ３０の上側の配線パターンのみならず、基体枠２０の第１の面２０ａの上側（真上）に相当する領域、すなわち拡張部２１として機能する領域にも、複数の電極ポスト４６を、形成する。
【０１９１】
次に、第１の配線パターン４２及び第１の電極ポスト４６が形成されている第１の絶縁膜４０の表面上を覆う第１の封止部４４を形成する。
【０１９２】
引き続き、第２の半導体チップ６０の第３の主表面６６側に上述と同じ工程で封止部まで形成する。すなわち、第１の半導体チップ３０が開口部２２内に設けられている状態の基体枠２０を、治具５０から、取り外し、第２の半導体チップ６０の第３の主表面６６を上面として、裏返す。
【０１９３】
図１７（Ｂ）に示したように、第２の半導体チップ６０を、開口部２２内の第１の半導体チップ３０の第２の主表面３８上に、第２の半導体チップ６０の第４の主表面６８が対面するように設ける。
【０１９４】
ここで、好ましくは第１の半導体チップ３０の第２の主表面３８と第２の半導体チップ６０の第４の主表面６８とを互いに接着材等により接着するのがよい。
【０１９５】
第２の半導体チップ６０の第３の主表面６６のレベルと基体枠２０の第２の面２０ｂとのレベルが揃わない場合には、第１の半導体チップ３０と第２の半導体チップ６０の第４の主表面６８同士の間に何らかのスペーサ部材を挿入するか、又は接着材等の厚さにより、第２の半導体チップ６０の第３の主表面６６のレベルと基体枠２０の第２の面２０ｂのレベルとが実質的に同一のレベルとなるように調節することもできる。
【０１９６】
また、上述したように、この発明の第２の実施の形態の半導体装置は、第１の半導体チップ３０と第２の半導体チップ６０との平面サイズ、すなわち第１の主表面と第３の主表面同士及び第２の主表面と第４の主表面同士の大きさに差異がある場合も適用可能である。このとき、基体枠２０と第１の半導体チップ３０又は第２の半導体チップ６０との間に生じる間隙の大きさは、後に形成される第２の配線パターン７２が形成可能な範囲の大きさとされる。
【０１９７】
このように、基体枠２０と、第１の半導体チップ３０及び第２の半導体チップ６０との間に生じる段差及び間隙は、後に形成される第２の配線パターン７２が不具合なく形成可能な範囲であれば、さらなる処理工程による調節は必要ない。
【０１９８】
そして基体枠２０の第２の面２０ｂ上及び第２の半導体チップ６０の第３の主表面６６上に、第２の絶縁膜７０を、第２の電極パッド６４、及び存在する場合には層間結線２８を露出して形成する。
【０１９９】
さらに、図１７（Ｃ）に示したように、この第２の絶縁膜７０の表面上に、複数の第２の配線パターン７２を、露出している第２の電極パッド６４の一部分に電気的に接続して形成する。このとき、層間結線２８が存在する場合には、第２の配線パターン７２を介して第２の電極パッド６４と層間結線２８とについても電気的に接続される。
【０２００】
第２の配線パターン７２は、第２の半導体チップ６０の上側（真上）と、基体枠２０の第２の面２０ｂの上側（真上）にも形成される。
【０２０１】
次いで、図１８（Ａ）に示したように、第２の配線パターン７２上に第２の電極ポスト７６を形成する。これら第２の電極ポスト７６も、１つの第２の配線パターン７２に１つ設ける。これら第２の電極ポスト７６は、第２の半導体チップ６０の上側の第２の配線パターン７２のみならず、基体枠２０の第２の面２０ｂの上側（真上）の領域の配線パターン７２上にも、形成される。
【０２０２】
然る後、第２の配線パターン７２及び第２の電極ポスト７６が形成されている第２の絶縁膜７０の表面上を覆う第２の封止部７４を形成する。
【０２０３】
そして、図１８（Ｂ）に示したように、第１及び第２の封止部４４及び７４の表面をそれぞれ削って、第１及び第２の電極ポスト４６及び７６の端部例えば頂面を、露出させる。
【０２０４】
次いで、露出している第１及び第２の電極ポスト４６及び７６の頂面に、第１及び第２の外部端子４７及び７７としての第１及び第２の半田ボール４７ａ，７７ａを、形成する。
【０２０５】
あるいは、例えば第１の外部端子４７を半田ボールとして構成し、第２の外部端子７７をいわゆるランドとして、異なる形状の外部端子を形成することもできる。
【０２０６】
第１及び第２の外部端子４７及び７７は、上述したように実装基板への実装のみならず、例えばこの発明の第２の実施の形態の半導体装置を複数個又は他の半導体装置を積層するための端子として使用することができる。
【０２０７】
然る後、図１８（Ｃ）に示したように、複数の隣接する開口部２２同士の間を切削して切断し、第１及び第２の半導体チップ３０及び６０を含む半導体装置として個片化する。
【０２０８】
このような工程により、第２の実施の形態の半導体装置１０が製造される。
【０２０９】
この第２の実施の形態の半導体装置の製造方法において、第１の半導体チップ３０側の第１の封止部を形成する工程までの実施に引き続き、第２の半導体チップ６０側の工程に移行する例を説明したが、これに限定されない。例えば第１の半導体チップ３０の第１の主表面３６側に第１の外部端子４７を形成する工程までを実施した後に、第２の半導体チップ６０側に、第２の外部端子７７を形成する工程までを実施してもよい。
【０２１０】
この第２の実施の形態の製造方法によれば、簡易な工程で２枚のチップが積層された高機能かつ高速動作が可能な半導体装置を製造することができる。また、治具は、繰り返し使用することができるので、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠と半導体チップを吸着保持する工程とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、製造される半導体装置のスループットの向上が期待される。
【０２１１】
この発明の半導体装置において、配線パターンは、半導体チップの出力信号、半導体装置に要求される外部端子の配置位置等を考慮して、所望のパターンで形成することができる。
【０２１２】
この発明のすべての実施の形態において、電極ポスト４６は、導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０２１３】
この発明のすべての実施の形態において、外部端子４７として半田ボール４７ａを電極ポスト４６上に形成する、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型につき説明したが、これに限定されない。例えば、露出している電極ポスト４６の頂面に、半田ペーストの塗布及びリフロー、又は無電解メッキによるＮｉ／Ａｕ処理によりランドとして、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型等の構成とすることもできる。
【０２１４】
具体的には、電極ポスト４６の頂面に直接的に半田層を形成するか、電極ポスト４６の頂面にバリアメタル層を形成した後、このバリアメタル層上に金（Ａｕ）メッキ層を形成する。或いは電極ポスト４６の頂面に直接的にＳｎ（スズ）層をランドとして形成して、これを外部端子としてもよい。
【０２１５】
また、外部端子４７は、電極ポストを介さずに配線パターン４２と外部端子４７を直接的に接続する構成としてもよい。
【０２１６】
また、この発明のすべての実施の形態において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、基体枠及び／又は拡張部の外形と合っていなくともよい。
【０２１７】
【発明の効果】
この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を取り囲むように設けられている基体枠上、すなわち拡張部を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン／ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。例えば、従来、半導体チップの直上の領域のみに設けられていた外部端子同士の配置密度を下げる、すなわち配置間隔を広げることができる。特に半導体チップの直上の領域の外部端子の配置間隔を広げることができる。
【０２１８】
また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【０２１９】
第１の製造方法によれば、第１の実施の形態の半導体装置を簡易な工程で製造することができる。
【０２２０】
第２の製造方法によれば、単一の治具を、繰り返して使用することができる。下地を使用する必要がないので、製造工程に必要な部材を削減することができる。従って、製造コストの削減が期待される。また、貫通孔を介した吸排気系により、基体枠と半導体チップを吸着保持する構成とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、半導体装置のスループットの向上が期待される。
【０２２１】
特にこの発明の第２の実施の形態の半導体装置によれば、第１の実施の形態と同様の効果に加え、２つの半導体チップを、直接的に積層することができるので、半導体装置をより薄型にすることができる。そして、スルーホールにより、例えば２つの半導体チップを相互に接続することができるので、また、例えば一方の半導体チップへの入力信号又は半導体チップからの出力信号を、従来使用され問題の多かった金属ワイヤを介さずに、直接的に半導体装置の反対面側に入出力することができるので、半導体装置のさらなる多機能化及び高速化を実現することができる。
【０２２２】
また、複数の第２の実施の形態の半導体装置を、その外部端子同士を積層用の端子として接続することにより積層する構成とすれば、さらなる多機能化及び高速化を容易に実現することができる。積層用の端子をいわゆるファンイン部にも配置することができるため、パッケージのさらなる小型化及び薄型化が可能である。
【０２２３】
特に、この発明の第２の実施の形態の製造方法によれば、簡易な工程で２枚のチップが積層された高機能かつ高速動作が可能な半導体装置を製造することができる。また、治具は繰り返し使用することができるので、製造コストの削減が期待される。また、貫通孔を介した吸排気孔により、基体枠と半導体チップを吸着保持する工程とする場合には、さらに基体枠及び半導体チップの治具への保持及び剥離が容易かつ迅速に行うことができるので、製造される半導体装置のスループットの向上が期待される。
【図面の簡単な説明】
【図１】（Ａ）は第１の実施の形態の半導体装置の構成を説明するための概略的な上面からみた平面図であり、（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図２】（Ａ）及び（Ｂ）は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【図３】（Ａ）及び（Ｂ）は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す第１の実施の形態の変形例の概略的な断面図である。
【図４】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（１）である。
【図５】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（２）である。
【図６】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（３）である。
【図７】図６（Ａ）に対応する断面図である。
【図８】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（４）である。
【図９】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（５）である。
【図１０】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の第１の製造方法を説明するための上面からみた平面図及び断面図（６）である。
【図１１】この発明の半導体装置の製造方法に用いて好適な治具の平面図及び断面図である。
【図１２】この発明の第１の実施の形態の半導体装置の第２の製造方法を説明するための断面図（１）である。
【図１３】この発明の第１の実施の形態の半導体装置の第２の製造方法を説明するための断面図（２）である。
【図１４】（Ａ）は第２の実施の形態の半導体装置の構成を説明するための概略的な上面からみた平面図であり、（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図１５】（Ａ）は第２の実施の形態の半導体装置の構成を説明するための概略的な断面図であり、（Ｂ）は、第２の実施の形態の変形例の概略的な断面図である。
【図１６】この発明の第２の実施の形態の半導体装置の製造方法を説明するための断面図（１）である。
【図１７】この発明の第２の実施の形態の半導体装置の製造方法を説明するための断面図（２）である。
【図１８】この発明の第２の実施の形態の半導体装置の製造方法を説明するための断面図（３）である。
【符号の説明】
１０、１０’：半導体装置
１１：部分領域
１２：下地
１４：半導体チップ配置領域
２０：基体枠
２０ａ：第１の面
２０ｂ：第２の面
２１：拡張部
２２：開口部
２４：内側壁
２６：スルーホール
２８：層間結線
３０：（第１の）半導体チップ
３４：（第１の）電極パッド
３６：第１の主表面
３７，６７：側面
３８：第２の主表面
４０：（第１の）絶縁膜
４２：（第１の）配線パターン
４２ａ：長配線
４２ｂ：中配線
４２ｃ：短配線
４４：（第１の）封止部
４６：（第１の）電極ポスト
４７：（第１の）外部端子
４７ａ：（第１の）半田ボール
４８：（第１の）絶縁層
５０：治具
５２：凸部
５２ａ：側壁部
５４：凹部
５６：第１の貫通孔
５７：第２の貫通孔
５８：第１の吸排気系
５９：第２の吸排気系
６０：第２の半導体チップ
６４：第２の電極パッド
６６：第３の主表面
６８：第４の主表面
７０：第２の絶縁膜
７２：第２の配線パターン
７４：第２の封止部
７６：第２の電極ポスト
７７：第２の外部端子
７７ａ：第２の半田ボール
７８：第２の絶縁層
Claims (21)
- 第１の面と、該第１の面と対向する第２の面と、該第１の面から該第２の面へと貫通する開口部とを有する基体枠と、
複数の電極パッドを具えている第１の主表面と、該第１の主表面と対向する第２の主表面とを有し、前記第１の主表面のレベルが前記第１の面のレベルと実質的に同一のレベルとなるように、前記開口部内に配置されている半導体チップと、
複数の前記電極パッドの一部分を露出させて、前記第１の面上及び前記第１の主表面上に形成されている絶縁膜と、
前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記基体枠の第１の面の上側へと導出されている、複数の配線パターンと、
前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出させて形成されている封止部と、
前記基体枠の上側を含む領域の前記配線パターン上に設けられた複数の外部端子と
を具えていることを特徴とする半導体装置。 - 前記外部端子は、前記第１の面の上側の領域内に、前記電極パッドの配列間隔よりも広い間隔で配列されていることを特徴とする請求項１に記載の半導体装置。
- 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、
前記封止部は、前記電極ポストの頂面を露出するように形成されていることを特徴とする請求項１又は２に記載の半導体装置。 - 前記半導体チップの第２の主表面及び前記基体枠の第２の面とを支持する下地を具えていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
- 前記基体枠は、前記開口部を画成する内側壁を具え、該内側壁の厚さは、前記半導体チップに向かって徐々に薄くなっていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
- （１）下地上に、該下地の半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける工程と、
（２）複数の電極パッドが設けられた第１の主表面と、該第１の主表面に対向する第２の主表面とを有する半導体チップを準備する工程と、
（３）前記開口部内に、第１の主表面のレベルが前記基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ前記第２の主表面が前記半導体チップ配置領域と対面するように、前記半導体チップを配置する工程と、
（４）前記基体枠の前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分を露出するように形成する工程と、
（５）前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて前記電極パッドから前記基体枠の第１の面の上側に導出された、複数の配線パターンを形成する工程と、
（６）前記配線パターン及び前記絶縁膜上に、封止部を、前記第１の面上に位置する該配線パターンの一部分を露出させて形成する工程と、
（７）前記基体枠の上側を含む領域の前記配線パターン上に、複数の外部端子を接続して形成する工程と、
（８）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - （１）下地上に、該下地の半導体チップ配置領域を露出させる、複数の開口部を有する基体枠を、設ける工程と、
（２）複数の電極パッドが設けられた第１の主表面と、該第１の主表面に対向する第２の主表面とを有する半導体チップを準備する工程と、
（３）前記開口部内に、第１の主表面のレベルが前記基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ前記第２の主表面が前記半導体チップ配置領域と対面するように、前記半導体チップを配置する工程と、
（４）前記基体枠の前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分を露出するように形成する工程と、
（５）前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて前記電極パッドから前記基体枠の第１の面の上側に導出された、複数の配線パターンを形成する工程と、
（６）前記基体枠の上側に位置する前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
（７）前記配線パターン及び前記絶縁膜上に、前記電極ポストの頂面を露出させた封止部を形成する工程と、
（８）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
（９）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記外部端子を形成する工程の後に、
前記拡張部の第２の面及び前記第２の主表面から、前記下地を、除去する工程をさらに含むことを特徴とする請求項６又は７に記載の半導体装置の製造方法。 - （１）複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、
（２）複数の開口部が形成されていて、第１の面と、該第１の面に対向する第２の面及び該第１の面から該第２の面へと貫通する複数の開口部を有する基体枠を準備する工程と、
（３）複数の電極パッドが設けられた第１の主表面と、該第１の主表面に対向する第２の主表面とを有する半導体チップを準備する工程と、
（４）前記第２の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内に位置するように、前記基体枠を前記治具に載置する工程と、
（５）前記開口部内の前記凸部上に、前記第１の主表面のレベルが前記基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ前記第２の主表面が前記凸部の表面に対面するように、前記半導体チップを配置する工程と、
（６）前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分を露出するように形成する工程と、
（７）前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記基体枠の第１の面の上側に導出された、複数の配線パターンを形成する工程と、
（８）前記配線パターン及び前記絶縁膜上に、封止部を、前記第１の面上に位置する該配線パターンの一部分を露出させて形成する工程と、
（９）前記基体枠の上側を含む領域の前記配線パターン上に、複数の外部端子を接続して形成する工程と、
（１０）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項９に記載の半導体装置の製造方法において、
前記（４）工程から（９）工程までの間に、前記基体枠を、該凹部に設けられた第１の吸排気系により、吸引保持し、及び
前記（５）工程から前記（９）工程までの間に、前記半導体チップを、該凸部に設けられた第２の吸排気系により、吸引保持することを特徴とする半導体装置の製造方法。 - （１）複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、
（２）複数の開口部が形成されていて、第１の面と、該第１の面に対向する第２の面及び該第１の面から該第２の面へと貫通する複数の開口部を有する基体枠を準備する工程と、
（３）複数の電極パッドが設けられた第１の主表面と、該第１の主表面に対向する第２の主表面とを有する半導体チップを準備する工程と、
（４）前記第２の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内に位置するように、前記基体枠を前記治具に載置する工程と、
（５）前記開口部内の前記凸部上に、前記第１の主表面のレベルが前記基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ前記第２の主表面が前記凸部の表面に対面するように、前記半導体チップを配置する工程と、
（６）前記第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分を露出するように形成する工程と、
（７）前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて、前記電極パッドから前記基体枠の第１の面の上側に導出された、複数の配線パターンを形成する工程と、
（８）前記基体枠の上側に位置する前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
（９）前記配線パターン及び前記絶縁膜上に、前記電極ポストの頂面を露出させた封止部を形成する工程と、
（１０）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
（１１）複数の前記半導体チップ間を切断して該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法において、
前記（４）工程から（１０）工程までの間に、前記基体枠を、該凹部に設けられた第１の吸排気系により、吸引保持し、及び
前記（５）工程から前記（１０）工程までの間に、前記半導体チップを、該凸部に設けられた第２の吸排気系により、吸引保持することを特徴とする半導体装置の製造方法。 - 第１の面と、該第１の面と対向する第２の面と、該第１の面から該第２の面へと貫通する開口部とを有する基体枠と、
複数の第１の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面とを有し、前記第１の主表面のレベルが前記第１の面のレベルと実質的に同一のレベルとなるように前記開口部内に配置されている第１の半導体チップと、
前記第１の電極パッドの一部分を露出させて、前記第１の面上及び前記第１の主表面上に形成されている第１の絶縁膜と、
前記第１の電極パッドの各々に電気的に接続されていて、前記第１の電極パッドから前記基体枠の第１の面の上側へと導出されている、複数の第１の配線パターンと、
前記第１の配線パターン及び前記第１の絶縁膜上に、該第１の配線パターンの一部分を露出させて形成されている第１の封止部と、
前記基体枠の前記第１の面上を含む領域の前記第１の配線パターン上に設けられた複数の第１の外部端子と、
複数の第２の電極パッドを具えている第３の主表面と、該第３の主表面に対向する第４の主表面とを有し、前記第３の主表面のレベルが前記第２の面のレベルと実質的に同一のレベルとなるように前記開口部内に配置されている第２の半導体チップと、
前記第２の電極パッドの一部分を露出させて、前記第２の面上及び前記第３の主表面上に形成されている第２の絶縁膜と、
前記第２の電極パッドの各々に電気的に接続されていて、前記第２の電極パッドから前記基体枠の第２の面の上側へと導出されている、複数の第２の配線パターンと、
前記第２の配線パターン及び前記第２の絶縁膜上に、該第２の配線パターンの一部分を露出させて形成されている第２の封止部と
前記基体枠の前記第２の面上を含む領域の前記第２の配線パターン上に設けられた複数の第２の外部端子と
を具えていることを特徴とする半導体装置。 - 前記第１及び第２の外部端子は、前記第１及び第２の面上の領域内に、前記第１及び第２の電極パッドの配置間隔よりも広い間隔で配列されていることを特徴とする請求項１３に記載の半導体装置。
- 前記第１の配線パターンと前記第１の外部端子との間に設けられている複数の第１の電極ポストと、前記第２の配線パターンと前記第２の外部端子との間に形成されている複数の第２の電極ポストとを具え、
前記第１の封止部は、前記第１の電極ポストの頂面を露出するように形成されており、前記第２の封止部は、前記第２の電極ポストの頂面を露出するように形成されていることを特徴とする、請求項１３又は１４に記載の半導体装置。 - 前記基体枠は、前記開口部を画成する内側壁を具え、該内側壁の厚さは、前記半導体チップに向かって該先端に向かって徐々に薄くなっていることを特徴とする請求項１３〜１５のいずれか一項に記載の半導体装置。
- 前記基体枠は、前記第１の面から前記第２の面へと貫通する複数のスルーホールと、
前記スルーホール内に形成されていて、前記第１の配線パターン及び前記第２の配線パターンを接続する層間結線とを具えていることを特徴とする請求項１３〜１６のいずれか一項に記載の半導体装置。 - （１）複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、
（２）第１の面と、該第１の面と対向する第２の面と、該第１の面から該第２の面へと貫通する複数の開口部と、該第１の面から該第２の面へ貫通する複数のスルーホールと、該スルーホール内に形成されている層間結線とを有する基体枠を準備する工程と、
（３）複数の電極パッドが設けられた第１の主表面と、該第１の主表面に対向する第２の主表面とを有する第１の半導体チップと、複数の電極パッドが設けられた第３の主表面と、該第３の主表面に対向する第４の主表面とを有する第２の半導体チップを準備する工程と
（４）前記第２の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内に位置するように、基体枠を前記治具に載置する工程と、
（５）前記開口部内の前記凸部上に、前記第１の主表面のレベルが前記基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ前記第２の主表面が前記凸部の表面に対面するように、前記第１の半導体チップを配置する工程と、
（６）前記第１の面上及び前記第１の主表面上に、第１の絶縁膜を、前記第１の電極パッドの一部分及び前記層間結線の一端を露出するように形成する工程と、
（７）前記第１の絶縁膜上に、前記第１の電極パッドの各々及び前記層間結線の一端に接続されていて、前記第１の電極パッドから前記基体枠の第１の面の上側へと導出された複数の第１の配線パターンを形成する工程と、
（８）前記第１の配線パターン及び前記第１の絶縁膜上に、第１の封止部を、前記第１の面上に位置する該第１の配線パターンの一部分を露出させて形成する工程と、
（９）前記治具から前記第１の半導体チップを含む前記基体枠を取り外して裏返す工程と、
（１０）前記開口部内に、前記第２の半導体チップを、前記第３の主表面のレベルと、前記第２の面のレベルとを実質的に同一のレベルとなるように、かつ前記第４の主表面が前記凸部の表面に対面するように、前記第２の半導体チップを配置する工程と、
（１１）前記第２の面上及び前記第３の主表面上に、第２の絶縁膜を、前記第２の電極パッドの一部分及び前記層間結線の他端を露出するように形成する工程と、
（１２）前記第２の絶縁膜上に、前記第２の電極パッドの各々及び前記層間結線の他端に接続されていて、前記第２の電極パッドから前記基体枠の第２の面の上側へと導出された複数の第２の配線パターンを形成する工程と、
（１３）前記第２の配線パターン及び前記第２の絶縁膜上に、第２の封止部を、前記第２の面上に位置する該第２の配線パターンの一部分を露出させて形成する工程と、
（１４）露出した前記第１及び第２の電極ポストの頂面上に、第１及び第２の外部端子を、それぞれ形成する工程と、
（１５）複数の前記開口部間を切断して、前記第１及び第２の半導体チップの積層体を含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記（４）工程から前記（８）工程までの間に、前記凹部の表面に、前記基体枠を、該凹部に設けられている第１の吸排気系により、吸引保持する工程と、
前記（５）工程から前記（８）工程までの間に、前記凸部の表面に、前記第１の半導体チップを、該凸部に設けられている第２の吸排気系により、吸引保持する工程と
をさらに含むことを特徴とする請求項１８に記載の半導体装置の製造方法。 - （１）複数の凸部及びこれら凸部間に位置する凹部を具えた治具を準備する工程と、
（２）第１の面と、該第１の面と対向する第２の面と、該第１の面から該第２の面へと貫通する複数の開口部と、該第１の面から該第２の面へ貫通する複数のスルーホールと、該スルーホール内に形成されている層間結線とを有する基体枠とを準備する工程と、
（３）複数の電極パッドが設けられた第１の主表面と、該第１の主表面に対向する第２の主表面とを有する第１の半導体チップと、複数の電極パッドが設けられた第３の主表面と、該第３の主表面に対向する第４の主表面とを有する第２の半導体チップを準備する工程と
（４）前記第２の面が前記凹部の表面に対面し、かつ前記凸部が前記開口部内に位置するように、基体枠を前記治具に載置する工程と、
（５）前記開口部内の前記凸部上に、前記第１の主表面のレベルが前記基体枠の第１の面のレベルと実質的に同一のレベルとなるように、かつ前記第２の主表面が前記凸部の表面に対面するように、前記第１の半導体チップを配置する工程と、
（６）前記第１の面上及び前記第１の主表面上に、第１の絶縁膜を、前記第１の電極パッドの一部分及び前記層間結線の一端を露出するように形成する工程と、
（７）前記第１の絶縁膜上に、前記第１の電極パッドの各々及び前記層間結線の一端に接続されていて、前記第１の電極パッドから前記基体枠の第１の面の上側へと導出された複数の第１の配線パターンを形成する工程と、
（８）前記基体枠の上側に位置する前記配線パターンの一部分上の各々に、複数の第１の電極ポストを、形成する工程と、
（９）前記第１の配線パターン及び前記第１の絶縁膜上に、前記第１の電極ポストの頂面を露出させた第１の封止部を形成する工程と、
（１０）前記治具から前記第１の半導体チップを含む前記基体枠を取り外して裏返す工程と、
（１１）前記開口部内に、前記第２の半導体チップを、前記第３の主表面のレベルと、前記第２の面のレベルとを実質的に同一のレベルとなるように、かつ前記第４の主表面が前記凸部の表面に対面するように、前記第２の半導体チップを配置する工程と、
（１２）前記第２の面上及び前記第３の主表面上に、第２の絶縁膜を、前記第２の電極パッドの一部分及び前記層間結線の他端を露出するように形成する工程と、
（１３）前記第２の絶縁膜上に、前記第２の電極パッドの各々及び前記層間結線の他端に接続されていて、前記第２の電極パッドから前記基体枠の第２の面の上側へと導出された複数の第２の配線パターンを形成する工程と、
（１４）前記基体枠の上側に位置する前記第２の配線パターンの一部分上の各々に、複数の第２の電極ポストを、形成する工程と、
（１５）前記第２の配線パターン及び前記第２の絶縁膜上に、前記第２の電極ポストの頂面を露出させた第２の封止部を形成する工程と、
（１６）露出した前記第１及び第２の電極ポストの頂面上に、第１及び第２の外部端子を、それぞれ形成する工程と、
（１７）複数の前記開口部間を切断して、前記第１及び第２の半導体チップの積層体を含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記（４）工程から前記（９）工程までの間に、前記凹部の表面に、前記基体枠を、該凹部に設けられている第１の吸排気系により、吸引保持し、及び
前記（５）工程から前記（９）工程までの間に、前記凸部の表面に、前記第１の半導体チップを、該凸部に設けられている第２の吸排気系により、吸引保持する
ことを特徴とする請求項２０に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325770A JP3618330B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置及びその製造方法 |
| US10/697,015 US7053486B2 (en) | 2002-11-08 | 2003-10-31 | Semiconductor device with improved design freedom of external terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002325770A JP3618330B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置及びその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004236586A Division JP4214969B2 (ja) | 2004-08-16 | 2004-08-16 | 半導体装置の製造方法 |
| JP2004236585A Division JP4214968B2 (ja) | 2004-08-16 | 2004-08-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165190A true JP2004165190A (ja) | 2004-06-10 |
| JP3618330B2 JP3618330B2 (ja) | 2005-02-09 |
Family
ID=32211954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002325770A Expired - Lifetime JP3618330B2 (ja) | 2002-11-08 | 2002-11-08 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7053486B2 (ja) |
| JP (1) | JP3618330B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009260165A (ja) * | 2008-04-21 | 2009-11-05 | Casio Comput Co Ltd | 半導体装置 |
| US7667315B2 (en) | 2005-03-02 | 2010-02-23 | Oki Semiconductor Co., Ltd. | Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein |
| US7807512B2 (en) | 2008-03-21 | 2010-10-05 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of fabricating the same |
| JP2019114617A (ja) * | 2017-12-22 | 2019-07-11 | 京セラ株式会社 | 配線基板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1751806B1 (de) * | 2004-05-31 | 2019-09-11 | OSRAM Opto Semiconductors GmbH | Optoelektronisches halbleiterbauelement und gehäuse-grundkörper für ein derartiges bauelement |
| US7331500B2 (en) * | 2004-06-25 | 2008-02-19 | Intel Corporation | Solder bumps formation using solder paste with shape retaining attribute |
| US8653670B2 (en) | 2010-06-29 | 2014-02-18 | General Electric Company | Electrical interconnect for an integrated circuit package and method of making same |
| US9570376B2 (en) | 2010-06-29 | 2017-02-14 | General Electric Company | Electrical interconnect for an integrated circuit package and method of making same |
| WO2012137714A1 (ja) * | 2011-04-04 | 2012-10-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US11158619B2 (en) * | 2016-10-31 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layers in semiconductor packages and methods of forming same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016173A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002231854A (ja) * | 2001-02-01 | 2002-08-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| JP3314939B2 (ja) * | 1997-04-30 | 2002-08-19 | 日立化成工業株式会社 | 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法 |
| JP3497722B2 (ja) | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| JP2000124354A (ja) | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| JP2000208556A (ja) | 1999-01-11 | 2000-07-28 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000277682A (ja) | 1999-03-25 | 2000-10-06 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法と半導体装置の実装構造 |
| US6271469B1 (en) * | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
| JP4403631B2 (ja) | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| JP2001313350A (ja) | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
-
2002
- 2002-11-08 JP JP2002325770A patent/JP3618330B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-31 US US10/697,015 patent/US7053486B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016173A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002231854A (ja) * | 2001-02-01 | 2002-08-16 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667315B2 (en) | 2005-03-02 | 2010-02-23 | Oki Semiconductor Co., Ltd. | Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein |
| US7807512B2 (en) | 2008-03-21 | 2010-10-05 | Samsung Electronics Co., Ltd. | Semiconductor packages and methods of fabricating the same |
| JP2009260165A (ja) * | 2008-04-21 | 2009-11-05 | Casio Comput Co Ltd | 半導体装置 |
| JP2019114617A (ja) * | 2017-12-22 | 2019-07-11 | 京セラ株式会社 | 配線基板 |
| JP7002321B2 (ja) | 2017-12-22 | 2022-01-20 | 京セラ株式会社 | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7053486B2 (en) | 2006-05-30 |
| JP3618330B2 (ja) | 2005-02-09 |
| US20040089957A1 (en) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4659660B2 (ja) | 半導体装置の製造方法 | |
| JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| EP1085561B1 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US8174109B2 (en) | Electronic device and method of manufacturing same | |
| JP3918681B2 (ja) | 半導体装置 | |
| JP2009026805A (ja) | 半導体装置及びその製造方法 | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| JP3844467B2 (ja) | 半導体装置及びその製造方法 | |
| TW200303609A (en) | Semiconductor device and manufacturing method thereof | |
| US20070228566A1 (en) | Ball grid array package construction with raised solder ball pads | |
| JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| EP2040294B1 (en) | Method of manufacturing a semiconductor device | |
| JP3618330B2 (ja) | 半導体装置及びその製造方法 | |
| US7964493B2 (en) | Method of manufacturing semiconductor device | |
| WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 | |
| JP5541618B2 (ja) | 半導体パッケージの製造方法 | |
| JP2003318323A (ja) | 半導体装置およびその製造方法 | |
| US8232639B2 (en) | Semiconductor-device mounted board and method of manufacturing the same | |
| JP4214969B2 (ja) | 半導体装置の製造方法 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| US7785928B2 (en) | Integrated circuit device and method of manufacturing thereof | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP4214968B2 (ja) | 半導体装置及びその製造方法 | |
| JP4131256B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040329 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3618330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |