JP3844467B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3844467B2 JP3844467B2 JP2003002167A JP2003002167A JP3844467B2 JP 3844467 B2 JP3844467 B2 JP 3844467B2 JP 2003002167 A JP2003002167 A JP 2003002167A JP 2003002167 A JP2003002167 A JP 2003002167A JP 3844467 B2 JP3844467 B2 JP 3844467B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- main surface
- wiring pattern
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージの外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷＣＳＰとも称する。）と呼ばれるパッケージ形態が提案されている。
【０００３】
ＷＣＳＰは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。第１の主表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。
【０００４】
この絶縁膜の表面上には、露出している電極パッドに接続され、かつ複数の配線パターンが形成されている。
【０００５】
これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。
【０００６】
さらに、電極ポストの頂面上には、例えばＢＧＡパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。
【０００７】
このようにＷＣＳＰは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設けるファンイン構造を有している。
【０００８】
このような構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている構造をとる半導体装置が知られている（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２０００−２０８５５６号公報（特許請求の範囲及び図５）
【００１０】
【発明が解決しようとする課題】
半導体装置の高機能化に伴い、１つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。
【００１１】
上述した従来のＷＣＳＰは、隣接する外部端子同士の最小間隔は、具体的には０．５ｍｍ程度とされている。また、７ｍｍ×７ｍｍ角のＷＣＳＰの場合には、設けられている外部端子の数は１６０程度である。
【００１２】
パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、７ｍｍ×７ｍｍ角のＷＣＳＰに３００程度の外部端子を設けることが望まれている。
【００１３】
上述したＷＣＳＰにおいて、隣接する外部端子同士の間隔をより狭めて、ＷＣＳＰの表面上により多数の外部電極を形成することは、技術的には不可能ではない。
【００１４】
しかしながら、７ｍｍ×７ｍｍ角のＷＣＳＰの表面積に３００個の外部端子を形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、ＷＣＳＰを実装基板上に実装するためには、極めて高度な技術が必要となる。
【００１５】
例えば、複数の外部端子同士の間隔を、０．３ｍｍ〜０．７ｍｍ程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。
【００１６】
このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。
【００１７】
また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。
【００１８】
加えて、近年の半導体装置の製造工程プロセスの微細化及び回路素子の高集積化による半導体装置の高発熱化が顕著である。周辺の構造物及び半導体装置自体が発熱による高温に曝されることで、例えば誤動作を起こす恐れがある。
【００１９】
そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有し、加えて、半導体チップが発生する熱を大気中（半導体装置をとりまく一定の広さの空間の雰囲気も含む。以下同じ。）に放散するための構成を具える半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわち、この発明の半導体装置は、複数の電極パッドを具えている第１の主表面と、第１の主表面に対向する第２の主表面と、第１の主表面と第２の主表面との間の複数の側面とを有する半導体チップを含んでいる。
【００２１】
拡張部は、第１の面と、この第１の面と対向する第２の面とを有している。この拡張部は、上述の半導体チップの側面に接して半導体チップを囲み、第１の面が第１の主表面のレベルと、実質的に同一のレベルとなるように形成されている。
【００２２】
さらにこの発明の半導体装置は、下地を具えている。この下地は第１の表面と、第１の表面と対向する第２の表面を有している。そして、この第１の表面が、拡張部の第２の面及び半導体チップの第２の主表面とに接してこれらを支持している。この下地は、上述の半導体チップが発生する熱を伝導（吸収）して、この熱を第２の表面から放散する機能を有している。
【００２３】
絶縁膜は、半導体チップの複数の電極パッドの一部分が露出するように、第１の面上及び第１の主表面上に形成されている。
【００２４】
複数の配線パターンは、電極パッドの各々に電気的に接続されていて、電極パッドから拡張部の第１の面の上側へと導出されている。
【００２５】
封止部は、配線パターン及び絶縁膜上に、配線パターンの一部分を露出するように形成されている。
【００２６】
さらに、この発明の半導体装置は、拡張部の上側を含む領域の配線パターン上に設けられた複数の外部端子とを具えている。
ここで、既に説明した拡張部は、封止部の成形収縮よりも大きい成形収縮を有する材料により形成されている。
【００２７】
この発明の半導体装置の構成によれば、半導体チップに接してこれを囲むように設けられている拡張部の上側にも、外部端子を設けることができる構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００２８】
さらに、この発明の半導体装置は、半導体チップの発生する熱を、放熱性を考慮した下地を介して、半導体装置をとりまく雰囲気（大気）中に放散させることができるので、熱に基因する誤動作等の不具合を防止することができる。
【００２９】
また、この発明の半導体装置の製造方法の主要工程は、下記の通りである。
【００３０】
第１の表面と、第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、半導体チップ配置領域を囲むように個片化を補助するための構造を形成する。
【００３１】
半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、第１の主表面に対向する第２の主表面と、第１の主表面と第２の主表面間の複数の側面とを有する半導体チップを、第２の主表面と半導体チップ配置領域とが対面するように配置する。
【００３２】
下地上に、第１の面と、この第１の面と対向する第２の面とを有していて、半導体チップの側面に接して半導体チップを囲み、第１の面のレベルが第１の主表面のレベルと実質的に同一のレベルとなるように形成されている拡張部を形成する。
【００３３】
拡張部の第１の面上及び半導体チップの第１の主表面上に、絶縁膜を、電極パッドの一部分が露出するよう形成する。
【００３４】
絶縁膜上に、電極パッドの各々に電気的に接続されていて、この電極パッドから拡張部の第１の面の上側へと導出されている複数の配線パターンを形成する。
【００３５】
配線パターン及び絶縁膜上に、封止部を、第１の面の上側に位置する配線パターンの一部分を露出するよう形成する。
【００３６】
拡張部の上側を含む領域の配線パターン上に、複数の外部端子を形成する。
【００３７】
個片化を補助するための構造を通る切断線に沿うように切断して、半導体チップを含む半導体装置の個片化を行う。
【００３８】
この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる。
【００３９】
また、個片化を補助するための構造、例えば１又は２以上の溝部、又は複数の貫通孔が下地に形成されているので、半導体装置の個片化工程を極めて容易に行うことができる。
【００４０】
特に下地が熱伝導性及び放熱性を考慮して、例えば金属材料により形成されている場合には、個片化工程の実施により不可避的に生じる金属材料のばり（削りくず）の量を減少させることができる。従って、金属材料のばりが例えば実装基板の回路間、電子部品の端子間に付着することにより引き起こされる電気的な短絡、及びこの短絡により引き起こされる誤作動等の不具合を顕著に減少させることができる。また、外形異常を減少させることができる。
【００４１】
さらに、個片化工程に使用される切削装置のうち、下地に接触してこれを切削するブレードの摩耗をより減少させることができるので、半導体装置の製造コストのさらなる削減効果が期待できる。
【００４２】
加えて、位置合わせ用のマークを下地に形成しておくことにより、この位置合わせ用のマークの座標に基づいて高精度に位置を調整しつつ、上述した個片化を補助するための構造の形成、半導体チップの下地上への配置、及び個片化を行うことができる。
【００４３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００４４】
図１及び図２を参照して、この発明の半導体装置の構成例につき説明する。図１（Ａ）は半導体装置の構成例を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと電極ポストとの接続関係を説明するために、図１（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。また、図２（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、それぞれ４つの構成例の図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【００４５】
この発明の半導体装置１０は、下地１２上に、半導体チップ３０を具えている。
【００４６】
下地１２は、セラミック基板、金属基板及びＳｉ基板等から適宜選択される基板状体又はシート状体で形成するのがよい。下地１２の材料としては、熱の伝導性及び熱の放散性を考慮して、後述する拡張部２０よりも大きな熱伝導率を有する材料を選択するのがよい。後述する拡張部２０に適用されることが想定されている材料の熱伝導率は０．７程度が想定されるので、材料として例えば４２Ａｌｌｏｙ（鉄・ニッケル合金：熱伝導率１２．５Ｗ／ｍ・Ｋ）、又はニッケル（Ｎｉ：熱伝導率８８Ｗ／ｍ・Ｋ）を選択することができる。好ましくは、最低でも１５０Ｗ／ｍ・Ｋの熱伝導率を有する材料を選択するのがよい。具体的には例えば銅（Ｃｕ：熱伝導率３９４Ｗ／ｍ・Ｋ）、アルミニウム（Ａｌ：熱伝導率２２９Ｗ／ｍ・Ｋ）及び銅・タングステン合金（ＣｕＷ：熱伝導率２１０Ｗ／ｍ・Ｋ）を含む群から選択される金属材料を選択するか、或いは炭化ケイ素（ＳｉＣ：熱伝導率２６０Ｗ／ｍ・Ｋ）及び窒化アルミニウム（ＡｌＮ：熱伝導率７０〜１７０Ｗ／ｍ・Ｋ）を含む群から選択されるセラミック材料を選択するのがよい。
【００４７】
下地１２は、第１の表面１２ａと、この第１の表面１２ａと対向する第２の表面１２ｂとを有している。
【００４８】
特に下地１２を銅（Ｃｕ）により形成する場合には、少なくとも第１の表面１２ａに、後に形成される拡張部２０との接着性を向上させるために、薄い酸化膜を形成しておくのがよい。
【００４９】
下地１２は、後述する製造工程に支障をきたさない範囲で、大気（半導体装置をとりまく雰囲気を含む。以下同じ。）に接する面である第２の表面１２ｂの面積を増大させるような立体的な構造を含むのがよい（図示しない。）。第２の表面１２ｂは、放熱効果を増大させるために、従来公知のいわゆる放熱板（ヒートシンク）の形状に成形することができる。具体的には、下地１２を、その第２の表面１２ｂが例えば複数の円柱状の突起が格子状に突出する形状、又は所定の間隔で複数の翼状の板状体が突出する形状とすることができる。
【００５０】
この半導体チップ３０は、第１の主表面３６と、第１の主表面３６に対向する第２の主表面３８と、この第１の主表面３６と第２の主表面３８との間に１又は２以上の側面３７とを有している。そして、半導体チップ３０は、所定の機能を有する回路素子及びこの回路素子と電気的に接続されている複数の電極パッド３４を具えている。第１の主表面３６には、複数の電極パッド３４が設けられている。複数の電極パッド３４は、第１の主表面３６の周縁に沿って形成されている。
【００５１】
そして、この半導体チップ３０は、下地１２上に、第１の主表面３６が上面となるように、すなわち第２の主表面３８が半導体チップ配置領域１４に対面するように設けられている（図２（Ａ）及び（Ｂ））。
【００５２】
この発明の半導体装置１０は、下地１２上に、拡張部２０を具えている。この拡張部２０は、その第１の面２０ａのレベル（高さ、以下同じ。）が、半導体チップ３０の第１の主表面３６のレベルと、実質的に同一のレベルとなるように形成されている。
【００５３】
図２（Ｂ）は、図２（Ａ）の変形例であって、拡張部２０が半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を具える構成例である。図２（Ｄ）は、図２（Ｃ）の変形例であって、拡張部２０が、半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を具える構成例である。
【００５４】
また、図２（Ａ）及び（Ｂ）の構成例では、半導体チップ配置領域１４が露出するように拡張部２０が設けられている。
【００５５】
図２（Ｃ）及び（Ｄ）の構成例では、拡張部２０が下地１２の半導体素子配置領域１４を覆い、かつ凹部２２ａを画成するように形成されている。図２（Ｃ）及び（Ｄ）の構成例の場合には、拡張部２０は、半導体チップ３０を設けるための凹部２２を具えている。凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えている。
【００５６】
そして、半導体チップ配置領域１４上又は凹部２２内には半導体チップ３０が設けられている。
【００５７】
この半導体チップ３０は、第１の主表面３６が上面となるように、すなわち第２の主表面３８が、半導体チップ配置領域１４上又は拡張部２０の凹部２２の底面部２２ａに対面するように設けられている。
【００５８】
結果として、拡張部２０は、図２（Ａ）及び（Ｂ）の構成においては、半導体チップ３０の側面３７を囲むように設けられている。図２（Ｃ）及び（Ｄ）の構成の場合には、拡張部２０は半導体チップ３０の第１の主表面３６以外の面、すなわち側面３７及び第２の主表面３８を囲むように、設けられている。
【００５９】
この拡張部２０は、例えばエポキシ樹脂や、シリコーン樹脂等の有機材料より適宜選択することができる。すなわち、いわゆる液状樹脂又はモールド樹脂を適用することができる。
【００６０】
拡張部２０は、製造工程において、この発明の半導体装置１０に生じる反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する材料により形成するのがよい。
【００６１】
ここでいう「成形収縮」とは、成形工程において生じる材料単体での収縮を意味する。すなわち「成形収縮」とは、成形温度における硬化収縮と成形温度から常温に戻るまでの熱収縮との和に相当する。
【００６２】
具体的には、拡張部２０は、ガラス転移点より低い温度範囲での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。拡張部２０にモールド樹脂を適用する場合については後述する。
【００６３】
拡張部２０の第１の面２０ａ及び第１の主表面３６上には、絶縁膜４０が、複数の電極パッド３４が露出するように形成されている。
【００６４】
この絶縁膜４０の表面上には、複数の配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【００６５】
これら配線パターン４２及び絶縁膜４０を覆うように半導体チップ３０及び拡張部２０のそれぞれの表面領域上に封止部４４が設けられている。上述の絶縁膜４０と封止部４４を総じて絶縁層４８とも称する。それぞれの配線パターン４２からこの封止部４４を貫通して、この封止部４４の表面に達する電極ポスト４６がそれぞれ設けられている。これら電極ポスト４６の一部は、半導体チップ３０の上側（真上）に設けられており、また、残りの電極ポスト４６は拡張部２０の上側（真上）に設けられている。通常は、これら電極ポスト４６は、一定の間隔で配列させてある。また、各電極ポスト４６の頂面は、封止部４４の表面に露出している。この電極ポスト４６はポスト電極とも称せられ、その露出された頂面には外部端子４７が設けられている。外部端子４７としては通常、半田ボール４７ａを設けている。この外部端子４７は電極パッド３４の配列間隔よりも広い間隔で配列されて設けられている。
【００６６】
ここで、図１（Ｂ）を用いて、電極パッド３４と配線パターン４２との接続関係につき説明する。これらの接続関係の理解を容易にするために図１（Ａ）の部分領域（実線で囲まれた領域）１１を拡大して示してある。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポスト（図２に４６で示す。）と、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、この順番で、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【００６７】
この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び拡張部２０の上側（真上）、すなわち拡張された領域２１の領域の境界にまたがるように設けられている。すなわち、複数の配線パターン４２のうち、少なくとも一部は、電極パッド３４の各々に個別に電気的に接続されていて、かつ電極パッド３４、すなわち第１の主表面の上側から拡張部２０の第１の面２０ａの上側へと導出されている。
【００６８】
この拡張部２０の上側（真上）の領域は、外部端子形成領域を半導体素子の表面領域外に拡張している意味で拡張された領域２１と称せられる。この構成例ではこの拡張された領域２１にも電極ポスト４６が形成されている。
【００６９】
そして、配線パターン４２及び電極ポスト４６を覆うように、封止部４４が形成されている。封止部４４は電極ポスト４６の一部分が露出するように形成されている。
【００７０】
この電極ポスト４６を介して、外部端子４７が形成されている。電極ポストを介さずに、封止部４４から配線パターン４２の一部分を露出させて、直接的に配線パターン４２に外部端子を接続する構成とすることもできる。
【００７１】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、露出している電極ポスト４６の頂面に設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【００７２】
なお、図２の各図において、符号１６で示されている領域は、後述する製造工程で生じる個片化を補助するための構造である。これについては後述する。
【００７３】
既に説明したとおり、これらの電極ポスト４６は、半導体チップ３０の上側に対応する表面積の範囲のみならず、拡張部２０の上側、すなわち拡張された領域２１にも設けられている。従って、電極ポスト４６の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔かつ所望の数で形成することができる。具体的には形成される拡張部２０の面積を適宜調整することで、所望の配置間隔で、所望の数の外部端子を形成することができる。
【００７４】
この発明の半導体装置１０の構成によれば、半導体チップ３０の側面３７、すなわち第１の主表面３６及び第２の主表面３８以外の面に接して囲むように設けられている拡張部２０の上側（真上）、すなわち拡張された領域２１に、外部端子４７を設ける構成としてあるので、半導体装置１０をいわゆるファンアウト構造又は第１の主表面３６の上側にも外部端子４７が形成されているファンイン／ファンアウト構造として構成することが可能である。従って、外部端子４７の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【００７５】
また、下地１２を、熱の伝導性及び熱の放散性を考慮した材料で形成されたものを選択し、かつ放熱効果を増大させるために、第２の表面１２ｂの面積を増大させるような立体的な構造を含むように作り込むので、半導体装置１０の熱に基因する誤動作等の不具合を防止することができる。
【００７６】
この発明の半導体装置１０は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップ３０と外部端子４７とを接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００７７】
次に図３（Ａ）〜図１１（Ｃ）を参照して、この発明の半導体装置の第１の製造方法につき説明する。
【００７８】
図３は、この発明の半導体装置及びその製造方法に適用して好適な下地１２の構成例を説明するための上面から見た概略的な平面図（Ａ）及び（Ａ）図のＩ−Ｉ破線に沿って切断した切断面を概略的に示した断面図（Ｂ）、（Ｃ）である。
【００７９】
下地１２の第１の表面１２ａには、位置合わせ用のマーク１９が形成されている。この位置合わせ用のマーク１９は、第１の表面１２ａ上に形成されている。位置合わせ用のマーク１９は、後述する半導体チップ３０の半導体チップ配置領域１４への配置工程に使用される場合には、第１の表面１２ａ側のみに平面的に、又は例えば溝状あるいは穴状の構成として形成することができる。加えて、個片化工程でも使用する場合には、位置合わせ用のマーク１９を、例えば第１の表面１２ａから第２の表面１２ｂに至る貫通孔として形成するのがよい。
【００８０】
この位置合わせ用マーク１９は、半導体装置１０が形成されない下地１２の端縁に沿うように形成される。このとき、位置合わせ用マーク１９は下地１２の中心点Ｃに対して点対称となるように形成するのがよい。
【００８１】
図３（Ａ）に示した構成例では、互いに隣接する４つの半導体チップ配置領域１４の中心を下地１２の中心点Ｃと仮定して、この中心点Ｃを対称点として上下方向に１対、すなわち２つの位置合わせ用のマーク１９を形成してある。より位置決め精度を向上させるために、複数対の位置合わせ用のマーク１９を形成してもよい。この場合には、複数対の位置合わせ用のマーク１９をそれぞれの対ごとに互いにある程度離間するように形成するのがよい。具体的には、下地１２の中心点Ｃを通り、かつ対を形成する２つの位置合わせ用のマーク１９を結ぶ複数の線分同士が例えば６０°程度の角度で交わるように、複数対の位置合わせ用のマーク１９を離間して形成するのがよい。
【００８２】
また、個片化工程を考慮すると、下地１２の中心点Ｃを通り、かつ対を形成する２つの位置合わせ用のマーク１９を結ぶ複数の線分同士が例えば９０°程度の角度で交わるように、複数対の位置合わせ用のマークを離間して形成するのがよい。
【００８３】
個片化工程での使用を考慮すると、位置合わせ用マーク１９については、上述したように、第１の表面１２ａから第２の表面１２ｂに至る貫通孔として形成するのがよい。また、半導体チップ３０を半導体チップ配置領域１４に配置するための位置合わせ用のマーク１９とは、別に下地１２の第１の表面１２ａの半導体チップ配置領域以外の領域に対向する前記第２の表面１２ｂ側の領域にさらなる位置合わせ用のマークを形成してもよい。このさらなる位置合わせ用のマークの形成位置は、第１の表面１２ａ側に形成される位置合わせ用のマーク１９の形成位置と対応するように形成されていても、又は独立して対応しない位置に形成されていてもよい。形成工程については後述する。
【００８４】
下地１２には、個片化を補助するための構造が形成される。このような構造として例えば図３（Ｂ）に示すように、下地１２の第１の表面１２ａから第２の表面１２ｂに至る複数の貫通孔１６、又は図３（Ｃ）に示すように、下地１２の第１の表面１２ａ側から形成されている複数の溝部１８が形成される。
【００８５】
複数の貫通孔１６として、個片化を補助するための構造が形成される場合には、それぞれの貫通孔１６は半導体装置１０が形成される領域を囲むように形成される。このとき、形成された複数の貫通孔１６は、製造される半導体装置１０に対応する後述する下地１２上の領域が製造工程中に脱落しない程度の間隔となるように、それぞれ互いに離間するように形成される。
【００８６】
この発明の実施の形態の構成例では、半導体装置１０の平面形状を正方形状として、この正方形の外周を構成する各辺毎に１つ（隣接する２つの半導体装置１０の間隙では、１つの貫通孔１９が共有される。）の、平面形状、横断面形状及び縦断面形状がそれぞれ矩形状である貫通孔１６を形成する例を説明する。しかしながら、この例に限定されず、各辺（外周）に２つ以上の貫通孔１９を、この例では直線状に配列して、ミシン目のように形成することもできる。また、貫通孔１９の平面形状、横断面形状及び縦断面形状形状は例示した矩形状に限られず、適宜好適な円形等の形状とすることもできる。
【００８７】
図３（Ｃ）に示したように、溝部１８として、個片化を補助するための構造が形成される場合には、上述したような図３（Ａ）に示したような配置の構成例に限られず、例えば連続的に形成される１つの溝部１８として構成することもできる。また、上述したようにミシン目状に複数の溝部１８を配列させる構成としてもよい。また、貫通孔１９の平面形状及び断面（横断面及び縦断面）形状は、図示したような矩形状に限られず、適宜好適な円形等の形状とすることもできる。溝部１８は半導体装置１０が形成される領域を囲むように形成される。
【００８８】
この構成例では、溝部１８を基板１２の第１の表面１２ａ側から形成する例を説明したが、溝部１８を例えば第２の表面１２ｂ側から形成することもできる。また、図示しないが溝部１８を第１及び第２の表面１２ａ及び１２ｂの両側からそれぞれ形成してもよい。
【００８９】
これらの貫通孔１６又は溝部１８は、図３（Ａ）に示したように、一点破線で示した切断線ａにより切断することで個片化ができるように、従って、複数の貫通孔１６、或いは１又は２以上の溝部１８を切断線ａが連続的に通るように形成される。
【００９０】
貫通孔１６及び溝部１８の切断線ａに対する横幅、並びに溝部１８の深さは、個片化工程が、支障なく行える程度で設定される。横幅については、好ましくは例えば５０〜２００μｍ程度とすればよい。
【００９１】
貫通孔１６及び溝部１８は、下地１２を構成する材料に応じた適宜好適な従来公知の製造工程により形成することができる。例えば下地１２が上述したような金属材料により構成される場合であって、貫通孔１６を形成する場合には、プレス加工、エッチング、ルータ加工、又はレーザ加工により、適宜好適な条件で実施するのがよい。また、溝部１８を形成する場合には、エッチング、ルータ加工、又はレーザ加工により、適宜好適な条件で実施することができる。さらに、例えば下地１２がセラミック材料により形成される場合であって、貫通孔１６を形成する場合には、焼成前にプレス加工を行うのがよく、また溝部１８を形成する場合には、焼成前にプレス加工を行なうか、又は焼成後にスクライブ加工を行ってもよい。位置合わせ用のマーク１９についても同様に形成することができる。
【００９２】
次に、図４（Ａ）〜図１１（Ｃ）を用いて、この発明の半導体装置１０の製造例における具体的な製造工程につき説明する。
【００９３】
図４（Ａ）〜図１１（Ｃ）において、原則として、（Ａ）図はこの発明の半導体装置の構成を説明するための上面からみた概略的な部分平面図であり、（Ｂ）図及び（Ｃ）図は、（Ａ）図のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。例外として、図７（Ｂ）は、説明を容易にするために図７（Ａ）に示した実線１１で囲まれた部分を拡大して示す部分拡大図である。さらに図８は図７（Ａ）のＩ−Ｉ線に沿って切断して示した概略的な断面図である。
【００９４】
下地１２には、上述したような位置合わせ用のマーク１９が予め形成されている。下地１２上には、半導体チップ３０が載置される半導体チップ配置領域１４を設定する。この半導体チップ配置領域１４の輪郭は、半導体チップ３０の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、後述する個片化工程で実施される半導体装置１０を個片化するために必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【００９５】
この半導体チップ配置領域１４の配置位置に基づいて、図３（Ａ）〜（Ｃ）を用いて説明した、個片化を補助するための構造である貫通孔１６（図３（Ｂ））又は溝部（図３（Ｃ））が形成される。
【００９６】
次いで、図４（Ａ）、（Ｂ）及び（Ｃ）に示したように、設定された半導体チップ配置領域１４上に、位置合わせ用のマーク１９の座標を基準にして、適切な配置位置となるように位置合わせを行って下地１２上に複数の半導体チップ３０を配置する。下地１２の第１の表面１２ａには、接着材等の接着手段を設けておくのがよい（図示しない。）。
【００９７】
そしてこの接着手段により半導体チップ３０を半導体チップ配置領域１４上に接着保持するのがよい。
【００９８】
この半導体チップ３０は、上述したように、第１の主表面３６を具えている。第１の主表面３６は、電極パッド３４を具えている。電極パッド３４は、複数個が、半導体チップ３０の周縁に沿って設けられている。そして半導体装置３０は、第１の主表面３６に対向する第２の主表面３８と、第１の主表面と第２の主表面との間に１又は２以上の側面３７を有している。
【００９９】
次に、図５（Ａ）、（Ｂ）及び（Ｃ）に示したように、半導体チップ３０の側面３７、すなわち第１及び第２の主表面３６及び３８以外の面に接してこれを囲み、複数の半導体チップ３０同士の間隙を埋めるようにして拡張部２０を形成する。また、このとき、下地１２に形成されている個片化を補助するための構造である貫通孔１６又は溝部１８も拡張部２０を構成するための材料により埋め込む。
【０１００】
この拡張部２０は、上述したように、いわゆる液状樹脂又はモールド樹脂を材料として適用することができる。例えばエポキシ樹脂や、シリコーン樹脂等の有機材料より適宜選択して形成することができる。
【０１０１】
拡張部２０は、製造工程において、半導体装置１０に生じてしまう反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも小さい成形収縮を有する材料により形成するのがよい。具体的には、拡張部２０は、材料として、ガラス転移温度より低い温度での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。
【０１０２】
拡張部２０の形成には例えば以下の▲１▼〜▲３▼の方法が適用可能である。▲１▼及び▲２▼は、液状樹脂を拡張部２０に適用する場合に採用される方法であり、▲３▼はモールド樹脂を拡張部２０に適用する場合に採用される方法である。
▲１▼ディスペンス方式により、液状樹脂を複数の半導体チップ３０同士の間隙を埋めるように供給した後、液状樹脂に適切な硬化手段により硬化する。
▲２▼精密印刷方式により、液状樹脂を複数の半導体チップ３０同士の間隙を埋めるように供給した後、液状樹脂に適切な硬化手段により硬化する。
▲３▼半導体チップ３０の第１の主表面３６を保護した状態で金型にセットし、トランスファモールド法により、モールド樹脂を複数の半導体チップ３０同士の間隙を埋めるように供給した後、モールド樹脂に適切な硬化手段により硬化する。
【０１０３】
ここで、拡張部２０の第１の面２０ａの高さ、すなわち厚さｄ２と、半導体チップ３０の第１の主表面３６との高さ、すなわち厚さｄ１とは、一致させるのが好ましい。しかしながら、後に形成される配線パターンが、配線切れ等を生じる恐れなくして、形成できる高低差の範囲であれば、若干の段差又はうねり等が存在してもよい。
【０１０４】
特に拡張部２０にモールド樹脂を適用した場合には、厚さ方向の寸法精度を高めることができるので、より高精度に拡張部２０を形成することができる。
【０１０５】
次いで、図６（Ａ）、（Ｂ）及び（Ｃ）に示すように、拡張部２０表面上及び第１の主表面３６上に、絶縁膜４０を形成する。この絶縁膜４０は、半導体チップ３０の電極パッド３４が少なくとも部分的に露出するように形成される。
【０１０６】
このとき、一旦電極パッド３４を覆うように絶縁膜４０を形成した後、例えばフォトリソグラフィ法等を用いて、電極パッド３４を露出させる工程としてもよい。
【０１０７】
上述したように拡張部２０の表面と、半導体チップ３０の表面とに段差が生じてしまう場合がある。また、拡張部２０の表面にうねりや窪みが生じてしまう場合もある。これらの場合には、絶縁膜４０用の絶縁材料により、後の工程で配線パターンが形成できる程度に、この段差の程度を緩和するか、又は絶縁膜４０を実質的に平坦に形成することもできる。
【０１０８】
この絶縁膜４０の形成は、適切な絶縁性材料を用いて、拡張部２０の材質に応じた好適な方法、例えばスピンコート法、印刷法又は直接塗布プロセス等といういずれかの従来公知の方法により行える。
【０１０９】
然る後、図７及び図８に示したように、この絶縁膜４０の表面上に、複数の配線パターン４２を形成する。これら配線パターン４２の形成は、絶縁膜４０の表面上に、それぞれの配線パターン４２が対応する電極パッド３４に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。
【０１１０】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド３４に接続する。そして、他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子４７（半田ボール４７ａ）が接続される。すなわち、複数の配線パターン４２は、絶縁膜４０上に、電極パッド３４の各々と個別に電気的に接続されていて、電極パッド３４、すなわち第１の主表面３６の上側から拡張部２０の第１の面２０ａの上側へと導出されるように形成される。
【０１１１】
なお、図４（Ａ）、図５（Ａ）、図６（Ａ）及び図７（Ａ）において、説明を容易にするために、電極パッド３４の配置数は、実際よりも少ない数として概略的に図示してある。
【０１１２】
この配線パターン４２の形成は、絶縁膜４０の表面領域のうち、拡張部２０の上側、すなわち拡張された領域２１を含む絶縁膜４０上の所望の領域に、スパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより行うことができる。配線パターン４２の形成材料は、任意好適な材料を選択できるが、例えばアルミニウム、銅及び金属合金等の材料により形成するのがよい。例えば銅等の適宜の材料を選択して、行うことができる。
【０１１３】
次いで、図９（Ａ）、（Ｂ）及び（Ｃ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポスト４６をそれぞれ形成する。これら電極ポスト４６を拡張部２０の上側（真上）の拡張された領域２１と、半導体チップ３０の上側（真上）の拡張された領域２１に近い領域とに設ける。これら電極ポスト４６を、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。
【０１１４】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、適宜の材料を選択して、行うことができる。
【０１１５】
さらに配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆うように、封止部４４を形成する。封止部４４は、配線パターン４２の導出部分（電極ポストが形成されない場合には、配線パターン４２自体）の一部分を露出させるように形成される。
【０１１６】
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【０１１７】
ここで一般的に使用されるモールド樹脂としては、例えばガラス転移温度より低い温度での線膨張係数が０．６〜１．３×１０-5／℃の範囲であり、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が９．８〜２４ＧＰａ（１０００〜２４５０ｋｇ／ｍｍ2）の範囲の物性値を有するものが挙げられる。これらはこの発明の半導体装置１０の製造にも適用して好適である。
【０１１８】
製造工程における半導体装置１０の反りの発生を防止するために、上述したように、特に拡張部２０を封止部４４と同様に、いわゆるモールド樹脂で形成する場合の材料は、拡張部２０を形成するモールド樹脂の成形収縮が封止部４４よりも大きくなるように決定される。例えば、拡張部２０及び封止部４４のモールド樹脂の物性について、以下の組み合わせが挙げられる。
【０１１９】
▲１▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．１〜１．５×１０-5／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも大きい／封止部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．０×１０-5／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ2）の範囲。
【０１２０】
▲２▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．１〜１．７×１０-5／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも小さく、弾性率が９．８〜１９．６ＧＰａ（１０００〜２０００ｋｇ／ｍｍ2）／封止部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．０×１０-5／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ2）の範囲。
【０１２１】
▲３▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．１〜１．７×１０-5／℃の範囲であり、かつ弾性率が１３．７ＧＰａ（１４００ｋｇ／ｍｍ2）であり、かつガラス転移温度（Ｔｇ）が１２５℃〜１７０℃の範囲／封止部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．０×１０-5／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ2）の範囲。
【０１２２】
然る後、図１０（Ａ）、（Ｂ）及び（Ｃ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を露出させる。
【０１２３】
この工程は、従来公知の研削や研磨工程を適用して行うことができる。
【０１２４】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【０１２５】
このとき、電極ポスト４６の露出した頂面に対して設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４６の材料を銅とした場合には、電極ポスト４６の頂面にバリアメタル層として、Ｎｉ（ニッケル）膜等を形成すること等してもよい。
【０１２６】
複数の外部端子４７は、拡張部２０の上側を含む領域の配線パターン４２上に、配線パターン４２の導出部分、すなわち露出している一部分のそれぞれと個別に電気的に接続されるように形成される。
【０１２７】
この構成例では、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１２８】
次いで、下地１２に形成されている位置合わせ用のマーク１９を使用可能な場合には、位置合わせ用のマーク１９の座標を基準として、切断位置を調整して、位置合わせを行った後に、図１１（Ａ）、（Ｂ）及び（Ｃ）に示したように、個片化を補助するための構造である貫通孔１６又は溝部１８を通るように、一点破線ａで示した切断線に沿って、複数の半導体チップ３０同士の間を切断する。このようにして所定の機能を発揮する単一の半導体装置として、個片化される。
【０１２９】
この個片化工程は、好ましくは例えば高速回転するブレード等により、行うのがよい。
【０１３０】
この発明の半導体装置の製造方法を説明するにあたり、各図では下地１２上に、２（縦）×Ｘ（横；Ｘは２以上の正数）の格子状に複数の半導体チップを配置して、同時に複数の半導体装置１０を製造する例を図示してある。しかしながら、これに限定されず、例えば、シリコンウェハを用いた従来の半導体装置の製造方法と同様に、下地（ウェハ）１２上に、より多数の半導体チップを、例えばより多くの数からなる格子状に配列して同時に製造することもできる。
【０１３１】
このように第１の製造方法によれば、ＷＣＳＰの製造工程を適用できるので、半導体装置１０を製造するための特別な工程を使用することなく半導体装置１０を製造することができる。
【０１３２】
また、下地１２に個片化を補助するための構造を形成してあるので、特に半導体装置の個片化工程を極めて容易に行うことができる。
【０１３３】
下地が熱伝導性及び放熱性を考慮して、例えば金属材料により形成されている場合には、個片化工程の実施により不可避的に生じる金属材料のばり（削りくず）の量を減少させることができる。従って、金属材料のばりが例えば実装基板の回路間、電子部品の端子間に付着することにより引き起こされる電気的な短絡、及びこの短絡により引き起こされる誤作動等の不具合を顕著に減少させることができる。また、製造される半導体装置の外形異常を減少させることができる。
【０１３４】
さらに、個片化工程に使用される切削装置のうち、下地に接触してこれを切削するブレード等の切削手段の摩耗をより減少させることができるので、半導体装置の製造コストのさらなる削減効果が期待できる。
【０１３５】
加えて、位置合わせ用のマークを下地に形成しておくことにより、この位置合わせ用のマークの座標に基づいて、上述した個片化を補助するための構造の形成、半導体チップの下地上への配置、及び個片化を高精度に行うことができる。
【０１３６】
次に、図１２（Ａ）〜図１３（Ｃ）を参照して、この発明の半導体装置の第２の製造例につき説明する。なお、製造工程の説明において、適用される材料、工程の実施条件等は第１の製造方法と同様であるので、その詳細な説明は省略する。
【０１３７】
各図は、第２の製造方法の各製造工程を説明するための概略的な断面図である。各図において、平面図については、第１の製造方法で既に説明した図と同様であるのでその図示及び詳細な説明は省略する。ここでは図２（Ｄ）に示した半導体装置の構成例を代表として例示し、他の構成例と対比しながら説明する。
【０１３８】
下地１２には、上述したような位置合わせ用のマーク１９が予め形成されている。下地１２上には、半導体チップ３０が載置される半導体チップ配置領域１４を設定する。この半導体チップ配置領域１４の輪郭は、半導体チップ３０の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、後述する個片化工程で実施される半導体装置１０を個片化するために必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【０１３９】
この半導体チップ配置領域１４の配置位置に基づいて、図３（Ａ）〜（Ｃ）を用いて説明した、個片化を補助するための構造である貫通孔１６（図３（Ｂ）参照）又は溝部（図３（Ｃ）参照）が形成される（ここでは図示しない。）。
【０１４０】
次いで、設定された半導体チップ配置領域１４上に、位置合わせ用のマーク１９の座標を基準にして、適切な配置位置となるように位置合わせを行って下地１２上に複数の半導体チップ３０を配置する。
【０１４１】
図１２（Ａ）に示したように、この下地１２上に、拡張部２０を形成するための拡張部の材料２０’を設ける。拡張部の材料２０’の物性等の要件については第１の方法と同様であるのでその詳細な説明は省略する。
【０１４２】
この拡張部の材料２０’は、後の工程で半導体チップを設けるための凹部２２を形成するように下地１２上に設けられる。この凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えるように形成される。この凹部２２の底面部２２ａ側の厚さｄ３は、例えば後に設けられる半導体チップ３０の放熱性等を考慮して、適宜設定することができる。
【０１４３】
また、半導体装置１０が既に説明した図２（Ａ）及び（Ｂ）に示した構成をとる場合には、下地１２上の半導体チップ配置領域１４が露出するように、拡張部の材料２０’を設ければよい。
【０１４４】
拡張部２０の形成に適用可能な方法については、第１の製造方法で説明したとおりであるのでその詳細な説明を省略する。
【０１４５】
図２（Ｃ）及び（Ｄ）に示した半導体装置１０の構成とする場合には、拡張部の材料２０’を、下地１２上の全面に凹部２２の底面部２２ａ側の厚さｄ３に等しい厚さで、ディスペンス方式、精密印刷方式又はフォトリソグラフィ法等を適用して、１段階又は２段階の工程により凹部２２を具えた拡張部２０を形成する。このとき、位置合わせ用のマーク１９の座標を基準にして、拡張部２０を形成するのがよい。
【０１４６】
このとき、硬化処理の硬化条件によって、拡張部２０の凹部（開口部）２２に半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を形成することができる。例えば標準的な硬化工程によっても内側壁２４を形成することができる。好ましくは、例えば初期硬化を適正な温度よりも高温で、材料の表面側のみが硬化する程度の時間で加熱を行った後、適正な温度で材料（層）の内部まで硬化することにより、傾斜を有する内側壁２４を形成することができる。
【０１４７】
また、例えばフォトリソグラフィ法によるマスク、露光及び現像工程により、半導体チップ３０に向かうほど徐々に肉薄となっていく内側壁２４を形成することもできる。このフォトリソグラフィ法による傾斜を有する内側壁２４の形成工程によれば、より精密に傾斜の角度を設定して形成することが容易になる。
【０１４８】
次に、図１２（Ｂ）に示したように、傾斜を有する内側壁２４の表面に沿って滑らせるようにして拡張部２０の凹部２２内に、位置合わせ用のマーク１９の座標を基準にして、半導体チップ３０を設ける。
【０１４９】
なお、図２（Ａ）及び（Ｃ）の傾斜を有する内側壁２４を有しない構成の半導体装置１０とする場合には、位置合わせ用のマーク１９の座標を基準にして、半導体チップ３０を設けた後に、拡張部の材料２０’を硬化して、半導体チップ３０を半導体素子配置領域１４上又は凹部２２内に設けた状態で拡張部２０を形成してもよい。
【０１５０】
図２（Ｃ）及び（Ｄ）の構成の半導体装置１０とする場合には、半導体チップ３０は、第１の主表面３６以外の面、すなわち側面３７及び第２の主表面３８とが拡張部２０により、囲まれる。図２（Ａ）及び（Ｂ）の構成の半導体装置１０とする場合には、第１の主表面３６及び第２の主表面３８以外の面、すなわち側面３７が拡張部２０により囲まれる。
【０１５１】
このとき、好ましくは、第１の主表面３６のレベルと、硬化処理後の拡張部２０の第１の面２０ａのレベルとは、実質的に同一のレベルとなるように形成される。
【０１５２】
次いで、第１の主表面３６と拡張部２０の第１の面２０ａ上には、絶縁膜４０が形成される。
【０１５３】
絶縁膜４０は、半導体チップ３０の電極パッド３４が露出するように形成される。
【０１５４】
このとき、一旦電極パッド３４を覆うように絶縁膜４０を形成した後、又は絶縁膜４０の材料を設けた後に、例えばフォトリソグラフィ法等を用いて、電極パッド３４を露出させる工程としてもよい。
【０１５５】
上述したように拡張部２０の第１の面２０ａと、半導体チップ３０の第１の主表面３６との境界に段差が生じてしまう場合がある。また、拡張部２０の第１の面２０ａにうねりや窪みが生じてしまう場合もある。これらの場合には、絶縁膜４０用の材料により、後に配線パターン４２が形成できる程度に、この段差の程度を緩和するか、又は絶縁膜４０を平坦に形成することもできる。
【０１５６】
この絶縁膜４０は、例えば拡張部２０の材質等に応じた適宜の材料を用い、好適な方法を選択して実施すればよい。例えば、絶縁膜４０の形成工程はスピンコート法、印刷法又は直接塗布プロセス等の従来公知の方法により、実施することができる。
【０１５７】
然る後、図１２（Ｃ）に示したように、絶縁膜４０の表面上に、複数の配線パターン４２を形成する。
【０１５８】
この配線パターン４２は、第１の主表面３６の上側（真上）から拡張部２０の第１の面２０ａの上側（真上）の領域を含む領域に、導出されるパターンを含むようにスパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、例えばアルミニウム、銅及び金属合金等の適宜の材料を選択して、行うことができる。
【０１５９】
次いで、図１３（Ａ）に示したように、配線パターン４２の表面上であって、拡張部２０の上側（真上）に相当する領域、すなわち拡張された領域２１を含む領域に、複数の電極ポスト４６を、例えば格子状に所定の間隔で形成する。この複数の電極ポスト４６同士の間隔は、上述したように実装を考慮した間隔として、すなわち一定な、或いは不規則の間隔とすることができる。
【０１６０】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、適宜の材料を選択して、行うことができる。
【０１６１】
さらに拡張部２０及び半導体チップ３０上、又は拡張部２０上に形成されている配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。
【０１６２】
この封止部４４の形成工程は、従来公知の封止工程により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【０１６３】
適用されるモールド樹脂の物性等の要件については、第１の方法と同様であるのでその詳細な説明は省略する。
【０１６４】
拡張部２０及び封止部４４のモールド樹脂の物性の組み合わせ例についても第１の方法と同様であるので、ここでは説明を省略する。
【０１６５】
然る後、図１３（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【０１６６】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【０１６７】
そして、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１６８】
次いで、図１３（Ｃ）に示したように、隣接する半導体チップ同士の間を、位置合わせ用のマーク１９の座標を基準にして、切断位置を調整しつつ、図示されていない個片化を補助するための構造である貫通孔１６又は溝部１８を通るように切断して（図１１（Ａ）参照。）、所定の機能を発揮する単一の半導体装置として個片化する。
【０１６９】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１７０】
このように第２の製造方法によれば、上述の第１の方法により得られる効果に加えて、特に、半導体チップ３０の第２の主表面３８側が、拡張部２０により効果的に保護されている半導体装置１０を簡易な工程で製造することができる。
【０１７１】
この発明のすべての実施の形態において、電極ポスト４６は、導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０１７２】
この発明の半導体装置において、配線パターン４２のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。
【０１７３】
このように、特にエッジ部効果又は、熱ストレス等により応力が集中しやすいと思われる配線パターン４２の部分領域を太く形成しておくことにより、半導体装置１０の動作の信頼性が向上する。
【０１７４】
この発明の半導体装置１０において、外部端子４７として半田ボール４７ａを電極ポスト４６上に形成する、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型につき説明するが、これに限定されない。例えば、露出している電極ポスト４６上に、半田ペーストの塗布及びリフロー、又は無電解メッキによるＮｉ／Ａｕ処理によりランドとして、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型等の構成することもできる。
【０１７５】
具体的には、露出している電極ポスト４６表面に直接的に半田層を形成するか、電極ポスト４６表面にバリアメタル層を形成した後、このバリアメタル層上に金（Ａｕ）メッキ層を形成する。或いは電極ポスト４６表面に直接的にＳｎ（スズ）層を形成して、これを外部端子とする構成としてもよい。
【０１７６】
この発明の半導体装置１０において、電極ポスト４６は、アルミニウム、銅等の導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０１７７】
また、この発明の半導体装置１０において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、下地及び／又は拡張部の外形と合っていなくともよい。
【０１７８】
【発明の効果】
この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を囲むように設けられている拡張部上、すなわち拡張された領域を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン／ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【０１７９】
この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【０１８０】
この発明の製造方法によれば、上述の作用効果を奏する半導体装置を簡易な工程で製造することができる。さらに半導体装置の第２の主表面に接するように、拡張部の材料を設ける構成例によれば、硬化により、これらを互いに接着することができるので、より容易に半導体装置を製造することができる。また、傾斜している内側壁を有する拡張部をあらかじめ構成する構成例によれば、内側壁の表面上を滑らせるようにして開口部（凹部）内に位置決めして半導体チップを効率的に設けることができるので、製造工程の効率のさらなる向上が期待される。
【０１８１】
また、下地１２に個片化を補助するための構造を形成してあるので、特に半導体装置の個片化工程を極めて容易に行うことができる。
【０１８２】
下地が熱伝導性及び放熱性を考慮して、例えば金属材料により形成されている場合には、個片化工程の実施により不可避的に生じる金属材料のばり（削りくず）の量を減少させることができる。従って、金属材料のばりが例えば実装基板の回路間、電子部品の端子間に付着することにより引き起こされる電気的な短絡、及びこの短絡により引き起こされる誤作動等の不具合を顕著に減少させることができる。また、製造される半導体装置の外形異常を減少させることができる。
【０１８３】
さらに、個片化工程に使用される切削装置のうち、下地に接触してこれを切削するブレード等の切削手段の摩耗をより減少させることができるので、半導体装置の製造コストのさらなる削減効果が期待できる。
【０１８４】
加えて、位置合わせ用のマークを下地に形成しておくことにより、この位置合わせ用のマークの座標に基づいて、上述した個片化を補助するための構造の形成、半導体チップの下地上への配置、及び個片化を高精度に行うことができる。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の半導体装置の構成例を説明するための概略的な上面からみた平面図であり、図１（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、図１（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、図１（Ａ）の半導体装置を、Ｉ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法に適用して好適な下地の構成例を説明するための上面からみた概略的な平面図及び断面図である。
【図４】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための上面からみた概略的な平面図及び断面図である。
【図５】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための図４に続く上面からみた概略的な平面図及び断面図である。
【図６】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための図５に続く上面からみた概略的な平面図及び断面図である。
【図７】（Ａ）は、この発明の半導体装置の第１の製造方法を説明するための上面からみた概略的な平面図であり、（Ｂ）は、（Ａ）の一部領域の拡大図である。
【図８】図７（Ａ）のＩ−Ｉ破線により切断した断面図である。
【図９】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための、図７及び図８に続く上面からみた概略的な平面図及び断面図である。
【図１０】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法例を説明するための図９に続く上面からみた概略的な平面図及び断面図である。
【図１１】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法例を説明するための図１０に続く上面からみた概略的な平面図及び断面図である。
【図１２】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第２の製造方法例を説明するための概略的な断面図である。
【図１３】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第２の製造方法例を説明するための図１２に続く概略的な断面図である。
【符号の説明】
１０：半導体装置
１１：部分領域
１２：下地
１２ａ：第１の表面
１２ｂ：第２の表面
１４：半導体チップ配置領域
１６：貫通孔
１８：溝部
１９：位置合わせ用のマーク
２０：拡張部
２０ａ：第１の面
２０ｂ：第２の面
２１：拡張された領域
２２：開口部
２２ａ：底面部
３０：半導体チップ
３４：電極パッド
３６：第１の主表面
３７：側面
３８：第２の主表面
４０：絶縁膜
４２：配線パターン
４２ａ：長配線
４２ｂ：中配線
４２ｃ：短配線
４４：封止部
４６：電極ポスト
４７：外部端子
４７ａ：半田ボール
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージの外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷＣＳＰとも称する。）と呼ばれるパッケージ形態が提案されている。
【０００３】
ＷＣＳＰは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。第１の主表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。
【０００４】
この絶縁膜の表面上には、露出している電極パッドに接続され、かつ複数の配線パターンが形成されている。
【０００５】
これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。
【０００６】
さらに、電極ポストの頂面上には、例えばＢＧＡパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。
【０００７】
このようにＷＣＳＰは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設けるファンイン構造を有している。
【０００８】
このような構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている構造をとる半導体装置が知られている（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２０００−２０８５５６号公報（特許請求の範囲及び図５）
【００１０】
【発明が解決しようとする課題】
半導体装置の高機能化に伴い、１つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。
【００１１】
上述した従来のＷＣＳＰは、隣接する外部端子同士の最小間隔は、具体的には０．５ｍｍ程度とされている。また、７ｍｍ×７ｍｍ角のＷＣＳＰの場合には、設けられている外部端子の数は１６０程度である。
【００１２】
パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、７ｍｍ×７ｍｍ角のＷＣＳＰに３００程度の外部端子を設けることが望まれている。
【００１３】
上述したＷＣＳＰにおいて、隣接する外部端子同士の間隔をより狭めて、ＷＣＳＰの表面上により多数の外部電極を形成することは、技術的には不可能ではない。
【００１４】
しかしながら、７ｍｍ×７ｍｍ角のＷＣＳＰの表面積に３００個の外部端子を形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、ＷＣＳＰを実装基板上に実装するためには、極めて高度な技術が必要となる。
【００１５】
例えば、複数の外部端子同士の間隔を、０．３ｍｍ〜０．７ｍｍ程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。
【００１６】
このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。
【００１７】
また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。
【００１８】
加えて、近年の半導体装置の製造工程プロセスの微細化及び回路素子の高集積化による半導体装置の高発熱化が顕著である。周辺の構造物及び半導体装置自体が発熱による高温に曝されることで、例えば誤動作を起こす恐れがある。
【００１９】
そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有し、加えて、半導体チップが発生する熱を大気中（半導体装置をとりまく一定の広さの空間の雰囲気も含む。以下同じ。）に放散するための構成を具える半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわち、この発明の半導体装置は、複数の電極パッドを具えている第１の主表面と、第１の主表面に対向する第２の主表面と、第１の主表面と第２の主表面との間の複数の側面とを有する半導体チップを含んでいる。
【００２１】
拡張部は、第１の面と、この第１の面と対向する第２の面とを有している。この拡張部は、上述の半導体チップの側面に接して半導体チップを囲み、第１の面が第１の主表面のレベルと、実質的に同一のレベルとなるように形成されている。
【００２２】
さらにこの発明の半導体装置は、下地を具えている。この下地は第１の表面と、第１の表面と対向する第２の表面を有している。そして、この第１の表面が、拡張部の第２の面及び半導体チップの第２の主表面とに接してこれらを支持している。この下地は、上述の半導体チップが発生する熱を伝導（吸収）して、この熱を第２の表面から放散する機能を有している。
【００２３】
絶縁膜は、半導体チップの複数の電極パッドの一部分が露出するように、第１の面上及び第１の主表面上に形成されている。
【００２４】
複数の配線パターンは、電極パッドの各々に電気的に接続されていて、電極パッドから拡張部の第１の面の上側へと導出されている。
【００２５】
封止部は、配線パターン及び絶縁膜上に、配線パターンの一部分を露出するように形成されている。
【００２６】
さらに、この発明の半導体装置は、拡張部の上側を含む領域の配線パターン上に設けられた複数の外部端子とを具えている。
ここで、既に説明した拡張部は、封止部の成形収縮よりも大きい成形収縮を有する材料により形成されている。
【００２７】
この発明の半導体装置の構成によれば、半導体チップに接してこれを囲むように設けられている拡張部の上側にも、外部端子を設けることができる構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００２８】
さらに、この発明の半導体装置は、半導体チップの発生する熱を、放熱性を考慮した下地を介して、半導体装置をとりまく雰囲気（大気）中に放散させることができるので、熱に基因する誤動作等の不具合を防止することができる。
【００２９】
また、この発明の半導体装置の製造方法の主要工程は、下記の通りである。
【００３０】
第１の表面と、第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、半導体チップ配置領域を囲むように個片化を補助するための構造を形成する。
【００３１】
半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、第１の主表面に対向する第２の主表面と、第１の主表面と第２の主表面間の複数の側面とを有する半導体チップを、第２の主表面と半導体チップ配置領域とが対面するように配置する。
【００３２】
下地上に、第１の面と、この第１の面と対向する第２の面とを有していて、半導体チップの側面に接して半導体チップを囲み、第１の面のレベルが第１の主表面のレベルと実質的に同一のレベルとなるように形成されている拡張部を形成する。
【００３３】
拡張部の第１の面上及び半導体チップの第１の主表面上に、絶縁膜を、電極パッドの一部分が露出するよう形成する。
【００３４】
絶縁膜上に、電極パッドの各々に電気的に接続されていて、この電極パッドから拡張部の第１の面の上側へと導出されている複数の配線パターンを形成する。
【００３５】
配線パターン及び絶縁膜上に、封止部を、第１の面の上側に位置する配線パターンの一部分を露出するよう形成する。
【００３６】
拡張部の上側を含む領域の配線パターン上に、複数の外部端子を形成する。
【００３７】
個片化を補助するための構造を通る切断線に沿うように切断して、半導体チップを含む半導体装置の個片化を行う。
【００３８】
この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる。
【００３９】
また、個片化を補助するための構造、例えば１又は２以上の溝部、又は複数の貫通孔が下地に形成されているので、半導体装置の個片化工程を極めて容易に行うことができる。
【００４０】
特に下地が熱伝導性及び放熱性を考慮して、例えば金属材料により形成されている場合には、個片化工程の実施により不可避的に生じる金属材料のばり（削りくず）の量を減少させることができる。従って、金属材料のばりが例えば実装基板の回路間、電子部品の端子間に付着することにより引き起こされる電気的な短絡、及びこの短絡により引き起こされる誤作動等の不具合を顕著に減少させることができる。また、外形異常を減少させることができる。
【００４１】
さらに、個片化工程に使用される切削装置のうち、下地に接触してこれを切削するブレードの摩耗をより減少させることができるので、半導体装置の製造コストのさらなる削減効果が期待できる。
【００４２】
加えて、位置合わせ用のマークを下地に形成しておくことにより、この位置合わせ用のマークの座標に基づいて高精度に位置を調整しつつ、上述した個片化を補助するための構造の形成、半導体チップの下地上への配置、及び個片化を行うことができる。
【００４３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００４４】
図１及び図２を参照して、この発明の半導体装置の構成例につき説明する。図１（Ａ）は半導体装置の構成例を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと電極ポストとの接続関係を説明するために、図１（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。また、図２（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、それぞれ４つの構成例の図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【００４５】
この発明の半導体装置１０は、下地１２上に、半導体チップ３０を具えている。
【００４６】
下地１２は、セラミック基板、金属基板及びＳｉ基板等から適宜選択される基板状体又はシート状体で形成するのがよい。下地１２の材料としては、熱の伝導性及び熱の放散性を考慮して、後述する拡張部２０よりも大きな熱伝導率を有する材料を選択するのがよい。後述する拡張部２０に適用されることが想定されている材料の熱伝導率は０．７程度が想定されるので、材料として例えば４２Ａｌｌｏｙ（鉄・ニッケル合金：熱伝導率１２．５Ｗ／ｍ・Ｋ）、又はニッケル（Ｎｉ：熱伝導率８８Ｗ／ｍ・Ｋ）を選択することができる。好ましくは、最低でも１５０Ｗ／ｍ・Ｋの熱伝導率を有する材料を選択するのがよい。具体的には例えば銅（Ｃｕ：熱伝導率３９４Ｗ／ｍ・Ｋ）、アルミニウム（Ａｌ：熱伝導率２２９Ｗ／ｍ・Ｋ）及び銅・タングステン合金（ＣｕＷ：熱伝導率２１０Ｗ／ｍ・Ｋ）を含む群から選択される金属材料を選択するか、或いは炭化ケイ素（ＳｉＣ：熱伝導率２６０Ｗ／ｍ・Ｋ）及び窒化アルミニウム（ＡｌＮ：熱伝導率７０〜１７０Ｗ／ｍ・Ｋ）を含む群から選択されるセラミック材料を選択するのがよい。
【００４７】
下地１２は、第１の表面１２ａと、この第１の表面１２ａと対向する第２の表面１２ｂとを有している。
【００４８】
特に下地１２を銅（Ｃｕ）により形成する場合には、少なくとも第１の表面１２ａに、後に形成される拡張部２０との接着性を向上させるために、薄い酸化膜を形成しておくのがよい。
【００４９】
下地１２は、後述する製造工程に支障をきたさない範囲で、大気（半導体装置をとりまく雰囲気を含む。以下同じ。）に接する面である第２の表面１２ｂの面積を増大させるような立体的な構造を含むのがよい（図示しない。）。第２の表面１２ｂは、放熱効果を増大させるために、従来公知のいわゆる放熱板（ヒートシンク）の形状に成形することができる。具体的には、下地１２を、その第２の表面１２ｂが例えば複数の円柱状の突起が格子状に突出する形状、又は所定の間隔で複数の翼状の板状体が突出する形状とすることができる。
【００５０】
この半導体チップ３０は、第１の主表面３６と、第１の主表面３６に対向する第２の主表面３８と、この第１の主表面３６と第２の主表面３８との間に１又は２以上の側面３７とを有している。そして、半導体チップ３０は、所定の機能を有する回路素子及びこの回路素子と電気的に接続されている複数の電極パッド３４を具えている。第１の主表面３６には、複数の電極パッド３４が設けられている。複数の電極パッド３４は、第１の主表面３６の周縁に沿って形成されている。
【００５１】
そして、この半導体チップ３０は、下地１２上に、第１の主表面３６が上面となるように、すなわち第２の主表面３８が半導体チップ配置領域１４に対面するように設けられている（図２（Ａ）及び（Ｂ））。
【００５２】
この発明の半導体装置１０は、下地１２上に、拡張部２０を具えている。この拡張部２０は、その第１の面２０ａのレベル（高さ、以下同じ。）が、半導体チップ３０の第１の主表面３６のレベルと、実質的に同一のレベルとなるように形成されている。
【００５３】
図２（Ｂ）は、図２（Ａ）の変形例であって、拡張部２０が半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を具える構成例である。図２（Ｄ）は、図２（Ｃ）の変形例であって、拡張部２０が、半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を具える構成例である。
【００５４】
また、図２（Ａ）及び（Ｂ）の構成例では、半導体チップ配置領域１４が露出するように拡張部２０が設けられている。
【００５５】
図２（Ｃ）及び（Ｄ）の構成例では、拡張部２０が下地１２の半導体素子配置領域１４を覆い、かつ凹部２２ａを画成するように形成されている。図２（Ｃ）及び（Ｄ）の構成例の場合には、拡張部２０は、半導体チップ３０を設けるための凹部２２を具えている。凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えている。
【００５６】
そして、半導体チップ配置領域１４上又は凹部２２内には半導体チップ３０が設けられている。
【００５７】
この半導体チップ３０は、第１の主表面３６が上面となるように、すなわち第２の主表面３８が、半導体チップ配置領域１４上又は拡張部２０の凹部２２の底面部２２ａに対面するように設けられている。
【００５８】
結果として、拡張部２０は、図２（Ａ）及び（Ｂ）の構成においては、半導体チップ３０の側面３７を囲むように設けられている。図２（Ｃ）及び（Ｄ）の構成の場合には、拡張部２０は半導体チップ３０の第１の主表面３６以外の面、すなわち側面３７及び第２の主表面３８を囲むように、設けられている。
【００５９】
この拡張部２０は、例えばエポキシ樹脂や、シリコーン樹脂等の有機材料より適宜選択することができる。すなわち、いわゆる液状樹脂又はモールド樹脂を適用することができる。
【００６０】
拡張部２０は、製造工程において、この発明の半導体装置１０に生じる反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する材料により形成するのがよい。
【００６１】
ここでいう「成形収縮」とは、成形工程において生じる材料単体での収縮を意味する。すなわち「成形収縮」とは、成形温度における硬化収縮と成形温度から常温に戻るまでの熱収縮との和に相当する。
【００６２】
具体的には、拡張部２０は、ガラス転移点より低い温度範囲での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。拡張部２０にモールド樹脂を適用する場合については後述する。
【００６３】
拡張部２０の第１の面２０ａ及び第１の主表面３６上には、絶縁膜４０が、複数の電極パッド３４が露出するように形成されている。
【００６４】
この絶縁膜４０の表面上には、複数の配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【００６５】
これら配線パターン４２及び絶縁膜４０を覆うように半導体チップ３０及び拡張部２０のそれぞれの表面領域上に封止部４４が設けられている。上述の絶縁膜４０と封止部４４を総じて絶縁層４８とも称する。それぞれの配線パターン４２からこの封止部４４を貫通して、この封止部４４の表面に達する電極ポスト４６がそれぞれ設けられている。これら電極ポスト４６の一部は、半導体チップ３０の上側（真上）に設けられており、また、残りの電極ポスト４６は拡張部２０の上側（真上）に設けられている。通常は、これら電極ポスト４６は、一定の間隔で配列させてある。また、各電極ポスト４６の頂面は、封止部４４の表面に露出している。この電極ポスト４６はポスト電極とも称せられ、その露出された頂面には外部端子４７が設けられている。外部端子４７としては通常、半田ボール４７ａを設けている。この外部端子４７は電極パッド３４の配列間隔よりも広い間隔で配列されて設けられている。
【００６６】
ここで、図１（Ｂ）を用いて、電極パッド３４と配線パターン４２との接続関係につき説明する。これらの接続関係の理解を容易にするために図１（Ａ）の部分領域（実線で囲まれた領域）１１を拡大して示してある。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポスト（図２に４６で示す。）と、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、この順番で、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【００６７】
この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び拡張部２０の上側（真上）、すなわち拡張された領域２１の領域の境界にまたがるように設けられている。すなわち、複数の配線パターン４２のうち、少なくとも一部は、電極パッド３４の各々に個別に電気的に接続されていて、かつ電極パッド３４、すなわち第１の主表面の上側から拡張部２０の第１の面２０ａの上側へと導出されている。
【００６８】
この拡張部２０の上側（真上）の領域は、外部端子形成領域を半導体素子の表面領域外に拡張している意味で拡張された領域２１と称せられる。この構成例ではこの拡張された領域２１にも電極ポスト４６が形成されている。
【００６９】
そして、配線パターン４２及び電極ポスト４６を覆うように、封止部４４が形成されている。封止部４４は電極ポスト４６の一部分が露出するように形成されている。
【００７０】
この電極ポスト４６を介して、外部端子４７が形成されている。電極ポストを介さずに、封止部４４から配線パターン４２の一部分を露出させて、直接的に配線パターン４２に外部端子を接続する構成とすることもできる。
【００７１】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、露出している電極ポスト４６の頂面に設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【００７２】
なお、図２の各図において、符号１６で示されている領域は、後述する製造工程で生じる個片化を補助するための構造である。これについては後述する。
【００７３】
既に説明したとおり、これらの電極ポスト４６は、半導体チップ３０の上側に対応する表面積の範囲のみならず、拡張部２０の上側、すなわち拡張された領域２１にも設けられている。従って、電極ポスト４６の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔かつ所望の数で形成することができる。具体的には形成される拡張部２０の面積を適宜調整することで、所望の配置間隔で、所望の数の外部端子を形成することができる。
【００７４】
この発明の半導体装置１０の構成によれば、半導体チップ３０の側面３７、すなわち第１の主表面３６及び第２の主表面３８以外の面に接して囲むように設けられている拡張部２０の上側（真上）、すなわち拡張された領域２１に、外部端子４７を設ける構成としてあるので、半導体装置１０をいわゆるファンアウト構造又は第１の主表面３６の上側にも外部端子４７が形成されているファンイン／ファンアウト構造として構成することが可能である。従って、外部端子４７の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【００７５】
また、下地１２を、熱の伝導性及び熱の放散性を考慮した材料で形成されたものを選択し、かつ放熱効果を増大させるために、第２の表面１２ｂの面積を増大させるような立体的な構造を含むように作り込むので、半導体装置１０の熱に基因する誤動作等の不具合を防止することができる。
【００７６】
この発明の半導体装置１０は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップ３０と外部端子４７とを接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００７７】
次に図３（Ａ）〜図１１（Ｃ）を参照して、この発明の半導体装置の第１の製造方法につき説明する。
【００７８】
図３は、この発明の半導体装置及びその製造方法に適用して好適な下地１２の構成例を説明するための上面から見た概略的な平面図（Ａ）及び（Ａ）図のＩ−Ｉ破線に沿って切断した切断面を概略的に示した断面図（Ｂ）、（Ｃ）である。
【００７９】
下地１２の第１の表面１２ａには、位置合わせ用のマーク１９が形成されている。この位置合わせ用のマーク１９は、第１の表面１２ａ上に形成されている。位置合わせ用のマーク１９は、後述する半導体チップ３０の半導体チップ配置領域１４への配置工程に使用される場合には、第１の表面１２ａ側のみに平面的に、又は例えば溝状あるいは穴状の構成として形成することができる。加えて、個片化工程でも使用する場合には、位置合わせ用のマーク１９を、例えば第１の表面１２ａから第２の表面１２ｂに至る貫通孔として形成するのがよい。
【００８０】
この位置合わせ用マーク１９は、半導体装置１０が形成されない下地１２の端縁に沿うように形成される。このとき、位置合わせ用マーク１９は下地１２の中心点Ｃに対して点対称となるように形成するのがよい。
【００８１】
図３（Ａ）に示した構成例では、互いに隣接する４つの半導体チップ配置領域１４の中心を下地１２の中心点Ｃと仮定して、この中心点Ｃを対称点として上下方向に１対、すなわち２つの位置合わせ用のマーク１９を形成してある。より位置決め精度を向上させるために、複数対の位置合わせ用のマーク１９を形成してもよい。この場合には、複数対の位置合わせ用のマーク１９をそれぞれの対ごとに互いにある程度離間するように形成するのがよい。具体的には、下地１２の中心点Ｃを通り、かつ対を形成する２つの位置合わせ用のマーク１９を結ぶ複数の線分同士が例えば６０°程度の角度で交わるように、複数対の位置合わせ用のマーク１９を離間して形成するのがよい。
【００８２】
また、個片化工程を考慮すると、下地１２の中心点Ｃを通り、かつ対を形成する２つの位置合わせ用のマーク１９を結ぶ複数の線分同士が例えば９０°程度の角度で交わるように、複数対の位置合わせ用のマークを離間して形成するのがよい。
【００８３】
個片化工程での使用を考慮すると、位置合わせ用マーク１９については、上述したように、第１の表面１２ａから第２の表面１２ｂに至る貫通孔として形成するのがよい。また、半導体チップ３０を半導体チップ配置領域１４に配置するための位置合わせ用のマーク１９とは、別に下地１２の第１の表面１２ａの半導体チップ配置領域以外の領域に対向する前記第２の表面１２ｂ側の領域にさらなる位置合わせ用のマークを形成してもよい。このさらなる位置合わせ用のマークの形成位置は、第１の表面１２ａ側に形成される位置合わせ用のマーク１９の形成位置と対応するように形成されていても、又は独立して対応しない位置に形成されていてもよい。形成工程については後述する。
【００８４】
下地１２には、個片化を補助するための構造が形成される。このような構造として例えば図３（Ｂ）に示すように、下地１２の第１の表面１２ａから第２の表面１２ｂに至る複数の貫通孔１６、又は図３（Ｃ）に示すように、下地１２の第１の表面１２ａ側から形成されている複数の溝部１８が形成される。
【００８５】
複数の貫通孔１６として、個片化を補助するための構造が形成される場合には、それぞれの貫通孔１６は半導体装置１０が形成される領域を囲むように形成される。このとき、形成された複数の貫通孔１６は、製造される半導体装置１０に対応する後述する下地１２上の領域が製造工程中に脱落しない程度の間隔となるように、それぞれ互いに離間するように形成される。
【００８６】
この発明の実施の形態の構成例では、半導体装置１０の平面形状を正方形状として、この正方形の外周を構成する各辺毎に１つ（隣接する２つの半導体装置１０の間隙では、１つの貫通孔１９が共有される。）の、平面形状、横断面形状及び縦断面形状がそれぞれ矩形状である貫通孔１６を形成する例を説明する。しかしながら、この例に限定されず、各辺（外周）に２つ以上の貫通孔１９を、この例では直線状に配列して、ミシン目のように形成することもできる。また、貫通孔１９の平面形状、横断面形状及び縦断面形状形状は例示した矩形状に限られず、適宜好適な円形等の形状とすることもできる。
【００８７】
図３（Ｃ）に示したように、溝部１８として、個片化を補助するための構造が形成される場合には、上述したような図３（Ａ）に示したような配置の構成例に限られず、例えば連続的に形成される１つの溝部１８として構成することもできる。また、上述したようにミシン目状に複数の溝部１８を配列させる構成としてもよい。また、貫通孔１９の平面形状及び断面（横断面及び縦断面）形状は、図示したような矩形状に限られず、適宜好適な円形等の形状とすることもできる。溝部１８は半導体装置１０が形成される領域を囲むように形成される。
【００８８】
この構成例では、溝部１８を基板１２の第１の表面１２ａ側から形成する例を説明したが、溝部１８を例えば第２の表面１２ｂ側から形成することもできる。また、図示しないが溝部１８を第１及び第２の表面１２ａ及び１２ｂの両側からそれぞれ形成してもよい。
【００８９】
これらの貫通孔１６又は溝部１８は、図３（Ａ）に示したように、一点破線で示した切断線ａにより切断することで個片化ができるように、従って、複数の貫通孔１６、或いは１又は２以上の溝部１８を切断線ａが連続的に通るように形成される。
【００９０】
貫通孔１６及び溝部１８の切断線ａに対する横幅、並びに溝部１８の深さは、個片化工程が、支障なく行える程度で設定される。横幅については、好ましくは例えば５０〜２００μｍ程度とすればよい。
【００９１】
貫通孔１６及び溝部１８は、下地１２を構成する材料に応じた適宜好適な従来公知の製造工程により形成することができる。例えば下地１２が上述したような金属材料により構成される場合であって、貫通孔１６を形成する場合には、プレス加工、エッチング、ルータ加工、又はレーザ加工により、適宜好適な条件で実施するのがよい。また、溝部１８を形成する場合には、エッチング、ルータ加工、又はレーザ加工により、適宜好適な条件で実施することができる。さらに、例えば下地１２がセラミック材料により形成される場合であって、貫通孔１６を形成する場合には、焼成前にプレス加工を行うのがよく、また溝部１８を形成する場合には、焼成前にプレス加工を行なうか、又は焼成後にスクライブ加工を行ってもよい。位置合わせ用のマーク１９についても同様に形成することができる。
【００９２】
次に、図４（Ａ）〜図１１（Ｃ）を用いて、この発明の半導体装置１０の製造例における具体的な製造工程につき説明する。
【００９３】
図４（Ａ）〜図１１（Ｃ）において、原則として、（Ａ）図はこの発明の半導体装置の構成を説明するための上面からみた概略的な部分平面図であり、（Ｂ）図及び（Ｃ）図は、（Ａ）図のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。例外として、図７（Ｂ）は、説明を容易にするために図７（Ａ）に示した実線１１で囲まれた部分を拡大して示す部分拡大図である。さらに図８は図７（Ａ）のＩ−Ｉ線に沿って切断して示した概略的な断面図である。
【００９４】
下地１２には、上述したような位置合わせ用のマーク１９が予め形成されている。下地１２上には、半導体チップ３０が載置される半導体チップ配置領域１４を設定する。この半導体チップ配置領域１４の輪郭は、半導体チップ３０の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、後述する個片化工程で実施される半導体装置１０を個片化するために必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【００９５】
この半導体チップ配置領域１４の配置位置に基づいて、図３（Ａ）〜（Ｃ）を用いて説明した、個片化を補助するための構造である貫通孔１６（図３（Ｂ））又は溝部（図３（Ｃ））が形成される。
【００９６】
次いで、図４（Ａ）、（Ｂ）及び（Ｃ）に示したように、設定された半導体チップ配置領域１４上に、位置合わせ用のマーク１９の座標を基準にして、適切な配置位置となるように位置合わせを行って下地１２上に複数の半導体チップ３０を配置する。下地１２の第１の表面１２ａには、接着材等の接着手段を設けておくのがよい（図示しない。）。
【００９７】
そしてこの接着手段により半導体チップ３０を半導体チップ配置領域１４上に接着保持するのがよい。
【００９８】
この半導体チップ３０は、上述したように、第１の主表面３６を具えている。第１の主表面３６は、電極パッド３４を具えている。電極パッド３４は、複数個が、半導体チップ３０の周縁に沿って設けられている。そして半導体装置３０は、第１の主表面３６に対向する第２の主表面３８と、第１の主表面と第２の主表面との間に１又は２以上の側面３７を有している。
【００９９】
次に、図５（Ａ）、（Ｂ）及び（Ｃ）に示したように、半導体チップ３０の側面３７、すなわち第１及び第２の主表面３６及び３８以外の面に接してこれを囲み、複数の半導体チップ３０同士の間隙を埋めるようにして拡張部２０を形成する。また、このとき、下地１２に形成されている個片化を補助するための構造である貫通孔１６又は溝部１８も拡張部２０を構成するための材料により埋め込む。
【０１００】
この拡張部２０は、上述したように、いわゆる液状樹脂又はモールド樹脂を材料として適用することができる。例えばエポキシ樹脂や、シリコーン樹脂等の有機材料より適宜選択して形成することができる。
【０１０１】
拡張部２０は、製造工程において、半導体装置１０に生じてしまう反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも小さい成形収縮を有する材料により形成するのがよい。具体的には、拡張部２０は、材料として、ガラス転移温度より低い温度での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。
【０１０２】
拡張部２０の形成には例えば以下の▲１▼〜▲３▼の方法が適用可能である。▲１▼及び▲２▼は、液状樹脂を拡張部２０に適用する場合に採用される方法であり、▲３▼はモールド樹脂を拡張部２０に適用する場合に採用される方法である。
▲１▼ディスペンス方式により、液状樹脂を複数の半導体チップ３０同士の間隙を埋めるように供給した後、液状樹脂に適切な硬化手段により硬化する。
▲２▼精密印刷方式により、液状樹脂を複数の半導体チップ３０同士の間隙を埋めるように供給した後、液状樹脂に適切な硬化手段により硬化する。
▲３▼半導体チップ３０の第１の主表面３６を保護した状態で金型にセットし、トランスファモールド法により、モールド樹脂を複数の半導体チップ３０同士の間隙を埋めるように供給した後、モールド樹脂に適切な硬化手段により硬化する。
【０１０３】
ここで、拡張部２０の第１の面２０ａの高さ、すなわち厚さｄ２と、半導体チップ３０の第１の主表面３６との高さ、すなわち厚さｄ１とは、一致させるのが好ましい。しかしながら、後に形成される配線パターンが、配線切れ等を生じる恐れなくして、形成できる高低差の範囲であれば、若干の段差又はうねり等が存在してもよい。
【０１０４】
特に拡張部２０にモールド樹脂を適用した場合には、厚さ方向の寸法精度を高めることができるので、より高精度に拡張部２０を形成することができる。
【０１０５】
次いで、図６（Ａ）、（Ｂ）及び（Ｃ）に示すように、拡張部２０表面上及び第１の主表面３６上に、絶縁膜４０を形成する。この絶縁膜４０は、半導体チップ３０の電極パッド３４が少なくとも部分的に露出するように形成される。
【０１０６】
このとき、一旦電極パッド３４を覆うように絶縁膜４０を形成した後、例えばフォトリソグラフィ法等を用いて、電極パッド３４を露出させる工程としてもよい。
【０１０７】
上述したように拡張部２０の表面と、半導体チップ３０の表面とに段差が生じてしまう場合がある。また、拡張部２０の表面にうねりや窪みが生じてしまう場合もある。これらの場合には、絶縁膜４０用の絶縁材料により、後の工程で配線パターンが形成できる程度に、この段差の程度を緩和するか、又は絶縁膜４０を実質的に平坦に形成することもできる。
【０１０８】
この絶縁膜４０の形成は、適切な絶縁性材料を用いて、拡張部２０の材質に応じた好適な方法、例えばスピンコート法、印刷法又は直接塗布プロセス等といういずれかの従来公知の方法により行える。
【０１０９】
然る後、図７及び図８に示したように、この絶縁膜４０の表面上に、複数の配線パターン４２を形成する。これら配線パターン４２の形成は、絶縁膜４０の表面上に、それぞれの配線パターン４２が対応する電極パッド３４に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。
【０１１０】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド３４に接続する。そして、他方の端部には、電極ポスト搭載用のパッドが形成されていて、電極ポストを介して外部端子４７（半田ボール４７ａ）が接続される。すなわち、複数の配線パターン４２は、絶縁膜４０上に、電極パッド３４の各々と個別に電気的に接続されていて、電極パッド３４、すなわち第１の主表面３６の上側から拡張部２０の第１の面２０ａの上側へと導出されるように形成される。
【０１１１】
なお、図４（Ａ）、図５（Ａ）、図６（Ａ）及び図７（Ａ）において、説明を容易にするために、電極パッド３４の配置数は、実際よりも少ない数として概略的に図示してある。
【０１１２】
この配線パターン４２の形成は、絶縁膜４０の表面領域のうち、拡張部２０の上側、すなわち拡張された領域２１を含む絶縁膜４０上の所望の領域に、スパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより行うことができる。配線パターン４２の形成材料は、任意好適な材料を選択できるが、例えばアルミニウム、銅及び金属合金等の材料により形成するのがよい。例えば銅等の適宜の材料を選択して、行うことができる。
【０１１３】
次いで、図９（Ａ）、（Ｂ）及び（Ｃ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポスト４６をそれぞれ形成する。これら電極ポスト４６を拡張部２０の上側（真上）の拡張された領域２１と、半導体チップ３０の上側（真上）の拡張された領域２１に近い領域とに設ける。これら電極ポスト４６を、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。
【０１１４】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、適宜の材料を選択して、行うことができる。
【０１１５】
さらに配線パターン４２及び電極ポスト４６が形成されている絶縁膜４０の表面上を覆うように、封止部４４を形成する。封止部４４は、配線パターン４２の導出部分（電極ポストが形成されない場合には、配線パターン４２自体）の一部分を露出させるように形成される。
【０１１６】
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【０１１７】
ここで一般的に使用されるモールド樹脂としては、例えばガラス転移温度より低い温度での線膨張係数が０．６〜１．３×１０-5／℃の範囲であり、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が９．８〜２４ＧＰａ（１０００〜２４５０ｋｇ／ｍｍ2）の範囲の物性値を有するものが挙げられる。これらはこの発明の半導体装置１０の製造にも適用して好適である。
【０１１８】
製造工程における半導体装置１０の反りの発生を防止するために、上述したように、特に拡張部２０を封止部４４と同様に、いわゆるモールド樹脂で形成する場合の材料は、拡張部２０を形成するモールド樹脂の成形収縮が封止部４４よりも大きくなるように決定される。例えば、拡張部２０及び封止部４４のモールド樹脂の物性について、以下の組み合わせが挙げられる。
【０１１９】
▲１▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．１〜１．５×１０-5／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも大きい／封止部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．０×１０-5／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ2）の範囲。
【０１２０】
▲２▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．１〜１．７×１０-5／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも小さく、弾性率が９．８〜１９．６ＧＰａ（１０００〜２０００ｋｇ／ｍｍ2）／封止部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．０×１０-5／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ2）の範囲。
【０１２１】
▲３▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．１〜１．７×１０-5／℃の範囲であり、かつ弾性率が１３．７ＧＰａ（１４００ｋｇ／ｍｍ2）であり、かつガラス転移温度（Ｔｇ）が１２５℃〜１７０℃の範囲／封止部のモールド樹脂の物性は、ガラス転移温度より低い温度での線膨張係数が１．０×１０-5／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ2）の範囲。
【０１２２】
然る後、図１０（Ａ）、（Ｂ）及び（Ｃ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を露出させる。
【０１２３】
この工程は、従来公知の研削や研磨工程を適用して行うことができる。
【０１２４】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【０１２５】
このとき、電極ポスト４６の露出した頂面に対して設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４６の材料を銅とした場合には、電極ポスト４６の頂面にバリアメタル層として、Ｎｉ（ニッケル）膜等を形成すること等してもよい。
【０１２６】
複数の外部端子４７は、拡張部２０の上側を含む領域の配線パターン４２上に、配線パターン４２の導出部分、すなわち露出している一部分のそれぞれと個別に電気的に接続されるように形成される。
【０１２７】
この構成例では、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１２８】
次いで、下地１２に形成されている位置合わせ用のマーク１９を使用可能な場合には、位置合わせ用のマーク１９の座標を基準として、切断位置を調整して、位置合わせを行った後に、図１１（Ａ）、（Ｂ）及び（Ｃ）に示したように、個片化を補助するための構造である貫通孔１６又は溝部１８を通るように、一点破線ａで示した切断線に沿って、複数の半導体チップ３０同士の間を切断する。このようにして所定の機能を発揮する単一の半導体装置として、個片化される。
【０１２９】
この個片化工程は、好ましくは例えば高速回転するブレード等により、行うのがよい。
【０１３０】
この発明の半導体装置の製造方法を説明するにあたり、各図では下地１２上に、２（縦）×Ｘ（横；Ｘは２以上の正数）の格子状に複数の半導体チップを配置して、同時に複数の半導体装置１０を製造する例を図示してある。しかしながら、これに限定されず、例えば、シリコンウェハを用いた従来の半導体装置の製造方法と同様に、下地（ウェハ）１２上に、より多数の半導体チップを、例えばより多くの数からなる格子状に配列して同時に製造することもできる。
【０１３１】
このように第１の製造方法によれば、ＷＣＳＰの製造工程を適用できるので、半導体装置１０を製造するための特別な工程を使用することなく半導体装置１０を製造することができる。
【０１３２】
また、下地１２に個片化を補助するための構造を形成してあるので、特に半導体装置の個片化工程を極めて容易に行うことができる。
【０１３３】
下地が熱伝導性及び放熱性を考慮して、例えば金属材料により形成されている場合には、個片化工程の実施により不可避的に生じる金属材料のばり（削りくず）の量を減少させることができる。従って、金属材料のばりが例えば実装基板の回路間、電子部品の端子間に付着することにより引き起こされる電気的な短絡、及びこの短絡により引き起こされる誤作動等の不具合を顕著に減少させることができる。また、製造される半導体装置の外形異常を減少させることができる。
【０１３４】
さらに、個片化工程に使用される切削装置のうち、下地に接触してこれを切削するブレード等の切削手段の摩耗をより減少させることができるので、半導体装置の製造コストのさらなる削減効果が期待できる。
【０１３５】
加えて、位置合わせ用のマークを下地に形成しておくことにより、この位置合わせ用のマークの座標に基づいて、上述した個片化を補助するための構造の形成、半導体チップの下地上への配置、及び個片化を高精度に行うことができる。
【０１３６】
次に、図１２（Ａ）〜図１３（Ｃ）を参照して、この発明の半導体装置の第２の製造例につき説明する。なお、製造工程の説明において、適用される材料、工程の実施条件等は第１の製造方法と同様であるので、その詳細な説明は省略する。
【０１３７】
各図は、第２の製造方法の各製造工程を説明するための概略的な断面図である。各図において、平面図については、第１の製造方法で既に説明した図と同様であるのでその図示及び詳細な説明は省略する。ここでは図２（Ｄ）に示した半導体装置の構成例を代表として例示し、他の構成例と対比しながら説明する。
【０１３８】
下地１２には、上述したような位置合わせ用のマーク１９が予め形成されている。下地１２上には、半導体チップ３０が載置される半導体チップ配置領域１４を設定する。この半導体チップ配置領域１４の輪郭は、半導体チップ３０の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、後述する個片化工程で実施される半導体装置１０を個片化するために必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の表面領域の面積等を考慮して、十分な間隔とすればよい。
【０１３９】
この半導体チップ配置領域１４の配置位置に基づいて、図３（Ａ）〜（Ｃ）を用いて説明した、個片化を補助するための構造である貫通孔１６（図３（Ｂ）参照）又は溝部（図３（Ｃ）参照）が形成される（ここでは図示しない。）。
【０１４０】
次いで、設定された半導体チップ配置領域１４上に、位置合わせ用のマーク１９の座標を基準にして、適切な配置位置となるように位置合わせを行って下地１２上に複数の半導体チップ３０を配置する。
【０１４１】
図１２（Ａ）に示したように、この下地１２上に、拡張部２０を形成するための拡張部の材料２０’を設ける。拡張部の材料２０’の物性等の要件については第１の方法と同様であるのでその詳細な説明は省略する。
【０１４２】
この拡張部の材料２０’は、後の工程で半導体チップを設けるための凹部２２を形成するように下地１２上に設けられる。この凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えるように形成される。この凹部２２の底面部２２ａ側の厚さｄ３は、例えば後に設けられる半導体チップ３０の放熱性等を考慮して、適宜設定することができる。
【０１４３】
また、半導体装置１０が既に説明した図２（Ａ）及び（Ｂ）に示した構成をとる場合には、下地１２上の半導体チップ配置領域１４が露出するように、拡張部の材料２０’を設ければよい。
【０１４４】
拡張部２０の形成に適用可能な方法については、第１の製造方法で説明したとおりであるのでその詳細な説明を省略する。
【０１４５】
図２（Ｃ）及び（Ｄ）に示した半導体装置１０の構成とする場合には、拡張部の材料２０’を、下地１２上の全面に凹部２２の底面部２２ａ側の厚さｄ３に等しい厚さで、ディスペンス方式、精密印刷方式又はフォトリソグラフィ法等を適用して、１段階又は２段階の工程により凹部２２を具えた拡張部２０を形成する。このとき、位置合わせ用のマーク１９の座標を基準にして、拡張部２０を形成するのがよい。
【０１４６】
このとき、硬化処理の硬化条件によって、拡張部２０の凹部（開口部）２２に半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を形成することができる。例えば標準的な硬化工程によっても内側壁２４を形成することができる。好ましくは、例えば初期硬化を適正な温度よりも高温で、材料の表面側のみが硬化する程度の時間で加熱を行った後、適正な温度で材料（層）の内部まで硬化することにより、傾斜を有する内側壁２４を形成することができる。
【０１４７】
また、例えばフォトリソグラフィ法によるマスク、露光及び現像工程により、半導体チップ３０に向かうほど徐々に肉薄となっていく内側壁２４を形成することもできる。このフォトリソグラフィ法による傾斜を有する内側壁２４の形成工程によれば、より精密に傾斜の角度を設定して形成することが容易になる。
【０１４８】
次に、図１２（Ｂ）に示したように、傾斜を有する内側壁２４の表面に沿って滑らせるようにして拡張部２０の凹部２２内に、位置合わせ用のマーク１９の座標を基準にして、半導体チップ３０を設ける。
【０１４９】
なお、図２（Ａ）及び（Ｃ）の傾斜を有する内側壁２４を有しない構成の半導体装置１０とする場合には、位置合わせ用のマーク１９の座標を基準にして、半導体チップ３０を設けた後に、拡張部の材料２０’を硬化して、半導体チップ３０を半導体素子配置領域１４上又は凹部２２内に設けた状態で拡張部２０を形成してもよい。
【０１５０】
図２（Ｃ）及び（Ｄ）の構成の半導体装置１０とする場合には、半導体チップ３０は、第１の主表面３６以外の面、すなわち側面３７及び第２の主表面３８とが拡張部２０により、囲まれる。図２（Ａ）及び（Ｂ）の構成の半導体装置１０とする場合には、第１の主表面３６及び第２の主表面３８以外の面、すなわち側面３７が拡張部２０により囲まれる。
【０１５１】
このとき、好ましくは、第１の主表面３６のレベルと、硬化処理後の拡張部２０の第１の面２０ａのレベルとは、実質的に同一のレベルとなるように形成される。
【０１５２】
次いで、第１の主表面３６と拡張部２０の第１の面２０ａ上には、絶縁膜４０が形成される。
【０１５３】
絶縁膜４０は、半導体チップ３０の電極パッド３４が露出するように形成される。
【０１５４】
このとき、一旦電極パッド３４を覆うように絶縁膜４０を形成した後、又は絶縁膜４０の材料を設けた後に、例えばフォトリソグラフィ法等を用いて、電極パッド３４を露出させる工程としてもよい。
【０１５５】
上述したように拡張部２０の第１の面２０ａと、半導体チップ３０の第１の主表面３６との境界に段差が生じてしまう場合がある。また、拡張部２０の第１の面２０ａにうねりや窪みが生じてしまう場合もある。これらの場合には、絶縁膜４０用の材料により、後に配線パターン４２が形成できる程度に、この段差の程度を緩和するか、又は絶縁膜４０を平坦に形成することもできる。
【０１５６】
この絶縁膜４０は、例えば拡張部２０の材質等に応じた適宜の材料を用い、好適な方法を選択して実施すればよい。例えば、絶縁膜４０の形成工程はスピンコート法、印刷法又は直接塗布プロセス等の従来公知の方法により、実施することができる。
【０１５７】
然る後、図１２（Ｃ）に示したように、絶縁膜４０の表面上に、複数の配線パターン４２を形成する。
【０１５８】
この配線パターン４２は、第１の主表面３６の上側（真上）から拡張部２０の第１の面２０ａの上側（真上）の領域を含む領域に、導出されるパターンを含むようにスパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、例えばアルミニウム、銅及び金属合金等の適宜の材料を選択して、行うことができる。
【０１５９】
次いで、図１３（Ａ）に示したように、配線パターン４２の表面上であって、拡張部２０の上側（真上）に相当する領域、すなわち拡張された領域２１を含む領域に、複数の電極ポスト４６を、例えば格子状に所定の間隔で形成する。この複数の電極ポスト４６同士の間隔は、上述したように実装を考慮した間隔として、すなわち一定な、或いは不規則の間隔とすることができる。
【０１６０】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、適宜の材料を選択して、行うことができる。
【０１６１】
さらに拡張部２０及び半導体チップ３０上、又は拡張部２０上に形成されている配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。
【０１６２】
この封止部４４の形成工程は、従来公知の封止工程により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【０１６３】
適用されるモールド樹脂の物性等の要件については、第１の方法と同様であるのでその詳細な説明は省略する。
【０１６４】
拡張部２０及び封止部４４のモールド樹脂の物性の組み合わせ例についても第１の方法と同様であるので、ここでは説明を省略する。
【０１６５】
然る後、図１３（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【０１６６】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【０１６７】
そして、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１６８】
次いで、図１３（Ｃ）に示したように、隣接する半導体チップ同士の間を、位置合わせ用のマーク１９の座標を基準にして、切断位置を調整しつつ、図示されていない個片化を補助するための構造である貫通孔１６又は溝部１８を通るように切断して（図１１（Ａ）参照。）、所定の機能を発揮する単一の半導体装置として個片化する。
【０１６９】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１７０】
このように第２の製造方法によれば、上述の第１の方法により得られる効果に加えて、特に、半導体チップ３０の第２の主表面３８側が、拡張部２０により効果的に保護されている半導体装置１０を簡易な工程で製造することができる。
【０１７１】
この発明のすべての実施の形態において、電極ポスト４６は、導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０１７２】
この発明の半導体装置において、配線パターン４２のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。
【０１７３】
このように、特にエッジ部効果又は、熱ストレス等により応力が集中しやすいと思われる配線パターン４２の部分領域を太く形成しておくことにより、半導体装置１０の動作の信頼性が向上する。
【０１７４】
この発明の半導体装置１０において、外部端子４７として半田ボール４７ａを電極ポスト４６上に形成する、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型につき説明するが、これに限定されない。例えば、露出している電極ポスト４６上に、半田ペーストの塗布及びリフロー、又は無電解メッキによるＮｉ／Ａｕ処理によりランドとして、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型等の構成することもできる。
【０１７５】
具体的には、露出している電極ポスト４６表面に直接的に半田層を形成するか、電極ポスト４６表面にバリアメタル層を形成した後、このバリアメタル層上に金（Ａｕ）メッキ層を形成する。或いは電極ポスト４６表面に直接的にＳｎ（スズ）層を形成して、これを外部端子とする構成としてもよい。
【０１７６】
この発明の半導体装置１０において、電極ポスト４６は、アルミニウム、銅等の導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０１７７】
また、この発明の半導体装置１０において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、下地及び／又は拡張部の外形と合っていなくともよい。
【０１７８】
【発明の効果】
この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を囲むように設けられている拡張部上、すなわち拡張された領域を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン／ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【０１７９】
この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【０１８０】
この発明の製造方法によれば、上述の作用効果を奏する半導体装置を簡易な工程で製造することができる。さらに半導体装置の第２の主表面に接するように、拡張部の材料を設ける構成例によれば、硬化により、これらを互いに接着することができるので、より容易に半導体装置を製造することができる。また、傾斜している内側壁を有する拡張部をあらかじめ構成する構成例によれば、内側壁の表面上を滑らせるようにして開口部（凹部）内に位置決めして半導体チップを効率的に設けることができるので、製造工程の効率のさらなる向上が期待される。
【０１８１】
また、下地１２に個片化を補助するための構造を形成してあるので、特に半導体装置の個片化工程を極めて容易に行うことができる。
【０１８２】
下地が熱伝導性及び放熱性を考慮して、例えば金属材料により形成されている場合には、個片化工程の実施により不可避的に生じる金属材料のばり（削りくず）の量を減少させることができる。従って、金属材料のばりが例えば実装基板の回路間、電子部品の端子間に付着することにより引き起こされる電気的な短絡、及びこの短絡により引き起こされる誤作動等の不具合を顕著に減少させることができる。また、製造される半導体装置の外形異常を減少させることができる。
【０１８３】
さらに、個片化工程に使用される切削装置のうち、下地に接触してこれを切削するブレード等の切削手段の摩耗をより減少させることができるので、半導体装置の製造コストのさらなる削減効果が期待できる。
【０１８４】
加えて、位置合わせ用のマークを下地に形成しておくことにより、この位置合わせ用のマークの座標に基づいて、上述した個片化を補助するための構造の形成、半導体チップの下地上への配置、及び個片化を高精度に行うことができる。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の半導体装置の構成例を説明するための概略的な上面からみた平面図であり、図１（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、図１（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、図１（Ａ）の半導体装置を、Ｉ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法に適用して好適な下地の構成例を説明するための上面からみた概略的な平面図及び断面図である。
【図４】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための上面からみた概略的な平面図及び断面図である。
【図５】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための図４に続く上面からみた概略的な平面図及び断面図である。
【図６】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための図５に続く上面からみた概略的な平面図及び断面図である。
【図７】（Ａ）は、この発明の半導体装置の第１の製造方法を説明するための上面からみた概略的な平面図であり、（Ｂ）は、（Ａ）の一部領域の拡大図である。
【図８】図７（Ａ）のＩ−Ｉ破線により切断した断面図である。
【図９】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法を説明するための、図７及び図８に続く上面からみた概略的な平面図及び断面図である。
【図１０】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法例を説明するための図９に続く上面からみた概略的な平面図及び断面図である。
【図１１】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第１の製造方法例を説明するための図１０に続く上面からみた概略的な平面図及び断面図である。
【図１２】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第２の製造方法例を説明するための概略的な断面図である。
【図１３】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の第２の製造方法例を説明するための図１２に続く概略的な断面図である。
【符号の説明】
１０：半導体装置
１１：部分領域
１２：下地
１２ａ：第１の表面
１２ｂ：第２の表面
１４：半導体チップ配置領域
１６：貫通孔
１８：溝部
１９：位置合わせ用のマーク
２０：拡張部
２０ａ：第１の面
２０ｂ：第２の面
２１：拡張された領域
２２：開口部
２２ａ：底面部
３０：半導体チップ
３４：電極パッド
３６：第１の主表面
３７：側面
３８：第２の主表面
４０：絶縁膜
４２：配線パターン
４２ａ：長配線
４２ｂ：中配線
４２ｃ：短配線
４４：封止部
４６：電極ポスト
４７：外部端子
４７ａ：半田ボール
Claims (20)
- 複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面及び該第２の主表面間の複数の側面とを有する半導体チップと、
第１の面と、該第１の面と対向する第２の面とを有していて、前記半導体チップの前記側面に接して該半導体チップを囲み、前記第１の面が前記第１の主表面のレベルと実質的に同一のレベルとなるように形成されている拡張部と、
第１の表面と、該第１の表面と対向する第２の表面を有していて、該第１の表面が、前記拡張部の第２の面及び前記半導体チップの第２の主表面に接してこれらを支持し、かつ前記半導体チップが発生する熱を伝導して、該熱を該第２の表面側から放散する下地と、
複数の前記電極パッドの一部分を露出するよう前記第１の面上及び前記第１の主表面上に形成されている絶縁膜と、
前記電極パッドの各々に電気的に接続されていて、該電極パッドから前記拡張部の第１の面の上側へと導出されている、複数の配線パターンと、
前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出するよう形成されている封止部と、
前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子とを具えており、
前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する材料により形成されている
ことを特徴とする半導体装置。 - 複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面及び該第２の主表面間の複数の側面とを有する半導体チップと、
第１の面と、該第１の面と対向する第２の面とを有していて、前記半導体チップの前記側面に接して該半導体チップを囲み、前記第１の面が前記第１の主表面のレベルと実質的に同一のレベルとなるように形成されており、ガラス転移温度よりも低い温度範囲での線膨張係数が１．５×１０ -5 ／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成されている拡張部と、
第１の表面と、該第１の表面と対向する第２の表面を有していて、該第１の表面が、前記拡張部の第２の面及び前記半導体チップの第２の主表面に接してこれらを支持し、かつ前記半導体チップが発生する熱を伝導して、該熱を該第２の表面側から放散する下地と、
複数の前記電極パッドの一部分を露出するよう前記第１の面上及び前記第１の主表面上に形成されている絶縁膜と、
前記電極パッドの各々に電気的に接続されていて、該電極パッドから前記拡張部の第１の面の上側へと導出されている、複数の配線パターンと、
前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出するよう形成されている封止部と、
前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子とを具えていることを特徴とする半導体装置。 - 複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面及び該第２の主表面間の複数の側面とを有する半導体チップと、
第１の面と、該第１の面と対向する第２の面とを有していて、前記半導体チップの前記側面に接して該半導体チップを囲み、かつ前記第１の面が前記第１の主表面のレベルと実質的に同一のレベルとなるように形成されている傾斜を有する内側壁を具えた凹部を有している拡張部と、
第１の表面と、該第１の表面と対向する第２の表面を有していて、該第１の表面が、前記拡張部の第２の面及び前記半導体チップの前記第２の主表面に接してこれらを支持し、かつ前記半導体チップが発生する熱を伝導して、該熱を該第２の表面側から放散する下地と、
前記電極パッドの一部分が露出するよう前記内側壁の表面上、前記拡張部の前記第１の面上及び前記第１の主表面上に形成されている絶縁膜と、
前記電極パッドの各々に電気的に接続されていて、該電極パッドから前記拡張部の第１の面の上側へと導出されている、複数の配線パターンと、
前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出するよう形成されている封止部と、
前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子とを具えており、
前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する材料により形成されている
ことを特徴とする半導体装置。 - 複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面及び該第２の主表面間の複数の側面とを有する半導体チップと、
第１の面と、該第１の面と対向する第２の面とを有していて、前記半導体チップの前記側面に接して該半導体チップを囲み、かつ前記第１の面が前記第１の主表面のレベルと実質的に同一のレベルとなるように形成されている傾斜を有する内側壁を具えた凹部を有しており、ガラス転移温度よりも低い温度範囲での線膨張係数が１．５×１０ -5 ／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成されている拡張部と、
第１の表面と、該第１の表面と対向する第２の表面を有していて、該第１の表面が、前記拡張部の第２の面及び前記半導体チップの前記第２の主表面に接してこれらを支持し、かつ前記半導体チップが発生する熱を伝導して、該熱を該第２の表面側から放散する下地と、
前記電極パッドの一部分が露出するよう前記内側壁の表面上、前記拡張部の前記第１の面上及び前記第１の主表面上に形成されている絶縁膜と、
前記電極パッドの各々に電気的に接続されていて、該電極パッドから前記拡張部の第１の面の上側へと導出されている、複数の配線パターンと、
前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出するよう形成されている封止部と、
前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子とを具えていることを特徴とする半導体装置。 - 前記配線パターン及び前記外部端子間に形成されている複数の電極ポストとを具え、
前記封止部は、前記電極ポストの頂面を露出するように形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。 - 前記下地の前記第２の表面が、該第２の表面の面積を増大させる立体的な構造として形成されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
- 前記下地が、最低でも１５０Ｗ／ｍ・Ｋの熱伝導率を有する材料により形成されていることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
- 前記下地が、銅（Ｃｕ）、アルミニウム（Ａｌ）及び銅・タングステン合金（ＣｕＷ）を含む群から選択される金属材料、又は炭化ケイ素（ＳｉＣ）及び窒化アルミニウム（ＡｌＮ）を含む群から選択されるセラミック材料のいずれかにより形成されていることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
- （１）第１の表面と、該第１の表面と対向する第２の表面とを有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、及び該半導体チップ配置領域を囲むように個片化を補助するための構造を形成する工程と、
（２）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面及び該第２の主表面間の複数の側面とを有する半導体チップを、前記第２の主表面と前記半導体チップ配置領域とが対面するように配置する工程と、
（３）前記下地上に、第１の面と、該第１の面と対向する第２の面とを有していて、前記半導体チップの前記側面に接して該半導体チップを囲み、かつ前記第１の面のレベルが該第１の主表面のレベルと実質的に同一のレベルとなるように形成されている拡張部を形成する工程と、
（４）前記拡張部の第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分が露出するよう形成する工程と、
（５）前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて、該電極パッドから前記拡張部の第１の面の上側へと導出されている複数の配線パターンを形成する工程と、
（６）前記配線パターン及び前記絶縁膜上に、封止部を、前記第１の面の上側に位置する該配線パターンの一部分を露出するよう形成する工程と、
（７）前記拡張部の上側を含む領域の前記配線パターン上に、外部端子を形成する工程と、
（８）前記個片化を補助するための構造を通る切断線に沿うように切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - （１）第１の表面と、該第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、及び該半導体チップ配置領域を囲むように個片化を補助するための構造を形成する工程と、
（２）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面に対向する第２の主表面と、該第１の主表面及び該第２の主表面間の複数の側面とを有する半導体チップを、前記第２の主表面と前記半導体チップ配置領域とが対面するように配置する工程と、
（３）前記下地上に、第１の面と、該第１の面と対向する第２の面とを有していて、前記半導体チップの前記側面に接して該半導体チップを囲み、かつ前記第１の面のレベルが該第１の主表面のレベルと実質的に同一のレベルとなるように形成されている拡張部を形成する工程と、
（４）前記拡張部の第１の面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分が露出するよう形成する工程と、
（５）前記絶縁膜上に、前記電極パッドの各々に電気的に接続されていて、該電極パッドから前記拡張部の第１の面の上側へと導出されている複数の配線パターンを形成する工程と、
（６）前記拡張部の上側に位置する前記配線パターン上に、電極ポストを形成する工程と、
（７）前記配線パターン及び前記絶縁膜上に前記電極ポストの頂面を露出させた封止部を形成する工程と、
（８）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
（９）前記個片化を補助するための構造を通る切断線に沿うように切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - （１）第１の表面と、該第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、及び該半導体チップ配置領域を囲むように個片化を補助するための構造を形成する工程と、
（２）前記第１の表面上の前記半導体チップ配置領域以外の領域に、拡張部を形成する工程と、
（３）前記半導体チップ配置領域に、複数の電極パッドを具えている第１の主表面と、該第１の主表面と対向する第２の主表面と、前記第１の主表面及び前記第２の主表面間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように配置する工程と、
（４）前記拡張部の表面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分が露出するよう形成する工程と、
（５）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
（６）前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記拡張部上に位置する該配線パターンの一部分が露出するよう形成する工程と、
（７）前記拡張部の上側を含む領域の前記配線パターン上に、外部端子を形成する工程と、
（８）前記個片化を補助するための構造を通る切断線に沿うように切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - （１）第１の表面と、該第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、及び該半導体チップ配置領域を囲むように個片化を補助するための構造を形成する工程と、
（２）前記第１の表面上の前記半導体チップ配置領域以外の領域に、拡張部を形成する工程と、
（３）前記半導体チップ配置領域に、複数の電極パッドを具えている第１の主表面と、該第１の主表面と対向する第２の主表面と、前記第１の主表面及び前記第２の主表面間の複数の側面とを有する半導体チップを、前記第２の主表面と前記半導体チップ配置領域とが対面するように配置する工程と、
（４）前記拡張部の表面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドの一部分が露出するよう形成する工程と、
（５）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
（６）前記拡張部上の前記配線パターン上に、電極ポストを形成する工程と、
（７）前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
（８）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
（９）前記個片化を補助するための構造を通る切断線に沿うように切断して、前記半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記（２）工程が、前記第１の表面上の前記半導体チップ配置領域以外の領域を、拡張部の材料により覆う工程であり、前記（３）工程と前記（４）工程との間に、前記拡張部の材料を硬化して、拡張部を形成する工程をさらに含む
ことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。 - （１）第１の表面と、該第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、及び該半導体チップ配置領域を囲むように個片化を補助するための構造を形成する工程と、
（２）前記第１の表面上の前記半導体チップ配置領域上に凹部を具えるように、拡張部の材料を設ける工程と、
（３）前記凹部内に、複数の電極パッドを具えている第１の主表面と、該第１の主表面と対向する第２の主表面と、前記第１の主表面及び前記第２の主表面間の複数の側面とを有する半導体チップを、前記第２の主表面と前記半導体チップ配置領域とが対面するように配置する工程と、
（４）前記拡張部の材料を硬化して、拡張部を形成する工程と、
（５）前記拡張部の表面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
（６）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
（７）前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記拡張部上に位置する該配線パターンの一部分を露出するよう形成する工程と、
（８）前記拡張部の上側を含む領域の前記配線パターン上に、外部端子を形成する工程と、
（９）前記個片化を補助するための構造を通る切断線に沿うように切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - （１）第１の表面と、該第１の表面と対向する第２の表面を有している下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で設定し、及び該半導体チップ配置領域を囲むように個片化を補助するための構造を形成する工程と、
（２）前記第１の表面上の前記半導体チップ配置領域上に凹部を具えるように、拡張部の材料を設ける工程と、
（３）前記凹部内に、複数の電極パッドを具えている第１の主表面と、該第１の主表面と対向する第２の主表面と、前記第１の主表面及び前記第２の主表面間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように配置する工程と、
（４）前記拡張部の材料を硬化して、拡張部を形成する工程と、
（５）前記拡張部の表面上及び前記第１の主表面上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
（６）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
（７）前記拡張部上の前記配線パターン上に、電極ポストを形成する工程と、
（８）前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
（９）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
（１０）前記個片化を補助するための構造を含む切断線に沿うように切断して、該半導体チップを含む半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記個片化を補助するための構造を溝とし、及び前記切断線を該溝を通る切断線とすることを特徴とする請求項９〜１５のいずれか一項に記載の半導体装置の製造方法。
- 前記個片化を補助するための構造を前記第１の表面から前記第２の表面に至る複数の貫通孔とし、及び前記切断線が該複数の貫通孔を通る切断線とすることを特徴とする請求項９〜１５のいずれか一項に記載の半導体装置の製造方法。
- 前記下地の前記半導体チップ配置領域以外の領域に、位置合わせ用のマークがさらに形成されていて、複数の半導体チップ配置領域に複数の半導体チップを所定の間隔で配置する工程が、前記位置合わせ用のマークの座標を基準として調整しつつ、所定の間隔で配置する工程であることを特徴とする請求項９〜１７のいずれか一項に記載の半導体装置の製造方法。
- 前記位置合わせ用のマークは貫通孔として形成されていて、前記半導体チップを含む半導体装置の個片化を行う工程が、該位置合わせ用のマークの座標を基準として切断位置を調整しつつ、前記切断線に沿うように切断する工程であることを特徴とする請求項１８に記載の半導体装置の製造方法。
- 前記下地の前記半導体チップ配置領域以外の領域に対向する前記第２の表面側の領域にさらなる位置合わせ用のマークが形成されていて、前記半導体チップを含む半導体装置の個片化を行う工程が、該さらなる位置合わせ用のマークの座標を基準として切断位置を調整しつつ、前記切断線に沿うように切断する工程であることを特徴とする請求項１８に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002167A JP3844467B2 (ja) | 2003-01-08 | 2003-01-08 | 半導体装置及びその製造方法 |
| US10/722,446 US7151320B2 (en) | 2003-01-08 | 2003-11-28 | Semiconductor device with improved design freedom of external terminal |
| US11/499,674 US7736944B2 (en) | 2003-01-08 | 2006-08-07 | Semiconductor device with improved design freedom of external terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003002167A JP3844467B2 (ja) | 2003-01-08 | 2003-01-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214543A JP2004214543A (ja) | 2004-07-29 |
| JP3844467B2 true JP3844467B2 (ja) | 2006-11-15 |
Family
ID=32677497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003002167A Expired - Fee Related JP3844467B2 (ja) | 2003-01-08 | 2003-01-08 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7151320B2 (ja) |
| JP (1) | JP3844467B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3617647B2 (ja) * | 2002-11-08 | 2005-02-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| AU2003291199A1 (en) * | 2002-12-09 | 2004-06-30 | Advanced Interconnect Technologies Limited | Package having exposed integrated circuit device |
| US7653371B2 (en) * | 2004-09-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | Selectable capacitance circuit |
| US7657242B2 (en) * | 2004-09-27 | 2010-02-02 | Qualcomm Mems Technologies, Inc. | Selectable capacitance circuit |
| US7342312B2 (en) * | 2004-09-29 | 2008-03-11 | Rohm Co., Ltd. | Semiconductor device |
| JP2006108341A (ja) * | 2004-10-05 | 2006-04-20 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び金型 |
| JP4755486B2 (ja) * | 2005-11-17 | 2011-08-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| JP2008112776A (ja) * | 2006-10-30 | 2008-05-15 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2008130701A (ja) * | 2006-11-20 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 |
| US20080191310A1 (en) * | 2007-02-12 | 2008-08-14 | Weng-Jin Wu | By-product removal for wafer bonding process |
| CN102246605B (zh) * | 2008-12-16 | 2013-08-07 | 株式会社村田制作所 | 电路模块 |
| US8373073B2 (en) * | 2009-05-29 | 2013-02-12 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP5588137B2 (ja) * | 2009-09-14 | 2014-09-10 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2012134270A (ja) * | 2010-12-21 | 2012-07-12 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US10591124B2 (en) * | 2012-08-30 | 2020-03-17 | Sabic Global Technologies B.V. | Heat dissipating system for a light, headlamp assembly comprising the same, and method of dissipating heat |
| JP2019024038A (ja) * | 2017-07-24 | 2019-02-14 | 株式会社ディスコ | ウェーハの加工方法 |
| CN109950214A (zh) * | 2017-12-20 | 2019-06-28 | 安世有限公司 | 芯片级封装半导体器件及其制造方法 |
| US10849217B2 (en) * | 2018-07-02 | 2020-11-24 | Aptiv Technologies Limited | Electrical-circuit assembly with heat-sink |
| US11121058B2 (en) | 2019-07-24 | 2021-09-14 | Aptiv Technologies Limited | Liquid cooled module with device heat spreader |
| US11382205B2 (en) | 2020-09-16 | 2022-07-05 | Aptiv Technologies Limited | Heatsink shield with thermal-contact dimples for thermal-energy distribution in a radar assembly |
| US11729915B1 (en) * | 2022-03-22 | 2023-08-15 | Tactotek Oy | Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000516044A (ja) * | 1996-10-10 | 2000-11-28 | サムソン・エレクトロニクス・カンパニー・リミテッド | マイクロ波ハイブリッド集積回路 |
| TW419797B (en) | 1997-04-30 | 2001-01-21 | Hitachi Chemical Co Ltd | Substrate used for carrying semiconductor device, the fabrication method and the semiconductor apparatus |
| JPH11233678A (ja) * | 1998-02-16 | 1999-08-27 | Sumitomo Metal Electronics Devices Inc | Ｉｃパッケージの製造方法 |
| JP3497722B2 (ja) | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| JP2000124354A (ja) | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
| JP2000208556A (ja) | 1999-01-11 | 2000-07-28 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000277682A (ja) | 1999-03-25 | 2000-10-06 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法と半導体装置の実装構造 |
| JP3455762B2 (ja) * | 1999-11-11 | 2003-10-14 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| US6271469B1 (en) * | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
| JP4403631B2 (ja) | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| JP2001313350A (ja) | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
| JP2002016173A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP3459234B2 (ja) * | 2001-02-01 | 2003-10-20 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| WO2002103793A1 (fr) * | 2001-06-07 | 2002-12-27 | Renesas Technology Corp. | Dispositif a semi-conducteurs et procede de fabrication associe |
| US6673698B1 (en) * | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
-
2003
- 2003-01-08 JP JP2003002167A patent/JP3844467B2/ja not_active Expired - Fee Related
- 2003-11-28 US US10/722,446 patent/US7151320B2/en active Active
-
2006
- 2006-08-07 US US11/499,674 patent/US7736944B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20040130022A1 (en) | 2004-07-08 |
| US7151320B2 (en) | 2006-12-19 |
| US7736944B2 (en) | 2010-06-15 |
| US20070070229A1 (en) | 2007-03-29 |
| JP2004214543A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844467B2 (ja) | 半導体装置及びその製造方法 | |
| JP5215605B2 (ja) | 半導体装置の製造方法 | |
| KR101678539B1 (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
| JP5215587B2 (ja) | 半導体装置 | |
| JP3918681B2 (ja) | 半導体装置 | |
| KR100371282B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8039310B2 (en) | Method of manufacturing semiconductor device with improved design freedom of external terminal | |
| JP2004342883A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| CN112071822A (zh) | 半导体装置及制造半导体装置的方法 | |
| TWI567894B (zh) | 晶片封裝 | |
| JP3618330B2 (ja) | 半導体装置及びその製造方法 | |
| US20210183799A1 (en) | Ultra-thin multichip power devices | |
| JP2006228897A (ja) | 半導体装置 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| US20050258536A1 (en) | Chip heat sink device and method | |
| JP6437012B2 (ja) | 表面実装型パッケージおよびその製造方法 | |
| JP4131256B2 (ja) | 半導体装置及びその製造方法 | |
| JP3618331B2 (ja) | 半導体装置及びその製造方法 | |
| JP4214969B2 (ja) | 半導体装置の製造方法 | |
| JP4214968B2 (ja) | 半導体装置及びその製造方法 | |
| KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR102365004B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20220319950A1 (en) | Embedded lid for low cost and improved thermal performance | |
| JP2004228236A (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2003105213A2 (en) | Method of manufacturing an electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060815 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3844467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |