JP3617647B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3617647B2
JP3617647B2 JP2002325774A JP2002325774A JP3617647B2 JP 3617647 B2 JP3617647 B2 JP 3617647B2 JP 2002325774 A JP2002325774 A JP 2002325774A JP 2002325774 A JP2002325774 A JP 2002325774A JP 3617647 B2 JP3617647 B2 JP 3617647B2
Authority
JP
Japan
Prior art keywords
main surface
semiconductor chip
wiring pattern
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002325774A
Other languages
English (en)
Other versions
JP2004165194A (ja
Inventor
潔敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002325774A priority Critical patent/JP3617647B2/ja
Priority to US10/697,318 priority patent/US7109579B2/en
Publication of JP2004165194A publication Critical patent/JP2004165194A/ja
Application granted granted Critical
Publication of JP3617647B2 publication Critical patent/JP3617647B2/ja
Priority to US11/508,212 priority patent/US8039310B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に外部端子のさらなる増加に対応するための構成を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウェハレベルチップサイズパッケージ（ＷａｆｅｒＬｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷＣＳＰとも称する。）と呼ばれるパッケージ形態が提案されている。
【０００３】
ＷＣＳＰは、半導体チップを含んでいる。この半導体チップは、所定の機能を有する回路素子及びこの回路素子上に電気的に接続されている複数の電極パッドを具えている。第１の主表面上には、複数の電極パッドを、露出させるように、絶縁膜が形成されている。
【０００４】
この絶縁膜の表面上には、露出している電極パッドに接続され、かつ複数の配線パターンが形成されている。
【０００５】
これらの配線パターン上には、電極ポストが形成されている。そして、この絶縁膜と配線パターンとを覆い、かつ電極ポストの頂面が露出するように封止部が形成されている。
【０００６】
さらに、電極ポストの頂面上には、例えばＢＧＡパッケージの場合には半田ボールとして設けられた、複数の外部端子を具えている。
【０００７】
このようにＷＣＳＰは、半導体チップの回路形成面上に相当する領域に、複数の外部電極を、例えば格子状に設ける、いわゆるファンイン構造を有している。
【０００８】
このようなファンイン構造の外部電極を具えている半導体チップを、プリント板上に搭載するにあたり、プリント板と外部電極との接続部における破断の発生を防止する目的で、電極パッドを有する半導体チップと、半導体チップ上の所定の位置に形成され、電極パッドに接続される配線と、配線上の所定の位置に形成され、配線に接続される外部電極と、外部電極に接続されるプリント板と、半導体チップ上に形成された基板を有していて、基板及びプリント板の熱膨張を整合させるための樹脂層が基板上に設けられている構成、特に外部電極が樹脂層上に設けられている半導体装置が知られている（例えば、特許文献１参照。）。
【０００９】
【特許文献１】
特開２０００−２０８５５６号公報（特許請求の範囲及び図５）
【００１０】
【発明が解決しようとする課題】
半導体装置の高機能化に伴い、１つのパッケージ化された半導体装置に形成される外部端子の数は、ますます増加する傾向にある。従来、このような外部端子の増加に対する要求には、隣接する外部端子同士の間隔を狭める構成とすることで対応している。外部端子の配置間隔と配置位置とに関しては、以下説明するように設計の自由度が著しく制限されている。
【００１１】
上述した従来のＷＣＳＰは、隣接する外部端子同士の最小間隔は、具体的には０．５ｍｍ程度とされている。また、７ｍｍ×７ｍｍ角のＷＣＳＰの場合には、設けられている外部端子の数は１６０程度である。
【００１２】
パッケージ化された半導体装置のさらなる外部端子の増加に対する要求により、７ｍｍ×７ｍｍ角のＷＣＳＰに３００程度の外部端子を設けることが望まれている。
【００１３】
上述したＷＣＳＰにおいて、隣接する外部端子同士の間隔をより狭めて、ＷＣＳＰの表面上により多数の外部電極を形成することは、技術的には不可能ではない。
【００１４】
しかしながら、７ｍｍ×７ｍｍ角のＷＣＳＰの表面積に３００個の外部端子を形成することは、かなり困難である。また、外部端子同士の間隔を狭めると、ＷＣＳＰを実装基板上に実装するためには、極めて高度な技術が必要となる。
【００１５】
例えば、複数の外部端子同士の間隔を、０．３ｍｍ〜０．７ｍｍ程度の範囲で、実装基板の実装ピッチに合わせて形成することが求められる場合もある。
【００１６】
このような場合に、従来のパッケージの構成では、基板上に半導体チップを、いわゆるフリップチップ接続により接続して、当該半導体チップを基板を介して、外部電極と接続するか又はワイヤボンディングにより基板と半導体チップとを接続して、基板を介して外部電極と接続している。いずれの接続手法も基板を使用するため、また、ワイヤのループの高さ分の封止材が余計に必要となるため、パッケージが厚くなってしまう。さらには基板のコストがかかるため、パッケージが高価となってしまう。特にフリップチップ接続の場合には、より高価なビルドアップ基板が必要となることから、パッケージがより高価なものとなってしまう。
【００１７】
また、一方、ワイヤボンディングによる接続を行った場合には、ワイヤ部分のインダクタンスが高くなってしまう。
【００１８】
そこで、この発明の目的は、外部端子の配置間隔と配置位置の設計自由度が高まると共に、パッケージ自体のコンパクト化が可能な構成を有する半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
この目的の達成を図るため、この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、Ｓｉ基板からなる下地と、この下地上に設けられている、複数の電極パッドを具えている第１の主表面と、第１の主表面上に電極パッドが露出するように形成されている表面保護膜と、第１の主表面と対向する第２の主表面と、表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップとを含んでいる。
【００２０】
絶縁性の拡張部が、半導体チップの側面を囲むように形成されている。
【００２１】
電極パッドの各々には、複数の配線パターンが電気的に接続され、電極パッドから拡張部の表面上へと導出されている。
【００２２】
配線パターン上には、配線パターンの一部分を露出するように封止部が、形成されている。
【００２３】
拡張部の上側を含む領域の前記配線パターン上には、複数の外部端子が設けられている。
【００２４】
この発明の半導体装置の構成によれば、半導体チップを囲むように設けられている拡張部上を含む領域にも、外部電極を設けることができる構成としてあるので、外部電極の配置間隔及び配置位置等の設計の自由度を増大させた半導体装置を提供することができる。また、この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を適用することで、基板等のインターポーザを使用しない構成とすることができるので、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【００２５】
また、この発明の半導体装置の製造方法の主要工程は下記の通りである。
【００２６】
（１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する。
【００２７】
（２）下地上の半導体チップ配置領域以外の領域に、拡張部を、絶縁性の材料により形成する。
【００２８】
（３）半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、第１の主表面上に電極パッドが露出するように形成されている表面保護膜と、第１の主表面と対向する第２の主表面と、表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、第２の主表面と半導体チップ配置領域とが対面するように設ける。
【００２９】
（４）電極パッドから拡張部上を含む領域へと導出されている配線パターンを形成する。
【００３０】
（５）配線パターン上に、封止部を、拡張部上を含む領域の配線パターンの一部分を露出するように形成する。
【００３１】
（６）拡張部上を含む領域の配線パターン上に複数の外部端子を形成する。
【００３２】
（７）複数の半導体チップ間を切断して、半導体チップを含む半導体装置の個片化を行う。
【００３３】
この発明の半導体装置の製造方法によれば、より簡易な工程で、高機能化、多機能化及びコンパクト化された半導体装置を提供することができる。特に外部電極の配置間隔及び配置位置等の設計の自由度を極めて大きくすることができる。
【００３４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００３５】
（第１の実施の形態）
図１及び図２を参照して、この発明の第１の実施の形態の半導体装置につき説明する。図１（Ａ）は第１の実施の形態の半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと電極ポストとの接続関係を説明するために、図１（Ａ）の一部領域を拡大して示した概略的な要部平面図である。また、図２は、図１（Ａ）のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。
【００３６】
この発明の第１の実施の形態の半導体装置１０は、下地１２上に、半導体チップ３０を具えている。
【００３７】
下地１２は、例えばガラスエポキシ、又はポリイミド等の有機材料からなる板状体又はシート状体、セラミック基板、金属基板及びＳｉ基板等から、所望により適宜選択することができる。半導体チップの放熱効果を高めることができるので、好ましくは金属基板を選択するのがよい。
【００３８】
なお、以下、半導体装置１０及び半導体チップ３０の形状は、直方体とした例につき説明するが、何ら直方体に限定されるものではない。
【００３９】
この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８を具えている。半導体チップ３０は、第１の主表面３６上に表面保護膜３５と、この表面保護膜３５の表面と第２の主表面３８との間に存在する１又は２以上の側面３７とを具えている。この表面保護膜３５は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド３４は、第１の主表面３６上に、表面保護膜３５から少なくともその一部分が露出するように、第１の主表面３６の周縁に沿って形成されている。
【００４０】
そして、この半導体チップ３０は、下地１２上に、第１の主表面３６が上面となるように、すなわち第２の主表面３８が、下地１２の半導体チップ配置領域１４に対面するように設けられている。
【００４１】
また、この発明の半導体装置１０は、下地１２上の半導体チップ配置領域以外の領域に、拡張部２０を具えている。拡張部２０は、下地１２上の半導体チップ配置領域１４に配置されている半導体チップ３０の側面３７、すなわち表面保護膜３５の表面及び第２の主表面３６及び３８以外の面を囲むように、設けられている。このとき、半導体チップ３０の表面保護膜３５の表面のレベルは、拡張部２０の第１の面２０ａのレベルと実質的に同一のレベルとなるようにされる。
【００４２】
この拡張部２０は、例えばエポキシ樹脂等の絶縁性の材料から適宜選択して形成することができる。また、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。
【００４３】
拡張部２０は、製造工程において、この発明の半導体装置１０に生じる反りの発生を抑制するために、好ましくは、後に形成される封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成するのがよい。
【００４４】
ここでいう「成形収縮」とは、成形工程において生じる材料単体での収縮を意味する。すなわち「成形収縮」とは、成形温度における硬化収縮と成形温度から常温に戻るまでの熱収縮との和に相当する（以下の説明においても同様。）。
【００４５】
すなわち、拡張部２０は、材料としてガラス転移点より低い温度範囲での線膨張係数が１．５×１０−５／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の絶縁性の液状樹脂により形成するのがよい。拡張部２０にモールド樹脂を適用する場合については後述する。
【００４６】
拡張部２０の第１の面２０ａ及び表面保護膜３５上には、配線パターン４２が、電極パッド３４に電気的に接続されて形成されている。配線パターン４２は、電極パッド３４に電気的に接続されるように、電極パッド３４、すなわち表面保護膜３５の上側から拡張部２０の上側を含む領域、すなわち拡張された領域２１へと導出されるパターンを含んで形成される。
【００４７】
これら配線パターン４２が形成されている表面保護膜３５及び拡張部２０を覆うように封止部４４が設けられている。配線パターン４２各々からこの封止部４４を貫通して、この封止部４４の表面に達する電極ポスト４６がそれぞれ設けられている。これら電極ポスト４６の一部は、半導体チップ３０の上側（真上）に設けられており、また、残りの電極ポスト４６は拡張部２０の上側（真上）に設けられている。通常は、これら電極ポスト４６は、一定の間隔で配列させてある。また、各電極ポスト４６の一部分、すなわち頂面（表面）は、封止部４４の表面に露出している。この電極ポスト４６はポスト電極とも称せられ、その露出された頂面には外部端子４７が設けられている。外部端子４７としては通常、半田ボール４７ａを設けている。この外部端子４７は電極パッド３４の配列間隔よりも広い間隔で配列されて設けられている。
【００４８】
ここで、図１（Ｂ）を用いて、電極パッド３４と配線パターン４２との接続関係につき説明する。これらの接続関係の理解を容易にするために図１（Ａ）の部分領域（実線で囲まれた領域）１１を拡大して示してある。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポスト（図２に４６で示す。）と、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。配線パターン４２は、適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように電極パッド３４に接続される。
【００４９】
この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び拡張部２０の上側（真上）、すなわち拡張された領域２１の境界にまたがるように設けられている。
【００５０】
そのため、配線パターン４２のうち、この境界上及び境界近傍のある程度の長さの部分領域をより太い、すなわち幅広あるいは肉厚の配線とするのがよい。
【００５１】
このように、特にエッジ部効果とか、熱ストレス等により応力が集中しやすいと思われるパターン４２の部分領域を太く形成しておくことにより、半導体装置１０の動作の信頼性が向上する。
【００５２】
この拡張部２０の上側（真上）の領域は、外部端子形成領域を半導体素子の表面領域外に拡張している意味で拡張された領域２１と称せられる。この構成例では拡張された領域２１にも電極ポスト４６が形成されている。そして、配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。封止部４４は電極ポスト４６の一部分が露出するように形成されている。
【００５３】
この電極ポスト４６を介して、外部端子４７が形成されている。電極ポストを介さずに、封止部４４から配線パターン４２の一部分を露出させて、直接的に配線パターン４２に外部端子を接続する構成とすることもできる。
【００５４】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、露出している電極ポスト４６の頂面に設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。この隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【００５５】
既に説明したとおり、これら電極ポスト４６は、半導体チップ３０の上側に対応する表面積の範囲のみならず、拡張部２０の上側、すなわち拡張された領域２１にも設けてある。従って、電極ポスト４６の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には拡張部２０の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる。
【００５６】
この発明の半導体装置１０の構成によれば、半導体チップ３０の真上の領域外、すなわち拡張された領域２１に、外部端子４７を設ける構成としてあるので、半導体装置１０をいわゆるファンアウト構造又は表面保護膜３５上の領域にも外部端子４７が形成されているファンイン／ファンアウト構造として構成することが可能である。従って、外部端子４７の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【００５７】
また、この発明の半導体装置１０は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに半導体チップ３０と外部電極４７とを直接的に接続する構成とすることができるので、上述の効果に加えて、例えばワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、例えばフリップチップ接続との比較では、同等の電気的特性を有する半導体装置１０をより安価に得ることができる。
【００５８】
次に図３（Ａ）〜図９（Ｂ）を参照して、第１の実施の形態の半導体装置の製造方法につき説明する。
【００５９】
原則として、各図（Ａ）はこの発明の半導体装置の構成を説明するための概略的な部分的平面図であり、各図の（Ｂ）は（Ａ）図のＩ−Ｉ破線により切断した切断面を示す概略的な断面図である。なお、例外として、図５（Ｂ）は、図５（Ａ）に示した、実線１１で囲まれた部分を拡大して示す拡大図であり、さらに図６は、図５（Ａ）のＩ−Ｉ線に沿って切断して示した断面図である。
【００６０】
また、この発明の半導体装置の製造方法を説明するにあたり、各図では下地上に２（縦）×Ｘ（横；Ｘは２以上の正数）の格子状に複数の半導体チップを配置して、同時に複数の半導体装置１０を製造する例を図示してある。しかしながら、これに限定されず、より多数の半導体チップをより多くの数からなる格子状に配列して同時に製造することもできる。
【００６１】
予め、下地１２上に、後の工程で複数の半導体チップ３０が載置される半導体チップ領域１４を設定しておく。なお、半導体チップ配置領域１４の輪郭は、半導体チップ３０の第２の主表面３８の輪郭と実質的に一致している。隣接する半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、後に個片化する工程に必要なマージン面積、所望の外部端子の数に応じて形成される拡張部２０の面積等を考慮して、決定される。
【００６２】
まず、図３（Ａ）及び（Ｂ）に示したように、下地１２上に設定された半導体チップ配置領域１４以外の領域に、半導体チップ配置領域１４が露出するように、絶縁性の材料２０’を設ける。この絶縁性の材料２０’は、例えばエポキシ樹脂等の絶縁性の材料より適宜選択して形成することができる。また、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。
【００６３】
拡張部２０の形成には例えば以下の方法が適用可能である。
【００６４】
絶縁性の材料２０’を、例えばある程度の粘度を有する絶縁性のエポキシ樹脂等とする。
【００６５】
▲１▼ ディスペンス法により、半導体チップ配置領域１４を露出させて、供給する。この絶縁性の材料２０’を、選択された絶縁性の材料２０’に最適な条件及び処理により硬化する。
【００６６】
▲２▼ 精密印刷法により、半導体チップ配置領域１４を露出させて、絶縁性の材料２０’を供給する。この絶縁性の材料２０’を、選択された絶縁性の材料２０’に最適な条件及び処理により硬化する。
【００６７】
▲３▼ フォトリソグラフィ法より、下地１２全面に供給した後に、従来公知のマスク、露光及び現像工程により、選択された絶縁性の材料２０’に最適な条件及び処理で、パターニングを行うことで、拡張部２０を形成する。
【００６８】
ここでいう絶縁性の材料２０’とは、例えば常温で、ある程度の粘性を有するペースト状のエポキシ樹脂等の材料であり、例えば加熱、紫外線照射等の好適な処理により硬化することができる材料である。
【００６９】
拡張部２０は、製造工程において、半導体装置１０に生じてしまう反りの発生を防止するために、好ましくは、後に形成される封止部の成形収縮よりも小さい成形収縮を有する絶縁性の材料により形成するのがよい。具体的には、拡張部２０は、ガラス転移温度よりも低い温度範囲で線膨張係数が１．５×１０−５／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の液状樹脂により形成するのがよい。
【００７０】
特に拡張部２０にモールド樹脂を適用した場合には、厚さ方向の寸法精度を高めることができるので、より高精度に拡張部２０を形成することができる。
【００７１】
次いで、図４に示したように、露出している半導体チップ配置領域１４上に半導体装置３０を設ける。
【００７２】
この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８を具えている。半導体チップ３０は、第１の主表面３６上に表面保護膜３５と、この表面保護膜３５の表面と第２の主表面３８との間に存在する１又は２以上の側面３７とを具えている。この表面保護膜３５は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド３４は、第１の主表面３６上に、表面保護膜３５から少なくともその一部分が露出するように、第１の主表面３６の周縁に沿って形成されている。
【００７３】
半導体チップ３０は、第２の主表面３８が下地１２上の半導体チップ配置領域１４に対面するように、表面保護膜３５の表面及び第２の主表面３８以外の面、すなわち側面３７を、拡張部２０が囲むように配置する。このとき、表面保護膜３５の表面のレベル（高さ）ｄ１と、硬化処理後の拡張部２０の第１の面２０ａのレベルｄ２とが、実質的に同一のレベルとなるように、かつ半導体チップ３０と拡張部２０との間に間隙が生じないように、拡張部２０の厚さを含め形成領域及び／又は半導体チップの外形サイズを調節しておく。
【００７４】
好ましくは、半導体チップ配置領域１４上には、何らかの接着手段を設けておくのがよい。そしてこの接着手段により半導体チップ３０を半導体チップ配置領域１４上に接着保持しておくのがよい。
【００７５】
上述では、まず、拡張部２０を絶縁性の材料２０’を設けてこれを硬化処理することにより形成した後に、半導体チップ３０を半導体チップ配置領域１４上に設ける例を説明したが、絶縁性の材料２０’、例えばある程度の粘度を有する絶縁性のエポキシ樹脂を半導体チップ配置領域１４以外の領域に上述の▲１▼又は▲２▼の方法により設け、半導体チップ配置領域１４上に半導体チップ３０を設けた後に、絶縁性の材料２０’の硬化を行って拡張部２０を形成する工程としてもよい。このとき、絶縁性の材料２０’は、表面保護膜３５の表面のレベルと硬化後の拡張部２０の第１の面２０ａのレベルとが実質的に同一のレベルとなるように、絶縁性の材料２０’の厚さを調節すればよい。
【００７６】
然る後、図５及び図６に示したように、表面保護膜３５上及び拡張部２０の第１の面２０ａ上に、複数の配線パターン４２を形成する。これら配線パターン４２の形成は、それぞれの配線パターン４２が対応する電極パッド３４に電気的に接続するように設定してから、形成されるべき外部端子の配置を考慮して行う。これら複数の配線パターン４２には、電極パッド３４から拡張部２０上、すなわち拡張された領域２１へと導出されたパターンが含まれている。
【００７７】
具体的には適用可能な配線プロセスルールに従って、配線幅、配線間隔及び最適角度等を決定して、可能な限り最短距離となるように接続する。例えば図示したように半導体チップ３０の周縁に沿って形成されている複数の電極パッド３４に対して、原則として最短距離となるように、長配線４２ａ、中配線４２ｂ及び短配線４２ｃを一組とする配線パターン群を複数組形成し、一方の端部をそれぞれ対応する電極パッド３４に接続する。そして、他方の端部には、電極ポスト搭載用のパッドを形成して、電極ポストを介して外部端子４７（半田ボール４７ａ）を接続してある。特に長配線４２ａ及び中配線４２ｂは、表面保護膜３５に設けられている電極パッド３４から、拡張部２０の上側（真上）に導出されるように設けてある。
【００７８】
なお、図４（Ａ）及び図５（Ａ）において、説明を容易にするために、電極パッド３４の配置数は、実際よりも少ない数として概略的に図示してある（以下の図においても同様。）。
【００７９】
この配線パターン４２の形成は、拡張部２０の第１の面２０ａの上側（真上）の領域を含む所望の領域に、スパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅、アルミニウム及び金属合金等の適宜の材料を選択して、行うことができる。
【００８０】
この配線パターン４２の形成工程において、上述した半導体チップ３０と拡張部２０との間にわずかながら間隙が生じてしまう可能性もある。この配線パターン４２に、このような間隙等に基因する応力が集中すると想定される場合には、この応力が集中する配線パターン４２の部分を実質的に含む配線パターン４２の領域を若干太く、すなわち幅広または肉厚に形成してもよい。
【００８１】
次いで、図７（Ａ）及び（Ｂ）に示したように、各配線パターン４２の表面上に、これらと電気的に接続される電極ポストをそれぞれ形成する。これら電極ポスト４６を拡張部２０の上側（真上）の拡張された領域２１と、半導体チップ３０の上側（真上）の領域とに設けてある。これら電極ポスト４６は、格子状に所定の間隔で配列するように形成する。この間隔は、上述したように実装を考慮した間隔、すなわち一定な、或いは不規則の間隔とすることができる。
【００８２】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、材料を適宜選択して、行うことができる。
【００８３】
さらに拡張部２０の第１の面２０ａの上側（真上）及び半導体チップ３０の上側（真上）に形成されている配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。
【００８４】
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【００８５】
ここで一般的に使用されるモールド樹脂としては、例えば線膨張係数が０．６〜１．３×１０−５／℃の範囲であり、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が９．８〜２４ＧＰａ（１０００〜２４５０ｋｇ／ｍｍ２）の範囲の物性値を有するものが挙げられる。
【００８６】
製造工程における半導体装置１０の反りの発生を防止するために、特に拡張部２０を、封止部４４と同様にいわゆるモールド樹脂で形成する場合には、成形収縮が封止部４４よりも大きくなるように決定される。例えば、拡張部２０及び封止部４４を形成するモールド樹脂の物性について、以下の組み合わせが挙げられる。
【００８７】
▲１▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．１〜１．５×１０−５／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも大きい／封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．０×１０−５／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ２）の範囲。
【００８８】
▲２▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．１〜１．７×１０−５／℃の範囲であって、かつガラス転移温度（Ｔｇ）が１７０℃よりも小さく、弾性率が９．８〜１９．６ＧＰａ（１０００〜２０００ｋｇ／ｍｍ２）／封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．０×１０−５／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ２）の範囲。
【００８９】
▲３▼ 拡張部／封止部：拡張部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．１〜１．７×１０−５／℃の範囲であり、かつ弾性率が１３．７ＧＰａ（１４００ｋｇ／ｍｍ２）であり、かつガラス転移温度（Ｔｇ）が１２５℃〜１７０℃の範囲／封止部のモールド樹脂の物性は、ガラス転移温度よりも低い温度範囲での線膨張係数が１．０×１０−５／℃より小さく、ガラス転移温度（Ｔｇ）が１２５〜２２０℃の範囲であり、かつ弾性率が１４．７〜２４ＧＰａ（１５００〜２４５０ｋｇ／ｍｍ２）の範囲。
【００９０】
然る後、図８（Ａ）及び（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）の一部分を、露出させる。
【００９１】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【００９２】
また、封止部４４の形成に、フィルム成形等の方法を適用することもできる。その場合には、電極ポスト４６に実質的に負荷をかけることがない。また、その場合には、上述した封止部４４に対する研削工程を要せずに電極ポスト４６の頂面を封止部４４の表面に露出するように直接的に形成する。
【００９３】
このとき、露出した電極ポスト４６の上面に、選択される材料により何らかの処理を行ってもよい。例えば材料を銅とした場合にはバリアメタル層として薄いＮｉ（ニッケル）膜等を形成してもよい。
【００９４】
次いで、封止部４４の表面から露出している電極ポスト４６を介して電極ポスト４６の上面に、外部端子４７として例えば半田ボール４７ａを、形成する。
【００９５】
次いで、図９（Ａ）及び（Ｂ）に示したように、一点破線ａで示した切断線に沿って、複数の半導体チップ同士の間を切断して、半導体チップを含む半導体装置として個片化する。
【００９６】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【００９７】
このように第１の実施の形態の製造方法によれば、いわゆるＷＣＳＰの製造工程を適用できるので半導体装置１０を製造するための特別な工程を使用することなく半導体装置１０を簡易な工程で製造することができる。
【００９８】
（第２の実施の形態）
次に図１０〜図１２（Ｃ）を参照して、この発明の第２の実施の形態の半導体装置及びその製造方法につき説明する。なお、後述する製造工程において、適用される材料、工程の実施条件等は第１の実施の形態とほぼ同様であるので、その詳細な説明は省略する。また、各図において、平面図は第１の実施の形態で説明した図と同様であるのでその詳細な説明は省略する。
【００９９】
図１０を参照して、この発明の第２の実施の形態の半導体装置につき説明する。図１０は第２の実施の形態の半導体装置の概略的な断面図である。
【０１００】
この発明の第２の実施の形態の半導体装置１０は、下地１２を具えている。下地１２上には、半導体チップ配置領域１４が設定されている。
【０１０１】
そして下地１２上には、絶縁性の拡張部２０が形成されている。拡張部２０は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを有する凹部２２を具えている。
【０１０２】
凹部２２内には、半導体チップ３０が設けられている。この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８を具えている。半導体チップ３０は、第１の主表面３６上に表面保護膜３５と、この表面保護膜３５の表面と第２の主表面３８との間に存在する１又は２以上の側面３７とを具えている。この表面保護膜３５は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド３４は、第１の主表面３６上に、表面保護膜３５から少なくともその一部分が露出するように、第１の主表面３６の周縁に沿って形成されている。
【０１０３】
そして、この半導体チップ３０は、第１の主表面３６が上面となるように、すなわち第２の主表面３８が、拡張部２０の凹部２２の底面部２２ａに対面するように設けられている。
【０１０４】
結果として、拡張部２０は、半導体チップ３０の表面保護膜３５以外の面、すなわち、側面３７及び第２の主表面３８を囲むように、設けられている。この拡張部２０は、表面保護膜３５の表面のレベルと、硬化処理後の拡張部２０の第１の面２０ａのレベルとが、実質的に同一のレベルとなるように、形成される。
【０１０５】
この拡張部２０を形成するための材料の物性等の要件については、第１の実施の形態で既に説明したとおりであるので、その詳細な説明を省略する。
【０１０６】
拡張部２０の第１の面２０ａ及び表面保護膜３５上には、図５で説明したのと同様に、複数の配線パターンを具えた配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【０１０７】
配線パターン４２は、半導体チップ３０の出力信号、半導体装置１０に要求される外部端子の配置位置等を考慮して、所望のパターンで形成することができる。
【０１０８】
この配線パターン４２は、半導体チップ３０の上側（真上）の領域及び拡張部２０の上側（真上）の領域の境界にまたがるように設けられている。すなわち、少なくとも複数の配線パターン４２のうち一部分は、表面保護膜３５から露出している電極パッド３４のそれぞれと個別的に、かつ電気的に接続されて、拡張部２０の上側、すなわち拡張された領域２１に導出されている。
【０１０９】
この配線パターン４２が形成されている拡張部２０の第１の面２０ａ上及び表面保護膜３５上には、封止部４４が、配線パターン４２の一部分を露出するように形成されている。
【０１１０】
そして、この露出している配線パターン４２上であって、拡張部２０上を含む領域には、外部端子４７が接続されている。
【０１１１】
この構成例では拡張された領域２１にも例えば電極ポスト４６を介して、外部端子４７が形成されている。
【０１１２】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、電極ポスト４６の頂面と接触して設けられていて、これら電極ポスト４６を介して、配線パターン４２と接続されている。この隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【０１１３】
既に説明したとおり、これら電極ポスト４６は、半導体チップ３０の上側に対応する表面積の範囲のみならず、拡張部２０の上側にも設けている。従って、電極ポスト４６、すなわち外部端子４７の配置位置及び配置間隔の設計の自由度が増す。すなわち、より実装が容易になるように、電極ポスト４６、すなわち外部端子４７の配置間隔の制限を緩和して、例えば実装基板側の構成上の要件に沿った、より広い間隔で形成することができる。具体的には拡張部２０の面積を適宜調整することで、適切な配置間隔で、所望の数の外部電極を形成することができる。
【０１１４】
この発明の第２の実施の形態の半導体装置１０は、第１の実施の形態の半導体装置の構成により得られる効果に加えて、半導体チップ３０の第２の主表面３８も拡張部２０により覆う構成としてあるので、半導体チップ３０を外部環境からより効果的に保護することができる。
【０１１５】
次に図１１（Ａ）〜図１２（Ｃ）を参照して、第２の実施の形態の半導体装置の製造方法につき説明する。
【０１１６】
各図は、第２の実施の形態の半導体装置の製造方法を説明するための概略的な断面図である。
【０１１７】
予め、下地１２上に、適用される半導体チップ３０の外形サイズに合わせて半導体チップ配置領域１４を設定しておく。隣接する半導体チップ配置領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、後に個片化する工程に必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の面積等を考慮して、決定される。
【０１１８】
まず、図１１（Ａ）に示したように、この下地１２上に、拡張部２０を形成するための絶縁性の材料２０’を設ける。ここでいう絶縁性の材料２０’とは、例えば常温である程度の粘性を有するペースト状の樹脂等の材料であり、例えば加熱、紫外線照射等の好適な処理により硬化することができる材料である。例えばエポキシ樹脂等の絶縁性の材料より適宜選択することができる。また、例えばエポキシ樹脂として、従来適用されるいわゆる液状樹脂又はモールド樹脂を適用することができる。
【０１１９】
拡張部２０の形成方法については、第１の実施の形態で説明した▲１▼ディスペンス法、▲２▼精密印刷法及び▲３▼フォトリソグラフィ法により、同様の工程で拡張部２０を形成することが可能である。
【０１２０】
絶縁性の材料２０’は、半導体チップ３０を設けるための凹部２２を具えるように下地１２上に設けられる。この凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えるように形成される。この凹部２２の底面部２２ａ側の厚さｄ３は、例えば後に設けられる半導体チップの放熱性等を考慮して、適宜設定することができる。
【０１２１】
まず、絶縁性の材料２０’として、例えばある程度の粘度を有する絶縁性のエポキシ樹脂を、下地１２上の全面に凹部２２の底面部２２ａ側の厚さｄ３に等しい厚さで、上述のディスペンス方式、精密印刷方式等の方法により設ける。
【０１２２】
次いで、これらのうちいずれかの方法で、例えば硬化処理後に、後に設けられる半導体チップの厚さｄ１と等しくなるように、半導体チップ配置領域１４に相当する領域以外の領域に、さらに絶縁性の材料２０’を設けて、凹部２２を形成するように２段階の工程により、拡張部２０を、形成する。
【０１２３】
また、例えばフォトリソグラフィ法によるパターニングを行うこともできる。すなわち、凹部２２の底面部２２ａの厚さｄ３と、例えば硬化処理後に半導体チップ３０の厚さｄ１との和ｄ２（＝ｄ１＋ｄ３）に等しい厚さとなるように、下地１２上全面に絶縁性の材料２０’を設ける。次いで、下地１２の半導体チップ配置領域１４に相当する領域を、設定された底面部２２ａの側の厚さｄ３だけ残るように、すなわち半導体チップ３０の厚さｄ１の分だけ、マスク、露光及び現像等の従来公知の工程により除去することで、凹部２２を具えた絶縁性の材料２０’のパターンを下地１２上に形成する。
【０１２４】
この絶縁性の材料２０’のパターニングは、１段階の工程で行うこともできる。例えばディスペンス方式により、凹部２２の底面部を形成する際には、絶縁性の材料２０’の下地１２上への吐出量を減少させるように調節することで形成する。
【０１２５】
例えば印刷方式を適用する場合にも、マスクと下地１２との間の距離を調整しつつ、設ける絶縁性の材料２０’の量を調整することで、１段階の工程によりパターニングを行うことができる。
【０１２６】
次に、図１１（Ｂ）に示したように、パターニングされた絶縁性の材料２０’の凹部２２に半導体チップ３０を設ける。
【０１２７】
この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８を具えている。半導体チップ３０は、第１の主表面３６上に表面保護膜３５と、この表面保護膜３５の表面と第２の主表面３８との間に存在する１又は２以上の側面３７とを具えている。この表面保護膜３５は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド３４は、第１の主表面３６上に、表面保護膜３５から少なくともその一部分が露出するように、第１の主表面３６の周縁に沿って形成されている。
【０１２８】
半導体チップ３０は、第２の主表面３８が、凹部２２の底面部２２ａに対面するように、設けられている。半導体チップ３０は、凹部２２の底面部２２ａの絶縁性の材料２０’の粘性により保持される。
【０１２９】
ここで、選択された絶縁性の材料２０’に好適な条件で、例えば加熱、紫外線照射等の硬化処理することで、拡張部２０を形成する。このとき、半導体チップ３０の第２の主表面３８に接している凹部２２の底面部２２ａの絶縁性の材料２０’も硬化される。このように半導体チップ３０は、底面部２２ａを介して、下地１２上に、接着保持される。
【０１３０】
半導体チップ３０は、表面保護膜３５以外の面、すなわち側面３７及び第２の主表面３８が拡張部２０により、囲まれる。
【０１３１】
このとき、表面保護膜３５の表面のレベルと、硬化処理後の拡張部２０の第１の面２０ａのレベルとは、実質的に同一のレベルとなるようにされる。
【０１３２】
この例では、絶縁性の材料２０’の硬化処理前に半導体チップ３０を凹部内に設け、しかる後に硬化処理を行う例を説明したが、例えば上述のフォトリソグラフィ法等により、半導体チップ３０を凹部２２に設ける前に、絶縁性の材料２０’により形成されたパターンを硬化処理して拡張部２０を形成することもできる。この場合には、形成された拡張部２０の凹部２２内に半導体チップ３０を設ける。
【０１３３】
このとき、好ましくは、凹部２２の底面部２２ａに何らかの接着手段を設けておくのがよい。そして、この接着手段により半導体チップ３０を凹部２２に接着保持するのがよい。
【０１３４】
然る後、図１１（Ｃ）に示したように、表面保護膜３５の上側（真上）及び拡張部２０の第１の面２０ａの上側（真上）、すなわち拡張された領域２１に、複数の配線パターンを含む配線パターン４２を形成する。
【０１３５】
この配線パターン４２は、表面保護膜３５の上側（真上）から拡張部２０の第１の面２０ａの上側（真上）の領域を含む領域に、導出されるようにスパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、例えばアルミニウム、銅及び金属合金等の適宜の材料を選択して、行うことができる。
【０１３６】
次いで、図１２（Ａ）に示したように、配線パターン４２の表面上であって、拡張部２０上に相当する領域、すなわち拡張された領域２１を含む領域に、複数の電極ポスト４６を、例えば格子状に所定の間隔で形成する。この複数の電極ポスト４６同士の間隔は、上述したように実装を考慮した間隔として、すなわち一定な、或いは不規則の間隔とすることができる。
【０１３７】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、適宜の材料を選択して、行うことができる。
【０１３８】
さらに拡張部２０及び／又は半導体チップ３０上に形成されている配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。
【０１３９】
この封止部４４の形成工程は、従来公知の封止工程により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【０１４０】
適用されるモールド樹脂の物性等の要件については、第１の実施の形態と同様であるのでその詳細な説明は省略する。
【０１４１】
拡張部２０及び封止部４４のモールド樹脂の物性の組み合わせ例についても第１の実施の形態と同様であるので、ここでは説明を省略する。
【０１４２】
然る後、図１２（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【０１４３】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【０１４４】
そして、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１４５】
次いで、図１２（Ｃ）に示したように、隣接する半導体チップ同士の間を切断して、半導体チップを含む半導体装置として個片化する。
【０１４６】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１４７】
このように第２の実施の形態の製造方法によれば、特に半導体チップ３０の第２の主表面３８側が、拡張部２０により効果的に保護されている半導体装置１０を簡易な工程で製造することができる。
【０１４８】
（第３の実施の形態）
次に図１３（Ａ）〜（Ｄ）を参照して、この発明の第３の実施の形態の半導体装置につき説明する。この第３の実施の形態の半導体装置１０は、上述の第１及び第２の実施の形態の半導体装置１０の構成に加えて、拡張部２０の第１の面２０ａ及び半導体チップ３０の表面保護膜３５上に、絶縁膜４０が形成されていることを特徴としている。また、拡張部２０が、半導体チップ３０側に、向かうほど徐々に薄くなっていく形状の傾斜を有する内側壁２４を具えることを特徴としている。
【０１４９】
なお、後述する製造工程において、適用される材料、工程の実施条件等は、既に説明した第１の実施の形態とほぼ同様であるので、その詳細な説明は省略する。また、各図において、平面図についても、第１の実施の形態で既に説明した図と同様であるのでその図示及び詳細な説明は省略する。
【０１５０】
図１３（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）を参照して、この発明の第３の実施の形態の半導体装置につき説明する。図１３（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は第３の実施の形態の半導体装置の概略的な断面図である。図１３（Ａ）は、第１の実施の形態の半導体装置に絶縁膜４０を設けた構成例である。図１３（Ｂ）は、図１３（Ａ）の変形例であって、拡張部２０が半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を具える構成例である。図１３（Ｃ）は、第２の実施の形態の半導体チップに絶縁膜４０を設けた構成例である。図１３（Ｄ）は、図１３（Ｃ）の変形例であって、拡張部２０が、半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を具える構成例である。
【０１５１】
この発明の第３の実施の形態の半導体装置１０は、いずれも下地１２を具えている。
【０１５２】
そして、下地１２上の半導体チップ配置領域１４には、拡張部２０が形成されている。図１３（Ａ）及び（Ｂ）の構成例では、半導体チップ配置領域１４が露出するように拡張部２０が設けられている。図１３（Ｃ）及び（Ｄ）の構成例の場合には、拡張部２０は、後に半導体チップが設けられる凹部２２を具えている。凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えている。
【０１５３】
そして、半導体チップ配置領域１４上又は凹部２２内には半導体チップ３０が設けられている。
【０１５４】
この半導体チップ３０は、上述したように、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３６と、この第１の主表面３６に対向する第２の主表面３８を具えている。半導体チップ３０は、第１の主表面３６上に表面保護膜３５と、この表面保護膜３５の表面と第２の主表面３８との間に存在する１又は２以上の側面３７とを具えている。この表面保護膜３５は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド３４は、第１の主表面３６上に、表面保護膜３５から少なくともその一部分が露出するように、第１の主表面３６の周縁に沿って形成されている。
【０１５５】
そして、この半導体チップ３０は、第１の主表面３６が上面となるように、すなわち第２の主表面３８が、半導体チップ配置領域１４上又は拡張部２０の凹部２２の底面部２２ａに対面するように設けられている。
【０１５６】
結果として、拡張部２０は、図１３（Ａ）及び（Ｂ）の構成においては、半導体チップ３０の側面３７を囲むように設けられている。図１３（Ｃ）及び（Ｄ）の構成の場合には、拡張部２０は半導体チップ３０の表面保護膜３５の表面以外の面、すなわち側面３７及び第２の主表面３８を囲むように、設けられている。このとき、表面保護膜３５の表面のレベルと、硬化処理後の拡張部２０の第１の面２０ａのレベルとは、実質的に同一のレベルとなるようにされる。
【０１５７】
拡張部２０を形成するための材料の物性等の要件については、第１及び第２の実施の形態と同様であるのでここではその詳細な説明を省略する。
【０１５８】
拡張部２０の第１の面２０ａ及び半導体チップ３０の表面保護膜３５上には、半導体チップ３０の電極パッド３４が露出するように、絶縁膜４０が形成されている。
【０１５９】
絶縁膜４０上には複数の配線パターン４２が形成されている。配線パターン４２は、外部端子４７の下部に接続されて位置する電極ポストと、対応する電極パッド３４とが規則的、かつ電気的に接続されている。これら配線パターン４２を構成する配線として、例えば長配線４２ａ、中配線４２ｂ及び短配線４２ｃを設ける。これらの配線４２ａ、４２ｂ及び４２ｃを、それぞれ対応する電極パッド３４に、１つの配線と１つの電極パッドという、１対１の接続関係で、接続してある。
【０１６０】
これら複数の配線パターン４２は、少なくともそのうち一部が半導体チップの上側（真上）の領域、すなわち電極パッド３４に電気的に接続されて、ここから拡張部２０の上側の領域へまたがるように導出されている。
【０１６１】
拡張部２０の上側（真上）の領域は、外部端子形成領域を半導体チップ３０の表面領域外に拡張している意味で拡張された領域２１と称せられる。この構成例では拡張された領域２１にも電極ポスト４６を介して外部端子４７とが形成されている。
【０１６２】
この構成例では、外部端子４７を、例えば半田ボール４７ａで形成している。これら半田ボール４７ａは、電極ポスト４６の頂面に設けられていて、これら電極ポスト４６を介して、配線パターン４２と電気的に接続されている。この隣接する電極ポスト４６同士の配列及びその間隔は、例えばプリント基板等への実装を考慮して、所望の配列及び間隔とすることができる。
【０１６３】
絶縁膜４０の表面上には、複数の配線パターンを具えた配線パターン４２が、露出している電極パッド３４に電気的に接続されて形成されている。
【０１６４】
配線パターン４２は、半導体チップ３０の出力信号、半導体装置１０に要求される外部端子の配置位置等を考慮して、所望のパターンで形成することができる。
【０１６５】
この発明の第３の実施の形態の半導体装置１０は、上述した第１の実施の形態で得られる効果に加えて、例えば拡張部２０の表面と、半導体チップ３０の表面とに段差が生じてしまう場合、拡張部２０が半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を有する場合、又は拡張部２０の表面にうねりや窪みが生じてしまった場合等に、絶縁膜４０用の材料により、後に配線パターンが形成できる程度に、段差、うねり及び／又は窪みの程度を緩和するか、又は絶縁膜４０を平坦に形成することができる。従って、後の配線パターンの形成工程、電極ポストの形成工程をより安定した状態で行えるので、半導体装置１０の信頼性を向上させる効果が得られる。
【０１６６】
次に図１４（Ａ）〜図１５（Ｃ）を参照して、第３の実施の形態の半導体装置の製造方法につき説明する。ここでは図１３（Ｄ）に示した構成例を代表として例示し、他の構成例と対比しながら説明する。
【０１６７】
各図は、第３の実施の形態の半導体装置の各製造工程を説明するための概略的な断面図である。
【０１６８】
予め、下地１２上に、適用される半導体チップ３０の外形サイズに合わせて半導体チップ配置領域１４を設定しておく。隣接する半導体チップ領域１４同士間の間隔は、互いに等間隔としておく。この間隔は、例えば後に個片化する工程に必要なマージン面積、所望の外部端子の数に応じて形成される拡張部の面積等を考慮して、決定される。
【０１６９】
まず、図１４（Ａ）に示したように、この下地１２上に、拡張部２０を形成するための絶縁性の材料２０’を設ける。絶縁性の材料２０’の物性等の要件については第１の実施の形態と同様であるのでその詳細な説明は省略する。
【０１７０】
この絶縁性の材料２０’は、後の工程で半導体チップを設けるための凹部２２を形成するように下地１２上に設けられる。この凹部２２は、半導体チップ配置領域１４の輪郭と一致する底面部２２ａを具えるように形成される。この凹部２２の底面部２２ａ側の厚さｄ３は、例えば後に設けられる半導体チップ３０の放熱性等を考慮して、適宜設定することができる。
【０１７１】
また、半導体装置１０が図１３（Ａ）及び（Ｂ）に示した構成をとる場合には、下地１２上の半導体チップ配置領域１４が露出するように設ける。
【０１７２】
拡張部２０の形成に適用可能な方法については、第１の実施の形態で説明したとおりであるのでその詳細な説明を省略する。
【０１７３】
図１３（Ｃ）及び（Ｄ）に示した構成とする場合には、第１及び第２の実施の形態で説明したように、絶縁性の材料２０’を、下地１２上の全面に凹部２２の底面部２２ａ側の厚さｄ３に等しい厚さで、ディスペンス方式、精密印刷方式又はフォトリソグラフィ法等を適用して、１段階又は２段階の工程により凹部２２を具えた拡張部２０を形成する。
【０１７４】
このとき、硬化処理の硬化条件によって、拡張部２０の凹部（開口部）２２に半導体チップ３０側に向かうほど徐々に肉薄となっていく形状の傾斜を有する内側壁２４を形成することができる。例えば標準的な硬化工程によっても内側壁２４を形成することができる。好ましくは、例えば初期硬化を適正な温度よりも高温で、材料の表面側のみが硬化する程度の時間で加熱を行った後、適正な温度で材料（層）の内部まで硬化することにより、傾斜を有する内側壁２４を形成することができる。
【０１７５】
また、例えばフォトリソグラフィ法によるマスク、露光及び現像工程により、半導体チップ３０に向かうほど徐々に肉薄となっていく内側壁２４を形成することもできる。このフォトリソグラフィ法による傾斜を有する内側壁２４の形成工程によれば、より精密に傾斜の角度を設定して形成することが容易になる。
【０１７６】
次に、図１４（Ｂ）に示したように、傾斜を有する内側壁２４の表面に沿って滑らせるようにして拡張部２０の凹部２２内に半導体チップ３０を設ける。
【０１７７】
なお、図１３（Ａ）及び（Ｃ）の構成とする場合には、半導体チップ３０を設けた後に、絶縁性の材料２０’を硬化して、半導体チップ３０を半導体素子配置領域１４上又は凹部２２内に設けた状態で拡張部２０を形成してもよい。
【０１７８】
結果として、半導体チップ３０は、表面保護膜３５の表面以外の面、すなわち側面３７及び第２の主表面３８とが拡張部２０により、囲まれる。図１３（Ａ）及び（Ｃ）の構成とする場合には、表面保護膜３５の表面及び第２の主表面以外の面、すなわち側面３７が拡張部２０により囲まれる。
【０１７９】
このとき、好ましくは、表面保護膜３５の表面のレベルと、硬化処理後の拡張部２０の第１の面２０ａのレベルとは、実質的に同一のレベルとなるようにされる。
【０１８０】
次いで、表面保護膜３５と拡張部２０の表面２０上には、絶縁膜４０が形成される。
【０１８１】
絶縁膜４０は、半導体チップ３０の電極パッド３４が露出するように形成される。
【０１８２】
このとき、一旦電極パッド３４を覆うように絶縁膜４０を形成した後、又は絶縁膜４０の材料を設けた後に、例えばフォトリソグラフィ法等を用いて、電極パッド３４を露出させる工程としてもよい。
【０１８３】
上述したように拡張部２０の第１の面２０ａと、半導体チップ３０の表面保護膜３５との境界に段差が生じてしまう場合がある。また、拡張部２０の第１の面２０ａにうねりや窪みが生じてしまう場合もある。これらの場合には、絶縁膜４０用の材料により、後に配線パターン４２が形成できる程度に、この段差の程度を緩和するか、又は絶縁膜４０を平坦に形成することもできる。
【０１８４】
この絶縁膜４０は、例えば拡張部２０の材質等に応じた適宜の材料を用い、好適な方法を選択して実施すればよい。例えば、絶縁膜４０の形成工程はスピンコート法、印刷法又は直接塗布プロセス等の従来公知の方法により、実施することができる。
【０１８５】
然る後、図１４（Ｃ）に示したように、絶縁膜４０の表面上に、複数の配線パターン４２を形成する。
【０１８６】
この配線パターン４２は、表面保護膜３５の上側（真上）から拡張部２０の第１の面２０ａの上側（真上）の領域を含む領域に、導出されるパターンを含むようにスパッタ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、例えばアルミニウム、銅及び金属合金等の適宜の材料を選択して、行うことができる。
【０１８７】
次いで、図１５（Ａ）に示したように、配線パターン４２の表面上であって、拡張部２０の上側（真上）に相当する領域、すなわち拡張された領域２１を含む領域に、複数の電極ポスト４６を、例えば格子状に所定の間隔で形成する。この複数の電極ポスト４６同士の間隔は、上述したように実装を考慮した間隔として、すなわち一定な、或いは不規則の間隔とすることができる。
【０１８８】
この電極ポスト４６はメッキ及びフォトリソグラフィ等の従来公知のＷＣＳＰの製造工程における電極ポスト４６の形成プロセスにより、適宜の材料を選択して、行うことができる。
【０１８９】
さらに拡張部２０及び／又は半導体チップ３０上に形成されている配線パターン４２及び電極ポスト４６を覆うように、封止部４４を形成する。
【０１９０】
この封止部４４の形成工程は、従来公知の封止工程により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
【０１９１】
適用されるモールド樹脂の物性等の要件については、第１の実施の形態と同様であるのでその詳細な説明は省略する。
【０１９２】
拡張部２０及び封止部４４のモールド樹脂の物性の組み合わせ例についても第１の実施の形態と同様であるので、ここでは説明を省略する。
【０１９３】
然る後、図１５（Ｂ）に示したように、封止部４４をその表面側から削り取って、電極ポスト４６の頂面（上面とも称する。）を、露出させる。
【０１９４】
この工程は、従来公知の研削や、研磨工程を適用して行う。
【０１９５】
そして、封止部４４の表面から露出している電極ポスト４６を介してその上面に、外部端子４７として例えば半田ボール４７ａを形成する。
【０１９６】
次いで、図１５（Ｃ）に示したように、隣接する半導体チップ同士の間を切断して、所定の機能を発揮する単一の半導体装置を含む構造体として個片化する。
【０１９７】
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
【０１９８】
このように第３の実施の形態の製造方法によれば、特に、半導体チップ３０の第２の主表面３８側が、拡張部２０により効果的に保護されている半導体装置１０を簡易な工程で製造することができる。
【０１９９】
この発明の半導体装置１０を、例えば複数個積層する構成とすることもできる。この場合には、例えば従来公知の方法により拡張部２０にスルーホールを形成し、積層用の端子を形成すればよい。
【０２００】
この発明のすべての実施の形態において、電極ポスト４６は、アルミニウム、銅等の導電性材料により形成するのがよい。好ましくは銅により形成するのがよい。このとき電極ポスト４６の表面に薄い酸化層を形成しておくのがよい。このようにすれば電極ポスト４６と封止部４４の接着性が向上するため、耐湿性が向上する。
【０２０１】
さらにこの発明のすべての実施の形態において、外部端子４７として半田ボール４７ａを電極ポスト４６上に形成する、いわゆるＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）型につき説明したが、これに限定されない。例えば、いわゆるＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型等の構成することもできる。
【０２０２】
具体的には、露出している電極ポスト４６表面に直接的に半田層を形成するか、電極ポスト４６表面にバリアメタル層を形成した後、このバリアメタル層上に金（Ａｕ）メッキ層を形成する。或いは電極ポスト４６表面に直接的にＳｎ（スズ）層を形成して、これを外部端子とする構成としてもよい。
【０２０３】
また、この発明のすべての実施の形態において、封止部の形状は、いわゆるソーカットタイプのみならず、この発明の目的を損なわない範囲で、下地及び／又は拡張部の外形と合っていなくともよい。
【０２０４】
【発明の効果】
この発明の半導体装置の構成によれば、搭載される半導体チップの側面部を囲むように設けられている拡張部上、すなわち拡張された領域を含む領域にも、外部端子を設けることができる、いわゆるファンアウト構造又はファンイン／ファンアウト構造が可能な構成としてあるので、外部端子の配置間隔及び配置位置等の設計の自由度を大きくすることができる。
【０２０５】
この発明の半導体装置は、いわゆるＷＣＳＰの製造工程を利用して、基板等のインターポーザを使用せずに直接的に半導体チップと外部電極とを接続する構成とすることができるので、上述の効果に加えて、ワイヤボンディング接続との比較では、さらなる動作の高速化、高機能化、多機能化及びコンパクト化を図ることができる。また、フリップチップ接続との比較では、同等の電気的特性をより安価に得ることができる。
【０２０６】
この発明の製造方法によれば、第１、第２及び第３の実施の形態の半導体装置を簡易な工程で製造することができる。特に絶縁膜を設けない構成例によれば、工程の削減による効率的な製造及びさらなるコスト削減効果が期待される。さらに半導体装置の第２の主表面に接するように、拡張部の材料を設ける例によれば、硬化により、これらを互いに接着することができるので、より容易に半導体装置を製造することができる。また、傾斜している内側壁を有する拡張部をあらかじめ構成する構成例によれば、内側壁の表面上を滑らせるようにして開口部（凹部）内に位置決めして半導体チップを効率的に設けることができるので、製造工程の効率のさらなる向上が期待される。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の半導体装置の構成を説明するための上面からみた概略的な平面図であり、（Ｂ）は、配線パターンと電極パッドとの接続関係を説明するために、（Ａ）の一部領域を拡大して示した概略的な要部平面図である。
【図２】図１（Ａ）のＩ−Ｉ破線により切断した第１の実施の形態の半導体装置の切断面を示す概略的な断面図である。
【図３】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた概略的な平面図及び断面図（１）である。
【図４】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた概略的な平面図及び断面図（２）である。
【図５】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた概略的な平面図及び要部拡大平面図（３）である。
【図６】この発明の第１の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（３−２）である。
【図７】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた概略的な平面図及び断面図（４）である。
【図８】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた概略的な平面図及び断面図（５）である。
【図９】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造方法を説明するための上面からみた概略的な平面図及び断面図（６）である。
【図１０】この発明の第２の実施の形態の半導体装置の構成を説明するための概略的な断面図である。
【図１１】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の第２の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（１）である。
【図１２】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の第２の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（２）である。
【図１３】（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、この発明の第３の実施の形態の半導体装置の構成例を説明するための概略的な断面図である。
【図１４】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（１）である。
【図１５】（Ａ）、（Ｂ）及び（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造方法を説明するための概略的な断面図（２）である。
【符号の説明】
１０：半導体装置
１１：部分領域
１２：下地
１４：半導体チップ配置領域
２０：拡張部
２０ａ：第１の面
２０ｂ：第２の面
２１：拡張された領域
２２：開口部（凹部）
２２ａ：底面部
２４：内側壁
３０：半導体チップ
３４：電極パッド
３５：表面保護膜
３６：第１の主表面
３８：第２の主表面
４０：絶縁膜
４２：配線パターン
４２ａ：長配線
４２ｂ：中配線
４２ｃ：短配線
４４：封止部
４６：電極ポスト
４７：外部端子
４７ａ：半田ボール

Claims (23)

  1. Ｓｉ基板からなる下地と、
    前記下地上に設けられている、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップと、
    前記半導体チップの前記側面を囲むように形成されている絶縁性の拡張部と、
    前記電極パッドの各々に電気的に接続され、前記電極パッドから前記拡張部の表面上へと導出されている、複数の配線パターンと、
    前記配線パターン上に、該配線パターンの一部分を露出するように形成されている封止部と、
    前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子と
    を具えていることを特徴とする半導体装置。
  2. 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、
    前記封止部は、前記電極ポストの頂面を露出するように形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記拡張部は、ガラス転移点よりも低い温度範囲での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の絶縁性の液状樹脂により形成されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記下地上の前記半導体チップ配置領域以外の領域に、拡張部を、絶縁性の材料により形成する工程と、
    （３）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
    （４）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （５）前記配線パターン上に、封止部を、前記拡張部上を含む領域の配線パターンの一部分を露出するように形成する工程と、
    （６）前記拡張部上を含む領域の前記配線パターン上に複数の外部端子を形成する工程と、
    （７）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記下地上の前記半導体チップ配置領域以外の領域に、拡張部を、絶縁性の材料により形成する工程と、
    （３）前記半導体チップ配置領域上に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
    （４）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （５）前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
    （６）前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
    （７）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
    （８）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記（２）工程が、前記下地上の前記半導体チップ配置領域以外の領域を、絶縁性の材料により覆う工程であり、
    前記（３）工程と前記（４）工程との間に、前記絶縁性の材料を硬化して、拡張部を形成する工程をさらに含む
    ことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. Ｓｉ基板からなる下地と、
    前記下地上に設けられていて、絶縁性の材料により形成されている、凹部を有する拡張部と、
    複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有し、該側面が前記拡張部に囲まれるように、前記拡張部の凹部内に設けられている半導体チップと、
    前記電極パッドの各々に電気的に接続され、前記電極パッドから前記拡張部の表面上へと導出されている、複数の配線パターンと、
    前記配線パターン上に、該配線パターンの一部分を露出するように形成されている封止部と、
    前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子と
    を具えていることを特徴とする半導体装置。
  9. 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、
    前記封止部は、前記電極ポストの頂面を露出するように形成されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成されていることを特徴とする請求項８又は９に記載の半導体装置。
  11. 前記拡張部は、ガラス転移点よりも低い温度範囲での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の絶縁性の液状樹脂により形成されていることを特徴とする請求項８〜１０のいずれか一項に記載の半導体装置。
  12. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記半導体チップ配置領域上に凹部が形成されるように、絶縁性の材料からなる拡張部を形成する工程と、
    （３）前記凹部内に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と対面するように設ける工程と、
    （４）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （５）前記拡張部上を含む領域の前記配線パターン上に複数の外部端子を形成する工程と、
    （６）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  13. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記半導体チップ配置領域上に凹部が形成されるように、絶縁性の材料からなる拡張部を形成する工程と、
    （３）前記凹部内に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と対面するように設ける工程と、
    （４）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （５）前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
    （６）前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
    （７）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
    （８）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  14. 前記（２）工程が、前記下地上の前記半導体チップ配置領域以外の領域を、絶縁性の材料により覆う工程であり、
    前記（３）工程と前記（４）工程との間に、前記絶縁性の材料を硬化して、拡張部を形成する工程をさらに含む
    ことを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
  15. Ｓｉ基板からなる下地と、
    前記下地上に設けられていて、傾斜を有する内側壁を具えた凹部を有する絶縁性の拡張部と、
    複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有していて、前記側面が前記拡張部に囲まれるように前記拡張部の凹部内に設けられている半導体チップと、
    前記電極パッドの一部分が露出するように、前記内側壁の表面上、前記拡張部の表面上及び前記表面保護膜上に形成されている絶縁膜と、
    前記絶縁膜上に形成されていて、前記電極パッドの各々に電気的に接続され、前記電極パッドから前記拡張部の表面上へと導出されている、複数の配線パターンと、
    前記配線パターン及び前記絶縁膜上に、該配線パターンの一部分を露出させて形成されている封止部と、
    前記拡張部の上側を含む領域の前記配線パターン上に設けられた複数の外部端子と
    を具えていることを特徴とする半導体装置。
  16. 前記配線パターンと前記外部端子との間に形成されている複数の電極ポストを具え、
    前記封止部は、前記電極ポストの頂面を露出するように形成されていることを特徴とする請求項１５に記載の半導体装置。
  17. 前記拡張部は、前記封止部の成形収縮よりも大きい成形収縮を有する絶縁性の材料により形成されていることを特徴とする請求項１５又は１６に記載の半導体装置。
  18. 前記拡張部は、ガラス転移点よりも低い温度範囲での線膨張係数が１．５×１０-5／℃よりも小さく、かつ弾性率が７．８〜２２ＧＰａの範囲の絶縁性の液状樹脂により形成されていることを特徴とする請求項１５〜１７のいずれか一項に記載の半導体装置。
  19. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記下地上の前記半導体チップ配置領域以外の領域に、絶縁性の材料からなる拡張部を形成する工程と、
    （３）前記半導体チップ配置領域に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
    （４）前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
    （５）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （６）前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記拡張部上に位置する該配線パターンの一部分を露出させて形成する工程と、
    （７）前記拡張部の上側を含む領域の前記配線パターン上に、複数の外部端子を接続して形成する工程と、
    （８）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  20. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される複数の半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記下地上の前記半導体チップ配置領域以外の領域に、絶縁性の材料からなる拡張部を形成する工程と、
    （３）前記半導体チップ配置領域に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
    （４）前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
    （５）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （６）前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
    （７）前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
    （８）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
    （９）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  21. 前記（２）工程が、前記下地上の前記半導体チップ配置領域以外の領域を、絶縁性の材料により覆う工程であり、前記（３）工程と前記（４）工程との間に、前記絶縁性の材料を硬化して、拡張部を形成する工程をさらに含む
    ことを特徴とする請求項１９又は２０に記載の半導体装置の製造方法。
  22. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記下地上の前記半導体チップ配置領域上に凹部を具えるように、絶縁性の材料を設ける工程と、
    （３）前記凹部内に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と前記半導体チップ配置領域とが対面するように設ける工程と、
    （４）前記絶縁性の材料を硬化して、拡張部を形成する工程と、
    （５）前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
    （６）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （７）前記配線パターンが形成されている前記絶縁膜上に、封止部を、前記拡張部上に位置する該配線パターンの一部分を露出させて形成する工程と、
    （８）前記拡張部の上側を含む領域の前記配線パターン上に、複数の外部端子を接続して形成する工程と、
    （９）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  23. （１）Ｓｉ基板からなる下地上に、複数の半導体チップが配置される半導体チップ配置領域を所定の間隔で、設定する工程と、
    （２）前記下地上の前記半導体チップ配置領域上に凹部を具えるように、絶縁性の材料を設ける工程と、
    （３）前記凹部内に、複数の電極パッドを具えている第１の主表面と、該第１の主表面上に前記電極パッドが露出するように形成されている表面保護膜と、前記第１の主表面と対向する第２の主表面と、前記表面保護膜の表面と第２の主表面との間の複数の側面とを有する半導体チップを、該第２の主表面と対面するように設ける工程と、
    （４）前記絶縁性の材料を硬化して、拡張部を形成する工程と、
    （５）前記拡張部の表面上及び前記表面保護膜上に、絶縁膜を、前記電極パッドを露出するように形成する工程と、
    （６）前記電極パッドから前記拡張部上を含む領域へと導出されている配線パターンを形成する工程と、
    （７）前記拡張部上の前記配線パターンの一部分上の各々に、複数の電極ポストを形成する工程と、
    （８）前記配線パターン及び前記電極ポスト上に、該電極ポストの頂面を露出するように封止部を形成する工程と、
    （９）露出した前記電極ポストの頂面上に外部端子を形成する工程と、
    （１０）複数の前記半導体チップ間を切断して、該半導体チップを含む半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2002325774A 2002-11-08 2002-11-08 半導体装置及びその製造方法 Expired - Fee Related JP3617647B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002325774A JP3617647B2 (ja) 2002-11-08 2002-11-08 半導体装置及びその製造方法
US10/697,318 US7109579B2 (en) 2002-11-08 2003-10-31 Semiconductor device with improved design freedom of external terminal
US11/508,212 US8039310B2 (en) 2002-11-08 2006-08-23 Method of manufacturing semiconductor device with improved design freedom of external terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325774A JP3617647B2 (ja) 2002-11-08 2002-11-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004165194A JP2004165194A (ja) 2004-06-10
JP3617647B2 true JP3617647B2 (ja) 2005-02-09

Family

ID=32211955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325774A Expired - Fee Related JP3617647B2 (ja) 2002-11-08 2002-11-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7109579B2 (ja)
JP (1) JP3617647B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
DE102004049654B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
JP4659488B2 (ja) 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4755486B2 (ja) * 2005-11-17 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US9748154B1 (en) * 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
JP5636265B2 (ja) * 2010-11-15 2014-12-03 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012248754A (ja) * 2011-05-30 2012-12-13 Lapis Semiconductor Co Ltd 半導体装置の製造方法、及び半導体装置
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
CN107808872B (zh) * 2017-11-01 2019-09-13 无锡中微高科电子有限公司 一种腔体向下的球栅阵列塑料封装制备方法
US20210125959A1 (en) * 2019-10-24 2021-04-29 Texas Instruments Incorporated Metal-covered chip scale packages

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6282352B1 (en) * 1997-04-08 2001-08-28 Hitachi, Ltd. Optical module, method for manufacturing optical module and optical communication apparatus
AU7082798A (en) 1997-04-30 1998-11-24 Hitachi Chemical Company, Ltd. Board for mounting semiconductor element, method for manufacturing the same, andsemiconductor device
JP3497722B2 (ja) 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
KR100290784B1 (ko) * 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
JP2000124354A (ja) 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2000208556A (ja) 1999-01-11 2000-07-28 Nec Corp 半導体装置及び半導体装置の製造方法
JP2000277682A (ja) 1999-03-25 2000-10-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法と半導体装置の実装構造
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP4403631B2 (ja) 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP3459234B2 (ja) * 2001-02-01 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP3929251B2 (ja) * 2001-03-09 2007-06-13 住友ベークライト株式会社 ２層配線半導体装置の製造方法および半導体装置
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
GB0213261D0 (en) * 2002-06-10 2002-07-17 Anticancer Therapeutic Inv Sa Method
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP3618331B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2004165194A (ja) 2004-06-10
US8039310B2 (en) 2011-10-18
US20060278973A1 (en) 2006-12-14
US20040089944A1 (en) 2004-05-13
US7109579B2 (en) 2006-09-19

Similar Documents

Publication Publication Date Title
US8039310B2 (en) Method of manufacturing semiconductor device with improved design freedom of external terminal
CN107689359B (zh) 包括具有嵌入芯片的再布线层的半导体封装件
US7736944B2 (en) Semiconductor device with improved design freedom of external terminal
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
US6995041B2 (en) Semiconductor package with circuit side polymer layer and wafer level fabrication method
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
KR20190053235A (ko) 웨이퍼 레벨 패키지 및 방법
CN111696951A (zh) 半导体封装结构及其制造方法
JP4285079B2 (ja) 半導体装置の製造方法
JP4056360B2 (ja) 半導体装置及びその製造方法
JP4015787B2 (ja) 半導体装置の製造方法
JP2004165190A (ja) 半導体装置及びその製造方法
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP4131256B2 (ja) 半導体装置及びその製造方法
JP3618331B2 (ja) 半導体装置及びその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP4214969B2 (ja) 半導体装置の製造方法
KR102673994B1 (ko) 반도체 패키지 및 그 제조 방법
KR20230011439A (ko) 반도체 패키지 및 그 제조 방법
KR20240086616A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040329

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041102

R150 Certificate of patent or registration of utility model

Ref document number: 3617647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees