JP4015787B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4015787B2 JP4015787B2 JP24991999A JP24991999A JP4015787B2 JP 4015787 B2 JP4015787 B2 JP 4015787B2 JP 24991999 A JP24991999 A JP 24991999A JP 24991999 A JP24991999 A JP 24991999A JP 4015787 B2 JP4015787 B2 JP 4015787B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- resin
- layer
- resin material
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上の半導体素子を保護すると共に外部装置と半導体素子との電気的な接続を確保し、高密度な実装を可能とする半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高機能化及び小型化に伴って、半導体素子の入出力（Ｉ／Ｏ）ピンの数が増加すると共に、電極端子のピッチが狭小化してきている。このため、従来の半導体装置のパッケージング手法の代表であるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に用いられてきたワイヤーボンディング法による半導体素子と外部接続端子との接続に限界が出てきている。そこで、半導体装置の裏面に外部接続端子を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等が開発され台頭してきている。しかしながら、これらのパッケージング手法においても半導体素子の電極端子の狭小化の問題は解決していない。そのため、半導体素子上で電極端子からのさらなる配線を行ない、パッド同士の間隔が広がるように再配線するという、特開平１０−７９３６２号公報に開示されているようなパッケージング手法も現われている。この手法によって、ＣＳＰ等の小型パッケージの開発が急速に進展しつつある。
【０００３】
以下、半導体素子上に再配線された従来のパッケージの構造について図面を参照しながら説明する。
【０００４】
図１３（ａ）及び図１３（ｂ）は従来のＣＳＰ型の半導体装置であって、図１３（ａ）は半導体チップの素子形成面側の平面構成を示し、図１３（ｂ）は（ａ）のXIIIb−XIIIb線における断面構成を示している。図１３（ｂ）に示すように、例えば、シリコンからなる半導体チップ１０１の主面上には、集積回路を形成する半導体素子１０２、電極端子１０３及び該電極端子１０３と電気的に接続される再配線である金属配線層１０４が形成されている。また、図１３（ａ）及び（ｂ）に示すように、金属配線層１０４上には複数のバンプ１０５がアレイ状に設けられており、半導体チップ１０１上には、バンプ１０５を除いて半導体素子１０２、電極端子１０３及び金属配線層１０４を封止する絶縁性樹脂層１０６により覆われており、各バンプ１０５上には外部との電気的接続を可能とする外部接続用バンプ１０７が形成されている。
【０００５】
このように、従来のＣＳＰ型半導体装置の絶縁性樹脂層１０６は半導体チップ１０１の主面である素子形成面上にのみ設けられている。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、絶縁性樹脂層１０６が樹脂封止法を用いて形成されるため、半導体チップ１０１の片面である素子形成面にのみ形成されている。従って、半導体チップ１０１に対して素子形成面側の部材、すなわち絶縁性樹脂層１０６と該素子形成面と反対側の部材、すなわち半導体チップ１０１の物性（膜厚又は熱膨張係数等）が異なることによりアンバランスが生じ、半導体装置に反りが発生するという問題を有している。また、半導体チップ１０１の素子形成面と反対側の面（裏面）を露出させるため、半導体チップ１０１にチッピング等の欠けが生じやすくなる。
【０００７】
本発明は、前記従来の問題を解決し、ＣＳＰ型の半導体装置の反りを防止すると共に、さらに半導体装置内の配線が容易となるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、素子形成面上に形成された半導体素子を有する半導体チップと、半導体チップの上に形成され、半導体素子を封止する第１の樹脂層と、第１の樹脂層の上に形成され、半導体素子と電気的に接続された導体からなる配線層と、半導体チップにおける素子形成面と反対側の面に形成された第２の樹脂層とを備えている。
【０００９】
本発明の半導体装置によると、半導体チップにおける素子形成面と反対側の面に形成された第２の樹脂層を備えているため、半導体チップの素子形成面側と裏面側との物性のアンバランスを抑えることができるので、半導体チップの反りを防止できる。その結果、実装時における半導体チップの配線（バンプ）の密着性が向上する。また、第２の樹脂層により、半導体チップに加わる衝撃等を軽減できるため、半導体チップのチッピングを防ぐことができる。その上、半導体素子を封止する第１の樹脂層の上に形成され半導体素子と電気的に接続された配線層を備えているため、例えば半導体チップの周縁部に端子を設けるだけで、半導体チップの中央部分にパッドを設けなくても、第１の樹脂層上で該第１の樹脂層に覆われた半導体素子からの導通をとることが可能となる。その結果、素子と比べて面積が極めて大きいパッドを素子形成面に設ける必要がなくなるので、半導体装置内の配線が容易となると共に、装置の小型化をも容易に図ることができる。
【００１０】
本発明の半導体装置は、第２の樹脂層における半導体チップと反対側の面上に形成された導体層をさらに備えていることが好ましい。このようにすると、導体層に接地電位を供給するだけで半導体チップに対する接地電位を容易に供給できる。
【００１１】
本発明の半導体装置は、第１の樹脂層の上に該第１の樹脂層の上面から突き出すように形成され、配線層と電気的に接続されている導電性の突起状部材をさらに備えていることが好ましい。このようにすると、本発明の第１の半導体装置をプリント基板等に対して実装する、いわゆる２次実装が容易となる。
【００１２】
本発明の半導体装置において、第２の樹脂層が、例えばアルミナ又は窒化アルミニウム等の高熱伝導性を有する絶縁性フィラーを含むことが好ましい。このようにすると、半導体チップから発せられる熱を半導体装置の外部に容易に放出することが可能となり、半導体装置の長期信頼性を向上させることができる。
【００１３】
本発明の半導体装置において、第２の樹脂層が炭素、銅又はニッケル等からなる導導電性のフィラーを含むことが好ましい。このようにすると、半導体チップの裏面から容易に接地電位を得られるため、実装形態の自由度が大きくなる。
【００１４】
本発明に係る半導体ウエハは、素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハ本体と、半導体ウエハ本体の上に形成され、各半導体素子を封止する第１の樹脂層と、第１の樹脂層の上における各所定領域ごと形成され、各半導体素子と電気的に接続された導体からなる配線層と、半導体ウエハ本体における素子形成面と反対側の面に形成された第２の樹脂層とを備えている。
【００１５】
このように、本発明の半導体ウエハは、本発明のチップ状の半導体装置のウエハレベルの形態を有しており、従って、半導体装置ウエハを所定領域ごとに分割するだけで、本発明の半導体装置を得ることができる。
【００１６】
本発明の半導体ウエハは、第２の樹脂層における半導体ウエハ本体と反対側の面上に形成された導体層をさらに備えていることが好ましい。
【００１７】
本発明の半導体ウエハは、第１の樹脂層上の各所定領域ごとに、第１の樹脂層の上面から突き出すように形成され、配線層と電気的に接続されている導電性の突起状部材をさらに備えていることが好ましい。
【００１８】
本発明の半導体ウエハにおいて、第２の樹脂層が熱伝導性のフィラーを含むことが好ましい。
【００１９】
本発明の半導体ウエハにおいて、第２の樹脂層が導電性のフィラーを含むことが好ましい。
【００２０】
本発明の半導体ウエハにおいて、第１の樹脂層及び第２の樹脂層の少なくとも一方が、所定領域の境界部分上の領域が除去されていることが好ましい。このようにすると、半導体ウエハ本体に対してダイシングを行なうことにより、個片（半導体チップ）に分割する際に、樹脂材の切断量を減らせるため、ダイシング時にダイサー装置における切断手段の歯の摩耗を防ぐことができる。
【００２１】
本発明に係る第１の半導体装置の製造方法は、素子形成面上に形成された半導体素子を有する半導体基板における素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材を硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成する工程と、半導体基板における他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材を硬化させることにより、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程とを備えている。
【００２２】
第１の半導体装置の製造方法によると、半導体素子を有する半導体基板の素子形成面及び該素子形成面と反対側の両面上に樹脂層を設けると共に、少なくとも素子形成面側に形成された樹脂層上に導体層を形成するため、本発明の半導体装置を確実に実現できる。
【００２３】
本発明に係る第２の半導体装置の製造方法は、素子形成面上に形成された半導体素子を有する半導体基板における素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材の硬化状態を硬化の前段階状態（いわゆる、Ｂステージ状態）にまで移行させる工程と、半導体基板における他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、第１の樹脂材及び第２の樹脂材を硬化の前段階状態から硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成すると共に、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程とを備えている。
【００２４】
第２の半導体装置の製造方法によると、半導体素子を有する半導体基板の素子形成面及び該素子形成面と反対側の面の両面上に塗布した第１及び第２の樹脂材を共にＢステージ状態のままとし、後工程で第１及び第２の樹脂材を一括して硬化させるため、本発明の第１の製造方法と比べて樹脂材の硬化時間を短縮できるので、製造工程のスループットを向上できる。
【００２５】
第１又は第２の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程をさらに備えていることが好ましい。このようにすると、導体層が第３の樹脂層により保護されるため、本発明の製造方法により得られた半導体装置の長期信頼性を向上できる。
【００２６】
第１又は第２の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程と、第３の樹脂層に対して導体層を露出する開口部を選択的に形成する工程と、第３の樹脂層の上に、開口部に充填し且つ第３の樹脂層の上面から突き出すように導電性の突起状部材を形成する工程とをさらに備えていることが好ましい。このようにすると、本発明の製造方法により得られた半導体装置を２次実装する場合に実装が容易となる。
【００２７】
本発明に係る第３の半導体装置の製造方法は、素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハにおける素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材を硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成する工程と、半導体基板における他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材を硬化させることにより、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程と、導体層が形成された半導体ウエハにおける複数の所定領域ごとに半導体ウエハを分割する工程とを備えている。
【００２８】
第３の半導体装置の製造方法によると、本発明に係る半導体ウエハを確実に形成でき、さらに、本発明に係る半導体装置のウエハレベルでの一括パッケージングが可能となる。
【００２９】
本発明に係る第４の半導体装置の製造方法は、素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハにおける素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、半導体ウエハにおける他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、第１の樹脂材及び第２の樹脂材を硬化の前段階状態から硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成すると共に、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程と、導体層が形成された半導体ウエハにおける複数の所定領域ごとに半導体ウエハを分割する工程とを備えている。
【００３０】
第４の半導体装置の製造方法によると、複数の半導体素子を有する半導体ウエハの素子形成面及び該素子形成面と反対側の面の両面上に塗布した第１及び第２の樹脂材を共にＢステージ状態のままとし、後工程で第１及び第２の樹脂材を一括して硬化させるため、本発明の第３の製造方法と比べて樹脂材の硬化時間を短縮できるので、製造のスループットが向上する。
【００３１】
第３又は第４の半導体装置の製造方法において、導体層を形成する工程が、導体層を第１の樹脂層上及び第２の樹脂層上に同一工程で形成する工程であることが好ましい。このようにすると、導体層を一括して形成でき、製造のスループットを向上できる。
【００３２】
第３又は第４の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程をさらに備えている。
【００３３】
第３又は第４の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程と、第３の樹脂層に対して導体層を露出する開口部を選択的に形成する工程と、第３の樹脂層の上に、開口部に充填し且つ第３の樹脂層の上面から突き出すように導電性の突起状部材を形成する工程とをさらに備えている。
【００３４】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３５】
図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。図１において、半導体チップ１１の主面である素子形成面には、集積回路を構成する半導体素子１２が形成されている。半導体素子１２は保護膜であるシリコン酸化物等からなるパッシベーション膜１３により覆われ、該パッシベーション膜１３は、封止用の第１の樹脂層１４により覆われている。
【００３６】
素子形成面上の周縁部には半導体素子１２と電気的に接続されている電極端子１５が形成されており、第１の樹脂層１４上の少なくとも周縁部には電極端子１５と電気的に接続されている金属配線層１６が設けられている。
【００３７】
さらに、本実施形態の特徴として、半導体チップ１１の素子形成面と反対側の面（裏面）は第２の樹脂層１７により覆われている。
【００３８】
図２は本実施形態の第１変形例に係る半導体装置の断面構成を示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図２に示すように、第１変形例に係る金属配線層１６は第１の樹脂層１４上に所定の配線パターンを持つように形成され、金属配線層１６上には、該金属配線層１６に外部との絶縁性を持たせると共に、金属配線層１６の一部を選択的に露出する複数の開口部を持つソルダーレジスト層１８が形成されている。ソルダーレジスト層１８上には、各開口部を充填し且つその上面から突き出す島状の突起状部材としての半田ボールからなる突起電極１９が形成されている。
【００３９】
図３は本実施形態の第２変形例に係る半導体装置の断面構成を示している。図３において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図３に示すように、第２変形例に係る半導体装置は、第２の樹脂層１７の半導体チップ１１と反対側の面上に、例えば銅からなる導体層２１を有している。これにより、半導体チップ１１の放熱性を向上させることができる。
【００４０】
このように、本実施形態に係る半導体装置は、半導体チップ１１の素子形成面におけるパッシベーション膜１３上に半導体素子１２を封止する第１の樹脂層１４が形成され、且つ、半導体チップ１１の素子形成面と反対側の面にも第２の樹脂層１７が形成されている。さらに、第１の樹脂層１４上には金属配線層１６が形成されているため、外部との電気的な導通が確保されている。
【００４１】
また、第１又は第２変形例に係る半導体装置は、第１の樹脂層１４上に複数の突起電極１９が設けられているため、該半導体装置をプリント基板等に実装する２次実装が容易となる。
【００４２】
ここで、第１の樹脂層１４の厚さと第２の樹脂層１７との厚さは、ほぼ同一であることが望ましい。しかしながら、両樹脂層１４、１７の厚さが異なっている場合であっても、半導体チップ１１の反りの程度は軽減する。例えば、半導体チップ１１のチップサイズが１０ｍｍ×１０ｍｍ程度である場合を考えると、第１の樹脂層１４の厚さを３０μｍとし、第２の樹脂層１７の厚さを、それぞれ０μｍ、１０μｍ、３０μｍ又は５０μｍとして半導体チップ１１の反り具合をそれぞれ測定したところ、第２の樹脂層の厚さが０μｍの場合は、チップの周縁部が約６０μｍで且つ素子形成面側が凹形状となる反りが発生した。また、厚さが１０μｍの場合は素子形成面側に約４０μｍの反りが発生し、厚さが３０μｍの場合は素子形成面と反対側に５μｍの反りが発生し、厚さが５０μｍの場合は素子形成面と反対側に約３５μｍの反りが発生することを確認している。
【００４３】
以上説明したように、第１の樹脂層１４の厚さ及び第２の樹脂層１７の厚さが互いに近似している場合には半導体チップ１１の反り量は小さくなる。また、この反り量は、素子形成面及びその裏面に形成された各樹脂層１４、１７の物性である熱膨張係数又はヤング率等によっても変動する。一般に、樹脂材の熱膨張係数は、半導体チップ１１の熱膨張係数と比べて大きいため、半導体素子１２上にのみ樹脂層を形成すると、半導体チップ１１はその素子形成面側に反る反りが生ずる。
【００４４】
以下、前記のように構成された、本実施形態の第１変形例に係る半導体装置の製造方法について図面を参照しながら説明する。
【００４５】
図４（ａ）〜図４（ｉ）は本実施形態の第１変形例に係る半導体装置の製造方法の工程順の断面構成を示している。まず、図４（ａ）に示すように、パッシベーション膜１３により覆われた半導体素子１２を有する半導体チップ（半導体基板）１１上に、例えば、スピンコート法を用いて感光性を持つ第１の樹脂材１４Ａを塗布する。必要があれば、塗布後に、第１の樹脂材１４Ａに対して所望の時間及び温度により乾燥処理を行なってもよい。ここでは、太陽インキ製造（株）社製ＰＶＩ５００シリーズのネガ型樹脂材を用い、半導体チップ１１を毎分２０００回転の速度で４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なう。なお、第１の樹脂材１４Ａに感光性樹脂を用いたが、熱硬化性樹脂を用いてもよく、また、第１の樹脂材１４Ａの塗布法は、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。
【００４６】
次に、図４（ｂ）に示すように、規定の露光量が５００ｍＪ／ｃｍ2 である第１の樹脂材１４Ａに対して、露光量を１０００ｍＪ／ｃｍ2 とし、投写型の露光機を用いて、第１の樹脂材１４Ａにおける少なくとも電極端子１５の上側部分１４ａをマスクするマスクパターンを通して露光する。
【００４７】
次に、図４（ｃ）に示すように、露光された第１の樹脂材１４Ａを所定の現像液を用いて現像することにより、第１の樹脂材１４Ａの感光部分を残す。続いて、図４（ｄ）に示すように、基板温度を１５０℃として第１の樹脂材１４Ａに対して１時間程度の熱処理を行なって硬化させることにより、第１の樹脂材１４Ａからなり、厚さが約３０μｍの第１の樹脂層１４Ｂを形成する。
【００４８】
次に、図４（ｅ）に示すように、半導体チップ１１の第１の樹脂層１４Ｂと反対側の面に、第１の樹脂材１４Ａと同様にスピンコート法により、前述のネガ型樹脂からなる第２の樹脂材１７Ａを、半導体チップ１１を毎分２０００回転の速度で回転させながら４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なう。第２の樹脂材１７Ａの塗布にも、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。なお、第２の樹脂材１７Ａにネガ型の感光性樹脂を用いたが、ポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００４９】
次に、図４（ｆ）に示すように、露光量を１０００ｍＪ／ｃｍ2 として第２の樹脂材１７Ａに対してその全面を露光する。その後、基板温度を１５０℃として第２の樹脂材１７Ａを１時間程度の熱処理によって硬化させることにより、第２の樹脂材１７Ａからなり、厚さが約３０μｍの第２の樹脂層１７Ｂを形成する。なお、必要があれば、第２の樹脂材１７Ａの全面を露光するのではなく所定のパターニングを行なうことも可能である。
【００５０】
次に、図４（ｇ）に示すように、無電解めっき法を用いて、半導体チップ１１における第１の樹脂層１４Ｂ上及び電極端子１５上に、銅からなる金属配線層１６を形成する。ここでは、金属配線層１６の形成に、銅による無電解めっき法を用いたが、スパッタ法又は蒸着法等を用いても可能である。さらに、金属配線層１６の膜厚が比較的厚い場合には、金属配線層１６を電解めっき法によって形成してもよい。また、金属配線層１６の材料は、銅に限らず、金、銀又はニッケル等を用いることもできる。
【００５１】
次に、図４（ｈ）に示すように、金属配線１６上に該金属配線１６を露出する複数の開口部１８ａを持つように、第３の樹脂層としての樹脂材からなるソルダーレジスト層１８を形成し、その後、図４（ｉ）に示すように、ソルダーレジスト層１８上に、各開口部１８ａを充填すると共にソルダーレジスト層１８の上面から突き出すように、それぞれ半田ボールからなる島状の突起電極１９を形成する。なお、突起電極１９は半田ボールに限らず、銅ボール又は半田からなる島状の突起状部材であってもよい。
【００５２】
また、第１の樹脂層１４Ｂを第２の樹脂層１７Ｂよりも先に形成したが、第２の樹脂層１７Ｂを第１の樹脂層１４Ｂよりも先に形成してもよい。
【００５３】
また、図４（ｇ）に示す金属配線形成工程において、第２の樹脂層１７Ｂ上に、例えば、無電解めっき法等を用いて銅からなる導体層を形成すれば、図３に示す第２変形例に係る半導体装置を実現できる。
【００５４】
以上説明したように、半導体チップ１１の素子形成面に第１の樹脂層１４Ａを有すると共に素子形成面と反対側の面に第２の樹脂層１７Ｂを有し、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９が形成された半導体装置を実現できる。
【００５５】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５６】
図５は本発明の第２の実施形態に係る半導体装置の断面構成を示している。図５において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図５に示すように、本実施形態に係る半導体装置は、素子形成面と反対側の面に形成された第２の樹脂層２７が熱伝導性を有していることを特徴とする。
【００５７】
このようにすると、半導体素子１２から発せられる熱が、半導体チップ１１の裏面に伝導し、さらに該裏面に形成されている第２の樹脂層２７をも熱伝導性を持つフィラーを介して伝導するため、半導体チップ１１の外部に効率良く放熱される。その結果、半導体装置の長期信頼性が向上する。
【００５８】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００５９】
図６（ａ）〜図６（ｉ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。図６（ａ）〜図６（ｄ）に示す工程は、第１の実施形態と同様の工程であって、パッシベーション膜１３により覆われた半導体チップ１１上に第１の樹脂材１４Ａを塗布しておき、電極端子１５を露出させるパターニングを行なった後、熱処理により硬化させて第１の樹脂材１４Ａから第１の樹脂層１４Ｂを形成する。
【００６０】
次に、図６（ｅ）に示すように、半導体チップ１１の第１の樹脂層１４Ｂと反対側の面に、前述のＰＶＩ５００シリーズのネガ型樹脂に６０ｗｔ％程度の窒化アルミニウムからなるフィラーが添加された第２の樹脂材２７Ａをスクリーン印刷法により塗布する。スクリーン印刷に用いるスクリーン版は１５０メッシュで、乳剤の厚さは２５μｍとする。その後、基板温度を８０℃として３０分間の仮乾燥を行なう。第２の樹脂材２７Ａの塗布方法は、スクリーン印刷法の他に、スピンコート法又はダイコーターによるコート法を用いることも可能である。また、第２の樹脂材１７Ａとしてポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００６１】
次に、図６（ｆ）に示すように、露光量を１０００ｍＪ／ｃｍ2 として第２の樹脂材２７Ａに対してその全面を露光する。その後、基板温度を１５０℃として第２の樹脂材２７Ａを１時間程度の熱処理によって硬化させることにより、第２の樹脂材２７Ａからなり、厚さが約３０μｍの第２の樹脂層２７Ｂを形成する。なお、必要があれば、第２の樹脂材２７Ａの全面を露光するのではなく所定のパターニングを行なってもよい。
【００６２】
この後は、図６（ｇ）〜図６（ｉ）に示すように、第１の実施形態と同様にして、第１の樹脂層１４Ｂ上に、金属配線１６、ソルダーレジスト層１８及び突起電極１９を形成する。
【００６３】
さらに、図６（ｇ）に示す金属配線層形成工程において、第２の樹脂層２７Ｂにおける半導体チップ１１と反対側の面上に導体層を形成してもよい。
【００６４】
以上説明したように、半導体チップ１１の素子形成面に第１の樹脂層１４Ａを有すると共に素子形成面と反対側の面上には放熱性に優れる第２の樹脂層２７Ｂを有し、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９が形成された半導体装置を実現できる。
【００６５】
なお、熱伝導性のフィラーとして窒化アルミニウムを用いたが、アルミナ等の熱伝導性が高い材料を用いても同様の効果を得られる。
【００６６】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００６７】
図７は本発明の第２の実施形態に係る半導体装置の断面構成を示している。図７において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図７に示すように、本実施形態に係る半導体装置は、素子形成面と反対側の面に形成された第２の樹脂層３７が導電性を有していることを特徴とする。これにより、半導体チップ１１がその裏面に接地電位を必要とする場合には、半導体装置の外部から容易に接地電位を得ることができる。
【００６８】
図８は本実施形態の一変形例に係る半導体装置の断面構成を示している。図８において、図７に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図８に示すように、一変形例に係る半導体装置は、第２の樹脂層３７上に、すなわち、第３の樹脂層３７の半導体チップ１１と反対側の面上に、例えば銅からなる導体層２１を有している。これにより、半導体チップ１１と第３の樹脂層３７との導電性を向上させることができる。
【００６９】
以下、前記のように構成された、本実施形態の一変形例に係る半導体装置の製造方法について図面を参照しながら説明する。
【００７０】
図９（ａ）〜図９（ｈ）は本発明の第３の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。まず、図９（ａ）に示すように、パッシベーション膜１３により覆われた半導体素子１２を有する半導体チップ１１上に、例えば、スピンコート法を用いて感光性を持つ第１の樹脂材１４Ａを塗布する。必要があれば、塗布後に、第１の樹脂材１４Ａに対して所望の時間及び温度により乾燥処理を行なってもよい。ここでは、太陽インキ製造（株）社製ＰＶＩ５００シリーズのネガ型樹脂材を用い、半導体チップ１１を毎分２０００回転の速度で４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なう。なお、第１の樹脂材１４Ａに感光性樹脂を用いたが、熱硬化性樹脂を用いてもよく、また、第１の樹脂材１４Ａの塗布は、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。
【００７１】
次に、図９（ｂ）に示すように、規定の露光量が５００ｍＪ／ｃｍ2 である第１の樹脂材１４Ａに対して、露光量を１０００ｍＪ／ｃｍ2 とし、投写型の露光機を用いて、第１の樹脂材１４Ａにおける電極端子１５の上側部分１４ａをマスクするマスクパターンを通して露光する。
【００７２】
次に、図９（ｃ）に示すように、露光された第１の樹脂材１４Ａを所定の現像液を用いて現像することにより樹脂材１４Ａの感光部分を残す。
【００７３】
このようにして、Ｂステージ状態（樹脂材における本硬化の前段階の状態）にある第１の樹脂材１４Ａを形成する。
【００７４】
次に、図９（ｄ）に示すように、半導体チップ１１の第１の樹脂層１４Ｂと反対側の面に、前述のＰＶＩ５００シリーズのネガ型樹脂に８０ｗｔ％程度の銀パラジウムからなるフィラーが添加された第２の樹脂材３７Ａをスクリーン印刷法により塗布する。スクリーン版は１５０メッシュで、乳剤の厚さは２５μｍとする。その後、基板温度を８０℃として３０分間の仮乾燥を行なう。これにより、第２の樹脂材３７Ａの硬化の状態はＢステージ状態となる。なお、第２の樹脂材３７Ａの塗布方法は、スクリーン印刷法の他に、スピンコート法又はダイコーターによるコート法を用いることも可能である。また、第３の樹脂材３７Ａにポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００７５】
次に、図９（ｅ）に示すように、基板温度が１５０℃で１時間程度の熱処理を行なって、第１の樹脂材１４Ａ及び第２の樹脂材３７Ａを一括して硬化させることにより、第１の樹脂材１４Ａから第１の樹脂層１４Ｂを形成すると共に、第２の樹脂材３７Ａから第２の樹脂層３７Ｂを形成する。
【００７６】
次に、図９（ｆ）に示すように、無電解銅めっき法を用いて、半導体チップ１１における第１の樹脂層１４Ｂ上及び電極端子１５上に銅からなる金属配線層１６を形成すると共に、第２の樹脂層３７Ｂ上に銅からなる導体層を形成する。なお、金属配線層１６及び導体層２１はスパッタ法又は蒸着法等によって形成してもよい。金属配線層１６及び導体層２１の厚さが比較的厚い場合には、電解めっき法を用いて形成してもよい。また、金属配線層１６の材料は、金、銀又はニッケル等でもよく、導体層２１の材料は、金、銀、ニッケル、チタン、パラジウム又はクロム等でもよい。
【００７７】
この後は、図９（ｇ）及び図９（ｈ）に示すように、第１の実施形態と同様にして、金属配線１６上にソルダーレジスト層１８及び突起電極１９を形成する。
【００７８】
以上説明したように、半導体チップ１１の素子形成面に第１の樹脂層１４Ａを有し、素子形成面と反対側の面に導電性の第２の樹脂層３７Ｂ及び導体層２１を有すると共に、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９を有する半導体装置を実現できる。これにより、素子形成面と反対側の面に接地電位が要求される半導体チップ１１においては、半導体装置の基板電位に接地電位を容易に供給することができる。
【００７９】
なお、第２の樹脂材３７Ａに含ませるフィラーとして、銀パラジウムを用いたが、これに限らず、金、銀、銅、ニッケル又は炭素等を主成分とする導体材料を用いても同等の効果を得ることができる。
【００８０】
また、本実施形態で用いた導電性を有する第２の樹脂材３７Ａの代わりに、絶縁性を有する第２の樹脂剤１７Ａ、又は熱導電性を有する第２の樹脂材２７Ａを用いた半導体装置を製造することができることはいうまでもない。
【００８１】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００８２】
図１０（ａ）〜図１０（ｃ）は本発明の第４の実施形態に係る半導体ウエハ及び半導体装置を示し、（ａ）は半導体ウエハを示す斜視図であり、（ｂ）は半導体ウエハから切り出された半導体チップの素子形成面側を示す斜視図であり、（ｃ）は（ｂ）に示す半導体チップにおける素子形成面の反対側を示す斜視図である。図１０（ａ）に示すように、半導体ウエハ本体５１の素子形成面には、互いに交差する複数のダイシング（分割）ライン５１ａに囲まれてなる複数の素子形成領域５１ｂが設けられている。各素子形成領域５１ｂには、それぞれ図１０（ｂ）に示す半導体装置５２が形成されている。
【００８３】
図１０（ｂ）に示すように、各素子形成領域５１ｂにおける半導体装置５２は、半導体素子（図示せず）を覆う第１の樹脂層１４と、該第１の樹脂層１４を覆う金属配線層１６と、該金属配線層１６を外部と絶縁し且つ複数の開口部を有するソルダーレジスト層１８と、該ソルダーレジスト層１８上における各開口部に露出する金属配線層１６と電気的に接続される半田ボール等からなる突起電極１９とを備えている。ここでは、ソルダーレジスト層１８の一部を除去した様子を表わしている。このように、本実施形態に係る半導体ウエハ５０は、半導体ウエハ本体５１の各素子形成領域５１ｂに各半導体装置５２がそれぞれ形成された状態の基板をいう。
【００８４】
従って、図１０（ｂ）に示すように、半導体ウエハ５０のダイシングライン５１ａで分割して半導体チップ５１ｃを得ることにより、半導体装置５２を容易に得ることができ、図１０（ｃ）に示すように、半導体チップ５１ｃの素子形成面と反対側の面には第２の樹脂層１７が形成されている。
【００８５】
本実施形態における第１の樹脂層１４及び第２の樹脂層１７は、塗布面が半導体ウエハ本体５１であるため、樹脂層形成領域が広範囲にわたるので、半導体ウエハ本体５１の反り量が大きくなってしまう。従って、第１の樹脂層１４と第２の樹脂層１７とのそれぞれの厚さは、ほぼ同等であることが望ましい。例えば、第１の樹脂層１４の厚さを３０μｍとし、第２の樹脂層１７の厚さを、それぞれ０μｍ又は３０μｍとして半導体ウエハ本体５１の反り具合を測定したところ、第２の樹脂層の厚さが０μｍの場合は、半導体ウエハ本体５１の周縁部が約９００μｍで且つ素子形成面側が凹形状となる反りが発生し、厚さが３０μｍの場合は、素子形成面側に約５０μｍの反りが発生することを確認している。
【００８６】
このように、第１の樹脂層１４と第２の樹脂層１７とにより、反り量を減少できるようになる。この反り量は、前述したように、素子形成面及びその裏面に形成された各樹脂層１４、１７の物性である熱膨張係数又はヤング率等によっても変動する。一般に、樹脂材の熱膨張係数は、半導体ウエハ本体５１の熱膨張係数よりも大きいため、素子形成面上にのみ樹脂層を形成すると、半導体ウエハ本体５１はその素子形成面側に大きく反ることとなる。
【００８７】
以下、前記のように構成された半導体ウエハ及び半導体装置の製造方法について図面を参照しながら説明する。
【００８８】
図１１（ａ）〜図１１（ｅ）及び図１２（ａ）〜図１２（ｅ）は本実施形態に係る半導体ウエハ及び半導体装置の製造方法の工程順の断面構成を示している。ここでは、図示の都合上、半導体ウエハ５０に含まれる複数の素子形成領域５１ｂのうちの２つ分の領域のみを図示している。
【００８９】
まず、図１１（ａ）に示すように、パッシベーション膜１３により覆われた半導体素子１２を有する半導体ウエハ本体５１上に、例えば、スピンコート法を用いて感光性を持つ第１の樹脂材１４Ａを塗布する。必要があれば、塗布後に、第１の樹脂材１４Ａに対して所望の時間及び温度により乾燥処理を行なってもよい。ここでは、太陽インキ製造（株）社製ＰＶＩ５００シリーズのネガ型樹脂材を用い、半導体ウエハ本体５１を毎分２０００回転の速度で４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なって、第１の樹脂材１４ＡをＢステージ状態に移行させる。なお、第１の樹脂材１４Ａに感光性樹脂を用いたが、熱硬化性樹脂を用いてもよく、また、第１の樹脂材１４Ａの塗布法として、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。
【００９０】
次に、図１１（ｂ）に示すように、規定の露光量が５００ｍＪ／ｃｍ2 である第１の樹脂材１４Ａに対して、露光量を１０００ｍＪ／ｃｍ2 とし、投写型の露光機を用いて、素子形成領域の端部で且つ第１の樹脂材１４Ａにおける電極端子１５の上側部分１４ａをマスクするマスクパターンを通して露光する。
【００９１】
次に、図１１（ｃ）に示すように、露光された第１の樹脂材１４Ａを所定の現像液を用いて現像することにより第１の樹脂材１４Ａの感光部分を残す。これにより、第１の樹脂材１４Ａにおけるダイシングライン５１ａ上の領域が除去される。
【００９２】
次に、図１１（ｄ）に示すように、基板温度を１５０℃として第１の樹脂材１４Ａに対して１時間程度の熱処理を行なって硬化させることにより、第１の樹脂材１４Ａからなり、厚さが約３０μｍの第１の樹脂層１４Ｂを形成する。
【００９３】
次に、図１１（ｅ）に示すように、半導体ウエハ本体５１の第１の樹脂層１４Ｂと反対側の面に、第１の樹脂材１４Ａと同様にスピンコート法により、前述のネガ型樹脂からなる第２の樹脂材１７Ａを、半導体ウエハ本体５１を毎分２０００回転の速度で回転させながら４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なって、第２の樹脂材１７ＡをＢステージ状態に移行させる。第２の樹脂材１７Ａの塗布にも、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。なお、第２の樹脂材１７Ａにネガ型の感光性樹脂を用いたが、ポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００９４】
次に、図１２（ａ）に示すように、露光量を１０００ｍＪ／ｃｍ2 として第２の樹脂材１７Ａの全面を露光する。その後、基板温度を１５０℃として第２の樹脂材１７Ａを１時間程度の熱処理によって硬化させることにより、第２の樹脂材１７Ａからなり、厚さが約３０μｍの第２の樹脂層１７Ｂを形成する。なお、必要があれば、第２の樹脂材１７Ａの全面を露光するのではなく所定のパターニングを行なうことも可能である。特に、第２の樹脂材１７Ａにおけるダイシングライン５１ａ上の領域を除去するようにパターニングを行なうことが好ましい。
【００９５】
次に、図１２（ｂ）に示すように、無電解めっき法を用いて、第１の樹脂層１４Ｂ上及び電極端子１５上に、銅からなる金属配線層１６を形成する。ここでは、金属配線層１６の形成に銅による無電解めっき法を用いたが、スパッタ法又は蒸着法等を用いてもよい。さらに、金属配線層１６の膜厚が比較的厚い場合には、金属配線層１６を電解めっき法により形成してもよい。また、金属配線層１６の材料は、銅に限らず、金、銀又はニッケル等を用いることもできる。
【００９６】
次に、図１２（ｃ）に示すように、金属配線１６上に該金属配線１６を露出する複数の開口部１８ａを持つように、第３の樹脂層としての樹脂材からなるソルダーレジスト層１８を形成し、その後、図１２（ｄ）に示すように、ソルダーレジスト層１８上における各開口部１８ａに半田ボールからなる突起電極１９を形成する。なお、突起電極１９は半田ボールに限らず、銅ボール又は半田からなる突起状部材であってもよい。
【００９７】
次に、図１２（ｅ）に示すように、ダイサー６０を用いて、半導体ウエハ本体５１のダイシングライン５１ａに沿って半導体ウエハ本体５１を各半導体チップ５１ｃに分割することにより、半導体チップ５１ｃの素子形成面に第１の樹脂層１４Ａを有すると共に素子形成面と反対側の面に第２の樹脂層１７Ｂを有し、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９が形成された半導体装置を得ることができる。ここでは、第１の樹脂層１４Ｂ及び第２の樹脂層１７Ｂの少なくとも一方におけるダイシングライン５１ａ上の領域が除去されているため、各半導体チップ５１ｃを切り出す際に樹脂材の切断量が削減されるので、ダイサー６０の歯の摩耗を防ぐことができる。
【００９８】
以上説明したように、ウエハレベルで半導体装置５２の組み立てを行なえるため、一括パッケージングが可能となり、半導体装置の製造コストを低減することができる。
【００９９】
なお、第１の樹脂層１４Ｂを第２の樹脂層１７Ｂよりも先に形成したが、第２の樹脂層１７Ｂを先に形成してもよい。
【０１００】
また、図１２（ｂ）に示す金属配線層形成工程において、第２の樹脂層１７Ｂの半導体ウエハ本体５１と反対側の面上に導体層を形成してもよい。
【０１０１】
また、第１又は第２の実施形態と同様に、第２の樹脂層１７Ｂに熱伝導性又は導電性を持たせてもよい。
【０１０２】
また、第３の実施形態と同様に、第１の樹脂材１４ＡをＢステージ状態で保持しておき、第２の樹脂材１７Ａと一括して硬化すると製造工程を短縮できる。
【０１０３】
【発明の効果】
本発明に係る半導体装置によると、半導体チップにおける素子形成面と反対側の面に形成された第２の樹脂層を備えているため、半導体チップの反りを防止できるので、半導体チップの実装時の配線の密着性が向上する。また、第１の樹脂層上に配線層を有しているため、半導体装置内の配線が容易となる。
【０１０４】
本発明に係る半導体ウエハは、本発明に係る半導体装置のウエハレベルの形態を有しているため、本発明に係る半導体装置を一括して得ることができるので、製造コストを大幅に低減できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す構成断面図である。
【図２】本発明の第１の実施形態の第１変形例に係る半導体装置を示す構成断面図である。
【図３】本発明の第１の実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図４】（ａ）〜（ｉ）は第１の実施形態の第１変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図５】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図６】（ａ）〜（ｉ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】本発明の第３の実施形態に係る半導体装置を示す構成断面図である。
【図８】本発明の第３の実施形態の一変形例に係る半導体装置を示す構成断面図である。
【図９】（ａ）〜（ｈ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１０】（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体ウエハ及び半導体装置（チップ）を示し、（ａ）は半導体ウエハを示す斜視図であり、（ｂ）は半導体ウエハから切り出された半導体チップの素子形成面側を示す斜視図であり、（ｃ）は（ｂ）に示す半導体チップにおける素子形成面の反対側を示す斜視図である。
【図１１】（ａ）〜（ｅ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１２】（ａ）〜（ｅ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１３】（ａ）及び（ｂ）は従来のＣＳＰ型の半導体装置を示し、（ａ）は半導体チップの素子形成面側を示す平面図であり、（ｂ）は（ａ）のXIIIb−XIIIb線における断面図である。
【符号の説明】
１１ 半導体チップ
１２ 半導体素子
１３ パッシベーション膜
１４ 第１の樹脂層
１４Ａ 第１の樹脂材
１４Ｂ 第１の樹脂層
１５ 電極端子
１６ 金属配線層（導体層）
１７ 第２の樹脂層
１７Ａ 第２の樹脂材
１７Ｂ 第２の樹脂層
１８ ソルダーレジスト層（第３の樹脂層）
１８ａ 開口部
１９ 突起電極（突起状部材）
２１ 導体層
２７ 第２の樹脂層
２７Ａ 第２の樹脂材
２７Ｂ 第２の樹脂層
３７ 第２の樹脂層
３７Ａ 第２の樹脂材
３７Ｂ 第２の樹脂層
５０ 半導体ウエハ
５１ 半導体ウエハ本体
５１ａ ダイシングライン
５１ｂ 素子形成領域
５１ｃ 半導体チップ
５２ 半導体装置
６０ ダイサー
【発明の属する技術分野】
本発明は、基板上の半導体素子を保護すると共に外部装置と半導体素子との電気的な接続を確保し、高密度な実装を可能とする半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高機能化及び小型化に伴って、半導体素子の入出力（Ｉ／Ｏ）ピンの数が増加すると共に、電極端子のピッチが狭小化してきている。このため、従来の半導体装置のパッケージング手法の代表であるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に用いられてきたワイヤーボンディング法による半導体素子と外部接続端子との接続に限界が出てきている。そこで、半導体装置の裏面に外部接続端子を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等が開発され台頭してきている。しかしながら、これらのパッケージング手法においても半導体素子の電極端子の狭小化の問題は解決していない。そのため、半導体素子上で電極端子からのさらなる配線を行ない、パッド同士の間隔が広がるように再配線するという、特開平１０−７９３６２号公報に開示されているようなパッケージング手法も現われている。この手法によって、ＣＳＰ等の小型パッケージの開発が急速に進展しつつある。
【０００３】
以下、半導体素子上に再配線された従来のパッケージの構造について図面を参照しながら説明する。
【０００４】
図１３（ａ）及び図１３（ｂ）は従来のＣＳＰ型の半導体装置であって、図１３（ａ）は半導体チップの素子形成面側の平面構成を示し、図１３（ｂ）は（ａ）のXIIIb−XIIIb線における断面構成を示している。図１３（ｂ）に示すように、例えば、シリコンからなる半導体チップ１０１の主面上には、集積回路を形成する半導体素子１０２、電極端子１０３及び該電極端子１０３と電気的に接続される再配線である金属配線層１０４が形成されている。また、図１３（ａ）及び（ｂ）に示すように、金属配線層１０４上には複数のバンプ１０５がアレイ状に設けられており、半導体チップ１０１上には、バンプ１０５を除いて半導体素子１０２、電極端子１０３及び金属配線層１０４を封止する絶縁性樹脂層１０６により覆われており、各バンプ１０５上には外部との電気的接続を可能とする外部接続用バンプ１０７が形成されている。
【０００５】
このように、従来のＣＳＰ型半導体装置の絶縁性樹脂層１０６は半導体チップ１０１の主面である素子形成面上にのみ設けられている。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、絶縁性樹脂層１０６が樹脂封止法を用いて形成されるため、半導体チップ１０１の片面である素子形成面にのみ形成されている。従って、半導体チップ１０１に対して素子形成面側の部材、すなわち絶縁性樹脂層１０６と該素子形成面と反対側の部材、すなわち半導体チップ１０１の物性（膜厚又は熱膨張係数等）が異なることによりアンバランスが生じ、半導体装置に反りが発生するという問題を有している。また、半導体チップ１０１の素子形成面と反対側の面（裏面）を露出させるため、半導体チップ１０１にチッピング等の欠けが生じやすくなる。
【０００７】
本発明は、前記従来の問題を解決し、ＣＳＰ型の半導体装置の反りを防止すると共に、さらに半導体装置内の配線が容易となるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、素子形成面上に形成された半導体素子を有する半導体チップと、半導体チップの上に形成され、半導体素子を封止する第１の樹脂層と、第１の樹脂層の上に形成され、半導体素子と電気的に接続された導体からなる配線層と、半導体チップにおける素子形成面と反対側の面に形成された第２の樹脂層とを備えている。
【０００９】
本発明の半導体装置によると、半導体チップにおける素子形成面と反対側の面に形成された第２の樹脂層を備えているため、半導体チップの素子形成面側と裏面側との物性のアンバランスを抑えることができるので、半導体チップの反りを防止できる。その結果、実装時における半導体チップの配線（バンプ）の密着性が向上する。また、第２の樹脂層により、半導体チップに加わる衝撃等を軽減できるため、半導体チップのチッピングを防ぐことができる。その上、半導体素子を封止する第１の樹脂層の上に形成され半導体素子と電気的に接続された配線層を備えているため、例えば半導体チップの周縁部に端子を設けるだけで、半導体チップの中央部分にパッドを設けなくても、第１の樹脂層上で該第１の樹脂層に覆われた半導体素子からの導通をとることが可能となる。その結果、素子と比べて面積が極めて大きいパッドを素子形成面に設ける必要がなくなるので、半導体装置内の配線が容易となると共に、装置の小型化をも容易に図ることができる。
【００１０】
本発明の半導体装置は、第２の樹脂層における半導体チップと反対側の面上に形成された導体層をさらに備えていることが好ましい。このようにすると、導体層に接地電位を供給するだけで半導体チップに対する接地電位を容易に供給できる。
【００１１】
本発明の半導体装置は、第１の樹脂層の上に該第１の樹脂層の上面から突き出すように形成され、配線層と電気的に接続されている導電性の突起状部材をさらに備えていることが好ましい。このようにすると、本発明の第１の半導体装置をプリント基板等に対して実装する、いわゆる２次実装が容易となる。
【００１２】
本発明の半導体装置において、第２の樹脂層が、例えばアルミナ又は窒化アルミニウム等の高熱伝導性を有する絶縁性フィラーを含むことが好ましい。このようにすると、半導体チップから発せられる熱を半導体装置の外部に容易に放出することが可能となり、半導体装置の長期信頼性を向上させることができる。
【００１３】
本発明の半導体装置において、第２の樹脂層が炭素、銅又はニッケル等からなる導導電性のフィラーを含むことが好ましい。このようにすると、半導体チップの裏面から容易に接地電位を得られるため、実装形態の自由度が大きくなる。
【００１４】
本発明に係る半導体ウエハは、素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハ本体と、半導体ウエハ本体の上に形成され、各半導体素子を封止する第１の樹脂層と、第１の樹脂層の上における各所定領域ごと形成され、各半導体素子と電気的に接続された導体からなる配線層と、半導体ウエハ本体における素子形成面と反対側の面に形成された第２の樹脂層とを備えている。
【００１５】
このように、本発明の半導体ウエハは、本発明のチップ状の半導体装置のウエハレベルの形態を有しており、従って、半導体装置ウエハを所定領域ごとに分割するだけで、本発明の半導体装置を得ることができる。
【００１６】
本発明の半導体ウエハは、第２の樹脂層における半導体ウエハ本体と反対側の面上に形成された導体層をさらに備えていることが好ましい。
【００１７】
本発明の半導体ウエハは、第１の樹脂層上の各所定領域ごとに、第１の樹脂層の上面から突き出すように形成され、配線層と電気的に接続されている導電性の突起状部材をさらに備えていることが好ましい。
【００１８】
本発明の半導体ウエハにおいて、第２の樹脂層が熱伝導性のフィラーを含むことが好ましい。
【００１９】
本発明の半導体ウエハにおいて、第２の樹脂層が導電性のフィラーを含むことが好ましい。
【００２０】
本発明の半導体ウエハにおいて、第１の樹脂層及び第２の樹脂層の少なくとも一方が、所定領域の境界部分上の領域が除去されていることが好ましい。このようにすると、半導体ウエハ本体に対してダイシングを行なうことにより、個片（半導体チップ）に分割する際に、樹脂材の切断量を減らせるため、ダイシング時にダイサー装置における切断手段の歯の摩耗を防ぐことができる。
【００２１】
本発明に係る第１の半導体装置の製造方法は、素子形成面上に形成された半導体素子を有する半導体基板における素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材を硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成する工程と、半導体基板における他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材を硬化させることにより、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程とを備えている。
【００２２】
第１の半導体装置の製造方法によると、半導体素子を有する半導体基板の素子形成面及び該素子形成面と反対側の両面上に樹脂層を設けると共に、少なくとも素子形成面側に形成された樹脂層上に導体層を形成するため、本発明の半導体装置を確実に実現できる。
【００２３】
本発明に係る第２の半導体装置の製造方法は、素子形成面上に形成された半導体素子を有する半導体基板における素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材の硬化状態を硬化の前段階状態（いわゆる、Ｂステージ状態）にまで移行させる工程と、半導体基板における他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、第１の樹脂材及び第２の樹脂材を硬化の前段階状態から硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成すると共に、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程とを備えている。
【００２４】
第２の半導体装置の製造方法によると、半導体素子を有する半導体基板の素子形成面及び該素子形成面と反対側の面の両面上に塗布した第１及び第２の樹脂材を共にＢステージ状態のままとし、後工程で第１及び第２の樹脂材を一括して硬化させるため、本発明の第１の製造方法と比べて樹脂材の硬化時間を短縮できるので、製造工程のスループットを向上できる。
【００２５】
第１又は第２の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程をさらに備えていることが好ましい。このようにすると、導体層が第３の樹脂層により保護されるため、本発明の製造方法により得られた半導体装置の長期信頼性を向上できる。
【００２６】
第１又は第２の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程と、第３の樹脂層に対して導体層を露出する開口部を選択的に形成する工程と、第３の樹脂層の上に、開口部に充填し且つ第３の樹脂層の上面から突き出すように導電性の突起状部材を形成する工程とをさらに備えていることが好ましい。このようにすると、本発明の製造方法により得られた半導体装置を２次実装する場合に実装が容易となる。
【００２７】
本発明に係る第３の半導体装置の製造方法は、素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハにおける素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材を硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成する工程と、半導体基板における他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材を硬化させることにより、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程と、導体層が形成された半導体ウエハにおける複数の所定領域ごとに半導体ウエハを分割する工程とを備えている。
【００２８】
第３の半導体装置の製造方法によると、本発明に係る半導体ウエハを確実に形成でき、さらに、本発明に係る半導体装置のウエハレベルでの一括パッケージングが可能となる。
【００２９】
本発明に係る第４の半導体装置の製造方法は、素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハにおける素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、塗布された第１の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、半導体ウエハにおける他方の面上に第２の樹脂材を塗布する工程と、塗布された第２の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、第１の樹脂材及び第２の樹脂材を硬化の前段階状態から硬化させることにより、第１の樹脂材からなる第１の樹脂層を形成すると共に、第２の樹脂材からなる第２の樹脂層を形成する工程と、第１の樹脂層及び第２の樹脂層のうちの少なくとも素子形成面側に形成された樹脂層上に導体層を形成する工程と、導体層が形成された半導体ウエハにおける複数の所定領域ごとに半導体ウエハを分割する工程とを備えている。
【００３０】
第４の半導体装置の製造方法によると、複数の半導体素子を有する半導体ウエハの素子形成面及び該素子形成面と反対側の面の両面上に塗布した第１及び第２の樹脂材を共にＢステージ状態のままとし、後工程で第１及び第２の樹脂材を一括して硬化させるため、本発明の第３の製造方法と比べて樹脂材の硬化時間を短縮できるので、製造のスループットが向上する。
【００３１】
第３又は第４の半導体装置の製造方法において、導体層を形成する工程が、導体層を第１の樹脂層上及び第２の樹脂層上に同一工程で形成する工程であることが好ましい。このようにすると、導体層を一括して形成でき、製造のスループットを向上できる。
【００３２】
第３又は第４の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程をさらに備えている。
【００３３】
第３又は第４の半導体装置の製造方法は、導体層を形成する工程よりも後に、素子形成面側に形成された樹脂層上に導体層を覆う第３の樹脂層を形成する工程と、第３の樹脂層に対して導体層を露出する開口部を選択的に形成する工程と、第３の樹脂層の上に、開口部に充填し且つ第３の樹脂層の上面から突き出すように導電性の突起状部材を形成する工程とをさらに備えている。
【００３４】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３５】
図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。図１において、半導体チップ１１の主面である素子形成面には、集積回路を構成する半導体素子１２が形成されている。半導体素子１２は保護膜であるシリコン酸化物等からなるパッシベーション膜１３により覆われ、該パッシベーション膜１３は、封止用の第１の樹脂層１４により覆われている。
【００３６】
素子形成面上の周縁部には半導体素子１２と電気的に接続されている電極端子１５が形成されており、第１の樹脂層１４上の少なくとも周縁部には電極端子１５と電気的に接続されている金属配線層１６が設けられている。
【００３７】
さらに、本実施形態の特徴として、半導体チップ１１の素子形成面と反対側の面（裏面）は第２の樹脂層１７により覆われている。
【００３８】
図２は本実施形態の第１変形例に係る半導体装置の断面構成を示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図２に示すように、第１変形例に係る金属配線層１６は第１の樹脂層１４上に所定の配線パターンを持つように形成され、金属配線層１６上には、該金属配線層１６に外部との絶縁性を持たせると共に、金属配線層１６の一部を選択的に露出する複数の開口部を持つソルダーレジスト層１８が形成されている。ソルダーレジスト層１８上には、各開口部を充填し且つその上面から突き出す島状の突起状部材としての半田ボールからなる突起電極１９が形成されている。
【００３９】
図３は本実施形態の第２変形例に係る半導体装置の断面構成を示している。図３において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図３に示すように、第２変形例に係る半導体装置は、第２の樹脂層１７の半導体チップ１１と反対側の面上に、例えば銅からなる導体層２１を有している。これにより、半導体チップ１１の放熱性を向上させることができる。
【００４０】
このように、本実施形態に係る半導体装置は、半導体チップ１１の素子形成面におけるパッシベーション膜１３上に半導体素子１２を封止する第１の樹脂層１４が形成され、且つ、半導体チップ１１の素子形成面と反対側の面にも第２の樹脂層１７が形成されている。さらに、第１の樹脂層１４上には金属配線層１６が形成されているため、外部との電気的な導通が確保されている。
【００４１】
また、第１又は第２変形例に係る半導体装置は、第１の樹脂層１４上に複数の突起電極１９が設けられているため、該半導体装置をプリント基板等に実装する２次実装が容易となる。
【００４２】
ここで、第１の樹脂層１４の厚さと第２の樹脂層１７との厚さは、ほぼ同一であることが望ましい。しかしながら、両樹脂層１４、１７の厚さが異なっている場合であっても、半導体チップ１１の反りの程度は軽減する。例えば、半導体チップ１１のチップサイズが１０ｍｍ×１０ｍｍ程度である場合を考えると、第１の樹脂層１４の厚さを３０μｍとし、第２の樹脂層１７の厚さを、それぞれ０μｍ、１０μｍ、３０μｍ又は５０μｍとして半導体チップ１１の反り具合をそれぞれ測定したところ、第２の樹脂層の厚さが０μｍの場合は、チップの周縁部が約６０μｍで且つ素子形成面側が凹形状となる反りが発生した。また、厚さが１０μｍの場合は素子形成面側に約４０μｍの反りが発生し、厚さが３０μｍの場合は素子形成面と反対側に５μｍの反りが発生し、厚さが５０μｍの場合は素子形成面と反対側に約３５μｍの反りが発生することを確認している。
【００４３】
以上説明したように、第１の樹脂層１４の厚さ及び第２の樹脂層１７の厚さが互いに近似している場合には半導体チップ１１の反り量は小さくなる。また、この反り量は、素子形成面及びその裏面に形成された各樹脂層１４、１７の物性である熱膨張係数又はヤング率等によっても変動する。一般に、樹脂材の熱膨張係数は、半導体チップ１１の熱膨張係数と比べて大きいため、半導体素子１２上にのみ樹脂層を形成すると、半導体チップ１１はその素子形成面側に反る反りが生ずる。
【００４４】
以下、前記のように構成された、本実施形態の第１変形例に係る半導体装置の製造方法について図面を参照しながら説明する。
【００４５】
図４（ａ）〜図４（ｉ）は本実施形態の第１変形例に係る半導体装置の製造方法の工程順の断面構成を示している。まず、図４（ａ）に示すように、パッシベーション膜１３により覆われた半導体素子１２を有する半導体チップ（半導体基板）１１上に、例えば、スピンコート法を用いて感光性を持つ第１の樹脂材１４Ａを塗布する。必要があれば、塗布後に、第１の樹脂材１４Ａに対して所望の時間及び温度により乾燥処理を行なってもよい。ここでは、太陽インキ製造（株）社製ＰＶＩ５００シリーズのネガ型樹脂材を用い、半導体チップ１１を毎分２０００回転の速度で４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なう。なお、第１の樹脂材１４Ａに感光性樹脂を用いたが、熱硬化性樹脂を用いてもよく、また、第１の樹脂材１４Ａの塗布法は、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。
【００４６】
次に、図４（ｂ）に示すように、規定の露光量が５００ｍＪ／ｃｍ2 である第１の樹脂材１４Ａに対して、露光量を１０００ｍＪ／ｃｍ2 とし、投写型の露光機を用いて、第１の樹脂材１４Ａにおける少なくとも電極端子１５の上側部分１４ａをマスクするマスクパターンを通して露光する。
【００４７】
次に、図４（ｃ）に示すように、露光された第１の樹脂材１４Ａを所定の現像液を用いて現像することにより、第１の樹脂材１４Ａの感光部分を残す。続いて、図４（ｄ）に示すように、基板温度を１５０℃として第１の樹脂材１４Ａに対して１時間程度の熱処理を行なって硬化させることにより、第１の樹脂材１４Ａからなり、厚さが約３０μｍの第１の樹脂層１４Ｂを形成する。
【００４８】
次に、図４（ｅ）に示すように、半導体チップ１１の第１の樹脂層１４Ｂと反対側の面に、第１の樹脂材１４Ａと同様にスピンコート法により、前述のネガ型樹脂からなる第２の樹脂材１７Ａを、半導体チップ１１を毎分２０００回転の速度で回転させながら４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なう。第２の樹脂材１７Ａの塗布にも、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。なお、第２の樹脂材１７Ａにネガ型の感光性樹脂を用いたが、ポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００４９】
次に、図４（ｆ）に示すように、露光量を１０００ｍＪ／ｃｍ2 として第２の樹脂材１７Ａに対してその全面を露光する。その後、基板温度を１５０℃として第２の樹脂材１７Ａを１時間程度の熱処理によって硬化させることにより、第２の樹脂材１７Ａからなり、厚さが約３０μｍの第２の樹脂層１７Ｂを形成する。なお、必要があれば、第２の樹脂材１７Ａの全面を露光するのではなく所定のパターニングを行なうことも可能である。
【００５０】
次に、図４（ｇ）に示すように、無電解めっき法を用いて、半導体チップ１１における第１の樹脂層１４Ｂ上及び電極端子１５上に、銅からなる金属配線層１６を形成する。ここでは、金属配線層１６の形成に、銅による無電解めっき法を用いたが、スパッタ法又は蒸着法等を用いても可能である。さらに、金属配線層１６の膜厚が比較的厚い場合には、金属配線層１６を電解めっき法によって形成してもよい。また、金属配線層１６の材料は、銅に限らず、金、銀又はニッケル等を用いることもできる。
【００５１】
次に、図４（ｈ）に示すように、金属配線１６上に該金属配線１６を露出する複数の開口部１８ａを持つように、第３の樹脂層としての樹脂材からなるソルダーレジスト層１８を形成し、その後、図４（ｉ）に示すように、ソルダーレジスト層１８上に、各開口部１８ａを充填すると共にソルダーレジスト層１８の上面から突き出すように、それぞれ半田ボールからなる島状の突起電極１９を形成する。なお、突起電極１９は半田ボールに限らず、銅ボール又は半田からなる島状の突起状部材であってもよい。
【００５２】
また、第１の樹脂層１４Ｂを第２の樹脂層１７Ｂよりも先に形成したが、第２の樹脂層１７Ｂを第１の樹脂層１４Ｂよりも先に形成してもよい。
【００５３】
また、図４（ｇ）に示す金属配線形成工程において、第２の樹脂層１７Ｂ上に、例えば、無電解めっき法等を用いて銅からなる導体層を形成すれば、図３に示す第２変形例に係る半導体装置を実現できる。
【００５４】
以上説明したように、半導体チップ１１の素子形成面に第１の樹脂層１４Ａを有すると共に素子形成面と反対側の面に第２の樹脂層１７Ｂを有し、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９が形成された半導体装置を実現できる。
【００５５】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５６】
図５は本発明の第２の実施形態に係る半導体装置の断面構成を示している。図５において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図５に示すように、本実施形態に係る半導体装置は、素子形成面と反対側の面に形成された第２の樹脂層２７が熱伝導性を有していることを特徴とする。
【００５７】
このようにすると、半導体素子１２から発せられる熱が、半導体チップ１１の裏面に伝導し、さらに該裏面に形成されている第２の樹脂層２７をも熱伝導性を持つフィラーを介して伝導するため、半導体チップ１１の外部に効率良く放熱される。その結果、半導体装置の長期信頼性が向上する。
【００５８】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【００５９】
図６（ａ）〜図６（ｉ）は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。図６（ａ）〜図６（ｄ）に示す工程は、第１の実施形態と同様の工程であって、パッシベーション膜１３により覆われた半導体チップ１１上に第１の樹脂材１４Ａを塗布しておき、電極端子１５を露出させるパターニングを行なった後、熱処理により硬化させて第１の樹脂材１４Ａから第１の樹脂層１４Ｂを形成する。
【００６０】
次に、図６（ｅ）に示すように、半導体チップ１１の第１の樹脂層１４Ｂと反対側の面に、前述のＰＶＩ５００シリーズのネガ型樹脂に６０ｗｔ％程度の窒化アルミニウムからなるフィラーが添加された第２の樹脂材２７Ａをスクリーン印刷法により塗布する。スクリーン印刷に用いるスクリーン版は１５０メッシュで、乳剤の厚さは２５μｍとする。その後、基板温度を８０℃として３０分間の仮乾燥を行なう。第２の樹脂材２７Ａの塗布方法は、スクリーン印刷法の他に、スピンコート法又はダイコーターによるコート法を用いることも可能である。また、第２の樹脂材１７Ａとしてポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００６１】
次に、図６（ｆ）に示すように、露光量を１０００ｍＪ／ｃｍ2 として第２の樹脂材２７Ａに対してその全面を露光する。その後、基板温度を１５０℃として第２の樹脂材２７Ａを１時間程度の熱処理によって硬化させることにより、第２の樹脂材２７Ａからなり、厚さが約３０μｍの第２の樹脂層２７Ｂを形成する。なお、必要があれば、第２の樹脂材２７Ａの全面を露光するのではなく所定のパターニングを行なってもよい。
【００６２】
この後は、図６（ｇ）〜図６（ｉ）に示すように、第１の実施形態と同様にして、第１の樹脂層１４Ｂ上に、金属配線１６、ソルダーレジスト層１８及び突起電極１９を形成する。
【００６３】
さらに、図６（ｇ）に示す金属配線層形成工程において、第２の樹脂層２７Ｂにおける半導体チップ１１と反対側の面上に導体層を形成してもよい。
【００６４】
以上説明したように、半導体チップ１１の素子形成面に第１の樹脂層１４Ａを有すると共に素子形成面と反対側の面上には放熱性に優れる第２の樹脂層２７Ｂを有し、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９が形成された半導体装置を実現できる。
【００６５】
なお、熱伝導性のフィラーとして窒化アルミニウムを用いたが、アルミナ等の熱伝導性が高い材料を用いても同様の効果を得られる。
【００６６】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００６７】
図７は本発明の第２の実施形態に係る半導体装置の断面構成を示している。図７において、図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図７に示すように、本実施形態に係る半導体装置は、素子形成面と反対側の面に形成された第２の樹脂層３７が導電性を有していることを特徴とする。これにより、半導体チップ１１がその裏面に接地電位を必要とする場合には、半導体装置の外部から容易に接地電位を得ることができる。
【００６８】
図８は本実施形態の一変形例に係る半導体装置の断面構成を示している。図８において、図７に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図８に示すように、一変形例に係る半導体装置は、第２の樹脂層３７上に、すなわち、第３の樹脂層３７の半導体チップ１１と反対側の面上に、例えば銅からなる導体層２１を有している。これにより、半導体チップ１１と第３の樹脂層３７との導電性を向上させることができる。
【００６９】
以下、前記のように構成された、本実施形態の一変形例に係る半導体装置の製造方法について図面を参照しながら説明する。
【００７０】
図９（ａ）〜図９（ｈ）は本発明の第３の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。まず、図９（ａ）に示すように、パッシベーション膜１３により覆われた半導体素子１２を有する半導体チップ１１上に、例えば、スピンコート法を用いて感光性を持つ第１の樹脂材１４Ａを塗布する。必要があれば、塗布後に、第１の樹脂材１４Ａに対して所望の時間及び温度により乾燥処理を行なってもよい。ここでは、太陽インキ製造（株）社製ＰＶＩ５００シリーズのネガ型樹脂材を用い、半導体チップ１１を毎分２０００回転の速度で４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なう。なお、第１の樹脂材１４Ａに感光性樹脂を用いたが、熱硬化性樹脂を用いてもよく、また、第１の樹脂材１４Ａの塗布は、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。
【００７１】
次に、図９（ｂ）に示すように、規定の露光量が５００ｍＪ／ｃｍ2 である第１の樹脂材１４Ａに対して、露光量を１０００ｍＪ／ｃｍ2 とし、投写型の露光機を用いて、第１の樹脂材１４Ａにおける電極端子１５の上側部分１４ａをマスクするマスクパターンを通して露光する。
【００７２】
次に、図９（ｃ）に示すように、露光された第１の樹脂材１４Ａを所定の現像液を用いて現像することにより樹脂材１４Ａの感光部分を残す。
【００７３】
このようにして、Ｂステージ状態（樹脂材における本硬化の前段階の状態）にある第１の樹脂材１４Ａを形成する。
【００７４】
次に、図９（ｄ）に示すように、半導体チップ１１の第１の樹脂層１４Ｂと反対側の面に、前述のＰＶＩ５００シリーズのネガ型樹脂に８０ｗｔ％程度の銀パラジウムからなるフィラーが添加された第２の樹脂材３７Ａをスクリーン印刷法により塗布する。スクリーン版は１５０メッシュで、乳剤の厚さは２５μｍとする。その後、基板温度を８０℃として３０分間の仮乾燥を行なう。これにより、第２の樹脂材３７Ａの硬化の状態はＢステージ状態となる。なお、第２の樹脂材３７Ａの塗布方法は、スクリーン印刷法の他に、スピンコート法又はダイコーターによるコート法を用いることも可能である。また、第３の樹脂材３７Ａにポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００７５】
次に、図９（ｅ）に示すように、基板温度が１５０℃で１時間程度の熱処理を行なって、第１の樹脂材１４Ａ及び第２の樹脂材３７Ａを一括して硬化させることにより、第１の樹脂材１４Ａから第１の樹脂層１４Ｂを形成すると共に、第２の樹脂材３７Ａから第２の樹脂層３７Ｂを形成する。
【００７６】
次に、図９（ｆ）に示すように、無電解銅めっき法を用いて、半導体チップ１１における第１の樹脂層１４Ｂ上及び電極端子１５上に銅からなる金属配線層１６を形成すると共に、第２の樹脂層３７Ｂ上に銅からなる導体層を形成する。なお、金属配線層１６及び導体層２１はスパッタ法又は蒸着法等によって形成してもよい。金属配線層１６及び導体層２１の厚さが比較的厚い場合には、電解めっき法を用いて形成してもよい。また、金属配線層１６の材料は、金、銀又はニッケル等でもよく、導体層２１の材料は、金、銀、ニッケル、チタン、パラジウム又はクロム等でもよい。
【００７７】
この後は、図９（ｇ）及び図９（ｈ）に示すように、第１の実施形態と同様にして、金属配線１６上にソルダーレジスト層１８及び突起電極１９を形成する。
【００７８】
以上説明したように、半導体チップ１１の素子形成面に第１の樹脂層１４Ａを有し、素子形成面と反対側の面に導電性の第２の樹脂層３７Ｂ及び導体層２１を有すると共に、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９を有する半導体装置を実現できる。これにより、素子形成面と反対側の面に接地電位が要求される半導体チップ１１においては、半導体装置の基板電位に接地電位を容易に供給することができる。
【００７９】
なお、第２の樹脂材３７Ａに含ませるフィラーとして、銀パラジウムを用いたが、これに限らず、金、銀、銅、ニッケル又は炭素等を主成分とする導体材料を用いても同等の効果を得ることができる。
【００８０】
また、本実施形態で用いた導電性を有する第２の樹脂材３７Ａの代わりに、絶縁性を有する第２の樹脂剤１７Ａ、又は熱導電性を有する第２の樹脂材２７Ａを用いた半導体装置を製造することができることはいうまでもない。
【００８１】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００８２】
図１０（ａ）〜図１０（ｃ）は本発明の第４の実施形態に係る半導体ウエハ及び半導体装置を示し、（ａ）は半導体ウエハを示す斜視図であり、（ｂ）は半導体ウエハから切り出された半導体チップの素子形成面側を示す斜視図であり、（ｃ）は（ｂ）に示す半導体チップにおける素子形成面の反対側を示す斜視図である。図１０（ａ）に示すように、半導体ウエハ本体５１の素子形成面には、互いに交差する複数のダイシング（分割）ライン５１ａに囲まれてなる複数の素子形成領域５１ｂが設けられている。各素子形成領域５１ｂには、それぞれ図１０（ｂ）に示す半導体装置５２が形成されている。
【００８３】
図１０（ｂ）に示すように、各素子形成領域５１ｂにおける半導体装置５２は、半導体素子（図示せず）を覆う第１の樹脂層１４と、該第１の樹脂層１４を覆う金属配線層１６と、該金属配線層１６を外部と絶縁し且つ複数の開口部を有するソルダーレジスト層１８と、該ソルダーレジスト層１８上における各開口部に露出する金属配線層１６と電気的に接続される半田ボール等からなる突起電極１９とを備えている。ここでは、ソルダーレジスト層１８の一部を除去した様子を表わしている。このように、本実施形態に係る半導体ウエハ５０は、半導体ウエハ本体５１の各素子形成領域５１ｂに各半導体装置５２がそれぞれ形成された状態の基板をいう。
【００８４】
従って、図１０（ｂ）に示すように、半導体ウエハ５０のダイシングライン５１ａで分割して半導体チップ５１ｃを得ることにより、半導体装置５２を容易に得ることができ、図１０（ｃ）に示すように、半導体チップ５１ｃの素子形成面と反対側の面には第２の樹脂層１７が形成されている。
【００８５】
本実施形態における第１の樹脂層１４及び第２の樹脂層１７は、塗布面が半導体ウエハ本体５１であるため、樹脂層形成領域が広範囲にわたるので、半導体ウエハ本体５１の反り量が大きくなってしまう。従って、第１の樹脂層１４と第２の樹脂層１７とのそれぞれの厚さは、ほぼ同等であることが望ましい。例えば、第１の樹脂層１４の厚さを３０μｍとし、第２の樹脂層１７の厚さを、それぞれ０μｍ又は３０μｍとして半導体ウエハ本体５１の反り具合を測定したところ、第２の樹脂層の厚さが０μｍの場合は、半導体ウエハ本体５１の周縁部が約９００μｍで且つ素子形成面側が凹形状となる反りが発生し、厚さが３０μｍの場合は、素子形成面側に約５０μｍの反りが発生することを確認している。
【００８６】
このように、第１の樹脂層１４と第２の樹脂層１７とにより、反り量を減少できるようになる。この反り量は、前述したように、素子形成面及びその裏面に形成された各樹脂層１４、１７の物性である熱膨張係数又はヤング率等によっても変動する。一般に、樹脂材の熱膨張係数は、半導体ウエハ本体５１の熱膨張係数よりも大きいため、素子形成面上にのみ樹脂層を形成すると、半導体ウエハ本体５１はその素子形成面側に大きく反ることとなる。
【００８７】
以下、前記のように構成された半導体ウエハ及び半導体装置の製造方法について図面を参照しながら説明する。
【００８８】
図１１（ａ）〜図１１（ｅ）及び図１２（ａ）〜図１２（ｅ）は本実施形態に係る半導体ウエハ及び半導体装置の製造方法の工程順の断面構成を示している。ここでは、図示の都合上、半導体ウエハ５０に含まれる複数の素子形成領域５１ｂのうちの２つ分の領域のみを図示している。
【００８９】
まず、図１１（ａ）に示すように、パッシベーション膜１３により覆われた半導体素子１２を有する半導体ウエハ本体５１上に、例えば、スピンコート法を用いて感光性を持つ第１の樹脂材１４Ａを塗布する。必要があれば、塗布後に、第１の樹脂材１４Ａに対して所望の時間及び温度により乾燥処理を行なってもよい。ここでは、太陽インキ製造（株）社製ＰＶＩ５００シリーズのネガ型樹脂材を用い、半導体ウエハ本体５１を毎分２０００回転の速度で４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なって、第１の樹脂材１４ＡをＢステージ状態に移行させる。なお、第１の樹脂材１４Ａに感光性樹脂を用いたが、熱硬化性樹脂を用いてもよく、また、第１の樹脂材１４Ａの塗布法として、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。
【００９０】
次に、図１１（ｂ）に示すように、規定の露光量が５００ｍＪ／ｃｍ2 である第１の樹脂材１４Ａに対して、露光量を１０００ｍＪ／ｃｍ2 とし、投写型の露光機を用いて、素子形成領域の端部で且つ第１の樹脂材１４Ａにおける電極端子１５の上側部分１４ａをマスクするマスクパターンを通して露光する。
【００９１】
次に、図１１（ｃ）に示すように、露光された第１の樹脂材１４Ａを所定の現像液を用いて現像することにより第１の樹脂材１４Ａの感光部分を残す。これにより、第１の樹脂材１４Ａにおけるダイシングライン５１ａ上の領域が除去される。
【００９２】
次に、図１１（ｄ）に示すように、基板温度を１５０℃として第１の樹脂材１４Ａに対して１時間程度の熱処理を行なって硬化させることにより、第１の樹脂材１４Ａからなり、厚さが約３０μｍの第１の樹脂層１４Ｂを形成する。
【００９３】
次に、図１１（ｅ）に示すように、半導体ウエハ本体５１の第１の樹脂層１４Ｂと反対側の面に、第１の樹脂材１４Ａと同様にスピンコート法により、前述のネガ型樹脂からなる第２の樹脂材１７Ａを、半導体ウエハ本体５１を毎分２０００回転の速度で回転させながら４０秒間塗布し、その後、基板温度を８０℃として３０分間の仮乾燥を行なって、第２の樹脂材１７ＡをＢステージ状態に移行させる。第２の樹脂材１７Ａの塗布にも、スクリーン印刷法又はダイコーターによるコート法を用いてもよい。なお、第２の樹脂材１７Ａにネガ型の感光性樹脂を用いたが、ポジ型の感光性樹脂又は熱硬化性樹脂を用いてもよい。
【００９４】
次に、図１２（ａ）に示すように、露光量を１０００ｍＪ／ｃｍ2 として第２の樹脂材１７Ａの全面を露光する。その後、基板温度を１５０℃として第２の樹脂材１７Ａを１時間程度の熱処理によって硬化させることにより、第２の樹脂材１７Ａからなり、厚さが約３０μｍの第２の樹脂層１７Ｂを形成する。なお、必要があれば、第２の樹脂材１７Ａの全面を露光するのではなく所定のパターニングを行なうことも可能である。特に、第２の樹脂材１７Ａにおけるダイシングライン５１ａ上の領域を除去するようにパターニングを行なうことが好ましい。
【００９５】
次に、図１２（ｂ）に示すように、無電解めっき法を用いて、第１の樹脂層１４Ｂ上及び電極端子１５上に、銅からなる金属配線層１６を形成する。ここでは、金属配線層１６の形成に銅による無電解めっき法を用いたが、スパッタ法又は蒸着法等を用いてもよい。さらに、金属配線層１６の膜厚が比較的厚い場合には、金属配線層１６を電解めっき法により形成してもよい。また、金属配線層１６の材料は、銅に限らず、金、銀又はニッケル等を用いることもできる。
【００９６】
次に、図１２（ｃ）に示すように、金属配線１６上に該金属配線１６を露出する複数の開口部１８ａを持つように、第３の樹脂層としての樹脂材からなるソルダーレジスト層１８を形成し、その後、図１２（ｄ）に示すように、ソルダーレジスト層１８上における各開口部１８ａに半田ボールからなる突起電極１９を形成する。なお、突起電極１９は半田ボールに限らず、銅ボール又は半田からなる突起状部材であってもよい。
【００９７】
次に、図１２（ｅ）に示すように、ダイサー６０を用いて、半導体ウエハ本体５１のダイシングライン５１ａに沿って半導体ウエハ本体５１を各半導体チップ５１ｃに分割することにより、半導体チップ５１ｃの素子形成面に第１の樹脂層１４Ａを有すると共に素子形成面と反対側の面に第２の樹脂層１７Ｂを有し、第１の樹脂層１４Ｂ上に金属配線層１６及び突起電極１９が形成された半導体装置を得ることができる。ここでは、第１の樹脂層１４Ｂ及び第２の樹脂層１７Ｂの少なくとも一方におけるダイシングライン５１ａ上の領域が除去されているため、各半導体チップ５１ｃを切り出す際に樹脂材の切断量が削減されるので、ダイサー６０の歯の摩耗を防ぐことができる。
【００９８】
以上説明したように、ウエハレベルで半導体装置５２の組み立てを行なえるため、一括パッケージングが可能となり、半導体装置の製造コストを低減することができる。
【００９９】
なお、第１の樹脂層１４Ｂを第２の樹脂層１７Ｂよりも先に形成したが、第２の樹脂層１７Ｂを先に形成してもよい。
【０１００】
また、図１２（ｂ）に示す金属配線層形成工程において、第２の樹脂層１７Ｂの半導体ウエハ本体５１と反対側の面上に導体層を形成してもよい。
【０１０１】
また、第１又は第２の実施形態と同様に、第２の樹脂層１７Ｂに熱伝導性又は導電性を持たせてもよい。
【０１０２】
また、第３の実施形態と同様に、第１の樹脂材１４ＡをＢステージ状態で保持しておき、第２の樹脂材１７Ａと一括して硬化すると製造工程を短縮できる。
【０１０３】
【発明の効果】
本発明に係る半導体装置によると、半導体チップにおける素子形成面と反対側の面に形成された第２の樹脂層を備えているため、半導体チップの反りを防止できるので、半導体チップの実装時の配線の密着性が向上する。また、第１の樹脂層上に配線層を有しているため、半導体装置内の配線が容易となる。
【０１０４】
本発明に係る半導体ウエハは、本発明に係る半導体装置のウエハレベルの形態を有しているため、本発明に係る半導体装置を一括して得ることができるので、製造コストを大幅に低減できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す構成断面図である。
【図２】本発明の第１の実施形態の第１変形例に係る半導体装置を示す構成断面図である。
【図３】本発明の第１の実施形態の第２変形例に係る半導体装置を示す構成断面図である。
【図４】（ａ）〜（ｉ）は第１の実施形態の第１変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図５】本発明の第２の実施形態に係る半導体装置を示す構成断面図である。
【図６】（ａ）〜（ｉ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図７】本発明の第３の実施形態に係る半導体装置を示す構成断面図である。
【図８】本発明の第３の実施形態の一変形例に係る半導体装置を示す構成断面図である。
【図９】（ａ）〜（ｈ）は本発明の第３の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１０】（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体ウエハ及び半導体装置（チップ）を示し、（ａ）は半導体ウエハを示す斜視図であり、（ｂ）は半導体ウエハから切り出された半導体チップの素子形成面側を示す斜視図であり、（ｃ）は（ｂ）に示す半導体チップにおける素子形成面の反対側を示す斜視図である。
【図１１】（ａ）〜（ｅ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１２】（ａ）〜（ｅ）は本発明の第４の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１３】（ａ）及び（ｂ）は従来のＣＳＰ型の半導体装置を示し、（ａ）は半導体チップの素子形成面側を示す平面図であり、（ｂ）は（ａ）のXIIIb−XIIIb線における断面図である。
【符号の説明】
１１ 半導体チップ
１２ 半導体素子
１３ パッシベーション膜
１４ 第１の樹脂層
１４Ａ 第１の樹脂材
１４Ｂ 第１の樹脂層
１５ 電極端子
１６ 金属配線層（導体層）
１７ 第２の樹脂層
１７Ａ 第２の樹脂材
１７Ｂ 第２の樹脂層
１８ ソルダーレジスト層（第３の樹脂層）
１８ａ 開口部
１９ 突起電極（突起状部材）
２１ 導体層
２７ 第２の樹脂層
２７Ａ 第２の樹脂材
２７Ｂ 第２の樹脂層
３７ 第２の樹脂層
３７Ａ 第２の樹脂材
３７Ｂ 第２の樹脂層
５０ 半導体ウエハ
５１ 半導体ウエハ本体
５１ａ ダイシングライン
５１ｂ 素子形成領域
５１ｃ 半導体チップ
５２ 半導体装置
６０ ダイサー
Claims (8)
- 素子形成面上に形成された半導体素子を有する半導体基板における前記素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、
塗布された第１の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、
前記半導体基板における他方の面上に第２の樹脂材を塗布する工程と、
塗布された第２の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、
前記第１の樹脂材及び第２の樹脂材を硬化の前段階状態から硬化させることにより、前記第１の樹脂材からなる第１の樹脂層を形成すると共に、前記第２の樹脂材からなる第２の樹脂層を形成する工程と、
前記第１の樹脂層及び第２の樹脂層のうちの少なくとも前記素子形成面側に形成された樹脂層上に導体層を形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記導体層を形成する工程よりも後に、前記素子形成面側に形成された樹脂層上に前記導体層を覆う第３の樹脂層を形成する工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記導体層を形成する工程よりも後に、
前記素子形成面側に形成された樹脂層上に前記導体層を覆う第３の樹脂層を形成する工程と、
前記第３の樹脂層に対して前記導体層を露出する開口部を選択的に形成する工程と、
前記第３の樹脂層の上に、前記開口部に充填し且つ前記第３の樹脂層の上面から突き出すように導電性の突起状部材を形成する工程とをさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。 - 素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハにおける前記素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、
塗布された第１の樹脂材を硬化させることにより、前記第１の樹脂材からなる第１の樹脂層を形成する工程と、
前記半導体基板における他方の面上に第２の樹脂材を塗布する工程と、
塗布された第２の樹脂材を硬化させることにより、前記第２の樹脂材からなる第２の樹脂層を形成する工程と、
前記第１の樹脂層及び第２の樹脂層のうちの少なくとも前記素子形成面側に形成された樹脂層上に導体層を形成する工程と、
前記導体層が形成された前記半導体ウエハにおける前記複数の所定領域ごとに前記半導体ウエハを分割する工程とを備え、
前記導体層を形成する工程は、前記導体層を前記第１の樹脂層上及び第２の樹脂層上に同一工程で形成する工程であることを特徴とする半導体装置の製造方法。 - 素子形成面上の複数の所定領域ごとに形成された複数の半導体素子を有する半導体ウエハにおける前記素子形成面及び該素子形成面と反対側の面のうちの一方の面上に第１の樹脂材を塗布する工程と、
塗布された第１の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、
前記半導体ウエハにおける他方の面上に第２の樹脂材を塗布する工程と、
塗布された第２の樹脂材の硬化状態を硬化の前段階状態にまで移行させる工程と、
前記第１の樹脂材及び第２の樹脂材を硬化の前段階状態から硬化させることにより、前記第１の樹脂材からなる第１の樹脂層を形成すると共に、前記第２の樹脂材からなる第２の樹脂層を形成する工程と、
前記第１の樹脂層及び第２の樹脂層のうちの少なくとも前記素子形成面側に形成された樹脂層上に導体層を形成する工程と、
前記導体層が形成された前記半導体ウエハにおける前記複数の所定領域ごとに前記半導体ウエハを分割する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記導体層を形成する工程は、前記導体層を前記第１の樹脂層上及び第２の樹脂層上に同一工程で形成する工程であることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記導体層を形成する工程よりも後に、前記素子形成面側に形成された樹脂層上に前記導体層を覆う第３の樹脂層を形成する工程をさらに備えていることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
- 前記導体層を形成する工程よりも後に、
前記素子形成面側に形成された樹脂層上に前記導体層を覆う第３の樹脂層を形成する工程と、
前記第３の樹脂層に対して前記導体層を露出する開口部を選択的に形成する工程と、
前記第３の樹脂層の上に、前記開口部に充填し且つ前記第３の樹脂層の上面から突き出すように導電性の突起状部材を形成する工程とをさらに備えていることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24991999A JP4015787B2 (ja) | 1999-09-03 | 1999-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24991999A JP4015787B2 (ja) | 1999-09-03 | 1999-09-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077231A JP2001077231A (ja) | 2001-03-23 |
| JP4015787B2 true JP4015787B2 (ja) | 2007-11-28 |
Family
ID=17200148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24991999A Expired - Lifetime JP4015787B2 (ja) | 1999-09-03 | 1999-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4015787B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3726906B2 (ja) | 2003-03-18 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4179312B2 (ja) | 2004-09-15 | 2008-11-12 | セイコーエプソン株式会社 | 半導体装置の実装方法、半導体装置 |
| JP2008252132A (ja) * | 2004-09-15 | 2008-10-16 | Seiko Epson Corp | 半導体装置の実装方法 |
| WO2007001018A1 (ja) | 2005-06-29 | 2007-01-04 | Rohm Co., Ltd. | 半導体装置および半導体装置集合体 |
| JP2007012756A (ja) * | 2005-06-29 | 2007-01-18 | Rohm Co Ltd | 半導体装置 |
| JP4873180B2 (ja) * | 2006-11-22 | 2012-02-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4873179B2 (ja) * | 2006-11-22 | 2012-02-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2010034595A (ja) * | 2009-11-12 | 2010-02-12 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| JP6205955B2 (ja) * | 2013-07-31 | 2017-10-04 | 日立化成株式会社 | 半導体装置の製造方法及びその製造方法によって得られる半導体装置 |
-
1999
- 1999-09-03 JP JP24991999A patent/JP4015787B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077231A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0734059B1 (en) | Chip sized semiconductor device and a process for making it | |
| EP0734065B1 (en) | Chip sized semiconductor device and multi-chip-sized semiconductor device | |
| US8759964B2 (en) | Wafer level package structure and fabrication methods | |
| US8058100B2 (en) | Method for fabricating chip scale package structure with metal pads exposed from an encapsulant | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| KR100266698B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3416545B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| KR20080106097A (ko) | 배선 기판 및 그 제조 방법 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| JP4376388B2 (ja) | 半導体装置 | |
| JP2001168231A5 (ja) | ||
| JP4015787B2 (ja) | 半導体装置の製造方法 | |
| US20060131365A1 (en) | Method of manufacturing a semiconductor device | |
| JP3617647B2 (ja) | 半導体装置及びその製造方法 | |
| JP3408172B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| KR100601762B1 (ko) | 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP4056360B2 (ja) | 半導体装置及びその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070914 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |