JP4873179B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4873179B2 JP4873179B2 JP2007289515A JP2007289515A JP4873179B2 JP 4873179 B2 JP4873179 B2 JP 4873179B2 JP 2007289515 A JP2007289515 A JP 2007289515A JP 2007289515 A JP2007289515 A JP 2007289515A JP 4873179 B2 JP4873179 B2 JP 4873179B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- conductive film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(a)集積回路が形成された半導体基板の前記集積回路に電気的に接続された電極を有する第1の面に前記電極を覆うように導電膜を形成し、前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成し、前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去するとともに前記エッチングによって前記金属層の表面もエッチングする工程と、
を含む。本発明によれば、樹脂層を形成した後に金属層の表面をエッチングするので、樹脂層を形成するときに金属層に傷がついてもそれを除去することができる。
(2)本発明に係る半導体装置の製造方法は、
(a)集積回路が形成された半導体基板の前記集積回路に電気的に接続された電極を有する第1の面に応力緩和層を形成し、前記応力緩和層及び前記電極を覆うように導電膜を形成し、前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成し、前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去するとともに前記エッチングによって前記金属層の表面もエッチングする工程と、
を含む。本発明によれば、樹脂層を形成した後に金属層の表面をエッチングするので、樹脂層を形成するときに金属層に傷がついてもそれを除去することができる。
(3)本発明に係る半導体装置の製造方法は、
(a)半導体基板の第1の面に形成された導電膜上に形成され、前記導電膜の一部の上に位置する開口部を有するメッキレジスト層の前記開口部内に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして前記導電膜の一部をエッチングにより除去する工程と、
を含む。
(4)本発明に係る半導体装置の製造方法は、
(a)半導体基板の第1の面に配置された第1の樹脂層を覆うように配置された導電膜上に形成され、前記導電膜の一部の上に位置する開口部を有するメッキレジスト層の前記開口部内に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして前記導電膜の一部をエッチングにより除去する工程と、
を含む。
(5)この半導体装置の製造方法において、前記(d)工程において、前記金属層の一部も前記エッチングによりエッチングされてもよい。
(6)この半導体装置の製造方法において、前記(c)工程を、前記金属層が支持体に接触するように、前記半導体基板を前記支持体に載せて行ってもよい。
(7)この半導体装置の製造方法において、前記(c)工程後に前記(b)工程を行ってもよい。
(8)この半導体装置の製造方法において、前記(a)工程において、前記金属層を、前記メッキレジスト層の高さを超えないように形成してもよい。
図1(A)〜図3は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板(例えばSi(シリコン)からなる半導体ウエハ)10を使用する。半導体基板10には集積回路19を形成する。詳しくは、半導体基板10の一方の面に、周知の半導体プロセスによって集積回路19を形成する。集積回路19は、半導体基板10の一方の表層に作りこまれる。また、集積回路19に半導体基板に形成された内部配線を介して電気的に接続されるように電極12を形成し、電極12の少なくとも一部が露出する様にパッシベーション膜14を形成する。言い換えると、集積回路19から接続された配線のうち、パッシベーション膜14から露出する部分が電極12である。パッシベーション膜14は無機材料(例えばSi等の無機酸化物)で形成されることが多い。
図5(A)及び図5(B)は、本発明の第1の実施の形態の変形例を説明する図である。本変形例では、図5(A)に示すように、開口20を有するメッキレジスト層22を残したままで樹脂層28を形成する。詳しくは、メッキレジスト層22を支持体30に接触させる。金属層24が、メッキレジスト層22よりも低く、開口20から盛り上がらないようになっていれば、金属層24が支持体30に接触しないので傷が付くことを防止できる。樹脂層28の形成プロセスは、図2(A)を参照して説明した内容を適用することができる。そして、図5(B)に示すように樹脂層28を形成した後、メッキレジスト層22を除去する。本変形例でも、上記第1の実施の形態で説明した効果を達成することができる。
図6(A)〜図9は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。
図10(A)及び図10(B)は、本発明の第2の実施の形態の変形例を説明する図である。本変形例では、図10(A)に示すように、開口120を有するメッキレジスト層122を残したままで樹脂層28を形成する。詳しくは、メッキレジスト層122を支持体30に接触させる。金属層124が、メッキレジスト層122よりも低く、開口120から盛り上がらないようになっていれば、金属層124が支持体30に接触しないので傷が付くことを防止できる。樹脂層28の形成プロセスは、図7(A)を参照して説明した内容を適用することができる。そして、図10(B)に示すように樹脂層28を形成した後、メッキレジスト層122を除去する。本変形例でも、上記第2の実施の形態(第1の実施の形態の説明を引用)で説明した効果を達成することができる。
Claims (3)
- (a)集積回路が形成された半導体基板の前記集積回路に電気的に接続された電極を有する第1の面に応力緩和層を形成し、前記応力緩和層及び前記電極を覆うように導電膜を形成し、前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成し、前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去するとともに前記エッチングによって前記金属層の表面もエッチングする工程と、
を含み、
前記(c)工程を、前記金属層が支持体に接触するように、前記半導体基板を前記支持体に載せて行う半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(c)工程後に、前記(b)工程を行う半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記(a)工程において、前記金属層を、前記メッキレジスト層の高さを超えないように形成する半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007289515A JP4873179B2 (ja) | 2006-11-22 | 2007-11-07 | 半導体装置の製造方法 |
US11/942,823 US7615474B2 (en) | 2006-11-22 | 2007-11-20 | Method for manufacturing semiconductor device with reduced damage to metal wiring layer |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006315951 | 2006-11-22 | ||
JP2006315951 | 2006-11-22 | ||
JP2007289515A JP4873179B2 (ja) | 2006-11-22 | 2007-11-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153629A JP2008153629A (ja) | 2008-07-03 |
JP4873179B2 true JP4873179B2 (ja) | 2012-02-08 |
Family
ID=39655435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007289515A Expired - Fee Related JP4873179B2 (ja) | 2006-11-22 | 2007-11-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4873179B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010134082A (ja) * | 2008-12-03 | 2010-06-17 | Advanced Photonics Inc | 部品の取付方法及びこれによって製造される装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4015787B2 (ja) * | 1999-09-03 | 2007-11-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3732378B2 (ja) * | 2000-03-03 | 2006-01-05 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3727939B2 (ja) * | 2003-01-08 | 2005-12-21 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP2004241673A (ja) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | 半導体装置、電子機器および半導体装置の製造方法 |
JP2006229112A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-11-07 JP JP2007289515A patent/JP4873179B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008153629A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4995551B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
JP2008108908A (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7879714B2 (en) | Semiconductor device manufacturing method | |
CN109727942B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2012074406A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007019102A (ja) | 半導体装置の製造方法 | |
JP4873179B2 (ja) | 半導体装置の製造方法 | |
JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7615474B2 (en) | Method for manufacturing semiconductor device with reduced damage to metal wiring layer | |
JP4873180B2 (ja) | 半導体装置の製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
US8143173B2 (en) | Method for manufacturing semiconductor device | |
JP4686962B2 (ja) | 半導体装置の製造方法 | |
US20180027652A1 (en) | Circuit board and manufacturing method thereof | |
US10388603B2 (en) | Thin film element and method for manufacturing the same | |
JP2006108520A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4348538B2 (ja) | 半導体ウエハ及び半導体チップの製造方法 | |
JP2018073968A (ja) | 半導体装置及びその製造方法 | |
JP2008141020A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2008130923A (ja) | 半導体装置の製造方法 | |
JP2007250849A (ja) | 半導体装置の製造方法 | |
JP2005302981A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |