JP4873179B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4873179B2
JP4873179B2 JP2007289515A JP2007289515A JP4873179B2 JP 4873179 B2 JP4873179 B2 JP 4873179B2 JP 2007289515 A JP2007289515 A JP 2007289515A JP 2007289515 A JP2007289515 A JP 2007289515A JP 4873179 B2 JP4873179 B2 JP 4873179B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
conductive film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007289515A
Other languages
English (en)
Other versions
JP2008153629A (ja
Inventor
康則 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007289515A priority Critical patent/JP4873179B2/ja
Priority to US11/942,823 priority patent/US7615474B2/en
Publication of JP2008153629A publication Critical patent/JP2008153629A/ja
Application granted granted Critical
Publication of JP4873179B2 publication Critical patent/JP4873179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明のいくつかの態様は、半導体装置の製造方法に関する。
近年、半導体装置の小型化の要求に伴い、半導体ウエハの能動面に配線やバンプとなる金属層を形成するプロセスが開発されており、半導体装置を薄型化するため、薄い半導体ウエハが使用される場合がある。その場合、薄い半導体ウエハを補強するためにその裏面に樹脂層を形成することが知られている(特許文献1)。しかし、従来の技術では、半導体ウエハの裏面に樹脂層を形成するときに、能動面の金属層に傷を付けるおそれがあり、その対策が必要であった。
特開2000−332034号公報
本発明は、高品質の半導体装置を製造することを目的とする。
(1)本発明に係る半導体装置の製造方法は、
(a)集積回路が形成された半導体基板の前記集積回路に電気的に接続された電極を有する第1の面に前記電極を覆うように導電膜を形成し、前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成し、前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去するとともに前記エッチングによって前記金属層の表面もエッチングする工程と、
を含む。本発明によれば、樹脂層を形成した後に金属層の表面をエッチングするので、樹脂層を形成するときに金属層に傷がついてもそれを除去することができる。
(2)本発明に係る半導体装置の製造方法は、
(a)集積回路が形成された半導体基板の前記集積回路に電気的に接続された電極を有する第1の面に応力緩和層を形成し、前記応力緩和層及び前記電極を覆うように導電膜を形成し、前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成し、前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去するとともに前記エッチングによって前記金属層の表面もエッチングする工程と、
を含む。本発明によれば、樹脂層を形成した後に金属層の表面をエッチングするので、樹脂層を形成するときに金属層に傷がついてもそれを除去することができる。
(3)本発明に係る半導体装置の製造方法は、
(a)半導体基板の第1の面に形成された導電膜上に形成され、前記導電膜の一部の上に位置する開口部を有するメッキレジスト層の前記開口部内に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして前記導電膜の一部をエッチングにより除去する工程と、
を含む。
上記の半導体装置の製造方法においては、例えば、前記(d)工程において、前記金属層をマスクとすることにより、新たにレジストを用いることなく導電膜のパターニングをすることが可能となる。また、上記の半導体装置の製造方法により、前記金属層と前記半導体基板の前記第1の面との間に導電膜が介在する構成を有する半導体装置の製造が可能となるが、このような構成によれば、前記金属層の密着性や前記金属層に含まれる成分の前記半導体基板への浸透等を抑制することが可能となる。更に、上記の半導体装置の製造方法によれば、前記(d)工程において、前記金属層の材料、あるいはエッチング剤を適宜選択することにより、前記金属層の表面もエッチングすることが可能となり、このような工程を、前記(d)工程の以前に前記金属層に付着した不純物の除去あるいは前記金属層に生じた傷の修復に積極的に利用することが可能となる。
(4)本発明に係る半導体装置の製造方法は、
(a)半導体基板の第1の面に配置された第1の樹脂層を覆うように配置された導電膜上に形成され、前記導電膜の一部の上に位置する開口部を有するメッキレジスト層の前記開口部内に金属層を形成する工程と、
(b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
(c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
(d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして前記導電膜の一部をエッチングにより除去する工程と、
を含む。
上記の半導体装置の製造方法においては、例えば、前記(d)工程において、前記金属層をマスクとすることにより、新たにレジストを用いることなく導電膜のパターニングをすることが可能となる。また、上記の半導体装置の製造方法により、前記金属層と前記半導体基板の前記第1の面との間に導電膜が介在する構成を有する半導体装置の製造が可能となるが、このような構成によれば、前記金属層の密着性や前記金属層に含まれる成分の前記半導体基板への浸透等を抑制することが可能となる。更に、上記の半導体装置の製造方法によれば、前記(d)工程において、前記金属層の材料、あるいはエッチング剤を適宜選択することにより、前記金属層の表面もエッチングすることが可能となり、このような工程を、前記(d)工程の以前に前記金属層に付着した不純物の除去あるいは前記金属層に生じた傷の修復に積極的に利用することが可能となる。
(5)この半導体装置の製造方法において、前記(d)工程において、前記金属層の一部も前記エッチングによりエッチングされてもよい。
(6)この半導体装置の製造方法において、前記(c)工程を、前記金属層が支持体に接触するように、前記半導体基板を前記支持体に載せて行ってもよい。
(7)この半導体装置の製造方法において、前記(c)工程後に前記(b)工程を行ってもよい。
(8)この半導体装置の製造方法において、前記(a)工程において、前記金属層を、前記メッキレジスト層の高さを超えないように形成してもよい。
(第1の実施の形態)
図1(A)〜図3は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板(例えばSi(シリコン)からなる半導体ウエハ)10を使用する。半導体基板10には集積回路19を形成する。詳しくは、半導体基板10の一方の面に、周知の半導体プロセスによって集積回路19を形成する。集積回路19は、半導体基板10の一方の表層に作りこまれる。また、集積回路19に半導体基板に形成された内部配線を介して電気的に接続されるように電極12を形成し、電極12の少なくとも一部が露出する様にパッシベーション膜14を形成する。言い換えると、集積回路19から接続された配線のうち、パッシベーション膜14から露出する部分が電極12である。パッシベーション膜14は無機材料(例えばSi等の無機酸化物)で形成されることが多い。
図1(A)に示すように、集積回路19に電気的に接続された電極12を有する第1の面(パッシベーション膜14の表面)16に電極12を覆うように導電膜18を形成する。導電膜18は少なくとも1層からなり、複数層から形成してもよい。例えば、パッシベーション膜14上にチタンとタングステンの混合材料からなる下地層を形成し、その上に、後述する電解メッキで析出する金属と同じ金属(例えば銅)からなる表皮層を形成してもよい。導電膜18はスパッタリングによって形成することができる。
図1(B)に示すように、導電膜18上に導電膜18の一部が露出する開口20を有するようにメッキレジスト層22を形成する。メッキレジスト層22は、感光性樹脂で形成することができる。感光性樹脂は、紫外線硬化性樹脂であってもよいが、熱硬化性樹脂であれば硬化を簡単に行える。感光性樹脂前駆体層を導電膜18上に形成し、露光・現像を含むフォトリソグラフィによって開口20を形成し、硬化することでメッキレジスト層22を形成する。開口20は、電極12とオーバーラップするように形成し、電極12より大きく電極12の全体を囲む大きさで形成してもよいし、電極12と一部がオーバーラップするが他の部分がオーバーラップしないように形成してもよい。なお、感光性樹脂前駆体層を硬化するときに、開口20の内側面が傾斜するように、開口20を外方向に拡がるテーパー形状にしてもよい。言い換えると、メッキレジスト層22の半導体基板10と対向する面側の開口より、メッキレジスト層22の半導体基板10と対向する面とは反対面側の開口の方が大きくなっていてもよい。
図1(C)に示すように、導電膜18に電流を流して行う電解メッキによって導電膜18のメッキレジスト層22からの露出部上に金属層24を形成する。電解メッキで導電膜18は電極として使用する。金属層24は例えば銅からなる層である。金属層24は、メッキレジスト層22の高さを超えないように(つまり開口20から盛り上がらないように)形成することで、開口20の幅で形成することができる。
図1(D)に示すように、メッキレジスト層22を除去する。
次に、半導体基板10の第1の面16とは反対の第2の面26に樹脂層28を形成する。この工程は、半導体基板10を支持体30に支持させて(あるいは載せて)行う。詳しくは、第1の面16を支持体30に向けて、金属層24を支持体30に接触させる。導電膜18が支持体30に接触してもよい。そして、図2(A)に示すように、第2の面26に樹脂前駆体層32を形成する。樹脂前駆体は、紫外線硬化性樹脂であってもよいが、熱硬化性樹脂であれば硬化を簡単に行える。樹脂前駆体層32の形成は、スクリーン印刷によって行えば材料の無駄が少ないが、スピンコートによって行うことを妨げるものではない。樹脂前駆体層32を硬化して樹脂層28を形成する(図2(B)参照)。例えば、樹脂前駆体層32として熱硬化性樹脂を用いた場合は、この樹脂前駆体層32に熱を加えて硬化させて樹脂層28を形成する。あるいは、テープ又はシートを貼り付けることで樹脂層28を設けてもよい。樹脂層28を設けることで、半導体基板10の第2の面26を保護するとともに、薄い半導体基板10を補強することができる。
図2(C)に示すように、金属層24をマスクとして、導電膜18の金属層24からの露出部をエッチングして除去する。このとき、エッチングによって金属層24の表面もエッチングされる。本実施の形態によれば、樹脂層28を形成した後に金属層24の表面をエッチングするので、樹脂層28を形成するときに金属層24に傷がついてもそれを除去することができる。また、樹脂層28の形成プロセスで、樹脂前駆体層32を硬化するときに形成された金属層24上の酸化膜も除去することができる。本実施の形態では、金属層24及び導電膜18によって、電極12上にバンプが形成される。
図3に示すように、金属層24上に外部端子34を形成する。外部端子34は、半田で形成してもよい。例えばクリーム半田を金属層24上に設け、クリーム半田を溶融して表面張力でボール状に形成してもよい。本実施の形態では、外部端子34を設ける前に樹脂層28を形成するので、外部端子34を避けるように半導体基板10を支持する工夫が不要であって工程の簡略化を図ることができる。そして、半導体基板10を切断(ダイシング又はスクライビング)して、図4に示すように、半導体装置(フリップチップタイプの半導体装置)を得ることができる。
(第1の実施の形態の変形例)
図5(A)及び図5(B)は、本発明の第1の実施の形態の変形例を説明する図である。本変形例では、図5(A)に示すように、開口20を有するメッキレジスト層22を残したままで樹脂層28を形成する。詳しくは、メッキレジスト層22を支持体30に接触させる。金属層24が、メッキレジスト層22よりも低く、開口20から盛り上がらないようになっていれば、金属層24が支持体30に接触しないので傷が付くことを防止できる。樹脂層28の形成プロセスは、図2(A)を参照して説明した内容を適用することができる。そして、図5(B)に示すように樹脂層28を形成した後、メッキレジスト層22を除去する。本変形例でも、上記第1の実施の形態で説明した効果を達成することができる。
(第2の実施の形態)
図6(A)〜図9は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。
図6(A)に示すように、集積回路が形成された半導体基板10の集積回路19に電気的に接続された電極12を有する第1の面16に応力緩和層100を形成する。半導体基板10、集積回路19、電極12及び第1の面16については第1の実施の形態で説明した内容が該当し、さらに、パッシベーション膜14の内容も本実施の形態に適用される。応力緩和層(または第1の樹脂層)100は、少なくとも電極12の少なくとも一部を避けて形成する。例えば、感光性樹脂によってフォトリソグラフィを適用して応力緩和層100を形成してもよい。また、熱硬化性樹脂を使用して応力緩和層100を形成してもよい。応力緩和層100の側面は傾斜面になっていてもよい。この傾斜面は、熱硬化性樹脂前駆体の熱収縮によって形成される。応力緩和層100を、後述する半導体基板10の切断ラインを避けて形成すれば、カッタ(又はスクライバ)の目詰まりを防止することができる。
図6(B)に示すように、応力緩和層100及び電極12を覆うように導電膜118を形成する。導電膜118には、図1(A)を参照して説明した導電膜18の内容が該当する。
図6(C)に示すように、導電膜118上に導電膜118の一部が露出する開口120を有するようにメッキレジスト層122を形成する。メッキレジスト層122の開口120は、導電膜118の電極12上の部分を露出するとともに、電極12上の部分から配線の形状で連続的に延びる部分を露出している。メッキレジスト層122のその他の詳細は、図1(B)を参照して説明したメッキレジスト層22の内容が該当する。
図6(D)に示すように、導電膜118に電流を流して行う電解メッキによって導電膜118のメッキレジスト層122からの露出部上に金属層124を形成する。電解メッキによる金属層124の形成については、図1(C)を参照して説明した電解メッキ及び金属層24の内容が該当する。
図6(E)に示すように、メッキレジスト層122を除去する。
次に、半導体基板10の第1の面16とは反対の第2の面26に樹脂層(または第2の樹脂層)28を形成する。この工程では、第1の面16を支持体30に向けて、金属層124を支持体30に接触させる。導電膜118が支持体30に接触してもよい。そして、図7(A)に示すように、第2の面26に樹脂前駆体層32を形成する。樹脂前駆体層32を硬化して樹脂層28を形成する(図7(B)参照)。例えば、樹脂前駆体層32として熱硬化性樹脂を用いた場合は、この樹脂前駆体層32に熱を加えて硬化させて樹脂層28を形成する。樹脂層28を設けることで、半導体基板10の第2の面26を保護するとともに、薄い半導体基板10を補強することができる。その他の詳細は、図2(A)及び図2(B)を参照して説明した内容が該当する。
図7(C)に示すように、金属層124をマスクとして、導電膜118の金属層124からの露出部をエッチングして除去し、エッチングによって金属層124の表面を研磨する。その詳細及び作用効果は、図2(C)を参照して説明した内容が該当する。本実施の形態では、金属層124及び導電膜118によって、電極12に電気的に接続される配線が形成される。
図8(A)に示すように、ソルダレジスト層130を形成する。ソルダレジスト層130は、金属層124の一部(例えばランド)を露出させるように、金属層124のその他の部分全体を覆うように形成する。ソルダレジスト層130は、応力緩和層100上に載っていてもよい。ただし、ソルダレジスト層130を、後述する半導体基板10の切断ラインを避けて形成すれば、カッタ(又はスクライバ)の目詰まりを防止することができる。ソルダレジスト層130は、感光性樹脂を使用し、フォトリソグラフィの工程によってパターニングし硬化して形成することができる。熱硬化性樹脂であれば熱によって硬化することができる。
図8(B)に示すように、金属層124上に外部端子134を形成する。外部端子134の詳細は、図3を参照して説明した内容が該当する。そして、半導体基板10を切断(ダイシング又はスクライビング)して、図9に示すように、半導体装置(フリップチップタイプの半導体装置)を得ることができる。
(第2の実施の形態の変形例)
図10(A)及び図10(B)は、本発明の第2の実施の形態の変形例を説明する図である。本変形例では、図10(A)に示すように、開口120を有するメッキレジスト層122を残したままで樹脂層28を形成する。詳しくは、メッキレジスト層122を支持体30に接触させる。金属層124が、メッキレジスト層122よりも低く、開口120から盛り上がらないようになっていれば、金属層124が支持体30に接触しないので傷が付くことを防止できる。樹脂層28の形成プロセスは、図7(A)を参照して説明した内容を適用することができる。そして、図10(B)に示すように樹脂層28を形成した後、メッキレジスト層122を除去する。本変形例でも、上記第2の実施の形態(第1の実施の形態の説明を引用)で説明した効果を達成することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(D)は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。 図2(A)〜図2(C)は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。 図3は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。 図4は、本発明の第1の実施の形態に係る方法によって製造された半導体装置を示す図である。 図5(A)及び図5(B)は、本発明の第1の実施の形態の変形例を説明する図である。 図6(A)〜図6(E)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。 図7(A)〜図7(C)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。 図8(A)及び図8(B)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。 図9は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。 図10(A)及び図10(B)は、本発明の第2の実施の形態の変形例を説明する図である。
符号の説明
10…半導体基板、 12…電極、 14…パッシベーション膜、 16…第1の面 18…導電膜、 20…開口、 22…メッキレジスト層、 24…金属層、 26…第2の面 28…樹脂層、 30…支持体、 32…樹脂前駆体層、 34…外部端子、 100…応力緩和層、 118…導電膜、 120…開口、 122…メッキレジスト層、 124…金属層、 130…ソルダレジスト層、134…外部端子

Claims (3)

  1. (a)集積回路が形成された半導体基板の前記集積回路に電気的に接続された電極を有する第1の面に応力緩和層を形成し、前記応力緩和層及び前記電極を覆うように導電膜を形成し、前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成し、前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
    (b)前記(a)工程後に、前記メッキレジスト層を除去する工程と、
    (c)前記(a)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に樹脂層を形成する工程と、
    (d)前記(a)、(b)及び(c)工程後に、前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去するとともに前記エッチングによって前記金属層の表面もエッチングする工程と、
    を含み、
    前記(c)工程を、前記金属層が支持体に接触するように、前記半導体基板を前記支持体に載せて行う半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記(c)工程後に、前記(b)工程を行う半導体装置の製造方法。
  3. 請求項記載の半導体装置の製造方法において、
    前記(a)工程において、前記金属層を、前記メッキレジスト層の高さを超えないように形成する半導体装置の製造方法。
JP2007289515A 2006-11-22 2007-11-07 半導体装置の製造方法 Expired - Fee Related JP4873179B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007289515A JP4873179B2 (ja) 2006-11-22 2007-11-07 半導体装置の製造方法
US11/942,823 US7615474B2 (en) 2006-11-22 2007-11-20 Method for manufacturing semiconductor device with reduced damage to metal wiring layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006315951 2006-11-22
JP2006315951 2006-11-22
JP2007289515A JP4873179B2 (ja) 2006-11-22 2007-11-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008153629A JP2008153629A (ja) 2008-07-03
JP4873179B2 true JP4873179B2 (ja) 2012-02-08

Family

ID=39655435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289515A Expired - Fee Related JP4873179B2 (ja) 2006-11-22 2007-11-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4873179B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134082A (ja) * 2008-12-03 2010-06-17 Advanced Photonics Inc 部品の取付方法及びこれによって製造される装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4015787B2 (ja) * 1999-09-03 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法
JP3727939B2 (ja) * 2003-01-08 2005-12-21 新光電気工業株式会社 半導体装置の製造方法
JP2004241673A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 半導体装置、電子機器および半導体装置の製造方法
JP2006229112A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008153629A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2008108908A (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US7879714B2 (en) Semiconductor device manufacturing method
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
JP2007019102A (ja) 半導体装置の製造方法
JP4873179B2 (ja) 半導体装置の製造方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7615474B2 (en) Method for manufacturing semiconductor device with reduced damage to metal wiring layer
JP4873180B2 (ja) 半導体装置の製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
US8143173B2 (en) Method for manufacturing semiconductor device
JP4686962B2 (ja) 半導体装置の製造方法
US20180027652A1 (en) Circuit board and manufacturing method thereof
US10388603B2 (en) Thin film element and method for manufacturing the same
JP2006108520A (ja) 半導体装置及び半導体装置の製造方法
JP4348538B2 (ja) 半導体ウエハ及び半導体チップの製造方法
JP2018073968A (ja) 半導体装置及びその製造方法
JP2008141020A (ja) 半導体装置及び半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP2008130923A (ja) 半導体装置の製造方法
JP2007250849A (ja) 半導体装置の製造方法
JP2005302981A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees