JP4686962B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4686962B2 JP4686962B2 JP2003198880A JP2003198880A JP4686962B2 JP 4686962 B2 JP4686962 B2 JP 4686962B2 JP 2003198880 A JP2003198880 A JP 2003198880A JP 2003198880 A JP2003198880 A JP 2003198880A JP 4686962 B2 JP4686962 B2 JP 4686962B2
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- layer
- base metal
- metal layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置には、一般的にＣＳＰ(chip size package)と呼ばれるもので、シリコン基板上に形成された再配線の接続パッド部上面に柱状電極を形成し、再配線を含む半導体基板上に封止膜をその上面が柱状電極の上面と面一となるように形成したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−５７２９１号公報
【０００４】
この特許文献１に記載された半導体装置の製造方法では、ウエハ状態のシリコン基板上に形成された下地金属層の上面に開口部を有する第１のメッキレジスト膜を形成し、銅の電解メッキにより、第１のメッキレジスト膜の開口部内の下地金属層の上面に再配線（第２の導体層）を形成し、次いで、第１のメッキレジスト膜を剥離し、次いで、再配線を含む下地金属層の上面に開口部を有する第２のメッキレジスト膜を形成し、銅の電解メッキにより、第２のメッキレジスト膜の開口部内の再配線の接続パッド部上面に柱状電極を形成し、次いで、第２のレジスト膜を剥離している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置の製造方法では、銅の電解メッキにより再配線を形成した後に第１のメッキレジスト膜を剥離しているが、このように再配線を形成した後にメッキレジスト膜を剥離すると、再配線の表面がレジスト剥離液に曝されて変質し、この表面が変質した再配線の接続パッド部上面に銅の電解メッキにより柱状電極を形成すると、柱状電極の再配線の接続パッド部上面に対する密着性が著しく低下してしまうことが確認された。ここで、銅からなる再配線の表面の変質層をエッチングして除去するようにすることが考えられるが、同時に銅からなる下地金属層もエッチングされるため、特に、ウエハ状態のシリコン基板の周辺部に形成された、膜厚むら等により比較的薄い下地金属層がほとんど除去されてしまうことがあり、ひいては柱状電極を形成するための銅の電解メッキに悪影響を与えることがあった。
【０００６】
そこで、この発明は、再配線の上面が変質しないようにすることができ、あるいは、再配線の表面の変質層を除去しても柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に下地金属層を形成し、該下地金属層上に該下地金属層をメッキ電流路とした銅の電解メッキにより再配線を形成し、該再配線の接続パッド部上に前記下地金属層をメッキ電流路とした銅の電解メッキにより柱状電極を形成する半導体装置の製造方法において、前記再配線を前記下地金属層上に形成したメッキレジスト膜を用いて形成した後に、前記再配線および前記メッキレジスト膜の上面に、対応するエッチング液が前記再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、前記メッキレジスト膜をその上に形成された前記金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、前記再配線上に形成された前記金属薄膜を前記対応するエッチング液によりエッチングして除去することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記下地金属層をＴｉ層とＣｕ層との２層に形成することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記金属薄膜をスパッタまたは蒸着により形成することを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記金属薄膜をＴｉ、Ｔｉ−Ｗ、Ｃｒのいずれかによって形成することを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記金属薄膜を膜厚５００〜３０００Åに形成することを特徴とするものである。
請求項６に記載の発明は、半導体基板上にＴｉ層上にＣｕ層を形成した２層構造の下地金属層を形成し、該下地金属層上に該下地金属層をメッキ電流路とした銅の電解メッキにより再配線を形成し、該再配線の接続パッド部上に前記下地金属層をメッキ電流路とした銅の電解メッキにより柱状電極を形成する半導体装置の製造方法において、前記再配線を前記下地金属層上に形成したメッキレジスト膜を用いて形成した後に、前記メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、前記レジスト剥離液に曝された前記再配線の表面に形成された変質層を除去し、次いで、前記再配線および前記下地金属層の表面に銅薄膜を形成することを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記銅薄膜をスパッタまたは蒸着により形成することを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記銅薄膜をその膜厚が前記再配線の表面の変質層を除去した膜厚と同程度となるように形成することを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記銅薄膜を膜厚５００〜６０００Åに形成することを特徴とするものである。
そして、請求項１に記載の発明によれば、再配線を下地金属層上に形成したメッキレジスト膜を用いて形成した後に、再配線およびメッキレジスト膜の上面に、対応するエッチング液が再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、メッキレジスト膜をその上に形成された金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、再配線上に形成された金属薄膜を上記対応するエッチング液によりエッチングして除去しているので、再配線の上面がレジスト剥離液に曝されることがなく、したがって再配線の上面が変質しないようにすることができる。
また、請求項６に記載の発明によれば、再配線をＴｉ層上にＣｕ層を形成した２層構造の下地金属層上に形成したメッキレジスト膜を用いて形成した後に、メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、レジスト剥離液に曝された再配線の表面に形成された変質層を除去し、次いで、再配線および下地金属層の表面に銅薄膜を形成しているので、再配線の表面の変質層を除去しても柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる。
【０００８】
【発明の実施の形態】
図１はこの発明の一実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置は、一般的にＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。
【０００９】
絶縁膜３の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられている。この場合、絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。保護膜５の上面の所定の箇所には銅等からなる下地金属層７が両開口部４、６を介して接続パッド２に接続されて設けられている。下地金属層７の上面全体には銅からなる再配線８が設けられている。
【００１０】
再配線８の接続パッド部上面には銅からなる柱状電極９が設けられている。再配線８を含む保護膜５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１０がその上面が柱状電極９の上面と面一となるように設けられている。封止膜１０から露出された柱状電極９の上面には半田ボール１１が設けられている。
【００１１】
次に、この半導体装置の製造方法について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）１上にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられ、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路が形成され、接続パッド２は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
【００１２】
次に、図３に示すように、両開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層７を形成する。この場合、下地金属層７は、詳細には図示していないが、スパッタまたは蒸着により形成したＴｉ層上にスパッタまたは蒸着によりＣｕ層を形成した２層構造となっている。
【００１３】
次に、下地金属層７の上面にメッキレジスト膜２１をパターン形成する。この場合、再配線８形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２１の開口部２２内の下地金属層７の上面に再配線８が形成される。
【００１４】
次に、図４に示すように、再配線８およびメッキレジスト膜２１の上面にＴｉ薄膜２３をスパッタまたは蒸着により膜厚５００〜３０００Åに形成する。次に、レジスト剥離液を用いて、メッキレジスト膜２１をその上に形成されたＴｉ薄膜２３と共に剥離する。すなわち、メッキレジスト膜２１上に形成されたＴｉ薄膜２３は、所謂リフトオフされ、メッキレジスト膜２１と共に除去される。したがって、この状態では、図５に示すように、再配線８の上面にのみＴｉ薄膜２３が残存されている。
【００１５】
このように、レジスト剥離液を用いてメッキレジスト膜２１を剥離するとき、再配線８の上面はＴｉ薄膜２３で覆われているため、再配線８の上面がレジスト剥離液に曝されることはない。したがって、再配線８の上面が変質することはなく、後述の如く、再配線８の接続パッド部上面に銅の電解メッキにより柱状電極９を形成しても、柱状電極９の再配線８の接続パッド部上面に対する密着性を良くすることができる。
【００１６】
次に、Ｔｉ薄膜２３をエッチングして除去する（図６参照）。この場合、Ｔｉエッチング液として、後述の如く、下地金属層７のうちのＴｉ層をエッチングするときに用いるものと同じである、過酸化水素とアルカリ系の水溶液を用いると、再配線８の上面が変質することはなく、また、銅からなる再配線８および下地金属層７のうちのＣｕ層はほとんどエッチングされることはない。
【００１７】
次に、図７に示すように、再配線８を含む下地金属層７の上面にメッキレジスト膜２４をパターン形成する。この場合、柱状電極９形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２４の開口部２５内の再配線８の接続パッド部上面に柱状電極９が形成される。
【００１８】
次に、メッキレジスト膜２４をレジスト剥離液を用いて剥離する。この場合、再配線８の接続パッド部上面には既に柱状電極９が形成されているため、再配線８の接続パッド部上面がレジスト剥離液に曝されることはない。なお、再配線８の接続パッド部上面以外の表面はレジスト剥離液に曝されて変質するが、再配線８の接続パッド部上面以外の表面が変質しても何ら支障はない。
【００１９】
次に、柱状電極９および再配線８をマスクとして下地金属層７の不要な部分をエッチングして除去すると、図８に示すように、再配線８下にのみ下地金属層７が残存される。この場合、Ｃｕエッチング液としては硫化物塩系水溶液を用い、Ｔｉエッチング液としては過酸化水素とアルカリ系の水溶液を用いる。
【００２０】
次に、図９に示すように、印刷法やトランスファモールド法等により、柱状電極９および再配線８を含む保護膜５の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１０をその厚さが柱状電極９の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極９の上面は封止膜１０によって覆われている。
【００２１】
次に、封止膜１０および柱状電極９の上面側を適宜に研磨し、図１０に示すように、柱状電極９の上面を露出させ、且つ、この露出された柱状電極９の上面を含む封止膜１０の上面を平坦化する。次に、図１１に示すように、封止膜９から露出された柱状電極９の上面に半田ボール１１を形成する。次に、図１２に示すように、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。
【００２２】
なお、Ｔｉ薄膜２３の代わりに、対応するエッチング液が銅からなる再配線８の表面状態に影響を与えにくい金属、例えば、Ｔｉ−Ｗ合金薄膜やＣｒ薄膜を膜厚５００〜３０００Åに形成するようにしてもよい。この場合、Ｔｉ−Ｗ合金エッチング液としては過酸化水素を用い、Ｃｒエッチング液としては硝酸ニアンモニウムセリウム（IV）と過塩素酸との混合液あるいは硝酸ニアンモニウムセリウム（IV）と硝酸との混合液を用いる。
【００２３】
また、図３に示す工程後に、メッキレジスト膜２１をレジスト剥離液を用いて剥離してもよい（図１３参照）。ただし、この場合、再配線８の表面がレジスト剥離液に曝されて変質する。そこで、次に、図１４に示すように、再配線８の表面の変質層をエッチングして除去する。この場合、再配線８下以外の領域における下地金属層７のうちのＣｕ層もエッチングされるため、特に、ウエハ状態のシリコン基板１の周辺部に形成された、膜厚むら等により比較的薄い下地金属層７のうちのＣｕ層がほとんど除去されても、下地金属層７のうちのＴｉ層は残存される。
【００２４】
次に、図１５に示すように、スパッタまたは蒸着により、上面全体にＣｕ薄膜３１を膜厚５００〜６０００Åに形成する。すなわち、再配線８の表面の変質層をエッチングして除去した膜厚と同程度の膜厚だけ、上面全体にＣｕ薄膜３１を形成し、Ｃｕ薄膜３１を含む、再配線８の膜厚および下地金属層７のうちのＣｕ層の膜厚を元の膜厚程度とする。
【００２５】
このように、Ｃｕ薄膜３１を含む、再配線８の膜厚および下地金属層７のうちのＣｕ層の膜厚を元の膜厚程度としているため、再配線８の表面の変質層を除去しても、柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる。以下、図７に示す工程に続く。
【００２６】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、再配線を下地金属層上に形成したメッキレジスト膜を用いて形成した後に、再配線およびメッキレジスト膜の上面に、対応するエッチング液が再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、メッキレジスト膜をその上に形成された金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、再配線上に形成された金属薄膜を上記対応するエッチング液によりエッチングして除去しているので、再配線の上面がレジスト剥離液に曝されることがなく、したがって再配線の上面が変質しないようにすることができる。
また、請求項６に記載の発明によれば、再配線をＴｉ層上にＣｕ層を形成した２層構造の下地金属層上に形成したメッキレジスト膜を用いて形成した後に、メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、レジスト剥離液に曝された再配線の表面に形成された変質層を除去し、次いで、再配線および下地金属層の表面に銅薄膜を形成しているので、再配線の表面の変質層を除去しても柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての製造方法により製造された半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】この発明の他の実施形態としての製造方法において、所定の工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【符号の説明】
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 再配線
９ 柱状電極
１０ 封止膜
１１ 半田ボール
２１ メッキレジスト膜
２３ Ｔｉ薄膜
２４ メッキレジスト膜
３１ Ｃｕ薄膜
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置には、一般的にＣＳＰ(chip size package)と呼ばれるもので、シリコン基板上に形成された再配線の接続パッド部上面に柱状電極を形成し、再配線を含む半導体基板上に封止膜をその上面が柱状電極の上面と面一となるように形成したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−５７２９１号公報
【０００４】
この特許文献１に記載された半導体装置の製造方法では、ウエハ状態のシリコン基板上に形成された下地金属層の上面に開口部を有する第１のメッキレジスト膜を形成し、銅の電解メッキにより、第１のメッキレジスト膜の開口部内の下地金属層の上面に再配線（第２の導体層）を形成し、次いで、第１のメッキレジスト膜を剥離し、次いで、再配線を含む下地金属層の上面に開口部を有する第２のメッキレジスト膜を形成し、銅の電解メッキにより、第２のメッキレジスト膜の開口部内の再配線の接続パッド部上面に柱状電極を形成し、次いで、第２のレジスト膜を剥離している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置の製造方法では、銅の電解メッキにより再配線を形成した後に第１のメッキレジスト膜を剥離しているが、このように再配線を形成した後にメッキレジスト膜を剥離すると、再配線の表面がレジスト剥離液に曝されて変質し、この表面が変質した再配線の接続パッド部上面に銅の電解メッキにより柱状電極を形成すると、柱状電極の再配線の接続パッド部上面に対する密着性が著しく低下してしまうことが確認された。ここで、銅からなる再配線の表面の変質層をエッチングして除去するようにすることが考えられるが、同時に銅からなる下地金属層もエッチングされるため、特に、ウエハ状態のシリコン基板の周辺部に形成された、膜厚むら等により比較的薄い下地金属層がほとんど除去されてしまうことがあり、ひいては柱状電極を形成するための銅の電解メッキに悪影響を与えることがあった。
【０００６】
そこで、この発明は、再配線の上面が変質しないようにすることができ、あるいは、再配線の表面の変質層を除去しても柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、半導体基板上に下地金属層を形成し、該下地金属層上に該下地金属層をメッキ電流路とした銅の電解メッキにより再配線を形成し、該再配線の接続パッド部上に前記下地金属層をメッキ電流路とした銅の電解メッキにより柱状電極を形成する半導体装置の製造方法において、前記再配線を前記下地金属層上に形成したメッキレジスト膜を用いて形成した後に、前記再配線および前記メッキレジスト膜の上面に、対応するエッチング液が前記再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、前記メッキレジスト膜をその上に形成された前記金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、前記再配線上に形成された前記金属薄膜を前記対応するエッチング液によりエッチングして除去することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記下地金属層をＴｉ層とＣｕ層との２層に形成することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記金属薄膜をスパッタまたは蒸着により形成することを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記金属薄膜をＴｉ、Ｔｉ−Ｗ、Ｃｒのいずれかによって形成することを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記金属薄膜を膜厚５００〜３０００Åに形成することを特徴とするものである。
請求項６に記載の発明は、半導体基板上にＴｉ層上にＣｕ層を形成した２層構造の下地金属層を形成し、該下地金属層上に該下地金属層をメッキ電流路とした銅の電解メッキにより再配線を形成し、該再配線の接続パッド部上に前記下地金属層をメッキ電流路とした銅の電解メッキにより柱状電極を形成する半導体装置の製造方法において、前記再配線を前記下地金属層上に形成したメッキレジスト膜を用いて形成した後に、前記メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、前記レジスト剥離液に曝された前記再配線の表面に形成された変質層を除去し、次いで、前記再配線および前記下地金属層の表面に銅薄膜を形成することを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記銅薄膜をスパッタまたは蒸着により形成することを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記銅薄膜をその膜厚が前記再配線の表面の変質層を除去した膜厚と同程度となるように形成することを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記銅薄膜を膜厚５００〜６０００Åに形成することを特徴とするものである。
そして、請求項１に記載の発明によれば、再配線を下地金属層上に形成したメッキレジスト膜を用いて形成した後に、再配線およびメッキレジスト膜の上面に、対応するエッチング液が再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、メッキレジスト膜をその上に形成された金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、再配線上に形成された金属薄膜を上記対応するエッチング液によりエッチングして除去しているので、再配線の上面がレジスト剥離液に曝されることがなく、したがって再配線の上面が変質しないようにすることができる。
また、請求項６に記載の発明によれば、再配線をＴｉ層上にＣｕ層を形成した２層構造の下地金属層上に形成したメッキレジスト膜を用いて形成した後に、メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、レジスト剥離液に曝された再配線の表面に形成された変質層を除去し、次いで、再配線および下地金属層の表面に銅薄膜を形成しているので、再配線の表面の変質層を除去しても柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる。
【０００８】
【発明の実施の形態】
図１はこの発明の一実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置は、一般的にＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。
【０００９】
絶縁膜３の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられている。この場合、絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。保護膜５の上面の所定の箇所には銅等からなる下地金属層７が両開口部４、６を介して接続パッド２に接続されて設けられている。下地金属層７の上面全体には銅からなる再配線８が設けられている。
【００１０】
再配線８の接続パッド部上面には銅からなる柱状電極９が設けられている。再配線８を含む保護膜５の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１０がその上面が柱状電極９の上面と面一となるように設けられている。封止膜１０から露出された柱状電極９の上面には半田ボール１１が設けられている。
【００１１】
次に、この半導体装置の製造方法について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）１上にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜５が設けられ、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路が形成され、接続パッド２は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
【００１２】
次に、図３に示すように、両開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層７を形成する。この場合、下地金属層７は、詳細には図示していないが、スパッタまたは蒸着により形成したＴｉ層上にスパッタまたは蒸着によりＣｕ層を形成した２層構造となっている。
【００１３】
次に、下地金属層７の上面にメッキレジスト膜２１をパターン形成する。この場合、再配線８形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２１の開口部２２内の下地金属層７の上面に再配線８が形成される。
【００１４】
次に、図４に示すように、再配線８およびメッキレジスト膜２１の上面にＴｉ薄膜２３をスパッタまたは蒸着により膜厚５００〜３０００Åに形成する。次に、レジスト剥離液を用いて、メッキレジスト膜２１をその上に形成されたＴｉ薄膜２３と共に剥離する。すなわち、メッキレジスト膜２１上に形成されたＴｉ薄膜２３は、所謂リフトオフされ、メッキレジスト膜２１と共に除去される。したがって、この状態では、図５に示すように、再配線８の上面にのみＴｉ薄膜２３が残存されている。
【００１５】
このように、レジスト剥離液を用いてメッキレジスト膜２１を剥離するとき、再配線８の上面はＴｉ薄膜２３で覆われているため、再配線８の上面がレジスト剥離液に曝されることはない。したがって、再配線８の上面が変質することはなく、後述の如く、再配線８の接続パッド部上面に銅の電解メッキにより柱状電極９を形成しても、柱状電極９の再配線８の接続パッド部上面に対する密着性を良くすることができる。
【００１６】
次に、Ｔｉ薄膜２３をエッチングして除去する（図６参照）。この場合、Ｔｉエッチング液として、後述の如く、下地金属層７のうちのＴｉ層をエッチングするときに用いるものと同じである、過酸化水素とアルカリ系の水溶液を用いると、再配線８の上面が変質することはなく、また、銅からなる再配線８および下地金属層７のうちのＣｕ層はほとんどエッチングされることはない。
【００１７】
次に、図７に示すように、再配線８を含む下地金属層７の上面にメッキレジスト膜２４をパターン形成する。この場合、柱状電極９形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２４の開口部２５内の再配線８の接続パッド部上面に柱状電極９が形成される。
【００１８】
次に、メッキレジスト膜２４をレジスト剥離液を用いて剥離する。この場合、再配線８の接続パッド部上面には既に柱状電極９が形成されているため、再配線８の接続パッド部上面がレジスト剥離液に曝されることはない。なお、再配線８の接続パッド部上面以外の表面はレジスト剥離液に曝されて変質するが、再配線８の接続パッド部上面以外の表面が変質しても何ら支障はない。
【００１９】
次に、柱状電極９および再配線８をマスクとして下地金属層７の不要な部分をエッチングして除去すると、図８に示すように、再配線８下にのみ下地金属層７が残存される。この場合、Ｃｕエッチング液としては硫化物塩系水溶液を用い、Ｔｉエッチング液としては過酸化水素とアルカリ系の水溶液を用いる。
【００２０】
次に、図９に示すように、印刷法やトランスファモールド法等により、柱状電極９および再配線８を含む保護膜５の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１０をその厚さが柱状電極９の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極９の上面は封止膜１０によって覆われている。
【００２１】
次に、封止膜１０および柱状電極９の上面側を適宜に研磨し、図１０に示すように、柱状電極９の上面を露出させ、且つ、この露出された柱状電極９の上面を含む封止膜１０の上面を平坦化する。次に、図１１に示すように、封止膜９から露出された柱状電極９の上面に半田ボール１１を形成する。次に、図１２に示すように、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。
【００２２】
なお、Ｔｉ薄膜２３の代わりに、対応するエッチング液が銅からなる再配線８の表面状態に影響を与えにくい金属、例えば、Ｔｉ−Ｗ合金薄膜やＣｒ薄膜を膜厚５００〜３０００Åに形成するようにしてもよい。この場合、Ｔｉ−Ｗ合金エッチング液としては過酸化水素を用い、Ｃｒエッチング液としては硝酸ニアンモニウムセリウム（IV）と過塩素酸との混合液あるいは硝酸ニアンモニウムセリウム（IV）と硝酸との混合液を用いる。
【００２３】
また、図３に示す工程後に、メッキレジスト膜２１をレジスト剥離液を用いて剥離してもよい（図１３参照）。ただし、この場合、再配線８の表面がレジスト剥離液に曝されて変質する。そこで、次に、図１４に示すように、再配線８の表面の変質層をエッチングして除去する。この場合、再配線８下以外の領域における下地金属層７のうちのＣｕ層もエッチングされるため、特に、ウエハ状態のシリコン基板１の周辺部に形成された、膜厚むら等により比較的薄い下地金属層７のうちのＣｕ層がほとんど除去されても、下地金属層７のうちのＴｉ層は残存される。
【００２４】
次に、図１５に示すように、スパッタまたは蒸着により、上面全体にＣｕ薄膜３１を膜厚５００〜６０００Åに形成する。すなわち、再配線８の表面の変質層をエッチングして除去した膜厚と同程度の膜厚だけ、上面全体にＣｕ薄膜３１を形成し、Ｃｕ薄膜３１を含む、再配線８の膜厚および下地金属層７のうちのＣｕ層の膜厚を元の膜厚程度とする。
【００２５】
このように、Ｃｕ薄膜３１を含む、再配線８の膜厚および下地金属層７のうちのＣｕ層の膜厚を元の膜厚程度としているため、再配線８の表面の変質層を除去しても、柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる。以下、図７に示す工程に続く。
【００２６】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、再配線を下地金属層上に形成したメッキレジスト膜を用いて形成した後に、再配線およびメッキレジスト膜の上面に、対応するエッチング液が再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、メッキレジスト膜をその上に形成された金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、再配線上に形成された金属薄膜を上記対応するエッチング液によりエッチングして除去しているので、再配線の上面がレジスト剥離液に曝されることがなく、したがって再配線の上面が変質しないようにすることができる。
また、請求項６に記載の発明によれば、再配線をＴｉ層上にＣｕ層を形成した２層構造の下地金属層上に形成したメッキレジスト膜を用いて形成した後に、メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、レジスト剥離液に曝された再配線の表面に形成された変質層を除去し、次いで、再配線および下地金属層の表面に銅薄膜を形成しているので、再配線の表面の変質層を除去しても柱状電極を形成するための銅の電解メッキに悪影響を与えないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての製造方法により製造された半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】この発明の他の実施形態としての製造方法において、所定の工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【符号の説明】
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 再配線
９ 柱状電極
１０ 封止膜
１１ 半田ボール
２１ メッキレジスト膜
２３ Ｔｉ薄膜
２４ メッキレジスト膜
３１ Ｃｕ薄膜
Claims (9)
- 半導体基板上に下地金属層を形成し、該下地金属層上に該下地金属層をメッキ電流路とした銅の電解メッキにより再配線を形成し、該再配線の接続パッド部上に前記下地金属層をメッキ電流路とした銅の電解メッキにより柱状電極を形成する半導体装置の製造方法において、前記再配線を前記下地金属層上に形成したメッキレジスト膜を用いて形成した後に、前記再配線および前記メッキレジスト膜の上面に、対応するエッチング液が前記再配線の表面状態に影響を与えにくい金属薄膜を形成し、次いで、前記メッキレジスト膜をその上に形成された前記金属薄膜と共にレジスト剥離液を用いて剥離し、次いで、前記再配線上に形成された前記金属薄膜を前記対応するエッチング液によりエッチングして除去することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記下地金属層をＴｉ層とＣｕ層との２層に形成することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記金属薄膜をスパッタまたは蒸着により形成することを特徴とする半導体装置の製造方法。
- 請求項３に記載の発明において、前記金属薄膜をＴｉ、Ｔｉ−Ｗ、Ｃｒのいずれかによって形成することを特徴とする半導体装置の製造方法。
- 請求項４に記載の発明において、前記金属薄膜を膜厚５００〜３０００Åに形成することを特徴とする半導体装置の製造方法。
- 半導体基板上にＴｉ層上にＣｕ層を形成した２層構造の下地金属層を形成し、該下地金属層上に該下地金属層をメッキ電流路とした銅の電解メッキにより再配線を形成し、該再配線の接続パッド部上に前記下地金属層をメッキ電流路とした銅の電解メッキにより柱状電極を形成する半導体装置の製造方法において、前記再配線を前記下地金属層上に形成したメッキレジスト膜を用いて形成した後に、前記メッキレジスト膜をレジスト剥離液を用いて剥離し、次いで、前記レジスト剥離液に曝された前記再配線の表面に形成された変質層を除去し、次いで、前記再配線および前記下地金属層の表面に銅薄膜を形成することを特徴とする半導体装置の製造方法。
- 請求項６に記載の発明において、前記銅薄膜をスパッタまたは蒸着により形成することを特徴とする半導体装置の製造方法。
- 請求項７に記載の発明において、前記銅薄膜をその膜厚が前記再配線の表面の変質層を除去した膜厚と同程度となるように形成することを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記銅薄膜を膜厚５００〜６０００Åに形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198880A JP4686962B2 (ja) | 2003-07-18 | 2003-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198880A JP4686962B2 (ja) | 2003-07-18 | 2003-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005038979A JP2005038979A (ja) | 2005-02-10 |
| JP4686962B2 true JP4686962B2 (ja) | 2011-05-25 |
Family
ID=34208490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198880A Expired - Fee Related JP4686962B2 (ja) | 2003-07-18 | 2003-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4686962B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950539B2 (en) | 2018-09-13 | 2021-03-16 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5119756B2 (ja) * | 2006-06-30 | 2013-01-16 | 株式会社デンソー | 配線基板 |
| KR100780960B1 (ko) | 2006-09-22 | 2007-12-03 | 삼성전자주식회사 | 반도체 소자의 배선 및 범프의 형성 방법 |
| JP4533436B2 (ja) | 2008-02-22 | 2010-09-01 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161723A (ja) * | 1993-12-09 | 1995-06-23 | Oki Electric Ind Co Ltd | 金属パターンの形成方法 |
| JPH10261663A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003258047A (ja) * | 2002-03-06 | 2003-09-12 | Hitachi Ltd | 半導体素子の検査方法およびそのシステム |
-
2003
- 2003-07-18 JP JP2003198880A patent/JP4686962B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161723A (ja) * | 1993-12-09 | 1995-06-23 | Oki Electric Ind Co Ltd | 金属パターンの形成方法 |
| JPH10261663A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003258047A (ja) * | 2002-03-06 | 2003-09-12 | Hitachi Ltd | 半導体素子の検査方法およびそのシステム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950539B2 (en) | 2018-09-13 | 2021-03-16 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
| US11600564B2 (en) | 2018-09-13 | 2023-03-07 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
| US11973028B2 (en) | 2018-09-13 | 2024-04-30 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005038979A (ja) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| KR100714818B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
| TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| US7879714B2 (en) | Semiconductor device manufacturing method | |
| JP2004273591A (ja) | 半導体装置及びその製造方法 | |
| WO2009016495A1 (en) | Semiconductor device having a bump electrode and method for its manufacture | |
| JP2004349610A (ja) | 半導体装置およびその製造方法 | |
| JP4492621B2 (ja) | 半導体装置およびその製造方法 | |
| JP2019083250A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4686962B2 (ja) | 半導体装置の製造方法 | |
| US20060244109A1 (en) | Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| JP2008244383A (ja) | 半導体装置およびその製造方法 | |
| JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
| JP4134770B2 (ja) | 半導体装置およびその製造方法 | |
| JP4725626B2 (ja) | 電子装置の製造方法 | |
| JP2004071872A (ja) | 電子装置 | |
| JP5170915B2 (ja) | 半導体装置の製造方法 | |
| JP5095991B2 (ja) | 半導体装置の製造方法 | |
| JP3298570B2 (ja) | 半導体装置の製造方法 | |
| JP2012253189A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP4126392B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |