KR100780960B1 - 반도체 소자의 배선 및 범프의 형성 방법 - Google Patents

반도체 소자의 배선 및 범프의 형성 방법 Download PDF

Info

Publication number
KR100780960B1
KR100780960B1 KR1020060092456A KR20060092456A KR100780960B1 KR 100780960 B1 KR100780960 B1 KR 100780960B1 KR 1020060092456 A KR1020060092456 A KR 1020060092456A KR 20060092456 A KR20060092456 A KR 20060092456A KR 100780960 B1 KR100780960 B1 KR 100780960B1
Authority
KR
South Korea
Prior art keywords
metal layer
seed metal
wiring
forming
seed
Prior art date
Application number
KR1020060092456A
Other languages
English (en)
Inventor
김순범
심성민
장동현
정재식
오세용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060092456A priority Critical patent/KR100780960B1/ko
Priority to US11/589,717 priority patent/US7855144B2/en
Application granted granted Critical
Publication of KR100780960B1 publication Critical patent/KR100780960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선 및 범프의 형성 방법에 관한 것으로서, 더욱 구체적으로는 제1 및 제 2 시드 금속층을 형성하고 배선 또는 범프가 형성될 부분에 마스크를 형성한 후 노출된 부분을 산화시키고, 산화된 부분을 제거하는 한편 산화되지 않은 부분의 상면에 배선 금속 또는 솔더볼을 형성함으로써 배선 및 범프를 형성하는 방법에 관한 것이다. 본 발명의 배선 형성 방법 및/또는 범프 형성 방법에 따르면 언더컷 문제가 현저히 개선되고 반도체 패키지의 수율이 향상되는 효과와 더불어 값싼 포토레지스트를 소량 이용함으로써 제조 원가를 절감할 수 있는 효과가 있다.
웨이퍼 레벨 패키지, 재배선, 범프, 시드 금속층, 산화

Description

반도체 소자의 배선 및 범프의 형성 방법 {Method of forming metal lines and bumps for semiconductor devices}
도 1은 웨이퍼 레벨 패키지에서 반도체 칩의 재배선을 설명하기 위한 측단면도이다.
도 2a 내지 도 2d는 웨이퍼 레벨 패키지에 있어서 종래 기술에 따른 재배선 방법을 공정 순서에 따라 나타낸 측단면도이다.
도 3은 도 2d의 A 부분을 확대하여 도시한 측단면도이다.
도 4a 내지 도 4f는 본 발명의 일실시예에 따른 배선 형성 방법을 공정 순서에 따라 나타낸 측단면도이다.
도 5a 내지 도 5d는 본 발명의 일실시예에 따른 배선 형성 방법에 있어서, 제 1 시드 금속층의 식각과 동시에 배선 금속이 도금되는 모습을 나타낸 개념도이다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 배선의 단면을 나타낸 단면도이다.
도 7a 및 도 7c는 본 발명의 일실시예에 따른 범프의 단면을 나타낸 단면도이다.
도 7b는 본 발명의 일 실시예에 따른 범프를 나타낸 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 반도체 칩 120: 제 1 시드 금속층
120a: 제 1 시드 금속층의 배선이 형성될 부분
120b: 제 1 시드 금속층의 산화된 부분
125: 제 2 시드 금속층 130: 마스크
140: 금속 배선 150: 솔더볼
200a, 200b: 배선 300a, 300b: 범프
본 발명은 반도체 소자의 배선 및 범프의 형성 방법에 관한 것으로서, 더욱 구체적으로는 언더컷 문제가 현저히 개선되고 반도체 패키지의 수율이 향상되며 값싼 포토레지스트를 소량 이용함으로써 제조 원가를 절감할 수 있는 반도체 소자의 배선 및 범프의 형성 방법에 관한 것이다.
전자제품의 경박단소화 및 고속화 추세에 따라 반도체 칩의 패키지 기술도 이러한 요구에 부응하기 위해 관련 연구를 계속 진행하고 있으며, 특히 최근에는 기존의 플라스틱 패키지를 대체하기 위한 기술로서 웨이퍼 레벨 패키지(WLP: wafer level package)가 소개된 바 있다.
웨이퍼 레벨 패키지는 패키지 제조 과정을 웨이퍼 상태에서 일괄적으로 진행할 수 있고 칩 크기의 패키지를 구현하는 것도 가능하다는 장점이 있다. 종래 기술 에 따른 웨이퍼 레벨 패키지의 일반적인 구조를 도 1에 나타내었다.
도 1을 참조하면, 웨이퍼 레벨 패키지(10)는 반도체 칩(11)의 입출력 패드(12)와 패키지의 외부 접속 단자인 솔더볼(15) 사이의 전기적 연결을 반도체 칩(11)의 상부에 형성된 재배선(16)을 통해 한다. 상기 재배선(16)의 형성 방법을 도 2a 내지 도 2d에 나타내었다.
도 2a를 참조하면, 반도체 칩(21) 위에 시드 금속층(22)을 형성한다. 상기 시드 금속층(22)은 흔히 두 개의 금속층으로 구성되는데, 후술하는 마스크(23)의 바로 아래에 위치하는 상부 금속층은 도금되는 금속이 용이하게 성장할 수 있는 금속이 사용되고, 반도체 칩(21) 직접 위에 위치하는 하부 금속층은 상기 상부 금속층의 확산을 차단할 수 있는 금속이 주로 사용된다.
그런 후 배선이 형성되는 곳이 개방되도록 마스크(23)를 형성한다. 그런 후, 상기 마스크가 형성된 면을 도금액에 침지시켜 도금하여 도 2b와 같이 배선(24)을 형성한다. 그런 후, 마스크를 제거하고(도 2c), 배선되지 않는 곳의 시드 금속층(22)을 제거하여 재배선을 완성한다(도 2d).
이 때, 도 2d의 A 부분에 해당하는 부분이 심하게 식각되어 도 3에서와 같이 언더컷이 발생하는 문제점이 있다. 또, 상기 마스크는 주로 포토레지스트가 이용되는데, 도금액에 용해되지 않아야 하기 때문에 가격이 비싸고 배선 높이보다 두껍게 형성되어야 하기 때문에 다량의 포토레지스트가 소모되어 원가 상승의 원인이 되었다.
또, 전극을 접촉시키는 공간을 마련하기 위한 등의 이유로 웨이퍼의 외주를 따라 EBR(edge bead removal)을 수행하는데, 이로 인한 수율의 감소도 문제가 되었다. 다시 말해, 웨이퍼의 외주를 따라 약 400 마이크로미터의 폭으로 포토레지스트를 제거하고 여기에 전극 등을 접촉시켜 배선을 형성하였는데 이로 인하여 웨이퍼의 가장자리에 위치하는 반도체 칩이 희생되는 문제점이 있었다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 언더컷 문제가 현저히 개선되고 반도체 패키지의 수율이 향상되며 값싼 포토레지스트를 소량 이용함으로써 제조 원가를 절감할 수 있는 배선 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 언더컷 문제가 현저히 개선되고 반도체 패키지의 수율이 향상되며 값싼 포토레지스트를 소량 이용함으로써 제조 원가를 절감할 수 있는 배선 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 세 번째 기술적 과제는 언더컷 문제가 현저히 개선되고 제조 원가가 저렴한 배선을 제공하는 것이다.
본 발명이 이루고자 하는 네 번째 기술적 과제는 언더컷 문제가 현저히 개선되고 제조 원가가 저렴한 범프를 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, 반도체 칩의 전면에 제 1 시드 금속층 및 제 2 시드 금속층을 형성하는 단계; 배선이 형성될 위치의 상기 제 1 시드 금속층 위에 마스크를 형성하여 배선이 형성되지 않을 곳의 제 1 시드 금속층을 노출시키는 단계; 노출된 제 1 시드 금속층을 산화시켜 금속 산화물을 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 마스크를 제거함으로써 노출된 면 위에 배선 금속을 도금하여 배선을 형성하는 단계; 및 상기 배선이 형성되지 않은 곳의 제 2 시드 금속층을 제거하는 단계를 포함하는 배선 형성 방법을 제공한다.
상기 배선 형성 방법은 배선을 형성하는 단계와 제 2 시드 금속층을 제거하는 단계 사이에 상기 금속 산화물을 제거하는 단계를 더 포함할 수 있다. 이 때 상기 금속 산화물을 제거하는 단계는 상기 금속 산화물이 위치하는 쪽의 반도체 칩 면을 황산을 포함하는 액체에 침지시키는 단계를 포함할 수 있다.
상기 제 1 시드 금속층은 구리, 은 또는 이들의 합금일 수 있으며, 상기 제 2 시드 금속층은 티타늄 또는 그의 합금일 수 있다.
상기 마스크는 포토레지스트일 수 있고 상기 금속 산화물은 습식 공정 또는 산소 플라즈마를 이용하여 금속을 산화시킴으로써 형성될 수 있다.
상기 배선을 형성하는 단계는 도금될 쪽의 반도체 칩면을 도금액 내에 침지시키는 단계를 포함하고, 상기 도금액이 산 전해질을 포함할 수 있다. 상기 산 전해질은 특히 황산일 수 있다.
상기 제 2 시드 금속층은 건식 식각 또는 습식 식각에 의해 제거될 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 반도체 칩의 전면에 제 1 시드 금속층 및 제 2 시드 금속층을 형성하는 단계; 범프가 형성될 위치의 상기 제 1 시드 금속층 위에 마스크를 형성하여 범프가 형성되지 않을 곳의 제 1 시드 금속층을 노출시키는 단계; 노출된 제 1 시드 금속층을 산화시켜 금속 산화물을 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 마스크를 제거함으로써 노출된 면 위에 범프 금속을 도금하여 범프를 형성하는 단계; 및 상기 범프가 형성되지 않은 곳의 제 2 시드 금속층을 제거하는 단계를 포함하는 범프 형성 방법을 제공한다.
상기 범프 형성 방법은 범프를 형성하는 단계와 제 2 시드 금속층을 제거하는 단계 사이에 상기 금속 산화물을 제거하는 단계를 더 포함할 수 있다. 이 때 상기 금속 산화물을 제거하는 단계는 상기 금속 산화물이 위치하는 쪽의 반도체 칩 면을 황산을 포함하는 액체에 침지시키는 단계를 포함할 수 있다.
상기 제 1 시드 금속층은 구리, 은 또는 이들의 합금일 수 있으며, 상기 제 2 시드 금속층은 티타늄 또는 그의 합금일 수 있다.
상기 마스크는 포토레지스트일 수 있고 상기 금속 산화물은 습식 공정 또는 산소 플라즈마를 이용하여 금속을 산화시킴으로써 형성될 수 있다.
상기 범프를 형성하는 단계는 도금될 쪽의 반도체 칩면을 도금액 내에 침지시키는 단계를 포함하고, 상기 도금액이 산 전해질을 포함할 수 있다. 상기 산 전해질은 특히 황산일 수 있다.
상기 제 2 시드 금속층은 건식 식각 또는 습식 식각에 의해 제거될 수 있다.
본 발명은 상기 세 번째 기술적 과제를 이루기 위하여, 제 1 시드 금속층과 제 2 시드 금속층이 적층되고, 상기 제 1 시드 금속층 위에 배선의 길이 방향에 수직인 방향의 단면이 타원 형태인 배선 금속이 위치하는 배선을 제공한다.
선택적으로, 상기 배선 금속은 상기 제 1 시드 금속층의 측면을 둘러 싸고 있을 수 있다.
본 발명은 상기 네 번째 기술적 과제를 이루기 위하여, 제 1 시드 금속층과 제 2 시드 금속층이 적층되고, 상기 제 1 시드 금속층 위에 단면이 타원 형태인 솔더볼이 위치하는 범프를 제공한다.
선택적으로, 상기 솔더볼은 상기 제 1 시드 금속층의 측면을 둘러 싸고 있을 수 있다.
본 발명의 배선 형성 방법 및/또는 범프 형성 방법에 따르면 언더컷 문제가 현저히 개선되고 반도체 패키지의 수율이 향상되는 효과와 더불어 값싼 포토레지스트를 소량 이용함으로써 제조 원가를 절감할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다. 어떤 층이 다른 층 또는 반도체 반도체 칩 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 반도체 칩에 직접 접촉하여 존재할 수도 있고, 또는, 그 사이에 제3의 층이 개재될 수도 있다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 배선 형성 방법을 공정 순서에 따라 나타낸 측단면도이다. 상기 배선은 특히 웨이퍼 레벨 패키지의 재배선에 해당하는 것일 수 있다.
도 4a를 참조하면, 반도체 칩(110) 위 전면에 제 1 시드 금속층(120)과 제 2 시드 금속층(125)을 형성한다. 상기 제 2 시드 금속층(125)은 전기가 잘 통하고 금속간 화합물을 생성하지 않는 금속이면 되고 특별히 한정되지 않는다. 다만, 금속간의 확산을 억제할 수 있는 티타늄(Ti) 또는 그의 합금일 수 있다. 상기 제 2 시드 금속층(125)은 예를 들면, 티타늄 단독일 수도 있고 티타늄/구리, 티타늄/구리/니켈, 크롬/구리 등의 합금일 수 있다.
상기 제 1 시드 금속층(120)은 산화가 용이하게 될 수 있는 금속이 바람직하며, 예를 들면, 구리, 은 또는 이들의 합금일 수 있다. 상기 제 1 시드 금속층(120) 및 제 2 시드 금속층(125)은 예를 들면, 스퍼터링, 화학기상증착 등의 방법에 의하여 형성될 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 시드 금속층(120)과 제 2 시드 금속층(125)의 두께는 각각 2000 옹스트롬 내지 5000 옹스트롬일 수 있다.
도 4b를 참조하면, 배선이 형성될 위치의 상기 제 1 시드 금속층(120) 위에 마스크(130)를 형성하고 배선이 형성되지 않을 곳의 제 1 시드 금속층(120)을 노출시킨다. 상기 마스크는, 예를 들면, 포토레지스트 물질을 이용할 수 있지만 여기에 한정되는 것은 아니다. 포토레지스트 물질을 이용하는 경우 포토레지스트 물질의 도포와 노광 및 현상 과정을 통해 상기 마스크(130)를 형성하는 것이 가능하다. 상 기 포토레지스트 물질의 도포, 노광 및 현상은 종래에 알려진 기술에 의할 수 있다.
상기 마스크(130)의 두께는 종래기술과는 달리 형성될 배선의 높이보다 더 높을 필요가 없고 후속되는 공정에서 소실되지 않을 정도의 두께만으로 충분하기 때문에 100 나노미터 내지 3000 나노미터 정도의 두께를 가질 수 있다.
도 4c를 참조하면, 제 1 시드 금속층(120)의 노출된 부분을 산화시켜 금속 산화물(120b)을 형성한다. 도 4c에서 보는 바와 같이 노출된 금속 산화물(120b)은, 예를 들면, 산소 플라즈마를 이용하여 이온 주입하거나 또는 제 1 시드 금속층(120)의 노출된 부분을 산화성을 띠는 액체에 침지시켜 형성할 수 있지만 여기에 한정되지 않는다. 상기 산화성을 띠는 액체는 예를 들면 과산화수소(H2O2)가 용해되어 있는 액체일 수 있다.
도 4d를 참조하면, 앞선 단계에서 형성되었던 마스크(130)를 제거한다. 상기 마스크(130)를 제거하는 방법은 마스크(130)의 성질에 따라 다를 수 있으며, 알려진 방법에 의할 수 있다. 상기 마스크(130)가 포토레지스트인 경우에는, 예를 들면, 애슁(ashing) 및 세정에 의해 마스크(130)를 제거할 수 있다.
상기와 같이 마스크(130)를 제거한 반도체 칩(110)의 금속 산화물(120b)이 형성된 쪽의 면을 도금액에 침지시킨다. 상기 도금액은 배선 금속의 이온이 용해되어 있는 용액으로서, 선택적으로 산 전해질을 더 포함할 수 있다. 상기 산 전해질은, 예를 들면, 황산일 수 있지만 여기에 한정되지 않는다.
상기 도금은 전기 도금에 의할 수 있는데, 이 때 금속 산화물(120b)은 전기적으로 부도체이기 때문에 금속 산화물(120b) 위에는 금속이 도금되지 않고, 제 1 시드 금속층(120)의 일부이었던 금속(120a)은 전기적으로 도체이기 때문에 금속이 도금된다.
도 4e를 참조하면, 금속 산화물(120b) 위에는 금속이 도금되지 않고, 제 1 시드 금속층(120)의 일부이었던 금속(120a) 위에만 금속이 도금된다. 그 결과 도금된 금속 배선의 단면은 타원에 유사한 둥그스름한 형태를 갖게 된다.
특히, 상기 도금액이 산 전해질을 더 포함하는 경우에는 도금이 진행됨과 동시에 산성으로 인하여 금속 산화물(120b)이 제거된다. 이와 같이 도금과 금속 산화물(120b)의 제거가 동시에 진행되는 경우에는 배선의 단면은 더욱 독특한 형상을 보이게 된다. 이러한 독특한 형상이 형성되는 과정을 도 5a 내지 도 5d를 참조하여 설명하면 다음과 같다.
도 5a는 도금이 개시된 직후를 나타내는 것으로서, 제 1 시드 금속층(120a) 위에 배선 금속(130a)이 매우 얇게 형성된다. 시간이 경과하여 도 5b에 나타낸 것과 같은 단계에 이르게 되는데, 금속 산화물(120b)의 상면의 일부가 산 전해질에 의해 제거됨에 따라 상기 금속 산화물(120b)과 제 1 시드 금속층(120a) 사이에 단차가 발생한다. 그런데, 이 단차에도 배선 금속(130b)이 도금되어 제 1 시드 금속층(120a)의 세 면이 모두 도금에 참가한다.
시간이 더욱 경과하면 도 5c에 나타낸 것과 같은 형상을 띠게 되는데, 금속 산화물(120b)의 상당 부분이 제거되고 상기 금속 산화물(120b)과 제 1 시드 금속 층(120a) 사이의 단차는 더욱 커진다. 도금에 의해 형성된 배선 금속(130c)의 형태도 타원에 유사한 형태로 더욱 뚜렷해지고 둥그스름해 진다.
마침내 금속 산화물(120b)이 모두 제거되면 도 5d에 나타낸 것과 같이 타원에 유사한 형태의 단면 형상을 갖는 배선(130d)이 얻어진다.
그 결과 본원 발명에 따르면 식각과 함께 배선 금속(140)이 제 1 시드 금속층(120)의 배선에 해당하는 부분의 측면에 도금되기 때문에 제 1 시드 금속층(120)에 대하여는 언더컷이 전혀 발생하지 않게 된다. 후술하는 후속 공정에서 제 2 시드 금속층(125)을 제거할 때 일부 언더컷이 발생할 수 있지만 제 2 시드 금속층(125)의 두께는 종래의 기술에서 제거되는 시드 금속층보다 두께가 훨씬 얇기 때문에 언더컷이 훨씬 더 적게 발생한다.
계속하여 도 4f를 참조하면, 배선(125a, 120a, 140) 사이의 제 2 시드 금속층을 제거한다. 상기 제 2 시드 금속층을 제거하는 방법은 건식 에칭 또는 습식 식각에 의할 수 있고 특별히 한정되지 않는다.
이상에서 보는 바와 같이 본 발명의 배선 형성 방법은 마스크의 역할을 하는 포토레지스트가 도금액과 접촉하지 않기 때문에 값싼 포토레지스트를 이용할 수 있다. 또한, 본원 발명에서는 EBR 공정을 수행하기 위해 포토레지스트와 같은 마스크를 제거하는 일이 없기 때문에, 웨이퍼의 가장자리의 반도체 칩의 희생이 최소화될 수 있어 수율 향상의 효과도 있다.
본 발명의 다른 실시예에 따르면 상기 재배선 방법은 범프의 형성 방법에도 동일하게 응용될 수 있다. 즉, 도 4a 내지 도 4f에서 배선 금속(140)이 범프에 해 당한다고 보고 상기 실시예에서 배선에 관한 것을 범프에 관한 것으로 치환하면 동일하게 응용하는 것이 가능하다. 따라서, 중복되는 부분에 대한 설명은 생략한다.
본 발명의 다른 실시예는 제 1 시드 금속층과 제 2 시드 금속층이 적층되고, 상기 제 1 시드 금속층 위에 배선의 길이 방향에 수직인 방향의 단면이 타원 형태인 배선 금속이 위치하는 배선을 제공한다. 도 6a 및 도 6b는 상기 실시예에 따른 배선의 길이 방향의 수직 단면을 나타낸다.
도 6a를 참조하면, 제 1 시드 금속층(120a)과 제 2 시드 금속층(125a)이 적층된다. 이들 제 1 시드 금속층(120a) 및 제 2 시드 금속층(125a)은 시선 방향으로 길게 연장되고, 이것이 배선(200a)의 길이 방향이다. 상기 제 1 시드 금속층(120a) 위에는 타원 형태의 배선 금속(140)이 위치한다.
도 6b를 참조하면, 선택적으로, 상기 배선(200b)은 배선 금속(140)이 상기 제 1 시드 금속층(120a)의 측면을 둘러싸고 있을 수 있다. 이와 같이 되는 이유는 본 발명의 도 5a 내지 도 5d에서 설명한 바와 같은 제조 방법에 의해 제조될 수 있기 때문이다.
상기 배선 금속(140)의 형태는 타원 형태라고 하였지만, 상기 타원 형태는 수학적인 의미에서의 타원 형태뿐만 아니라 원형 및 특정 방향으로 압축된 형태의 원형을 모두 지칭하기 위한 것으로서 이들은 모두 본 발명의 범위에 속하는 것이다. 다시 말해, 상기 타원 형태라는 표현은 종래의 제조 방법에 의해 제조되어 단면이 직사각형을 띠는 배선을 본 발명의 권리 범위에서 배제하기 위한 표현일 뿐이다.
상기 본 발명의 배선(200a, 200b)은, 앞서 설명한 본 발명의 일 실시예에 따른 배선 형성 방법에 의해 제조될 수 있다.
본 발명의 다른 실시예는 제 1 시드 금속층과 제 2 시드 금속층이 적층되고, 상기 제 1 시드 금속층 위에 단면이 타원 형태인 솔더볼이 위치하는 범프를 제공한다. 도 7a 및 도 7c는 상기 실시예에 따른 범프의 수직 단면을 나타내고, 도 7b는 도 7a의 범프의 사시도이다.
도 7a를 참조하면, 제 1 시드 금속층(120a)과 제 2 시드 금속층(125a)이 적층된다. 이들 제 1 시드 금속층(120a) 및 제 2 시드 금속층(125a)은 솔더볼(150)에 접속될 수 있도록 얕은 원반 형태일 수 있다. 상기 제 1 시드 금속층(120a) 위에는 타원 형태의 솔더볼(150)이 위치한다. 상기 제 1 시드 금속층(120a), 제 2 시드 금속층(125a) 및 솔더볼(150)로써 범프(300a)가 구성된다.
도 7b를 참조하면, 선택적으로, 상기 범프(300b)는 솔더볼(150)이 상기 제 1 시드 금속층(120a)의 측면을 둘러싸고 있을 수 있다. 이와 같이 되는 이유는 본 발명의 도 5a 내지 도 5d에서 설명한 바와 같은 제조 방법을 응용하여 범프가 제조될 수 있기 때문이다.
상기 솔더볼(150)의 형태는 타원 형태라고 하였지만, 상기 타원 형태는 수학적인 의미에서의 타원 형태뿐만 아니라 원형 및 특정 방향으로 압축된 형태의 원형을 모두 지칭하기 위한 것으로서 이들은 모두 본 발명의 범위에 속하는 것이다.
상기 본 발명의 범프(300a, 300b)는, 앞서 설명한 본 발명의 일 실시예에 따른 범프 형성 방법에 의해 제조될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명의 배선 형성 방법 및/또는 범프 형성 방법에 따르면 언더컷 문제가 현저히 개선되고 반도체 패키지의 수율이 향상되는 효과와 더불어 값싼 포토레지스트를 소량 이용함으로써 제조 원가를 절감할 수 있는 효과가 있다.

Claims (24)

  1. 반도체 칩의 전면에 제 1 시드 금속층 및 제 2 시드 금속층을 형성하는 단계;
    배선이 형성될 위치의 상기 제 1 시드 금속층 위에 마스크를 형성하여 배선이 형성되지 않을 곳의 제 1 시드 금속층을 노출시키는 단계;
    노출된 제 1 시드 금속층을 산화시켜 금속 산화물을 형성하는 단계;
    상기 마스크를 제거하는 단계;
    상기 마스크를 제거함으로써 노출된 면 위에 배선 금속을 도금하여 배선을 형성하는 단계; 및
    상기 배선이 형성되지 않은 곳의 제 2 시드 금속층을 제거하는 단계;
    를 포함하는 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 배선을 형성하는 단계와 제 2 시드 금속층을 제거하는 단계 사이에 상기 금속 산화물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 금속 산화물을 제거하는 단계가 상기 금속 산화물이 위치하는 쪽의 반도체 칩 면을 황산을 포함하는 액체에 침지시키는 단계를 포함하는 것을 특징으로 하는 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 제 1 시드 금속층이 구리, 은 또는 이들의 합금인 것을 특징으로 하는 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 제 2 시드 금속층이 티타늄 또는 그의 합금인 것을 특징으로 하는 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 마스크가 포토레지스트인 것을 특징으로 하는 배선 형성 방법.
  7. 제 1 항에 있어서, 상기 금속 산화물을 형성하는 단계에서 습식 공정 또는 산소 플라즈마를 이용하여 금속을 산화시키는 것을 특징으로 하는 배선 형성 방법.
  8. 제 1 항에 있어서, 상기 배선을 형성하는 단계가 도금될 쪽의 반도체 칩면을 도금액 내에 침지시키는 단계를 포함하고, 상기 도금액이 산 전해질을 포함하는 것을 특징으로 하는 배선 형성 방법.
  9. 제 8 항에 있어서, 상기 산 전해질이 황산인 것을 특징으로 하는 배선 형성 방법.
  10. 제 1 항에 있어서, 제 2 시드 금속층을 제거하는 단계가 건식 식각 또는 습식 식각에 의하는 것을 특징으로 하는 배선 형성 방법.
  11. 반도체 칩의 전면에 제 1 시드 금속층 및 제 2 시드 금속층을 형성하는 단계;
    범프가 형성될 위치의 상기 제 1 시드 금속층 위에 마스크를 형성하여 범프가 형성되지 않을 곳의 제 1 시드 금속층을 노출시키는 단계;
    노출된 제 1 시드 금속층을 산화시켜 금속 산화물을 형성하는 단계;
    상기 마스크를 제거하는 단계;
    상기 마스크를 제거함으로써 노출된 면 위에 범프 금속을 도금하여 범프를 형성하는 단계; 및
    상기 범프가 형성되지 않은 곳의 제 2 시드 금속층을 제거하는 단계;
    를 포함하는 범프 형성 방법.
  12. 제 11 항에 있어서, 상기 범프를 형성하는 단계와 제 2 시드 금속층을 제거하는 단계 사이에 상기 금속 산화물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  13. 제 12 항에 있어서, 상기 금속 산화물을 제거하는 단계가 상기 금속 산화물이 위치하는 쪽의 반도체 칩 면을 황산을 포함하는 액체에 침지시키는 단계를 포함 하는 것을 특징으로 하는 범프 형성 방법.
  14. 제 11 항에 있어서, 상기 제 1 시드 금속층이 구리, 은 또는 이들의 합금인 것을 특징으로 하는 범프 형성 방법.
  15. 제 11 항에 있어서, 상기 제 2 시드 금속층이 티타늄 또는 그의 합금인 것을 특징으로 하는 범프 형성 방법.
  16. 제 11 항에 있어서, 상기 마스크가 포토레지스트인 것을 특징으로 하는 범프 형성 방법.
  17. 제 11 항에 있어서, 상기 금속 산화물을 형성하는 단계에서 습식 공정 또는 산소 플라즈마를 이용하여 금속을 산화시키는 것을 특징으로 하는 범프 형성 방법.
  18. 제 11 항에 있어서, 상기 범프를 형성하는 단계가 도금될 쪽의 반도체 칩면을 도금액 내에 침지시키는 단계를 포함하고, 상기 도금액이 산 전해질을 포함하는 것을 특징으로 하는 범프 형성 방법.
  19. 제 18 항에 있어서, 상기 산 전해질이 황산인 것을 특징으로 하는 범프 형성 방법.
  20. 제 11 항에 있어서, 제 2 시드 금속층을 제거하는 단계가 건식 식각 또는 습식 식각에 의하는 것을 특징으로 하는 범프 형성 방법.
  21. 배선으로서, 제 1 시드 금속층과 제 2 시드 금속층이 적층되고, 상기 제 1 시드 금속층 위에 배선의 길이 방향에 수직인 방향의 단면이 타원 형태인 배선 금속이 위치하는 배선.
  22. 제 21 항에 있어서, 상기 배선 금속이 상기 제 1 시드 금속층의 측면을 둘러 싸고 있는 것을 특징으로 하는 배선.
  23. 제 1 시드 금속층과 제 2 시드 금속층이 적층되고, 상기 제 1 시드 금속층 위에 단면이 타원 형태인 솔더볼이 위치하는 범프.
  24. 제 23 항에 있어서, 상기 솔더볼이 상기 제 1 시드 금속층의 측면을 둘러싸고 있는 것을 특징으로 하는 범프.
KR1020060092456A 2006-09-22 2006-09-22 반도체 소자의 배선 및 범프의 형성 방법 KR100780960B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060092456A KR100780960B1 (ko) 2006-09-22 2006-09-22 반도체 소자의 배선 및 범프의 형성 방법
US11/589,717 US7855144B2 (en) 2006-09-22 2006-10-31 Method of forming metal lines and bumps for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092456A KR100780960B1 (ko) 2006-09-22 2006-09-22 반도체 소자의 배선 및 범프의 형성 방법

Publications (1)

Publication Number Publication Date
KR100780960B1 true KR100780960B1 (ko) 2007-12-03

Family

ID=39139320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092456A KR100780960B1 (ko) 2006-09-22 2006-09-22 반도체 소자의 배선 및 범프의 형성 방법

Country Status (2)

Country Link
US (1) US7855144B2 (ko)
KR (1) KR100780960B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US8203188B2 (en) * 2009-05-22 2012-06-19 Broadcom Corporation Split gate oxides for a laterally diffused metal oxide semiconductor (LDMOS)
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
KR20210126310A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 씨드 구조체를 갖는 반도체 소자 및 그 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
KR20050028377A (ko) * 2003-09-17 2005-03-23 한국과학기술연구원 플라즈마 디스플레이 패널의 금속 버스 전극 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
TW529112B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Flip-chip packaging having heat sink member and the manufacturing process thereof
JP4686962B2 (ja) 2003-07-18 2011-05-25 カシオ計算機株式会社 半導体装置の製造方法
KR100618700B1 (ko) 2004-07-20 2006-09-08 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 제조방법
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
KR20050028377A (ko) * 2003-09-17 2005-03-23 한국과학기술연구원 플라즈마 디스플레이 패널의 금속 버스 전극 제조방법

Also Published As

Publication number Publication date
US20080076248A1 (en) 2008-03-27
US7855144B2 (en) 2010-12-21

Similar Documents

Publication Publication Date Title
US7786581B2 (en) Method of manufacturing a semiconductor device having an even coating thickness using electro-less plating, and related device
TWI263280B (en) Semiconductor device and fabrication method thereof
US9437563B2 (en) Bump structures in semiconductor packages and methods of fabricating the same
US10049997B2 (en) Semiconductor device and method of fabricating the same
US20140361431A1 (en) Semiconductor device and manufacturing method thereof
JP2011086773A (ja) 半導体装置及び回路基板並びに電子機器
JP2012231096A (ja) 半導体装置及びその製造方法
KR100780960B1 (ko) 반도체 소자의 배선 및 범프의 형성 방법
KR20130135042A (ko) 커넥터 자리 간격에 대한 설계 방식 및 결과의 구조물
US20190035728A1 (en) Integrated electronic device with a redistribution region and a high resilience to mechanical stresses
TW201630133A (zh) 半導體封裝結構及其製造方法
JP5703556B2 (ja) 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器
US7879714B2 (en) Semiconductor device manufacturing method
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
KR20150032424A (ko) 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
JPH09199505A (ja) 半導体装置およびその製造方法
JP2014157906A (ja) 半導体装置の製造方法及び半導体装置
JP2012119444A (ja) 半導体装置
JP2009302340A (ja) 半導体装置の製造方法
CN111627880A (zh) 半导体凸块及其制备方法、封装结构
CN110911287B (zh) 半导体结构及其形成方法
KR20110126994A (ko) 반도체 소자 및 반도체 소자의 형성방법
CN116666334B (zh) 一种芯片封装结构及其制作方法、电子设备
CN110310939B (zh) 基板结构及其制法及导电凸块

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 13