JP2011086773A - 半導体装置及び回路基板並びに電子機器 - Google Patents
半導体装置及び回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2011086773A JP2011086773A JP2009238600A JP2009238600A JP2011086773A JP 2011086773 A JP2011086773 A JP 2011086773A JP 2009238600 A JP2009238600 A JP 2009238600A JP 2009238600 A JP2009238600 A JP 2009238600A JP 2011086773 A JP2011086773 A JP 2011086773A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- opening
- hole
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000013078 crystal Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 62
- 238000000034 method Methods 0.000 description 25
- 239000010410 layer Substances 0.000 description 24
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- 238000009623 Bosch process Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000008707 rearrangement Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】貫通電極開口部の形状を工夫することにより、電極パッドとの接続部分の面積を増やす事無く接続信頼性の向上を図ることのできる半導体装置を提供する。
【解決手段】Ｓｉ基板１２の一方の面から他方の面に向けて貫通電極１３を形成した半導体装置１０であって、他方の面１６には絶縁膜２０を介して矩形状の電極パッド２４が設けられ、貫通電極１３を構成する貫通孔２１は、一方の面１４側の開口部よりも他方の面１６側の開口部を狭く形成し、他方の面１６側の開口部の形状を矩形として電極パッド２４の内側領域に配置し、電極パッド２４と貫通電極１３を接続したことを特徴とする。このような特徴を有する半導体装置１０では、貫通孔２１における一方の面１４側の開口部を円形とすると良い。
【選択図】図１
【解決手段】Ｓｉ基板１２の一方の面から他方の面に向けて貫通電極１３を形成した半導体装置１０であって、他方の面１６には絶縁膜２０を介して矩形状の電極パッド２４が設けられ、貫通電極１３を構成する貫通孔２１は、一方の面１４側の開口部よりも他方の面１６側の開口部を狭く形成し、他方の面１６側の開口部の形状を矩形として電極パッド２４の内側領域に配置し、電極パッド２４と貫通電極１３を接続したことを特徴とする。このような特徴を有する半導体装置１０では、貫通孔２１における一方の面１４側の開口部を円形とすると良い。
【選択図】図１
Description
本発明は半導体装置に係り、特に貫通電極を形成した半導体装置、及びこの半導体装置を搭載した回路基板、並びに電子機器に関する。
携帯電話に代表されるように、電子情報機器では、小型化・軽量化と共に機能の高度化、高速化が進んでいる。その心臓部となるＩＣにも小型化・軽量化、及び高機能化が求められると共に、短ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）、低コスト化を含めた高付加価値化が必要となっている。
一般的にシステムＬＳＩと呼ばれているものは、製品化に時間や費用を要する。また、デバイス素子、例えばＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）素子などとＩＣとの融合の実装領域においても、小型化・軽量化が進んでおり、システム化における対応が難しくなってきている。
これまでのシステムパッケージング技術は、ワイヤボンディング技術を用いて三次元的にチップを積層させ実装面積の低減、パッケージの軽薄短小化を図り、合わせて高機能を実現してきたが、ワイヤボンディング技術に依存したままでは、さらなる軽薄短小化、高機能化を図る事は困難とされてきた。
このような実状の下近年では、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉ Ｖｉａ）と呼ばれる技術により、ＩＣを構成するシリコン基板に貫通孔を形成し、この貫通孔を利用して貫通電極を形成することにより、積層チップ間の電気的導通を図る上での配線距離を最短化し、システムパッケージの軽薄短小化を実現している。
ＴＳＶに関しては、特許文献１−４に示されるように、種々の技術が開示されている。例えば特許文献１に開示されている技術では、ドライエッチングでＳｉ基板表面に窪みを形成し、レーザビームにより貫通孔を形成し、ウエットエッチングにより貫通孔の中間部を広げるという技術が開示されている。
また、特許文献２には、Ｓｉ基板の表面からレーザビームやドライエッチングにより貫通孔を形成する際、貫通孔の側壁を一方の面の開口部から他方の面の開口部にかけて開口面積が小さくなるようなテーパ状に形成し、絶縁膜の形成を容易化する事が記載されている。
また、特許文献３には、ボッシュプロセスを利用してＳｉ基板に貫通孔を形成することで、貫通孔の側壁を垂直に形成する事が記載されている。
さらに特許文献４には、ドライエッチングによりＳｉ基板に貫通孔を形成する際、オーバーエッチングを行う事で、貫通孔の底部の幅を貫通孔の中間部よりも広くすることで、貫通孔の形成により生じる撓みに伴う電極パッドの変形による接続不良を防止する事が記載されている。
さらに特許文献４には、ドライエッチングによりＳｉ基板に貫通孔を形成する際、オーバーエッチングを行う事で、貫通孔の底部の幅を貫通孔の中間部よりも広くすることで、貫通孔の形成により生じる撓みに伴う電極パッドの変形による接続不良を防止する事が記載されている。
上記特許文献のうち、特許文献１に開示されている技術は、貫通孔内面への絶縁膜の形成が困難となる可能性があり、また、中間部が拡大されている事により微細化による配置形態の狭ピッチ化には不向きである。これに対して特許文献２に開示されている技術は、貫通孔内面への絶縁膜の形成は容易となるが、開口部が大きいためにやはり、微細化による配置形態の狭ピッチ化には不向きである。
また、特許文献３に開示されている技術では、量産化に際してはエッチングレートのばらつき等により、貫通孔形成時のオーバーエッチングが必須となることが考えられる。この場合、特許文献４に開示されているように、貫通孔底部と絶縁膜との間に外側に向けたノッチが形成されることとなる。この絶縁膜界面部分のノッチは開口部からは影となるため、貫通孔内壁面への絶縁膜形成が困難となる。また、Ｓｉ基板の厚さばらつきやエッチングレートのばらつきによりオーバーエッチング量は変動するため、ノッチ形状を制御することが難しいという問題がある。なお、特許文献５には、ドライエッチング施工時におけるノッチの原因となる絶縁膜界面部分でのチャージをリリースする方法が提案されているが、積層チップのような張り合わせ基板では、パルス印加面と被エッチング体が同一ではないため、その効果が期待できない。
そこで本発明では、貫通電極開口部の形状を工夫することにより、電極パッドとの接続部分の面積を増やす事無く接続信頼性の向上を図り、かつ貫通孔内壁面への絶縁膜の形成を確実に行うことのできる半導体装置を提供することを目的とする。
本発明は上記課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］Ｓｉ基板の一方の面から他方の面に向けて貫通する貫通孔内に貫通電極を形成した半導体装置であって、前記他方の面には絶縁膜を介して矩形状の電極パッドが設けられ、前記貫通孔の、前記一方の面側の開口部は円形であり、前記貫通孔の前記他方の面側の開口部は矩形であり、前記一方の面側の開口部の面積よりも前記他方の面側の開口部の面積を小さくしたことを特徴とする半導体装置。
［適用例１］Ｓｉ基板の一方の面から他方の面に向けて貫通する貫通孔内に貫通電極を形成した半導体装置であって、前記他方の面には絶縁膜を介して矩形状の電極パッドが設けられ、前記貫通孔の、前記一方の面側の開口部は円形であり、前記貫通孔の前記他方の面側の開口部は矩形であり、前記一方の面側の開口部の面積よりも前記他方の面側の開口部の面積を小さくしたことを特徴とする半導体装置。
このような特徴を有する半導体装置によれば、電極パッドと貫通孔側に位置する開口部（他方の面側の開口部）とが同じ矩形となる。このため、電極パッドに対する接合部の占有面積を広くとることが可能となり、接合部、すなわち他方の面側における開口部の面積を増やすことなく、貫通電極の接続信頼性を向上させることができる。また、一方の面側の開口部に対して他方の面側の開口部を狭く形成することにより、ＣＶＤなどにより貫通孔内壁面への絶縁膜を形成する場合に、一方の面側開口部から他方の面側開口部に向けて影となる箇所がなくなるため、絶縁膜の形成を確実に行うことが可能となる。
［適用例２］適用例１に記載の半導体装置であって、前記貫通電極は、前記絶縁膜を貫通し、前記電極パッドと接続されていることを特徴とする半導体装置。
［適用例３］適用例１または適用例２に記載の半導体装置であって、前記他方の面側の開口部の面積は、前記電極パッドの面積より小さいことを特徴とする半導体装置。
前記他方の面側の開口部の面積を前記電極パッドの面積より小さくしたことにより、他方の面側の開口部の位置がずれた場合であっても、貫通電極が電極パッドからずれるといった虞が無い。
前記他方の面側の開口部の面積を前記電極パッドの面積より小さくしたことにより、他方の面側の開口部の位置がずれた場合であっても、貫通電極が電極パッドからずれるといった虞が無い。
［適用例４］適用例１乃至適用例３のいずれか１例に記載の半導体装置であって、前記貫通孔は、前記他方の面側の開口部に当該開口部の中心方向に向けた角錐台状の傾斜面を有することを特徴とする半導体装置。
このような傾斜面を持つことにより、貫通孔底面近傍においても絶縁膜の形成を確実なものとすることができる。
このような傾斜面を持つことにより、貫通孔底面近傍においても絶縁膜の形成を確実なものとすることができる。
［適用例５］適用例４に記載の半導体装置であって、前記Ｓｉ基板における前記一方の面を（１００）面とし、前記傾斜面を（１１１）面としたことを特徴とする半導体装置。
このような特徴を有することにより、一方の面の開口部の形状をいかなる形状とした場合であっても、他方の面の形状を矩形とすることが可能となる。
このような特徴を有することにより、一方の面の開口部の形状をいかなる形状とした場合であっても、他方の面の形状を矩形とすることが可能となる。
［適用例６］適用例５に記載の半導体装置であって、前記Ｓｉ基板の縁辺と、前記他方の面に形成される矩形開口部の辺とが平行となるように前記Ｓｉ基板の結晶面を定めることを特徴とする半導体装置。
このような構成とすることにより、一方の面の開口部の形状をいかなる形状とした場合であっても、他方の面の形状を矩形とし、かつ電極パッドの辺と開口部の辺を平行に合わせることが可能となる。
このような構成とすることにより、一方の面の開口部の形状をいかなる形状とした場合であっても、他方の面の形状を矩形とし、かつ電極パッドの辺と開口部の辺を平行に合わせることが可能となる。
［適用例７］適用例１乃至適用例６のいずれか１に記載の半導体装置を実装したことを特徴とする回路基板。
［適用例８］適用例１乃至適用例６のいずれか１に記載の半導体装置を搭載したことを特徴とする電子機器。
以下、本発明の半導体装置、および回路基板、並びに電子機器に係る実施の形態について、図面を参照して詳細に説明する。
まず、図１を参照して本発明の半導体装置に係る第１の実施形態について説明する。なお図１は、第１の実施形態に係る半導体装置の要部を示す部分拡大断面図である。
本実施形態に係る半導体装置１０は、Ｓｉ基板１２と、このＳｉ基板１２に設けられた貫通電極（以下、ＴＳＶと称す）１３、および集積回路（不図示）の能動面に形成された再配置配線層２６を基本として構成されている。
Ｓｉ基板１２は、（１００）面を主面として構成された基板であり、一方の面１４と他方の面１６を有する。一方の面１４と他方の面１６にはそれぞれ絶縁膜１８，２０が形成されている。絶縁膜１８，２０の種類は例えば酸化シリコン（ＳｉＯ２）であれば良く、場合によっては他の絶縁材料であっても良い。
他方の面１６には、絶縁膜２０を介して電極パッド２４が形成されている。電極パッド２４の構成材料は、再配置配線層２６を構成する配線パターンに使用される金属であれば良く、例えばアルミニウム（Ａｌ）やアルミニウム合金（Ａｌ合金）、または銅（Ｃｕ）などを挙げることができる。
ＴＳＶ１３は、一方の面１４から電極パッド２４の裏面にかけて形成されている。ＴＳＶ１３は、貫通孔２１と絶縁膜２２、および導電性金属２７により構成されている。貫通孔２１はＳｉ基板１２に対し、一方の面１４に形成された絶縁膜１８の開口部から他方の面１６に形成された絶縁膜１８の開口部にかけて形成されている。他方の面１６側における貫通孔２１の開口部には、Ｓｉ基板１２の結晶面である（１１１）面（開口面に対するθ＝５４．７°）に沿った傾斜面２３が設けられている。このため貫通孔２１は、他方の面１６に形成された絶縁膜２０との境界面に、内側に凸の傾斜部１５を有する形態となる。
貫通孔２１は上述した電極パッド２４と垂直方向に重なる位置に形成され、一方の面１４に形成された絶縁膜１８から他方の面１６に形成された絶縁膜２０にかけて、貫通孔２１の内壁面に沿って絶縁膜２２が形成されている。絶縁膜２２の材料は、上述した一方の面１４と他方の面１６に形成された絶縁膜１８，２０と同様に、ＳｉＯ２とすることができる。貫通孔２１の内壁面における絶縁膜２２の形成は、化学蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の蒸着法とすることが望ましい。ＣＶＤは貫通孔２１における一方の面１４側から行うため、他方の面１６側の開口部にＳｉ基板１２の結晶面に沿った傾斜面２３を形成したことにより、微小狭隘な貫通孔２１における他方の面１６側の開口部近傍においても、確実に絶縁膜２２を形成することが可能となる。
貫通孔２１の内部に形成された絶縁膜２２の内側には、導電性金属２７が配置されている。導電性金属２７は、一方の面１４側の開口部では、絶縁膜１８を介して電極パッド２８を形成し、実装側電極を構成するためのパターンの基点を構成する。一方、他方の面１６側の開口部では、電極パッド２４に接続されており、その役割として一方の面に形成した電極パッド２８と、他方の面に形成された電極パッド２４との電気的導通を図ることとなる。
上記のような構成のＴＳＶ１３を有する電極パッド２４は複数形成されることが一般的であり、この場合図２に示すようにＳｉ基板１２の縁辺近傍に当該縁辺に沿って配置されることが多い。Ｓｉ基板１２の縁辺近傍に形成された電極パッド２４よりも内面側に集積回路（不図示）を形成することにより、ＴＳＶ１３の形成に伴う集積回路の破壊を抑制することが可能となるからである。
図２は、Ｓｉ基板１２と貫通孔２１、および電極パッド２４との関係、並びに形態的特徴を示す斜視図である。図２に示すように貫通孔２１は、一方の面１４側の開口部を円形とし、他方の面１６側の開口部を矩形としている。また、貫通孔２１の形状の円形から矩形への変移は、他方の面１６側開口部近傍におけるＳｉ基板１２の結晶面に沿った傾斜面の形成による。他方の面１６側における開口部と電極パッド２４との関係は、電極パッド２４よりも開口部を小さくし、電極パッド２４の内側領域に開口部が配置される形態とする。
このように、貫通孔２１における一方の面１４側の開口部を円形とすることにより、一方の面１４における配線パターン形成時の配線方向の違いによる線幅の違いが生じず、パターン形成の自由度を高めることができる。また、他方の面１６の開口部を電極パッド２４の面積よりも小さい矩形としたことより、電極パッド２４に対する開口部の占有面積を効率的に稼ぐことができる。このため、他方の面１６の開口部の面積を広げる事無くＴＳＶ１３と電極パッド２４との接続信頼性を向上させることができる。
ここで、Ｓｉ基板１２はその縁辺と、貫通孔２１形成時に形成される他方の面１６における矩形開口部の辺とが平行となるように、基板の結晶方向を定めることが望ましい。このように結晶方向が定められたＳｉ基板１２によれば、一方の面１４における開口部の形状をいかなる形状とした場合であっても、他方の面１６側の開口部を矩形として電極パッド２４の辺と開口部の辺を一致させることができる。これにより、小さな面積で効率的な電極パッド２４と貫通孔２１との詳細な位置合わせ、角度合わせを行う必要が無くなり、詳細を後述する第１のエッチング工程、第２のエッチング工程を行うことにより、電極パッド２４の内側領域を有効に使用する開口部を形成することができる。
一方の面１４側に形成された金属パッド２８の周囲には、第１の樹脂層３０が形成され、半導体装置１０の仕様に応じた再配置配線を行うための配線パターン３２が形成された後、実装用の外部パッドを除く全面に第２の樹脂層３４が形成されて、配線パターン３２の保護を図っている。ここで、第１の樹脂層３０と第２の樹脂層３４は共にパッシベーション膜としての役割を担い、その構成材料としては例えば、第１の樹脂層３０としてポリイミド系の樹脂、第２の樹脂層３４としてソルダーレジストを採用することを挙げることができる。
次に、上記のような特徴的構成を持つ半導体装置の製造方法について、図３−図１４を参照して説明する。
まず、図３に示すように、Ｓｉ基板１２の他方の面に集積回路（不図示）を形成する。集積回路の外側領域であって、Ｓｉ基板１２の縁辺近傍に絶縁膜２０を介して電極パッド２４を形成し、再配置配線層２６を形成する。絶縁膜２０の形成は、ＣＶＤによれば良い。次に、図４に示すように、他方の面１６に再配置配線層２６を形成したＳｉ基板１２に対し、再配置配線層２６の上面に樹脂層（不図示）を形成してガラスサポート５０を接合する。ここで、ガラスサポート５０はＳｉ基板１２を加工する際の機械的強度を補う役割を担い、樹脂層はＳｉ基板１２とガラスサポート５０との接合に加え、再配置配線層２６の凹凸を平坦化して接合時に負荷される応力を分散させる応力緩和層としての役割を担う。
ガラスサポート５０接合後Ｓｉ基板１２を反転させ、研削または研磨により、Ｓｉ基板１２を薄型化する。これにより、Ｓｉ基板１２の厚みをボッシュプロセスを利用した垂直孔開け加工の許容厚み範囲内に加工することができる。
Ｓｉ基板１２の薄型化が終了した後、図５に示すようにＳｉ基板１２における一方の面に対してレジストマスク５２を形成する。レジストマスク５２の形成は、スピンコート法、ディッピング法、スプレーコート法等の方法によりフォトレジスト、電子線レジスト、Ｚ線レジスト等のレジスト材料による膜をＳｉ基板１２上に形成しこれをパターン形成すれば良い。レジストマスク５２のパターニングは、プリベークして溶剤を飛ばしたレジスト膜に対して所望するパターンに合ったマスクを利用してレジスト膜を露光、現像することにより成される。露光、現像に際しては、それぞれのレジスト材料に合ったエネルギーの照射、およびレジスト材料にあったエッチング液によるエッチングによれば良い。
次に図６に示すように、レジストマスク５２の開口部に晒されたＳｉ基板１２を第１のエッチングガスによりドライエッチングし、Ｓｉ基板１２に貫通孔形成開口部２１ａを形成する。この時、Ｓｉ基板１２と同時にレジストマスク５２の一部を微小にエッチングすることで、第１のエッチングガスとレジストマスク成分との生成物が形成される。ここで、第１のエッチングガスの成分は、例えばＳＦ系ガスとすれば良く、具体的な例を挙げるとすれば六フッ化硫黄（ＳＦ６）ガスとすれば良い。
ドライエッチングのプロセスは、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で行えば良く、さらに具体的には、深堀ＲＩＥ（ＤｅｅｐＲＩＥ）を行うためのボッシュプロセス（Ｂｏｓｃｈ Ｐｒｏｃｅｓｓ）を用いることが望ましい。ボッシュプロセスは、エッチングとエッチングにより形成した開口部の側壁保護を繰り返しながら行うエッチングプロセスであり、アスペクト比の高いエッチングが可能となる。
ボッシュプロセスの具体的な工程について図１５を参照して説明する。まず、Ｓｉ基板のエッチングを行うチャンバ内にＳＦ６ガスを充填し、電磁波などを与えてプラズマ化する（ステップ１）。プラズマ化したＳＦ６ガス中のラジカル種が、レジストマスクの開口部に晒されたＳｉ基板を等方性エッチングし、イオン種がＳｉ基板の厚み方向へ向かう異方性エッチングを行うことでエッチング部を構成する（ステップ２）。次にチャンバ内にＣ４Ｆ８などのポリテトラフルオロエチレン（ＰＴＦＥ）系ガス（ＣＦ系ガス）を充填してエッチング部に保護膜を形成する（ステップ３）。次いでＳＦ６ガスによるドライエッチングでは、プラズマ化したＳＦ６ガス中のイオン種がスパッタリングによりエッチング部底面に形成された保護膜を破壊し、等方性エッチングと異方性エッチングとによるエッチング部の形成が成される（ステップ４）。この後、ステップ３と同様に、Ｃ４Ｆ８ガスによる保護膜の形成を行い（ステップ５）、さらにＳＦ６ガスによるエッチング工程を繰り返すことで、アスペクト比の高い深堀が実現される（ステップ６）。
このような工程によれば、エッチングと側壁保護の繰り返し回数と１回のエッチングでのエッチングレートに基づきＳｉ基板１２のエッチング深さを算出することができる。なお、ボッシュプロセスによらないドライエッチングでＳｉ基板１２のエッチングを行う場合には、エッチングガスに依存したＳｉ基板１２のエッチングレートによりＳｉ基板１２のエッチング深さを算出することができる。
第１のエッチングガスによるＳｉ基板１２のエッチングが所定回数、あるいは所定時間終了し、第１のエッチングガスによるエッチングが所望の深さに到ったと推定された後、チャンバ内に第２のエッチングガスを充填する。なお、第１のエッチングガスによるエッチング深さは、貫通孔形成開口部２１ａの底面から他方の面１６までの厚みが、貫通孔形成開口部２１ａの半径の１／２程度となる深さとすると良い。また、本実施形態に係る第２のエッチングガスとしては、ＣＦ系ガス、例えばＣ４Ｆ８ガスとすれば良く、第１のエッチングガスによるエッチング工程においてボッシュプロセスを採用した場合には、チャンバに対して充填するＣ４Ｆ８ガスの充填量を上げることで、第２のエッチングガスの充填とみなすこととなる。
第２のエッチングガスの充填により、貫通孔形成開口部２１ａの底面には、Ｓｉ基板１２の（１１１）面に沿った結晶面が現れる。これは、第１のエッチングガスとレジストマスクとの生成物と、第２のエッチングガスとが反応し、アルカリ基（ＯＨ基）を有するエッチャントが生成され、このエッチャントによりＳｉ基板１２の結晶面に沿った異方性エッチングが成されたものと考えられる。
この考えは、Ｓｉ基板１２における（１００）面よりもエッチングレートが低い（１１１）面は、イオンによるスパッタリングが無いウエットエッチングを行った場合に加工面に現れる。これに対して第２のエッチングガス充填後の加工面の性状とウエットエッチングによる加工の特徴が酷似していることより、第２のエッチングガスの充填時に生ずる現象は、アルカリ基を用いたウエットライクなエッチングであるという考えに基づく。
エッチング開始面を（１００）面とした場合（１１１）面は、開口面に対してθ＝５４．７°の角度を持つため、貫通孔形成開口部２１ａのエッチング面には断面形状Ｖ字型の加工面が現れる。このため、第２のエッチングガスによるエッチングを継続して貫通孔を形成した場合、他方の面側の開口部には図７に示すように、貫通孔２１の内側に向けて凸となる傾斜部１５が形成されることとなる。
このように、貫通孔２１の内側に凸となる傾斜部１５を形成することにより、Ｓｉ基板１２の厚みやエッチングレートのばらつきを考慮して貫通孔２１形成後のオーバーエッチングを行った場合でも、絶縁膜２０との境界面におけるチャージによる外側ノッチの形成を抑制することができる。
貫通孔２１を形成した後、貫通孔２１の底面として晒された他方の面１６側の絶縁膜２０をエッチングし、貫通孔２１の底面に電極パッド２４を晒させる（図８参照）。本実施形態のように、絶縁膜２０をＳｉＯ２とした場合、エッチングはＣＦ系ガス（例えばＣＦ４ガス）を用いたドライエッチングとすれば良い。
ドライエッチングにより絶縁膜２０に貫通孔を形成した後、一方の面に形成したレジストマスク５２を剥離し、貫通孔２１の内面、および一方の面１４に対して絶縁膜２２，１８を形成する。絶縁膜２２，１８の形成は、ＣＶＤによれば良い。ＣＶＤにより形成される絶縁膜２２，１８は図９に示すように、Ｓｉ基板１２における一方の面１４、貫通孔２１の側壁、および貫通孔２１の底面に形成されることとなる。なお、ＣＶＤで形成する絶縁膜２２，１８は、ＳｉＯ２であれば良い。図９に示すように、貫通孔２１の側面に形成された絶縁膜２２は、他方の面１６における開口部付近では傾斜部１５を形成する傾斜面２３（図１、図７、図８参照）に沿って形成されることとなり、微小狭隘な貫通孔２１の底部においても確実に成膜が成されることとなる。
上記のように形成した絶縁膜２２，１８に対し、貫通孔底面の絶縁膜をエッチングするボトムエッチングを施す。これにより図１０に示すように、電極パッド２４と貫通孔２１を連通させつつＳｉ基板１２と電極パッド２４との間の絶縁を図ることができる。なお、ボトムエッチングは上記と同様に、ＣＦ系ガスによるドライエッチングによれば良い。
次に図１１に示すように、絶縁膜２２を形成した貫通孔２１の内部にメッキを施し、導電性金属２７を形成し、ＴＳＶ１３を構成する。貫通孔２１の内部に対するメッキは、物理蒸着（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）であるイオンプレーティングやスパッタリングによれば良い。このような技術を用いてＳｉ基板１２における一方の面側全面に金属膜を形成し、必要な電極パッド２８形成部分のみを残すようにエッチングを施すことで導電性金属２７および電極パッド２８を有するＴＳＶ１３を形成することができる。
金属パッド２８を形成した一方の面１４側の開口部周囲には、図１２に示すように第１の樹脂層３０を形成する。第１の樹脂層３０の形成は、例えばスピンコート法による膜形成と、エッチングによるパターン形成によれば良い。その後図１３に示すように、樹脂層上には半導体装置の仕様に応じた配線パターン３２を形成する。配線パターンを形成した後、図１４に示すように、第２の樹脂層３４による保護層の形成が成される。
なお、本発明に係る半導体装置１０としては、上記実施形態に示したような特徴を有する半導体装置１０を複数積層してチップ化したものであっても良い。また、本発明に係る半導体装置１０は、貫通孔２１における一方の面側の開口部を矩形とするものや、多角形とするものであっても良い。また、電極パッド２４に関しては、貫通孔２１における他方の面側の開口部の形状と相似形状としても良い。
図１６は、本発明に係る半導体装置１０を実装した回路基板１００を示す図である。回路基板１００には、例えばガラスエポキシ基板等の有機系基板を用いることができる。回路基板１００には、銅やアルミ、金などの導電性金属からなる配線パターン（不図示）が形成されており、これらの配線パターンと半導体装置１０をバンプ１１０等を介して電気的、物理的に接続することにより構成される。
本発明に係る電子機器の一例として、図１７に示すパーソナルコンピュータや、図１８に示す携帯電話等を挙げることができる。いずれも上記実施形態に示した半導体装置１０を内部機器として搭載していることを特徴とする。
１０………半導体装置、１２………Ｓｉ基板、１３………貫通電極（ＴＳＶ）、１４………一方の面、１５………傾斜部、１６………他方の面、１８………絶縁膜、２０………絶縁膜、２１………貫通孔、２２………絶縁膜、２３………傾斜面、２４………電極パッド、２６………再配置配線層、２７………導電性金属、２８………電極パッド、３０………第１の樹脂層、３２………配線パターン、３４………第２の樹脂層。
Claims (8)
- Ｓｉ基板の一方の面から他方の面に向けて貫通する貫通孔内に貫通電極を形成した半導体装置であって、
前記他方の面には絶縁膜を介して矩形状の電極パッドが設けられ、
前記貫通孔の、前記一方の面側の開口部は円形であり、
前記貫通孔の前記他方の面側の開口部は矩形であり、
前記一方の面側の開口部の面積よりも前記他方の面側の開口部の面積を小さくしたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
前記貫通電極は、前記絶縁膜を貫通し、前記電極パッドと接続されていることを特徴とする半導体装置。 - 請求項１または請求項２に記載の半導体装置であって、
前記他方の面側の開口部の面積は、前記電極パッドの面積より小さいことを特徴とする半導体装置。 - 請求項１乃至請求項３のいずれか１項に記載の半導体装置であって、
前記貫通孔は、前記他方の面側の開口部に当該開口部の中心方向に向けた角錐台状の傾斜面を有することを特徴とする半導体装置。 - 請求項４に記載の半導体装置であって、
前記Ｓｉ基板における前記一方の面を（１００）面とし、前記傾斜面を（１１１）面としたことを特徴とする半導体装置。 - 請求項５に記載の半導体装置であって、
前記Ｓｉ基板の縁辺と、前記他方の面に形成される矩形開口部の辺とが平行となるように前記Ｓｉ基板の結晶面を定めることを特徴とする半導体装置。 - 請求項１乃至請求項６のいずれか１に記載の半導体装置を実装したことを特徴とする回路基板。
- 請求項１乃至請求項６のいずれか１に記載の半導体装置を搭載したことを特徴とする電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009238600A JP5532394B2 (ja) | 2009-10-15 | 2009-10-15 | 半導体装置及び回路基板並びに電子機器 |
| US12/877,317 US8299624B2 (en) | 2009-10-15 | 2010-09-08 | Semiconductor device, circuit substrate, and electronic device |
| US13/625,141 US8669178B2 (en) | 2009-10-15 | 2012-09-24 | Semiconductor device, circuit substrate, and electronic device |
| US14/132,625 US8994187B2 (en) | 2009-10-15 | 2013-12-18 | Semiconductor device, circuit substrate, and electronic device |
| US14/584,591 US9252082B2 (en) | 2009-10-15 | 2014-12-29 | Semiconductor device, circuit substrate, and electronic device |
| US14/981,535 US9548272B2 (en) | 2009-10-15 | 2015-12-28 | Semiconductor device, circuit substrate, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009238600A JP5532394B2 (ja) | 2009-10-15 | 2009-10-15 | 半導体装置及び回路基板並びに電子機器 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014044815A Division JP5765546B2 (ja) | 2014-03-07 | 2014-03-07 | 半導体装置及び回路基板並びに電子機器 |
| JP2014090645A Division JP5967131B2 (ja) | 2014-04-24 | 2014-04-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011086773A true JP2011086773A (ja) | 2011-04-28 |
| JP5532394B2 JP5532394B2 (ja) | 2014-06-25 |
Family
ID=43878672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009238600A Active JP5532394B2 (ja) | 2009-10-15 | 2009-10-15 | 半導体装置及び回路基板並びに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US8299624B2 (ja) |
| JP (1) | JP5532394B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146754A (ja) * | 2011-01-07 | 2012-08-02 | Japan Science & Technology Agency | 異方性エッチング方法、三次元構造体、及び、デバイス |
| JP2013105957A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
| JP2016001759A (ja) * | 2015-09-16 | 2016-01-07 | 凸版印刷株式会社 | 半導体装置 |
| US9257369B2 (en) | 2013-02-08 | 2016-02-09 | Rohm Co., Ltd. | Semiconductor device having a base film and manufacturing method for same |
| US9324648B2 (en) | 2011-11-15 | 2016-04-26 | Rohm Co., Ltd. | Semiconductor device, method for manufacturing same, and electronic component |
| US9640462B2 (en) | 2011-11-24 | 2017-05-02 | Longitude Semiconductor S.A.R.L. | Semiconductor device having wiring pad and wiring formed on the same wiring layer |
| US9925770B2 (en) | 2016-02-02 | 2018-03-27 | Seiko Epson Corporation | Wiring substrate, MEMS device, liquid ejecting head, and liquid ejecting apparatus |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5423572B2 (ja) | 2010-05-07 | 2014-02-19 | セイコーエプソン株式会社 | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 |
| US8742564B2 (en) * | 2011-01-17 | 2014-06-03 | Bai-Yao Lou | Chip package and method for forming the same |
| JP5958732B2 (ja) * | 2011-03-11 | 2016-08-02 | ソニー株式会社 | 半導体装置、製造方法、および電子機器 |
| CN102208372B (zh) * | 2011-05-19 | 2015-12-02 | 华进半导体封装先导技术研发中心有限公司 | 一种高密度导电通道基板及其制造方法 |
| JP5984134B2 (ja) | 2012-05-15 | 2016-09-06 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
| US8772949B2 (en) * | 2012-11-07 | 2014-07-08 | International Business Machines Corporation | Enhanced capture pads for through semiconductor vias |
| TWI581325B (zh) * | 2014-11-12 | 2017-05-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| JP2016122759A (ja) * | 2014-12-25 | 2016-07-07 | キヤノン株式会社 | 貫通配線を有する電子デバイスの作製方法 |
| CN104576564A (zh) * | 2015-01-26 | 2015-04-29 | 华天科技（昆山）电子有限公司 | 晶圆级芯片尺寸封装结构及其制作工艺 |
| JP6648544B2 (ja) * | 2016-02-08 | 2020-02-14 | 三菱電機株式会社 | 半導体装置 |
| KR102652854B1 (ko) | 2016-08-17 | 2024-04-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN106229272A (zh) * | 2016-08-23 | 2016-12-14 | 苏州科阳光电科技有限公司 | 晶圆级芯片封装方法及结构 |
| US10049981B2 (en) * | 2016-09-08 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Through via structure, semiconductor device and manufacturing method thereof |
| US10043970B2 (en) | 2016-12-15 | 2018-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Determining a characteristic of a monitored layer on an integrated chip |
| US10453832B2 (en) | 2016-12-15 | 2019-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring structures and methods of forming same |
| JP2018157110A (ja) | 2017-03-17 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
| CN112567496A (zh) * | 2018-08-22 | 2021-03-26 | 株式会社村田制作所 | 设备用基板以及集合基板 |
| CN110911287B (zh) * | 2018-09-17 | 2021-09-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113539946B (zh) | 2020-04-16 | 2023-07-07 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| KR20220102900A (ko) | 2021-01-14 | 2022-07-21 | 삼성전자주식회사 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03253025A (ja) * | 1990-03-02 | 1991-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 加工基板及びシリコン異方性エッチング方法 |
| JP2002217194A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
| JP2004228135A (ja) * | 2003-01-20 | 2004-08-12 | Mitsubishi Electric Corp | 微細孔への金属埋め込み方法 |
| JP2006128172A (ja) * | 2004-10-26 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008091628A (ja) * | 2006-10-02 | 2008-04-17 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| JP2008098524A (ja) * | 2006-10-13 | 2008-04-24 | Omron Corp | 振動センサ及びその製造方法 |
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06102007A (ja) | 1992-09-18 | 1994-04-12 | Nikon Corp | 針状チップを有するプローブの製造方法及びそれにより 製造されたプローブ |
| ATE251341T1 (de) | 1996-08-01 | 2003-10-15 | Surface Technology Systems Plc | Verfahren zur ätzung von substraten |
| JP3984689B2 (ja) | 1996-11-11 | 2007-10-03 | キヤノン株式会社 | インクジェットヘッドの製造方法 |
| US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| US20020011710A1 (en) | 1997-09-25 | 2002-01-31 | Oldenburg Michael R. | Retrofittable severe duty seal for a shaft |
| JP3879816B2 (ja) | 2000-06-02 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
| JP3951091B2 (ja) * | 2000-08-04 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003298168A (ja) | 2002-03-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004119593A (ja) | 2002-09-25 | 2004-04-15 | Canon Inc | 半導体装置の製造方法 |
| JP3918935B2 (ja) | 2002-12-20 | 2007-05-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2004247568A (ja) | 2003-02-14 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3970211B2 (ja) | 2003-06-24 | 2007-09-05 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US8084866B2 (en) * | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| JP2005303258A (ja) | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
| JP4951982B2 (ja) | 2006-01-24 | 2012-06-13 | 富士電機株式会社 | 半導体装置とその製造方法 |
| JP4812512B2 (ja) | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP5143382B2 (ja) | 2006-07-27 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| US7564115B2 (en) * | 2007-05-16 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tapered through-silicon via structure |
| US20080284041A1 (en) * | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
| JP5259197B2 (ja) | 2008-01-09 | 2013-08-07 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US20100013060A1 (en) * | 2008-06-22 | 2010-01-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench |
| JPWO2010035379A1 (ja) * | 2008-09-26 | 2012-02-16 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8030780B2 (en) * | 2008-10-16 | 2011-10-04 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
| KR102018614B1 (ko) * | 2012-09-26 | 2019-09-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2015233041A (ja) * | 2014-06-09 | 2015-12-24 | イビデン株式会社 | パッケージ基板 |
-
2009
- 2009-10-15 JP JP2009238600A patent/JP5532394B2/ja active Active
-
2010
- 2010-09-08 US US12/877,317 patent/US8299624B2/en active Active
-
2012
- 2012-09-24 US US13/625,141 patent/US8669178B2/en active Active
-
2013
- 2013-12-18 US US14/132,625 patent/US8994187B2/en active Active
-
2014
- 2014-12-29 US US14/584,591 patent/US9252082B2/en active Active
-
2015
- 2015-12-28 US US14/981,535 patent/US9548272B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03253025A (ja) * | 1990-03-02 | 1991-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 加工基板及びシリコン異方性エッチング方法 |
| JP2002217194A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
| JP2004228135A (ja) * | 2003-01-20 | 2004-08-12 | Mitsubishi Electric Corp | 微細孔への金属埋め込み方法 |
| JP2006128172A (ja) * | 2004-10-26 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008091628A (ja) * | 2006-10-02 | 2008-04-17 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
| JP2008098524A (ja) * | 2006-10-13 | 2008-04-24 | Omron Corp | 振動センサ及びその製造方法 |
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146754A (ja) * | 2011-01-07 | 2012-08-02 | Japan Science & Technology Agency | 異方性エッチング方法、三次元構造体、及び、デバイス |
| JP2013105957A (ja) * | 2011-11-15 | 2013-05-30 | Rohm Co Ltd | 半導体装置およびその製造方法、電子部品 |
| US9324648B2 (en) | 2011-11-15 | 2016-04-26 | Rohm Co., Ltd. | Semiconductor device, method for manufacturing same, and electronic component |
| US9478481B2 (en) | 2011-11-15 | 2016-10-25 | Rohm Co., Ltd. | Semiconductor device, method for manufacturing same, and electronic component |
| US9640462B2 (en) | 2011-11-24 | 2017-05-02 | Longitude Semiconductor S.A.R.L. | Semiconductor device having wiring pad and wiring formed on the same wiring layer |
| US9257369B2 (en) | 2013-02-08 | 2016-02-09 | Rohm Co., Ltd. | Semiconductor device having a base film and manufacturing method for same |
| JP2016001759A (ja) * | 2015-09-16 | 2016-01-07 | 凸版印刷株式会社 | 半導体装置 |
| US9925770B2 (en) | 2016-02-02 | 2018-03-27 | Seiko Epson Corporation | Wiring substrate, MEMS device, liquid ejecting head, and liquid ejecting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160133570A1 (en) | 2016-05-12 |
| US8669178B2 (en) | 2014-03-11 |
| US20110089571A1 (en) | 2011-04-21 |
| US9252082B2 (en) | 2016-02-02 |
| US9548272B2 (en) | 2017-01-17 |
| JP5532394B2 (ja) | 2014-06-25 |
| US20150108614A1 (en) | 2015-04-23 |
| US8299624B2 (en) | 2012-10-30 |
| US20130020722A1 (en) | 2013-01-24 |
| US8994187B2 (en) | 2015-03-31 |
| US20140103541A1 (en) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
| JP5644242B2 (ja) | 貫通電極基板及びその製造方法 | |
| US8110900B2 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
| JP5703556B2 (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
| JP2007115776A (ja) | 半導体チップ及びその製造方法 | |
| JP2004296488A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2010103467A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005051149A (ja) | 半導体装置の製造方法 | |
| CN115831907A (zh) | 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 | |
| US20120115323A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2011091453A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
| JP5967131B2 (ja) | 半導体装置の製造方法 | |
| JP5765546B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
| JP2012209440A (ja) | 半導体装置、回路基板および電子機器 | |
| JP2006049557A (ja) | 半導体装置 | |
| JP4509486B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP4324768B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP2011018672A (ja) | 半導体装置およびその製造方法 | |
| JP2006080295A (ja) | 配線基板の製造方法および半導体モジュールの製造方法 | |
| KR20120022142A (ko) | 반도체칩 및 이의 제조방법 | |
| JP4882350B2 (ja) | 半導体装置の製造方法 | |
| JP2011109060A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5532394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |