JP4951982B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、トレンチＭＯＳ型デバイスまたはこのデバイスを同一基板上に備えるパワーＩＣなどの半導体装置およびその製造方法に関する。

図９は従来のラテラルＭＩＳＦＥＴの一例のシリコン基板の要部断面図である。ｐ型シリコン基板２１１の表面層にｐべ−ス領域２１２とｎ^＋ドレイン領域２１５が配設されている。このＭＩＳＦＥＴでは、ｐべ−ス領域２１２とｎ^＋ドレイン領域２１５との間に、ｎ型拡張ドレイン領域２１４を配設することにより、ｎ^＋ソース領域２１３とｎ^＋ドレイン領域２１５間の電界を緩和し、高耐圧化を図っている。このようなラテラルＭＩＳＦＥＴでは一般的に、ソース領域（領域長Ｌ１）、チヤネル領域（領域長Ｌ２）、拡張ドレイン領域（領域長Ｌ３）、ドレイン領域（領域長Ｌ４）によって構成され、デバイスピッチすなわちデバイスの一辺の長さはＬ１＋Ｌ２＋Ｌ３＋Ｌ４の総和によって決まる。デバイスピッチが小さい程、デバイスの集積度が上がり、オン抵抗は低下するので好ましい。しかしながら、耐圧は拡張ドレイン領域（領域長Ｌ３）によって決まり、Ｌ３が長い程高耐圧となるため、耐圧と集積度がトレードオフの関係にあった。そこで、拡張ドレイン領域をトレンチ内に形成することにより、高集積度と高耐圧を同時に可能とする、トレンチ型ラテラルパワーＭＩＳＦＥＴ（Ｔｒｅｎｃｈ Ｌａｔｅｒａｌ Ｐｏｗｅｒ ＭＩＳＦＥＴ）（以下ＴＬＰＭと略す）が提案されている。

図１０は一般的な双方向ＴＬＰＭの断面構造を示すシリコン基板の要部断面図である。ｐ型シリコン基板１０１の表面からトレンチ１０２が形成されている。そのトレンチ１０２の側壁にはｐオフセット領域１０３、トレンチ１０２の下部のシリコン基板にはｎドレイン領域１０４が形成されている。また、トレンチ１０２の側壁に沿ってゲート絶縁膜であるゲート酸化膜１０５が形成されている。ゲート酸化膜１０５に沿ってその内側には多結晶シリコンからなるゲート電極１０６が形成されている。ゲート電極１０６の内側のトレンチ１０２は層間絶縁膜１０８で充填されている。またｐオフセット領域１０３の上方にはソース領域１０７がトレンチ側壁に沿って形成されており、ソース領域１０７の表面には層間絶縁膜１０８を貫通してソース電極１０９が接続されている。

図１１に、図１０と異なる従来の双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）の構造をシリコン基板の要部断面図によって示す。トレンチ（溝）１１０の底面には共通のドレイン１１１、トレンチ１１０の一方の側壁にはＰｏｌｙ−シリコンゲート電極１１２に接続されるゲート端子Ｇ１を備え、このゲート電極１１２にゲート酸化膜１１３を挟んだシリコン基板側にはｐベース領域（ｐｏｆｆｓｅｔ）１１４とソース領域１１５が積層され、金属電極１１６を介してソース端子Ｓ１が接続されている。前記Ｇ１側ゲート電極１１２に対向するトレンチ側壁にはＰｏｌｙ−シリコンゲート電極１１７に接続されるゲート端子Ｇ２を備え、このゲート電極１１７にゲート酸化膜１１８を挟んだシリコン基板側にはｐベース領域（ｐｏｆｆｓｅｔ）１１４とソース領域１１５が積層され、金属電極１１６を介してソース端子Ｓ２が接続されている。

図１２に、前記双方向ＴＬＰＭの等価回路を示す。この双方向ＴＬＰＭは、二つのＭＯＳＦＥＴがドレインでショートされており、ソースＳ１，Ｓ２，ゲートＧ１、Ｇ２の４端子デバイスであり、ゲートオン状態ではどちらの入出力端子に電圧をかけても電流が流れ、ゲートオフ状態ではどちらの入出力端子に電圧をかけても電流が流れない機能を有する。

ゲートオフ時の耐圧は、前記ドレイン領域のゲート端で電界集中により最も早く臨界電界強度に到達する際の印加電圧値で決まる。例えば、オフ状態で、図１１に示すＳ１に高電位がかかった場合、Ｓ１側のｐベース−ｎドレイン接合は順バイアスであり電流は流れるが、Ｓ２側のｎドレイン−ｐベース接合が逆バイアスとなり印加された電圧を保持する。このとき、Ｇ２は０Ｖであり、ドレイン領域１１１の最も電位の高い部分（印加側：Ａ点）で電界集中が起き、そこの電界強度が臨界電界強度に達するとブレークダウンが生じる。

パワーＭＯＳＦＥＴ自体のオン抵抗は、耐圧とトレードオフの関係にあるが、ｎドレイン抵抗（主として不純物濃度、ドレイン領域内の流路距離に依存する）、チャネル抵抗、ゲート酸化膜厚でほぼ決まる。また、通常パワーＩＣの製造には、最もゲート酸化膜の界面準位が低い（１００）面を主面とするシリコンウエハが使われる。ＴＬＰＭではトレンチ側壁に沿ってゲート絶縁膜が形成され、トレンチ側壁に沿ってチャネルが形成されるため、トレンチ側壁が基板主面に対して垂直な{１００}面となるようなマスクレイアウトとしている。また、トレンチ底面はウエハ表面の（１００）面に平行な面である。

前記図９〜図１２を参照して説明したトレンチ型ラテラルＭＯＳＦＥＴについては下記特許文献１、２の記載によっても既によく知られている。しかし、いずれの特許文献に記載のトレンチ型ＭＯＳＦＥＴもトレンチの底部は、トレンチの形成時には半導体基板面に平行な面となるように形成されている。
特開２００２−１８４９８０号公報 特開２００３−２４９６５０号公報

以上の説明によれば、ＭＯＳ型半導体装置はトレンチＭＯＳ型半導体装置とすることにより、高集積化を図ることができるが、薄いゲート絶縁膜に起因して高耐圧化が難しいという問題がある。前述の図１０、図１１または従来のＴＬＰＭのトレンチ底部の部分拡大断面図（図４（ａ））に示すように、ＴＬＰＭのソースードレイン間に逆バイアス電圧が印加された際の等電位線１１０はＡ点近傍で電界集中を起こして電界強度が急激に上昇する結果、耐圧が低下する。耐圧を改善するには前記Ａ点での電界集中を緩和する必要がある。

しかしながら、たとえば、ゲート絶縁膜１０５の膜厚を増加させれば、耐圧は上昇するが、ＭＯＳＦＥＴのゲート電圧のしきい値も高くなるという弊害を伴う。またｎドレイン領域を低濃度化して高耐圧化することもできるが、高オン抵抗化を伴うというように、いずれも高耐圧化対策との間にはトレードオフ関係があって、耐圧向上対策の決め手とは言い難いという問題があり、そのような問題のない耐圧向上策が望まれている。

本発明は前述の問題点に鑑みて成なされたものであり、トレンチＭＯＳ型半導体装置において、前述のように高耐圧化対策をしても、高オン抵抗化またはゲート電圧の高しきい値化とはならないトレンチＭＯＳ型半導体装置およびその製造方法の提供を目的とする。

特許請求の範囲の請求項１記載の本発明によれば、（１００）面を主面とするシリコン基板に、該シリコン基板の主面に垂直な｛１００面｝の側壁と｛１１１｝面の傾斜とを備えるトレンチと、該トレンチの前記側壁に形成されるゲート絶縁膜と、該ゲート絶縁膜より厚い、前記傾斜に形成される絶縁膜と、前記ゲート絶縁膜および傾斜絶縁膜上に沿って形成され、前記傾斜絶縁膜上に端部が位置するゲート電極と、前記トレンチ下側のシリコン基板面に配置され端部が前記ゲート絶縁膜に当接するドレイン領域と、前記トレンチに隣接する前記シリコン基板主面に形成されるソース領域と、を備え、前記ゲート絶縁膜および前記傾斜絶縁膜が一度の熱酸化工程により形成された絶縁膜であるＭＯＳ型半導体装置とすることにより、前記発明の目的は達成される。

特許請求の範囲の請求項２記載の本発明によれば、前記トレンチが、前記シリコン基板の主面に垂直な｛１００｝面の側壁と、｛１１１｝面の傾斜により形成されるＶ字形溝からなる底部とを有する特許請求の範囲の請求項１記載のＭＯＳ型半導体装置とすることが好ましい。

特許請求の範囲の請求項３記載の本発明によれば、前記トレンチが、前記シリコン基板の主面に垂直な｛１００｝面の側壁と、｛１１１｝面の傾斜と、前記シリコン基板の主面に平行な底面とを有する特許請求の範囲の請求項１記載のＭＯＳ型半導体装置とすることがより好ましい。

特許請求の範囲の請求項４記載の本発明によれば、請求項１に記載のＭＯＳ型半導体装置の製造方法において、前記（１００）面を主面とするシリコン基板上で、前記{１１１}面との交差線を主要な辺とする前記トレンチ形成用絶縁膜パターンを形成し、面方位依存性を有するアルカリエッチングと前記シリコン基板の主面に垂直にエッチングするドライエッチングとを用いて前記トレンチを形成する工程を含むＭＯＳ型半導体装置の製造方法とすることにより、前記本発明の目的は達成される。

特許請求の範囲の請求項５記載の本発明によれば、前記ドライエッチングを行った後、前記アルカリエッチンッグを行う特許請求の範囲の請求項４記載のＭＯＳ型半導体装置の製造方法とすることが好ましい。

特許請求の範囲の請求項６記載の本発明によれば、前記アルカリエッチングを行った後、前記ドライエッチングを行う特許請求の範囲の請求項４記載のＭＯＳ型半導体装置の製造方法とすることが好適である。

特許請求の範囲の請求項７記載の本発明によれば、前記ドライエッチングがＲｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇである特許請求の範囲の請求項４乃至６のいずれか一項に記載のＭＯＳ型半導体装置の製造方法とすることがより好ましい。

特許請求の範囲の請求項８記載の本発明によれば、前記アルカリエッチングが面方位依存性を有するＴｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｉｄｒｙｄｅまたはアンモニア水を用いて行われる特許請求の範囲の請求項４乃至６のいずれか一項に記載のＭＯＳ型半導体装置の製造方法とすることがより望ましい。

特許請求の範囲の請求項９記載の本発明によれば、トレンチの底部をＶ字形状にエッチングする特許請求の範囲の請求項４乃至８のいずれか一項に記載のＭＯＳ型半導体装置の製造方法とすることがより好適である。

特許請求の範囲の請求項１０記載の本発明によれば、トレンチの底部を逆台形状にエッチングする特許請求の範囲の請求項４乃至８のいずれか一項に記載のＭＯＳ型半導体装置の製造方法とすることもできる。

本発明によれば、高耐圧化対策を施しても、高オン抵抗化またはゲート電圧の高しきい値化にならないトレンチＭＯＳ型半導体装置およびその製造方法を提供することができる。

以下、本発明の実施例について、図面を用いて詳細に説明する。以下の説明では本発明の要旨を超えない限り、実施例の記載に限定されるものではない。図１は本発明にかかる双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）のシリコン基板の要部断面図である。図２は本発明にかかる双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）の製造工程を示すシリコン基板の要部断面図（その１）である。図３は本発明にかかる双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）の製造工程を示すシリコン基板の要部断面図（その２）である。図４は本発明と従来のＴＬＰＭのトレンチ底部の拡大断面図である。図５〜図７は本発明にかかるトレンチエッチングの進行過程を示すシリコン基板の要部断面図である。図８は本発明による異なるＴＬＰＭの要部断面図である。図１３は（１００）面を主面とするシリコン基板にアルカリエッチングを施す場合の、エッチングレートの結晶面方位依存性を説明するためのトレンチ部の要部斜視図である。

はじめに、アルカリエッチングについて説明する。シリコンの湿式異方性エッチング溶液には、ＫＯＨ（水酸化カリウム）やヒドラジン、エチレンジアミン、アンモニア、ＴＭＡＨ（テトラメチルアンモニウム）などの水溶液が古くより知られ、広く用いられている。これらアルカリ溶液を用いて単結晶シリコン基板をエッチングした場合、異方性（シリコン結晶のエッチングレートの面方位依存性）を持つ。具体的には、ＫＯＨ溶液を用いた場合、シリコン基板の各結晶面におけるエッチングレートを（１１１）面を基準に比較すると、（１１１）面：（１１０）面：（１００）面がそれぞれ１：６００：４００である。（１１１）面に等価な結晶面｛１１１｝で、エッチングが実質的にストップするため、（１００）面を主面とするシリコン基板上に予め、{１１１}面との交差線を主要な辺とするトレンチ形成用絶縁膜のマスクパターンを形成して、アルカリエッチングを行えば、Ｖ字溝やピラミッド型のピット、ピラミッド型の空洞構造を形成することができることが知られている。前記マスクパターンの開口幅やエッチング時間を調整することにより、意図する深さと大きさを持つＶ字溝や台形型のトレンチやピラミッド型のピットを設計することができる。また、アルカリエッチングを途中で停止させると、図５（ｂ）に示されるようにシリコン基板のトレンチ部の断面が逆台形状の溝が形成される。その後、ドライエッチングを施して図５（ｃ）〜図７（ｇ）に示すように逆台形状のトレンチ底部形状としてもよいが、ドライエッチングをせずにさらにアルカリエッチングを進行させると、傾斜した側壁の｛１１１｝面４０４が拡がるにつれて、基板主面４０３に平行な底部の（１００）面４０５が減少して行き、最終的に消滅し、両側の｛１１１｝面４０４が交差して図１のトレンチ部の底部のようにＶ字溝となり、それ以上のエッチングは実質的に自己停止する。このようにＶ字溝でエッチングが自己停止するので、アルカリエッチングではエッチング時間がばらついても、Ｖ字溝の深さはばらつかずに、マスク開口部の幅が決まれば、Ｖ字溝の深さが決定される。具体的には、Ｖ字溝の深さは簡単な幾何学的算術から求められ、開口部幅の１／２にｔａｎ５４．７°を乗じて算出される。

ドライエッチングとしては、プラズマエッチングやＲＩＥエッチングを採用することができるが、特にＲＩＥエッチンッグが好ましい。公知のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術に用いられる材料としては、ＨＢｒ、ＮＦ_３ガスなどが好ましい。ＲＩＥやプラズマエッチングなどの異方性のドライエッチングによれば、イオンビームやプラズマの指向性によってエッチング方位を決定でき、化学的性質や結晶面方位による制約を受けることなく、シリコン基板表面から面に垂直なトレンチエッチングを行うことができる。前記ドライエッチングと前記アルカリエッチングを組み合わせると、シリコン基板主面に垂直な側壁部と、前記主面に傾斜角を有する{１１１}面を底部とするトレンチを形成することができる。ドライエッチング終了後、トレンチ内部を希ふっ酸により洗浄し、さらに、ＲＣＡ洗浄することが好ましい。

図１に本発明にかかる実施例１としてトレンチ型ラテラル双方向ＴＬＰＭのシリコン基板の要部断面図を示す。トレンチの形状に係わるところ以外の構造は前述の図１１のＴＬＰＭと同じなので、ここでは本発明にかかるトレンチを形成するための工程について詳細に説明するため、ＴＬＰＭ作製に必要なイオン注入などの工程の説明は省略し、トレンチをエッチングするところから図を用いて説明する。このＴＬＰＭの断面構造は、双方向ＴＬＰＭのトレンチ底面１がＶ字形状となっており、シリコン基板表面２と、この基板表面２に垂直なトレンチ側面３は｛１００｝面であり、Ｖ字形状の底面１は｛１１１｝面である。よって、ＣＭＯＳ、および、ＴＬＰＭのゲートとなる部分はトレンチ側壁３の｛１００｝面であるから、界面準位が少なく、また、どの面方位よりも薄いゲート酸化膜が形成される。一方、トレンチ底面１は、｛１１１｝面であるため、側壁面３のゲート酸化膜よりは厚い（１．５〜２倍程度）ゲート酸化膜３−１が形成される。

従来構造である、底面に傾斜面部分のないトレンチを有するＴＬＰＭは、トレンチ底部のゲート電極端近傍のドレイン領域において電界集中により、低い印加電圧によってアバランシェブレークダウンが起き、耐圧が決まるが、この実施例１のようにドレイン−ゲート間酸化膜３−１を厚くすることで、電界集中を緩和し、耐圧をあげることができる。具体的には、同じ逆バイアス電圧に対して、前記図１１に示す従来構造ＴＬＰＭのＡ点よりも、図１に示す実施例１のＢ点の電界強度が小さいということである。なお、ゲートのしきい値電圧を決めているトレンチ側壁部分は図１１に示す構造と同じ構造、同じ酸化膜厚であるため、特性の悪化はない。つまり、耐圧とオン抵抗のトレードオフに対し、両方を共に改善することが可能である。また、トレンチ底面をＶ字にすることで拡張ドレイン領域が広がる（距離が長くなる）ため、その分トレンチ幅を狭くすることができ、デバイスピッチを下げ、さらに低オン抵抗化を図ることができる。

図２、図３は、実施例１で用いたトレンチ型ラテラル双方向ＴＬＰＭの製造工程を説明するために、主要な製造工程順に並べたシリコン基板の要部断面図である。

図２（ａ）は、酸化膜４をマスクに、シリコン基板の（１００）面からこの面に垂直なトレンチ５をＲＩＥエッチングにより形成した工程段階の断面図である。このトレンチエッチング後、図２（ｂ）に示すよう、酸化膜６を形成する。次に、図３（ｃ）に示すように、エッチバックによりトレンチ側壁面の酸化膜６を残して、シリコン基板表面およびトレンチ底面の酸化膜６を除去する。このとき、シリコン基板表面にはトレンチマスク酸化膜４が残っている。ここで、結晶面依存性という異方性エッチングの性質をもつＴＭＡＨなどのようなアルカリエッチング液でエッチングすることにより、図３（ｄ）に示すようなトレンチの底部がＶ字状７になった断面形状を得る。そして、トレンチマスク酸化膜４をマスクとして、イオン注入によりトレンチ底面にｎドレイン領域を形成し（図３（ｅ））、ドープドポリシリコンからなるゲート電極８をトレンチ側壁に形成する（図３（ｆ））。続いて、図示しないが、ｎ^＋ドレイン領域、ｐ^＋コンタクト領域、層間絶縁膜、金属ソース電極などを形成して、トレンチ型ラテラルＭＯＳＦＥＴを完成させる。

以上の製造方法の説明では、トレンチエッチングについて、最初にＲＩＥエッチングによりシリコン基板主面に対して垂直な形状のトレンチを形成した後、アルカリエッチングをすることにより、トレンチ底面の形状をＶ字状の形状としたが、最初にアルカリエッチング液によりシリコン基板主面からＶ字状にトレンチエッチングした後、ＲＩＥトレンチエッチングすることにより、底部のＶ字形状を維持したまま、垂直にトレンチエッチングすることにより、前記図１に示した底部がＶ字形状のトレンチ形状を得ることも可能である。

図１のような双方向ＴＬＰＭだけでなく、トレンチの形状は同じで、周辺のシリコン基板内の層構成を変えると、図８に示す単方向のＴＬＰＭに適用することも可能である。

図８は、ハイサイドｎチャネルＴＬＰＭの断面構造を示す。図面に向かってトレンチ１０右側のシリコン基板にｎドレイン領域１１、ｎ^＋領域１２、トレンチ右側壁に酸化膜１３を介してフィールドプレート１４、ドレイン金属電極１５を、左側壁ポリシリコンゲート電極１６および電極１６に接続された端子Ｇとトレンチの左側シリコン基板にｎ^＋ソース領域１７およびこのソース領域に接触する金属ソース電極１８および電極１８に接続される端子Ｓをそれぞれ備える構造である。前記実施例１で説明した図１の双方向ＴＬＰＭと同様に、ポリシリコンゲート電極１６の下端部側のトレンチ底面が、{１１１}傾斜面によるＶ字形底面にされているので、{１１１}傾斜面と前記ゲート電極下端部との間に形成される酸化膜１９がトレンチ側壁の｛１００｝面に形成されるゲート酸化膜１３より厚膜化するので、電界集中を緩和し、耐圧を上げることが可能となる。

実施例４について図５〜図７を用いて説明する。（１００）面を主面とするｐ型シリコン基板４０１にフォトリソグラフィ技術・イオン注入技術によって、図示しないＴＬＰＭ部以外の回路を形成するためにｎウェル領域・ｐオフセット領域などを形成する。

次にトレンチエッチングを行うためのマスクとして減圧ＣＶＤ法によりマスク酸化膜４０２を０．４μｍ程度、堆積する。この際のマスク酸化膜４０２は減圧ＣＶＤ法で形成するＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜或いはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜のどちらでもよい。次いでトレンチを形成する領域４０３のみリソグラフィ技術によりマスク酸化膜４０２をエッチングにより選択的に除去する。この状態が図５（ａ）である。

そして、シリコン基板４０１を前記ＲＣＡ洗浄した後に、マスク酸化膜４０２をマスクとしてアルカリエッチングを行う。アルカリ溶液はＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｉｄｅ）を用いる。ＴＭＡＨの異方性エッチングによって図５（ｂ）に示すようにシリコン基板表面に対して角度α＝５４．７°をなすシリコン基板４０１の（１１１）面４０４が現れたところでエッチングを停止させると、図のような角度αをもった逆台形状のトレンチ形状となる。このままエッチングを続けるとやがてはトレンチの底部はＶ字溝となってしまうため、逆台形状にするには、途中でエッチングを終了させる必要がある。図中の４０５は基板表面に平行な（１００）面を持つトレンチ底面である。エッチング量（深さ）ｄは、シリコン基板表面４０３からこのトレンチ底面４０５までの深さが０．５μｍ程度となるようにエッチング時間を調整する。深さ方向にｄ量エッチングすると角度αが５４．７°であるため、マスク酸化膜４０２からトレンチ底面までの傾斜面４０４の横方向の距離ｘはおよそ０．３５μｍとなる。この横方向の距離ｘが、後でゲート電極となる減圧ＣＶＤ法で形成するポリシリコンの堆積膜厚よりも０．０５μｍ以上大きくなるように、深さｄ即ちエッチング量を調整する。

次にウェハをＲＣＡ洗浄して、ＲＩＥによりトレンチエッチングを行う。ＲＩＥでは垂直にエッチングが進むため、エッチング前の底部形状がそのまま反映されたトレンチ形状が得られる。図５（ｃ）はトレンチエッチング途中を模式的に表わしたもので、最初にアルカリエッチングしたときのトレンチ底面のＶ字形状の状態（鎖線）をそのまま維持していることを表している。ここでトレンチ底面は（１００）面４０７と傾斜した（１１１）面４０８とからなっている。またトレンチのシリコン基板表面に対して垂直な側壁面４０６は｛１００｝面である。所定の深さ、例えばここではシリコン基板表面からトレンチの底部の（１００）面が出ている部分、トレンチ底部４０７までの深さを１．２μｍとする（図６（ｄ））。

この後、図示しないが、トレンチ内壁の凹凸を平滑な面にするためのダメージ除去或いは犠牲酸化などの工程、これまた図示しないトレンチ底部へのイオン注入工程、素子分離工程などを経てゲート酸化の工程を行う。図は簡略的に示しているため、実際にはトレンチ上部のコーナーや｛１１１｝面と｛１００｝面とのコーナーは前述したダメージ除去工程或いは犠牲酸化工程によって局部的には十分に丸めることが好ましい。

ゲート酸化工程は例えば８００℃のパイロジェニック雰囲気によってシリコン基板の（１００）面における厚さが１７ｎｍとなるように酸化時間を調整する。酸化後は８００℃或いはそれ以上の温度でＰＯＡ（Ｐｏｓｔ Ｏｘｉｄａｔｉｏｎ ａｎｎｅａｌ）を行う。この酸化工程でシリコン基板の（１００）面であるシリコン基板表面及びトレンチ側壁４０６及びトレンチ底部４０７には１７ｎｍの熱酸化膜４０９が形成されるが、トレンチ底部傾斜部である４０８はアルカリエッチングによりシリコン基板の｛１１１｝面が出ているため、２７ｎｍとシリコン基板の（１００）面に比べて１０ｎｍも厚い酸化膜４１０が形成される。これはシリコン基板の熱酸化における酸化膜成長速度の面方位依存性によるものである。この熱酸化後の状態を表した図が図６（ｅ）である。

次にゲート電極となるポリシリコン膜４１１を減圧ＣＶＤ法によってゲート酸化膜４０９、４１０の上に０．３μｍ程度成長させる（図７（ｆ））。

この後、図示しないがフォトリソグラフィ技術によってポリシリコン膜４１１をエッチバックする。ＴＬＰＭとなる領域はポリシリコン膜４１１をエッチバックし、図示しない箇所にレジストを残してこの後のアルミ配線と接続するためのポリシリコン膜４１１を残す。エッチバック後の断面形状は図７（ｇ）となる。

このようにＴＬＰＭ部分ではトレンチの側壁にのみゲート電極となるポリシリコン膜４１１が残った状態となる。ゲート電極のシリコン基板表面への引き出しは図示しないトレンチ終端部でポリシリコン膜４１１を残した部分を形成して引き出し構造としている。

また、図７（ｇ）のトレンチ底部の傾斜部４１０付近を拡大した図を図４（ｂ）に示す。ポリシリコン膜４１１の下端部の真下のゲート酸化膜４１０はシリコン基板面方位が（１１１）面の部分を酸化した酸化膜であるために、他の｛１００｝面上のゲート酸化膜４０９よりも膜厚が厚くなっている。このようにポリシリコン膜４１１の直下のゲート酸化膜４１０の膜厚が厚くなるように最初のアルカリエッチングのエッチング量とポリシリコン膜の堆積膜厚とを調整する。またＲＩＥによるトレンチエッチング後のダメージ除去工程や犠牲酸化工程でトレンチ内のシリコン基板を削ることになるため、その工程でのトレンチ幅の広がりも考慮して最終的にポリシリコン膜４１１の直下のゲート酸化膜４１０の膜厚が厚くなるように各工程におけるトレンチ幅の広がり量を考慮することが重要である。

このポリシリコンゲート電極４１１の加工後の工程は本発明にかかる主要工程ではないので図は省略するが、この後、ｎ^＋ソース領域、ｐ^＋のソース領域などを形成した後ＣＶＤ法により層間膜となる酸化膜を堆積してトレンチを層間絶縁膜で埋め込み表面酸化膜の凹凸をなくすためエッチバック工程もしくはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって表面をフラットな面とする。この後コンタクトホールを開口してタングステンＰｌｕｇを形成、アルミ配線を行って表面保護膜（パッシベーション）を形成してＴＬＰＭが完成する。

このようにして作成されたＴＬＰＭは図４（ｂ）に示すように逆バイアス電圧印加時に電界集中により電界強度が最も早く上昇しやすいトレンチ底部の傾斜部の上のゲート酸化膜４１０の膜厚が厚くなっているため電界が緩和され，従来よりも耐圧が向上する。またゲート電圧のしきい値などはトレンチ側壁の１７ｎｍのゲート酸化膜厚で決まるため，耐圧向上させてもしきい値は変わらず，またオン抵抗もＴＬＰＭの特徴を生かし低いまま高耐圧化が図れる。

本発明にかかる双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）のシリコン基板の要部断面図である。 本発明にかかる双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）の製造工程を示すシリコン基板の要部断面図（その１）である。 本発明にかかる双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）の製造工程を示すシリコン基板の要部断面図（その２）である。 本発明（ａ）と従来のＴＬＰＭ（ｂ）のトレンチ底部の拡大断面図である。 本発明にかかるトレンチエッチングの進行過程を示すシリコン基板の要部断面図である（その１）。 本発明にかかるトレンチエッチングの進行過程を示すシリコン基板の要部断面図である（その２）。 本発明にかかるトレンチエッチングの進行過程を示すシリコン基板の要部断面図である（その３）。 本発明による異なるＴＬＰＭの要部断面図である。 従来の型ラテラルＭＩＳＦＥＴの一例のシリコン基板の要部断面図である。 従来の双方向ＴＬＰＭの断面構造を示すシリコン基板の要部断面図である。 図１０と異なる従来の双方向トレンチ型ラテラルパワーＭＯＳＦＥＴ（ＴＬＰＭ）のシリコン基板の要部断面図である。 双方向ＴＬＰＭの等価回路図である。 （１００）面を主面とするシリコン基板にアルカリエッチングを施す場合の、エッチングレートの結晶面方位依存性を説明するためのトレンチ部の要部斜視図である。

符号の説明

１、７、４０４、４０８ 傾斜部、｛１１１｝面
２、 シリコン基板主面、（１００）面
３、４０６ トレンチ側壁面、｛１００｝面
４、４０２ マスク酸化膜
５、 トレンチ
６、 酸化膜
８、 ポリシリコンゲート酸化膜
４０１ シリコン基板
４０５、４０７トレンチ底部（１００）面
４０９ ゲート酸化膜
４１０ トレンチ傾斜部酸化膜
４１１ ポリシリコンゲート酸化膜
Ｂ 電界集中部。

Claims (10)

1. （１００）面を主面とするシリコン基板に、該シリコン基板の主面に垂直な｛１００｝面の側壁と｛１１１｝面の傾斜とを備えるトレンチと、該トレンチの前記側壁に形成されるゲート絶縁膜と、該ゲート絶縁膜より厚い、前記傾斜に形成される絶縁膜と、前記ゲート絶縁膜および傾斜絶縁膜上に沿って形成され、前記傾斜絶縁膜上に端部が位置するゲート電極と、前記トレンチ下部のシリコン基板面に配置され端部が前記ゲート絶縁膜に当接するドレイン領域と、前記トレンチに隣接する前記シリコン基板の主面に形成されるソース領域と、を備えたＭＯＳ型半導体装置において、
   前記ゲート絶縁膜および前記傾斜絶縁膜が一度の熱酸化工程により形成された絶縁膜であることを特徴とするＭＯＳ型半導体装置。
2. 前記トレンチが、前記シリコン基板の主面に垂直な｛１００｝面の側壁と、｛１１１｝面の傾斜により形成されるＶ字形溝からなる底部とを有することを特徴とする請求項１記載のＭＯＳ型半導体装置。
3. 前記トレンチが、前記シリコン基板の主面に垂直な｛１００｝面の側壁と、｛１１１｝面の傾斜と、前記シリコン基板の主面に平行な底面とを有することを特徴とする請求項１記載のＭＯＳ型半導体装置。
4. 請求項１に記載のＭＯＳ型半導体装置の製造方法において、
   前記（１００）面を主面とするシリコン基板上で、前記{１１１}面との交差線を主要な辺とする前記トレンチ形成用絶縁膜パターンを形成し、面方位依存性を有するアルカリエッチングと前記シリコン基板の主面に垂直にエッチングするドライエッチングとを用いて前記トレンチを形成する工程を含むことを特徴とするＭＯＳ型半導体装置の製造方法。
5. 前記トレンチを形成する工程が前記ドライエッチングを行った後、前記アルカリエッチンッグを行うことを特徴とする請求項４記載のＭＯＳ型半導体装置の製造方法。
6. 前記トレンチを形成する工程が前記アルカリエッチングを行った後、前記ドライエッチングを行うことを特徴とする請求項４記載のＭＯＳ型半導体装置の製造方法。
7. 前記ドライエッチングがＲＩＥエッチングであることを特徴とする請求項４乃至６のいずれか一項に記載のＭＯＳ型半導体装置の製造方法。
8. 前記アルカリエッチングが面方位依存性を有するテトラメチルアンモニウムまたはアンモニア水を用いて行われることを特徴とする請求項４乃至６のいずれか一項に記載のＭＯＳ型半導体装置の製造方法。
9. トレンチの底部をＶ字形状にエッチングすることを特徴とする請求項４乃至８のいずれか一項に記載のＭＯＳ型半導体装置の製造方法。
10. トレンチの底部を逆台形状にエッチングすることを特徴とする請求項４乃至８のいずれか一項に記載のＭＯＳ型半導体装置の製造方法。

Images