JPH03198362A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体基板に形成された絶縁分離溝により素子
の絶縁分離が行われる半導体装置の製造方法に関する。

［従来の技術］ 従来、半導体装置の素子分離技術として、選択酸化（Ｌ
ＯＧＯ８）法、アイソプレーナー（１，５ｏｐｌａｎａ
ｒ　）法等が開発されている。近時、半導体装置を一層
高集積化するために、トレンチ（Ｔｒｅｎｃｈ）法によ
る素子分離技術がエツチング技術の向上に伴って注目さ
れるようになった。

第４図（ａ）乃至（ｄ）は上述したトレンチ法による従
来の半導体装置の製造方法を工程順に示す断面図である
。

先ず、第４図（ａ）に示すように、シリコン基板２１の
主表面に窒化シリコン膜又は酸化シリコン膜等からなる
耐シリコンエツチング性のエツチングマスク２２を被覆
形成し、このエツチングマスク２２の素子分離領域部分
を開口して、開口部２８を設ける。

次に、第４図（ｂ）に示すように、５ｉｃｋ。

等のガスを使用した反応性イオンエツチング（ＲＩＥ）
技術により、基板２１に対して開口部２８から深さ方向
に垂直に延びる溝２３を形成する。

次に、第４図（Ｃ）に示すように、酸化処理を施して、
溝２３の壁面にシリコン酸化膜２４を形成する。そして
、基板２１の全面にＣＶＤ　（気相成長）法により、多
結晶シリコン膜２５を形成し、溝２３にこの多結晶シリ
コンＪｉ２５を埋め込む。

なお、以後の説明において、溝２３内に埋め込まれた多
結晶シリコン膜２５を多結晶シリコン膜２５ａとする。

次いで、第４図（ｄ）に示すように、多結晶シリコン膜
２５をエツチングバックする。そうすると、基板２１上
に形成されているエツチングマスク２２がエツチングス
トッパとして作用するため、溝２３内に埋め込まれた多
結晶シリコン膜２５ａが残存し、他の領域の多結晶シリ
コン膜２５が除去される。その後、溝２３内の多結晶シ
リコン膜２５ａの表面を酸化することにより、シリコン
酸化１１Ｅ２６を形成する。このようにして、シリコン
酸化膜２４．２８及び多結晶シリコン膜２５ａにより構
成された絶縁分離溝が形成される。この絶縁分離溝によ
り、半導体基板に形成される各素子が電気的に分離され
る。

第５図は、上述のようにして形成された絶縁分離溝によ
り各素子領域が分離されたバイポーラ集積回路の一例を
示す断面図である。このバイポーラ集積回路は以下に説
明する方法により製造する。

先ず、Ｐ型シリコン基板３１上の素子形成予定領域にＮ
＋型コレクタ埋込層３２を形成する。そして、基板３１
の全面にＮ型エピタキシャル層３３を成長させる。

次に、素子形成予定領域の周囲に、エピタキシャル層３
３の表面からシリコン基板３１に到達する絶縁分離溝３
４を形成し、複数個の素子形成予定領域を絶縁分離する
。この絶縁分離溝３４は、第４図（ａ）乃至（ｄ）に示
した方法により形成する。

次に、同様の方法により、エピタキシャル層３３の表面
から埋込層３２に到達する絶縁分離溝３５を形成し、バ
イポーラトランジスタ形成予定領域を２つの領域に分離
する。この場合に、この絶縁分離溝３５は埋込層３２を
突き抜けてはならないため、素子形成予定領域の周囲に
形成する絶縁分離溝３４に比して、その深さを浅くする
必要がある。その後、基板３１の全面に絶縁膜３９を形
成し、この絶縁膜３９の所定領域を開口する。

次いで、２つの領域に分離されたバイポーラトランジス
タ形成予定領域の一方の領域にＰ型ベース領域３７、Ｎ
型エミッタ領域３８及びこれらの領域と接続した電極４
０を形成する。また、他方の領域にＮ＋型コレクタ電極
引き出し領域３６及びこのコレクタ電極引き出し領域３
６と接続した電極４０を形成する。このようにして、バ
イポーラトランジスタ集積回路が形成される。

［発明が解決しようとする課題］ しかしながら、従来の半導体装置の製造方法においては
、上述のバイポーラトランジスタ集積回路の場合のよう
に、２種類以上の深さが異なる絶縁分離溝を形成すると
きには、絶縁分離溝を形成する工程を複数回繰り返して
行う必要があり、煩雑である。また、溝を形成するため
にエツチングマスクをバターニングする工程が複数回必
要であり、このパターニング工程において、各パターン
の位置ずれが発生する虞れがある。

本発明はかかる問題点に鑑みてなされたものであって、
深さが異なる複数個の絶縁分離溝を同時に形成すること
ができて、各絶縁分離溝の位置ずれを回避することがで
きる半導体装置の製造方法を提供することを目的とする
。

口課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、所定領域が開口
されたエツチングマスクを半導体基板上に形成する工程
と、前記半導体基板に対して面方位の差による選択エツ
チングを施して断面がＶ字型の溝を形成する工程と、前
記溝の壁面の上部に耐エツチング性サイドウオール膜を
形成する工程と、前記基板表面に対して垂直方向に前記
溝を掘り増しする工程とを有することを特徴とする。

［作用コ 本発明においては、先ず、半導体基板の面方位の差によ
りエツチング速度が異なる選択エツチング（ＯＥＤ；０
ｒｉｅｎｔａｔｉｏｎ　Ｄｅｐｅｎｄｅｎｔ　ｅｃｈｌ
ｎｇ）法を使用して、前記半導体基板にエツチングを施
す。このエツチングにより形成された溝はＶ字型になり
、溝の深さはその開口幅に比例する。従って、開口幅が
異なる複数個の開口部を有するエツチングマスクを使用
することにより、深さが異なる複数個の溝を同時に形成
することができる。次に、少なくとも一部の溝の壁面上
部に耐エツチング性サイドウオール膜を形成した後、溝
を基板表面に対して垂直方向に掘り増しする。このよう
にして形成された複数個の溝は、その深さの差が前記７
字型の溝における深さの差と同一になる。つまり、７字
型の溝を形成するときに、開口幅が異なる複数個の開口
部を有するエツチングマスクを形成することにより、相
互に異なる深さの複数個の溝を同時に形成することがで
きる。これにより、例えばこの溝の壁面に酸化膜を形成
した後、多結晶シリコンにより溝を埋め込むことにより
、相互に異なる深さの複数個の絶縁分離溝を形成するこ
とができる。また、このように深さが異なる複数個の絶
縁分離溝を同時に形成するため、各絶縁分離溝の位置ず
れの発生を回避することができる。

更に、少なくとも一部の溝の上部に耐エツチング性サイ
ドウオール膜を形成することにより、必要最小限の幅の
絶縁分離溝を形成することができる。

［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｆ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。

先ず、第１図（ａ）に示すように、例えばその主表面の
面方位が（１００）であるシリコン基板１の表面上に、
窒化シリコン膜又は酸化シリコンＩＧ［の耐シリコンエ
ツチング性のエツチングマスク２を形成する。そして、
このエツチングマスク２の浅い絶縁分離溝形成予定領域
には狭いパターン幅で開口部８ａを開口し、深い絶縁分
離溝形成予定領域には広い幅で開口部８ｂを形成する。

次に、第１図（ｂ）に示すように、面方待の差による選
択エツチングを施し、開口部８ａには浅い溝３ａを設け
、開口部８ｂには深い溝３ｂを設ける。この選択エツチ
ングにより形成された溝３ａ、３ｂの断面形吠は７字型
になる。

第２図は、この選択エツチング技術を示す断面図である
。例えば、主表面の面方位が（１００）であるシリコン
基板１上壁開口幅！のエツチングマスク２を形成した後
、ＮａＯＨ＋　ＫＯＨ＊　　ヒドラジン又はエチレンジ
アミン等のアルカリ溶液によりウェットエツチングを行
う。又は、このようなウェットエツチングに替えて、Ｃ
Ｃ！４ガスを使用した平行平板型プラズマエツチング等
によりエツチングを行ってもよい。このようなエツチン
グ方法により、半導体基板１に対して面方位の差による
選択エツチングを行うことができる。例えば、ヒドラジ
ン、水及びイソプロピルアルコールの３元混合液を使用
してエツチングを行った場合、半導体基板の（１１１）
面は殆どエツチングされないため、第２図に示すように
、（１１１）面に沿った７字型溝が形成される。この７
字型溝の２平面のなす角度θは７０″である。従って、
この溝の深さｈは下記（１）式により求めることができ
る。

即ち、溝の深さｈは開口幅！に依存するため、開口幅！
を調節することにより所望の深さの溝を形成することが
できる。例えば、開口幅！が１μｍ及び４μｍの開口部
を存するエツチングマスクを形成して選択エツチングを
行うと、開口幅が１μｍの開口部には深さが約０．７μ
ｍの溝が形成され、開口幅が４μｍの開口部には深さが
約２．９μｍの溝が形成される。従って、この２つの溝
の深さの差は約２．２μｍになる。

次に、第１図（Ｃ）に示すように、ｃＶＤ法等により、
全面にシリコン酸化膜７を堆積する。この場合に、シリ
コン酸化膜７の膜厚は、浅い方の溝３ａが埋め込まれな
い程度にする。前述の例では、浅い方の溝の深さが約０
．７μｍであるので、シリコン酸化膜７の膜厚は０．２
乃至０．４μｍであることが好ましい。

次に、第１図（ｄ）に示すように、エツチングマスク２
をエツチングストッパとして、反応性イオンエツチング
によりシリコン酸化膜７をエツチングバックし、溝３ａ
＋３ｂの壁面上部にのみシリコン酸化膜を残存させるこ
とにより、サイドウオール膜７ａを形成する。

その後、従来と略同様の方法により、溝３　ａ　ｒ３ｂ
を掘り増しする。即ち、第１図（ｅ）に示すように、エ
ツチングマスク２及びサイドウオール膜７ａをマスクと
して、反応性イオンエツチングを施し、シリコン基板１
の表面に対して垂直な溝３　ｃ　ｒ　　３　ｄを形成す
る。このエツチングにより形成された溝３ｃと溝３ｄと
の深さの差は、エツチング前の溝３ａと溝３ｂとの深さ
の差に等しくなる。その後、サイドウオール膜７ａを除
去して酸化処理を施し、溝３ｃ、３ｄの壁面にシリコン
酸化膜４を形成する。そして、ＣＶＤ法等により、多結
晶シリコン膜５を形成し、この多結晶シリコン膜５によ
り溝３ｃ、３ｄを埋め込む。なお、以後の説明において
、溝３ｃ、３ｄに埋め込まれた多結晶シリコン膜５を多
結晶シリコン膜５ａとする。

次いで、第１図（ｆ）に示すように、この多結晶シリコ
ン膜５をエツチングバックして、溝３ｃ。

３ｄ内にのみ多結晶シリコン膜５ａを残存させ、他の領
域の多結晶シリコン膜５を除去する。その後、この残存
した多結晶シリコン膜５ａの表面を酸化して、シリコン
酸化膜６を形成する。これにより、相互に深さが異なる
２種類の絶縁分離溝が完成する。

このように、本実施例方法によれば、深さが異なる２種
類以上の絶縁分離溝を同時に形成することができる。こ
のため、半導体装置の製造工程を短縮することができる
と共に、各絶縁分離溝の位置ずれを回避することができ
る。

第３図（ａ）乃至（Ｃ）は本発明の第２の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。

先ず、第３図（ａ）に示すように、第１の実施例と同様
の方法により、シリコン基板１１上にエツチングマスク
１２を形成し、その後、開口幅が狭い溝１３ａ及び開口
幅が広い溝１３ｂを形成する。そして、全面にシリコン
酸化膜１７を形成する。

次に、第３図（ｂ）に示すように、シリコン酸化膜１７
をエツチングバックして、溝１３ａ及び１３ｂの壁面上
部にのみシリコン酸化膜を残存させてサイドウオール膜
１７ａを形成する。その後、フォトリングラフィ技術に
より、溝１３ａのサイドウオール膜１７ａを除去して溝
１３ｂの上部のサイドウオール膜１７ａのみを残存させ
る。

次に、第３図（Ｃ）に示すように、第１の実施例と同様
に、反応性イオンエツチングを施して、基板１１の表面
に対して垂直な溝１３ｃ、１３ｄを形成し、この溝１３
ｃ、１３ｄの壁面にシリコン酸化膜１４を形成する。そ
して、全面に多結晶シリコン膜１５を形成し、溝１３ｃ
、１３ｄをこの多結晶シリコン膜１５により埋め込む。

次いで、この多結晶シリコン膜１５をエツチングバック
して、溝１３ｃ、１３ｄ以外の領域の多結晶シリコン膜
１５を除去する。その後、溝工３ｃ　＋　　１３　ｄに
埋め込まれている多結晶シリコン膜１５の表面を酸化し
てシリコン酸化膜を形成する。

これにより、深さが相互に異なる２種類の絶縁分離溝が
完成する。

本実施例においては、第１の実施例と同様の効果を得る
ことができるのに加えて、開口幅が狭い方の溝のサイド
ウオール膜を除去するため、開口幅の違いによる溝の幅
の差を低減し、又は溝の幅を同一にすることができる。

これにより、溝内に多結晶シリコン膜を堆積する工程及
びこの多結晶シリコン膜をエツチングバックする工程に
おいて、その条件設定が容易になるという利点がある。

［発明の効果コ 以上説明したように本発明によれば、半導体基板に対し
面方位の差による選択エツチングを施してＶ字型の溝を
形成した後、この溝を前記半導体基板表面に対して垂直
方向に掘り増しするから、開口幅が異なる複数個の開口
部を有するエツチングマスクを形成することにより、深
さが異なる複数個の絶縁分離溝を同時に形成することが
できる。

このため、半導体装置の製造工程数が減少すると共に、
エツチングマスク形成時に発生する素子分離領域の位置
ずれを回避することができる。

【図面の簡単な説明】 第１図（ａ）乃至（ｆ）は本発明の第１の実施例方法を
工程順に示す断面図、第２図は選択エツチング技術を示
す断面図、第３図（ａ）乃至（Ｃ）は本発明の第２の実
施例方法を工程順に示す断面図、第４図（ａ）乃至（ｄ
）は従来の半導体装置の製造方法を工程順に示す断面図
、第５図は絶縁分離溝により各素子領域が分離されたバ
イポーラ集積回路の一例を示す断面図である。 １．１１，２１，３１；シリコン基板、２，１２．２２
；−１−−／チングマスク、３ａ、３ｂ、３ｃ。 ３ｄ、１３ａ＋　　１３ｂ＋　　１３ｃ、ｔａｃｔ、２
３；溝、４，８．７，１４．１７，２４，２６；シリコ
ン酸化膜、５＋　５ａ＋　　１５＋　２５＋　　２５ａ
；多結晶シリコン膜、７ａ＋１７ａ；サイドウオール膜
、８ａ、８ｂ＋　２８；開口部、３２；埋込層、３３；
エピタキシャル層、３４，３５；絶縁分離溝、３６；コ
レクタ電極引き出し領域、３７；ベース領域、３８；エ
ミッタ領域、３９；絶縁膜、４０；電極

Claims (1)

【特許請求の範囲】
1. （１）所定領域が開口されたエッチングマスクを半導体
   基板上に形成する工程と、前記半導体基板に対して面方
   位の差による選択エッチングを施して断面がＶ字型の溝
   を形成する工程と、前記溝の壁面の上部に耐エッチング
   性サイドウォール膜を形成する工程と、前記基板表面に
   対して垂直方向に前記溝を掘り増しする工程とを有する
   ことを特徴とする半導体装置の製造方法。