JPH0461346A - バイポーラ型半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、バイポーラ型半導体集積回路装置の製造方
法に関し、特に素子領域の表面側とその下部のフローテ
ィングコレクタ層とを接続するコレクタウオールの形成
に関するものである。

〔従来の技術〕

第２図は従来の技術を説明するだめの図であり、トレン
チ溝により素子間分離を行って素子領域にＮＰＮ　）ラ
ンジスタを形成するバイポーラ型半導体集積回路の製造
方法を示している。

第２図（ａ）〜（ｉ）はそれぞれ半導体シリコン基板上
に素子を形成して行く製造過程における素子の断面構造
を模式的に示しており、同図（ａ）はフローティングコ
レクタ形成、同図し）はトレンチ溝分離、同図（Ｃ）は
トレンチ溝底部のＰ゛アイソレーシヨンび溝埋め平坦化
、同図（ｄ）は素子形成部の露出、同図（ｅ）はＮ゛コ
レクタウオール形成同図げ）はＰベース形成、同図（６
）はＮエミッタ及びポリシリコン配線の形成、同図（ハ
）はベースコンタクト形成、同図（ｉ）は金属配線の形
成を示している。

次に製造方法を第２図（ａ）〜（ｉ）を用いて説明する
。

まず第２図（ａ）に示すように、Ｐ型のシリコン半導体
基板１の表面に、Ｎ型ドーパントとなる原子をイオン注
入等の方法で拡散し、ＮＰＮ　）ランジスタのフローテ
ィングコレクタとなるＮ“埋込み拡散層２を形成する。

次にこのＮ゛埋込拡散層２を埋込むべく、Ｎ型のシリコ
ンエピタキシャル層３を該Ｎ゛゛散層２上に成長する。

この時点では、フローティングコレクタ領域（Ｎ”埋込
み拡散層）２は基板表面側、つまりエピタキシャル層３
の表面領域とは分離されている。

その後第２図（ｂ）に示すように、Ｐ型半導体基板１に
達する深い溝（トレンチ）７を、ＲｒＥ（Ｒｅａｃｔｉ
ｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）法等のアスペクト比が
太き（とれる異方性エツチングにより形成する。この際
、エツチングしない部分のマスク材としては、この種の
異方性エツチング法に適した材質と構造を単一膜で得る
ことは困難であるので、シリコン熱酸化膜４．ポリシリ
コンＣＶＤ膜５．ＣＶＤシリコン酸化膜６等といった数
種の膜を積層したものを用いている。また上記トレンチ
分離溝７は、この集積回路内に作り込んだ幾種類かの単
体素子、例えばＮＰＮ　）ランジスタ、ＰＮＰトランジ
スタ容量、抵抗等を互いが影響し合うことなく独立して
動作させるために必要なものである。

そして第２図（Ｃ）に示すように、トレンチ分離溝７の
分離機能をより確実なものにするために、該トレンチ分
離溝底部に、垂直イオン注入法等の技術を用いて、基板
と同じ導電型でしかも高不純物濃度であるＰ°アイソレ
ーション領域となるＰ型拡散領域１１を形成する。

次に、上記分離溝７の内表面での電流リークを抑え、か
つ後工程等での熱処理による歪みを抑えるために、ＣＶ
Ｄシリコン酸化膜１２等で溝の埋め込みを行う。またこ
れと同時に、第２図（ｂ）の工程でトレンチ溝エツチン
グ時のマスク材として用いた多層膜４〜６を利用して、
エッチバックと呼ばれる平坦化エツチングを行い、第２
図（Ｃ）のように表面を平坦化する。

続いて第２図（ｄ）のように、トレンチ分離溝７によっ
て分離された素子形成領域以外の部分をＣＶＤシリコン
酸化膜６′等で被覆してマスクキングを行い、エツチン
グ処理により素子形成領域のみを露出させる。

次に第２図（ｅ）のように、素子形成領域の表面側から
、Ｎ型不純物となるような原子をイオン注入や該原子を
含むデポジション膜からの拡散等により注入してコレク
タウオール拡散領域１０’を形成する。このＮ型コレク
タウオール拡散領域１０゛は、第２図（ａ）で示す工程
で形成した、Ｎ゛型ラフローティングコレクタ領域２十
分な高濃度なままで接続する必要があるので、上記拡散
層１０°の形成時には、その厚みをＮ−エビ成長層３の
厚み（１〜２μｍ）程度にするための熱拡散処理を行っ
ている。

さらに第２図げ）に示すように、Ｐ型ベース拡散領域１
５をイオン注入法等により、Ｎ型コレクタウオール拡散
領域１０”とは別の領域に形成する。

その後第２図（６）のように、Ｐ型ベース拡散領域１５
の一部に、Ｎ型不純物原子のイオン注入法等によりＮ型
エミッタ拡散領域１６を形成する。さらにこのＮ型エミ
ッタ拡散領域１６及び先に形成したＮ型コレクタウオー
ル拡散領域１５０両方に、高不純物濃度で低抵抗である
Ｎ型の不純物を含むポリシリコン配線１７ａ及び１７ｂ
を形成する。

ただし上記配線１７ａ、１７ｂは各々独立に形成してお
り、短絡はしていない。

さらに第２図（５）のように、Ｐ型ベース拡散領域Ｉ５
の一部に、感光性樹脂による写真製版レジストマスク１
８を通してベース領域コンタクトイオン１９の注入を行
い、Ｐベース領域１５と金属配線との接触がオーミンク
コンタクトとなるようにする。

そして最後に第２図（ｉ）のように、コレクタ、エミッ
タ、ベースの各領域にそれぞれ独立に金属配線２０ａ、
２０ｂ、２０ｃを形成し、ＮＰＮ　）ランジスタを完成
する。

〔発明が解決しようとする課題〕

従来のバイポーラ型半導体集積回路装置の製造方法は以
上のように構成されているので、以下のような問題点が
あった。

つまりコレクタウメ・−ル部を第２図（ｅ）のようにＮ
型不純物原了のイオン注入またはデポジション膜からの
拡散を利用して形成するので、これによって形成したＮ
″領域１０゛の不純物が下側のＮ゛層２到達するよう熱
処理を行わなければならない 具体的には、 α）上記熱処理は、Ｐ型頭域がＮ゛下面層に到達してし
まわないようにするため、Ｐ型ベース領域の形成前に行
わなければならず、独立の熱処理工程が必要であり、プ
ロセス全体の熱処理工程が長くなってしまう。

■　また、■の理由から、拡散層のパターン幅が増大し
１．パターンの微細化が進めにくくなり、隼積度を−に
げられない。

■　さらに■の理由から、プロセスの初期に形成３−る
Ｎ″層２Ｎ　層３の不純物濃度分布が広がりやすく、Ｎ
′層３の厚みを薄くするのが困難であり、Ｎ゛フローテ
イングコレクタ層２抵抗値も上りやすくなり、トランジ
スタ特性の向上が困難である。

この発明は１．上記のような問題点を解消するためにな
されたもので、プロセスの低温化を図ることができ、こ
れにより素子パターンの微細化及び高集積化やエピタキ
シャル層の薄膜化を可能とし、また不純物濃度の低下を
抑えてフローティングコレクタ等の低抵抗化を可能とし
、高速動作に優れた装置を製造することができるバイポ
ーラ型半導体集積回路装置の製造方法を得ることを目的
とする。

Ｃ課題を解決するための手段〕 この発明に係るバイポーラ型半導体集積回路装置の製造
方法は、第１導電型半導体基板上に、第２導電型高濃度
領域及び第２導電型低濃度領域を順次形成し、上記低濃
度領域表面から半導体基板に達するｌ＝レンチ溝を形成
した後、半導体基板表面にその法線方向に対し所定角度
にて第２導電型となり得る不純物元素をイオン注入して
、−Ｆ配偶濃度領域の、トレンチ溝内面に露出する部分
にコレクタウオールを形成するようにしたものである。

〔作用〕

この発明においては、半導体基板上に素子領域を分離す
る１・Ｌ・フチ溝を形成した後、基板表面の法線方向に
対して所定角度で１゛オン注入を行って、上−記素子領
域上部の低濃度領域の、トレンチ溝内面乙こ露出する部
分にコレクタウオールを形成するようにしたので、該コ
レクタウオールによる素子領域表面と素子領域下部のフ
ローティングコレクタ部との接続をほとんど熱処理を加
えずに行うことができ、これにより熱拡散によるコレク
タウオール部のパターンの拡がりや厚みの増大を最小限
にとどめることができ、この結果プロセス低温化及びパ
ターン微細化・高集積化を実現できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図（ａ）〜（ｅｌは本発明の一実施例による半導体
装置の製造方法を説明するための図であり、第１図（ａ
）〜・（ｅ）に示す工程は、第２図（ａ）〜（１）の従
来のプロセスフローのうち、第２図（１））〜（ｅ）に
相当する部分を変更することによって実現できるもので
ある。

第１図において、第２図と同一符号は同一または相当部
分を示し、８は半導体基板表面とトレンチ溝７内面の所
定部分を被覆するレジストマスクで、これはＮ型斜め注
入イオンビーム９をトレンチ７１ｔ７の側面に照射する
際のマスクとして用いられるものである。１０は該Ｎ型
斜めイオン注入によりＮ−型エピタキシャルＮ３の、ト
レンチ溝７内に露出する部分に形成されたコレクタウオ
ールである。

以下、第１図（ａ）〜（ｅｌに示す工程を順を追って説
明する。

第１図（ａｌは第２図（＋））と全く同様トレンチ分離
溝を形成する工程であり、またこのトレンチ分離溝を形
成するまでの工程も従来の方法と同一である。

−ト記トレンチ分離溝７を形成した後、第１図（ｂ）に
示すように感光性樹脂等の写真製版によりレジストマス
ク８を基板表面に選択的に形成し、該レジス）・マスク
８によりトレンチ溝７の内側面の一部以外を被覆する。

次に第１図（Ｃ）に示すように、基板表面にその法線方
向に対して所定の角度θでもってＰ型ドーパントとなる
原子を斜めイオン注入し、Ｎ−型エピタキシャル層３の
、トレンチ溝７内に露出する部分にＰ°型コレクタウオ
ール１０を形成する。

続いて第１図（ｄ）のように、Ｐ型不純物原子のトレン
チ分離溝７の底部への垂直イオン注入により、Ｐ゛アイ
ソレーション領域１１を形成し、さらに第１図（ｅ）の
ように、このトレンチ分離溝７をＣｖＤシリコン酸化膜
等のトレンチ溝埋込み絶縁物１２で埋込み、エッチバッ
クにより平坦化を行う。

なお上記第１図（ｄ）、（ｅ）に示す工程は第２図（Ｃ
）に示す工程に相当する。

ここで、従来技術と異なるのは、トレンチ分離の直後に
コレクタウオール形成を行い、その後埋込み平坦化を行
っている点である。

このように本実施例では、半導体基板１上にＮ゛埋め込
み拡散層２及びＮ−型エピタキシャル層３を順次形成し
た後、トレンチ溝７により素子領域を分離し、さらにト
レンチ溝内側面の一部以外をレジストマスク８で被覆し
、斜めイオン注入により上記Ｎ゛埋め込み拡散層２の、
トレンチ溝内に露出する部分にコレクタウオール１０を
形成するようにしたので、該コレクタウオールｌＯによ
る素子領域表面と素子領域下部のフローティングコレク
タ部３との接続をほとんど熱処理を加えずに行うことが
でき、プロセスの低温化を図ることができる。これによ
り熱拡散によるコレクタウオール部３のパターンの拡が
りや厚みの増大を最小限に抑えることができ、パターン
微細化・高集積化や不純物濃度の低下防止により高速動
作に優れたバイポーラ型半導体集積回路装置を製造する
ことができる。

なお、上記実施例では、レジストマスク８をトレンチ溝
内側面の一部を除く基板全面に形成したが、トレンチエ
ツチングマスク材及び平坦化エッチハックマスク材とな
る多層膜４．５．６は、コレクタウオール形成時にイオ
ン注入されたとしても、機能素子部分とはならないので
、第１図（ｂ）の写真製版工程にそれ程厳密なパターン
精度や膜厚を要求するものではなく、レジストパターン
８はトレンチ溝７の底部だけ、多層膜４〜６上部だけ、
あるいはその両方等のように適当に変更してもよい。

また上記実施例では、第１図（ａ）の工程の後に写真製
版工程（第１図（ロ））を入れているが、第１図（Ｃ）
の斜めイオン注入工程における角度θの制御性を上げる
かＮＰＮ　トランジスタの素子形成パターンレイアウト
を適当に変更する等すれば、この第１図ら）の写真製版
工程は不要とできる。

さらに、上記説明ではＰ型基板にＮＰＮ　トランジスタ
を形成したものを示したが、基板やトランジスタはこれ
らに限るものではなく、上記基板はＰ型でもＮ型でも良
く、トランジスタはＮＰＮでもＰＮＰでもどちらでもよ
い。

さらにまた、上記実施例では、半導体材料としてシリコ
ンを用いた場合を説明したが、本発明は半導体材料であ
れば、シリコンに限らず、Ｇｅ等の単元素の半導体材料
でも、ＧａＡｓ、ＩｎＰ、ＣｄＴｅ、５ｉｄｅ、ＳｉＣ
等の化合物半導体でもよく、またこれらの半導体材料を
適当に組合せたものをトランジスタや基板、その他の領
域に用いてもよい。

〔発明の効果〕

以上のように、この発明に係る半導体装置の製造方法に
よれば、コレクタウオール部をトレンチ溝内面側からの
イオン注入により形成するようにしたので、熱拡散工程
が不要となり、製造工程の低温化が可能になるとともに
微細化が可能になり、集積度及び性能をともに向上でき
る効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の製造方
法を説明するための工程断面図、第２図（ａ）〜（ｉ）
は従来方法を説明するための工程断面図である。 図中、■はＰ型シリコン基板、２はＮ゛型型埋梨型拡散
層フローティングコレクタ）、３はＮ−型エピタキシャ
ル層、４はシリコン熱酸化膜、５はポリシリコン膜、６
はＣＶＤシリコン酸化膜層、７はトレンチ分離溝、８は
レジストマスク、９はＮ型斜め注入イオンビーム、１０
はＮ゛型拡散領域（コレクタウオール）、θはイオン注
入角度、１１はＰ゛型拡散領域、１２はトレンチ溝埋込
み絶縁物（ＣＶＤシリコン酸化膜）、１５はＰ型ベース
（注入）拡散領域、１６はＮ型エミッタ（注入）拡散領
域、１７ａはコレクタ領域のポリシリコン配線、１７ｂ
はエミッタ領域のポリシリコン配線、１日は写真製版レ
ジスト、１９はベース領域コンタクトイオン、２０ａは
コレクタ領域金属配線、２０ｂはエミッタ領域金属配線
、２０ｃはベース領域金属配線である。 なお図中同一符号は同−又は相当部分を示す。 第１図

Claims (1)

【特許請求の範囲】
1. （１）第１導電型半導体基板の一主面上に、比較的不純
   物濃度が高い第２導電型高濃度領域、及び比較的不純物
   濃度が低い第２導電型低濃度領域を順次形成する工程と
   、その後上記低濃度領域表面から半導体基板に達するト
   レンチ溝を形成する工程とを含み、バイポーラ型半導体
   集積回路装置を製造する方法において、 上記トレンチ溝形成後、半導体基板表面にその法線方向
   に対し所定角度にて第２導電型の不純物イオンを照射し
   て、上記低濃度領域の、トレンチ溝内面に露出する部分
   にコレクタウォールを形成する工程を含むことを特徴と
   するバイパーラ型半導体集積回路装置の製造方法。