JPS62213258A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁分離溝を有する半導体装置の製造方法に関
し、特に素子間分離用の深い絶縁分離溝と素子内分離用
の浅い溝の２種類の溝を有する半導体装置の製造方法に
関する。

〔従来の技術〕

半導体装置の高密度化及び高集積化に伴って、半導体基
板に形成した素子間を溝型の絶縁領域で分離する構成が
進められている。この溝型の絶縁分離領域は、単一の幅
を有する分離溝を素子の周囲に配設して素子間を分離す
るのが普通である。

これに対して、素子の内部に浅い溝を形成して素子内の
各領域を分離することも提案されており、素子寸法の縮
小と寄生素子の動作を防止する上で有効である。

このため、これら素子間及び素子内の絶縁分離を行う深
い溝及び浅い溝からなる絶縁分離溝を形成することが要
求されるが、単一の半導体基板にこれら深さの異なる溝
を形成するためには従来の溝形成方法をそのまま利用す
ることは難しく、従来では深い溝と浅い溝とを夫々独立
した写真蝕刻工程で順序的に形成する方法を採用してい
る。

〔発明が解決しようとする問題点〕

上述した従来の方法では、写真蝕刻法によって−の深さ
の溝を形成した後に、再び同様の写真蝕刻法により他の
深さの溝を形成しているため、同じ写真蝕刻法を２回繰
り返して行う必要があり、製造工程が長くなるという問
題がある。また、谷溝の交差部での接続処理が難しいと
いう問題もある。

更に、先に形成したーの溝内に他の溝形成時のレジスト
が−の溝内に入り込むためにこれを完全に除去しなけれ
ばならず、このための余分な工程が必要になるという問
題もある。

このレジストの入り込みを防止するためには、−の溝を
絶縁物で埋設した後に他の溝形成を行う方法も考えられ
るが、この方法では絶縁物の埋設工程が２回必要となり
、工程数を更に増加させることになる。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、１回の写真蝕刻法に
よって深さの異なる溝を形成し、素子間分離と素子内分
離の各絶縁分離溝を容易に形成することを可能とするも
のである。

本発明の半導体装置の製造方法は、半導体基板にエピタ
キシャル層を成長する前に素子内絶縁分離溝を形成する
領域にエツチング阻止膜を形成する工程と、エピタキシ
ャル層を成長した後に写真蝕刻法によるエツチングを施
して前記エツチング阻止膜上の領域及びその他の領域に
夫々溝を形成する工程と、形成された異なる深さの溝内
を絶縁処理して谷溝を絶縁分離溝として形成する工程と
を含むものである。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図乃至第４図は本発明をバイポーラトランジスタに
適用した半導体装置の一実施例を工程順に示す断面図で
ある。

先ず、第１図のようにＰ型シリコン基板１の主面にひ素
原子を拡散して１μｍ程度の深さに埋込コレクタ層２を
形成する。そして、この表面上には、コレクタ引き出し
部になる領域とベース・エミッタ部になる領域とを分離
する位置に選択的にシリコン窒化膜３を形成しておく、
このシリコン窒化膜３はエツチング阻止膜として機能す
るものであり、約１０００程度の厚さに形成する。

次いで、気相成長法を用いてエピタキシャル成長を行い
、第２図のように前記埋込コレクタ層２上にＮ型エピタ
キシャル層４を１μｍの厚さに成長させる。このとき、
前記シリコン窒化膜３上にはエピタキシャル層は成長さ
れず、この上の部分４ａは多結晶シリコンが成長される
。

次に、写真蝕刻法により、前記シリコン窒化膜３上の領
域及びバイポーラトランジスタを包囲する領域を選択的
にエツチングし、前記シリコン基板１に達する深さにま
で溝を形成する。このとき、シリコン窒化膜３の存在す
る部分では、エツチングの深さ方向の進行はシリコン窒
化膜３によって阻止されるために浅い溝となる。この結
果として第３図のように深い溝５と、浅い溝６とが同時
に形成される。

しかる後、谷溝５．６の内面を熱酸化して約３０００人
の厚さのシリコン酸化膜７を成長させ、かつ各溝５．６
内に公知の方法で多結晶シリコン８を埋設し、更にその
表面をエピタキシャル層４の表面とともに熱酸化して約
１０００人の厚さのシリコン酸化膜９を形成することに
より、第４図のように深い絶縁分離溝からなる素子間絶
縁分離溝ｌＯと浅い絶縁分離溝からなる素子内絶縁分離
溝１１が完成される。

なお、図示一方の素子間絶縁分離溝１０と素子内絶縁分
離溝１１との間にＰ型、Ｎ型の不純物を順次導入するこ
とにより、図示のようなベース層１２とエミツタ層１３
を形成でき、これらは浅い絶縁分離溝１１によってコレ
クタ引き出し部１５と素子内分離されることになる。

図中、１４はベース、エミッタ及びコレクタの各金属電
極である。

したがって、この方法によれば、エピタキシャル層４の
成長前にエツチング阻止膜としてのシリコン窒化膜３を
選択的に形成しておけば、深い溝５と浅い溝６とを１回
の写真蝕刻工程によって同時に形成することができる。

また、善導の内面におけるシリコン酸化膜７の成長、溝
内への多結晶シリコン８の埋設及びシリコン酸化膜９の
形成をも同時に行うことができる。これにより、素子間
及び素子内の深さの異なる絶縁分離溝を有する半導体装
置の製造工程の簡略化を達成できる。

更に、この例では説明を省略したが、素子間を分離する
深い溝５の底部にチャネルストッパ用のイオン注入層を
形成する際に、浅い溝６では底部にシリコン窒化１５１
３が存在しているためにこれがストッパとして作用し、
浅い溝６の底部へのイオン注入を防止することもできる
。

ここで、前記実施例ではエツチング阻止膜をシリコン窒
化膜で構成しているが、シリコン酸化膜や他の絶縁膜で
構成することも可能である。

〔発明の効果〕

以上説明したように本発明は、エピタキシャル層を成長
する前に素子内絶縁分離溝を形成する領域にエツチング
阻止膜を形成しておき、エピタキシャル層を成長した後
に写真蝕刻法によって前記エツチング阻止膜上の領域及
びその他の領域に夫々溝を形成しているので、１回の写
真蝕刻工程で深さの異なる溝を夫々形成でき、かつこれ
ら溝の絶縁処理を同時に行うことができるので、素子間
及び素子内の各絶縁分離溝を有する半導体装置の製造工
程を大幅に簡略化することができる。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を工程順に示す断
面図である。 ｌ・・・シリコン基板、２・・・埋込みコレクタ層、３
・・・シリコン窒化膜（エツチング阻止膜）、４・・・
エピタキシャル層、５・・・深い溝、６・・・浅い溝、
７・・・シリコン酸化膜、８・・・多結晶シリコン、９
・・・シリコン酸化膜、ｌＯ・・・素子間絶縁分離溝、
１１・・・素子内絶縁分離溝、１２・・・ベース層、１
３・・・エミツタ層、１４・・・電極、１５・・・コレ
クタ引き出し部。 代理人　弁理士　　鈴　木　章　夫。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上にエピタキシャル層を成長させ、こ
   のエピタキシャル層に素子を構成する半導体装置の製造
   方法において、前記エピタキシャル層を成長する前に前
   記半導体基板上の素子内絶縁分離溝を形成する領域にエ
   ッチング阻止膜を形成する工程と、エピタキシャル層を
   成長した後に写真蝕刻法によるエッチングを施して前記
   エッチング阻止膜上の領域及びその他の領域に夫々溝を
   形成する工程と、形成された異なる深さの溝内を絶縁処
   理して各溝を絶縁分離溝として形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。
2. （２）エッチングは少なくともエピタキシャル層よりも
   深い溝を形成するように処理してなる特許請求の範囲第
   ２項記載の半導体装置の製造方法。