JPH11274478A - 隆起したソ―ス及びドレインを有する高性能ｍｏｓｆｅｔ素子 - Google Patents
隆起したソ―ス及びドレインを有する高性能ｍｏｓｆｅｔ素子Info
- Publication number
- JPH11274478A JPH11274478A JP11028936A JP2893699A JPH11274478A JP H11274478 A JPH11274478 A JP H11274478A JP 11028936 A JP11028936 A JP 11028936A JP 2893699 A JP2893699 A JP 2893699A JP H11274478 A JPH11274478 A JP H11274478A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- diffusion
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 57
- 238000002955 isolation Methods 0.000 claims description 47
- 239000004020 conductor Substances 0.000 claims description 29
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 短チャネル効果を低減する半導体素子を提供
することである。 【解決手段】 素子はシリコン基板３０５内に形成され
るトレンチ３７０を有する。素子のチャネル３８０がト
レンチ３７０の底部に形成される。拡散層３１０、３２
０がトレンチ３７０の両側に隣接して形成される。拡散
層３１０、３２０をトレンチの側壁に沿って、及びトレ
ンチの一部の下側に伸張し、拡散伸張部分３１５、３２
５を形成することにより、各拡散層が素子チャネルのエ
ッジに接続される。
することである。 【解決手段】 素子はシリコン基板３０５内に形成され
るトレンチ３７０を有する。素子のチャネル３８０がト
レンチ３７０の底部に形成される。拡散層３１０、３２
０がトレンチ３７０の両側に隣接して形成される。拡散
層３１０、３２０をトレンチの側壁に沿って、及びトレ
ンチの一部の下側に伸張し、拡散伸張部分３１５、３２
５を形成することにより、各拡散層が素子チャネルのエ
ッジに接続される。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体素子及
び半導体素子を形成する方法に関して、特に、素子のチ
ャネルがトレンチの底面よりも下側にある半導体素子、
及びそうした素子を形成する方法に関する。
び半導体素子を形成する方法に関して、特に、素子のチ
ャネルがトレンチの底面よりも下側にある半導体素子、
及びそうした素子を形成する方法に関する。
【０００２】
【従来の技術】半導体業界では、チップ上の半導体素子
のサイズを低減することが望まれている。例えば、小さ
な素子はチップ上の素子密度の増加、及びより高速な素
子を達成することができる。このことは所与のサイズの
チップの機能を増加させる。
のサイズを低減することが望まれている。例えば、小さ
な素子はチップ上の素子密度の増加、及びより高速な素
子を達成することができる。このことは所与のサイズの
チップの機能を増加させる。
【０００３】より小さく高速のＭＯＳＦＥＴ（金属酸化
物半導体電界効果トランジスタ）素子が、素子のチャネ
ル長を低減することにより実現される。この一般化は次
のような制限を有する。すなわち、例えば素子のチャネ
ル長が０．１μｍ以下に低減すると、素子性能は向上し
ない。当業者には既知のように、性能の逸脱は、素子の
ソース拡散領域及びドレイン拡散領域の直列抵抗の増加
による。
物半導体電界効果トランジスタ）素子が、素子のチャネ
ル長を低減することにより実現される。この一般化は次
のような制限を有する。すなわち、例えば素子のチャネ
ル長が０．１μｍ以下に低減すると、素子性能は向上し
ない。当業者には既知のように、性能の逸脱は、素子の
ソース拡散領域及びドレイン拡散領域の直列抵抗の増加
による。
【０００４】素子性能の向上のために、ＭＯＳＦＥＴ素
子のチャネル長が低減されるとき、チャネル長の低減に
比例して、単にソース拡散領域及びドレイン拡散領域を
縮尺することはできない。接合リークを増加させること
なく、ソース・コンタクト及びドレイン・コンタクトを
形成し、またソース領域抵抗及びドレイン領域抵抗を低
減するためには、より深いソース拡散領域及びドレイン
拡散領域が望ましい。しかしながら、ドレイン誘起障壁
低下や素子のサブスレショルド・リーク電流などの、短
チャネル効果を低減するためには、より浅いソース領域
及びドレイン領域が望ましい。
子のチャネル長が低減されるとき、チャネル長の低減に
比例して、単にソース拡散領域及びドレイン拡散領域を
縮尺することはできない。接合リークを増加させること
なく、ソース・コンタクト及びドレイン・コンタクトを
形成し、またソース領域抵抗及びドレイン領域抵抗を低
減するためには、より深いソース拡散領域及びドレイン
拡散領域が望ましい。しかしながら、ドレイン誘起障壁
低下や素子のサブスレショルド・リーク電流などの、短
チャネル効果を低減するためには、より浅いソース領域
及びドレイン領域が望ましい。
【０００５】図１は、基板１０５上に形成されるゲート
を有する素子１００を示す。図１の素子１００は、低い
接合リークを有するコンタクトを形成するための、深い
接合１１０、１２０を有し、短チャネル効果を低減する
ための、浅い拡散伸張部分１１５、１２５を有する。素
子１００は分離領域１５０、拡散コンタクト１４０、１
４２、酸化物領域１３２、１３４、１３６、酸化物スペ
ーサまたは窒化物スペーサ１６６、１６８、及びゲート
を含み、ゲートはゲート酸化物１３０、高濃度に添加さ
れたポリシリコン・ゲート１６４、ＷＳｉx（ケイ化タ
ングステン）などのゲート導体１６２、及び窒化物キャ
ップまたは酸化物キャップ１６０を含む。
を有する素子１００を示す。図１の素子１００は、低い
接合リークを有するコンタクトを形成するための、深い
接合１１０、１２０を有し、短チャネル効果を低減する
ための、浅い拡散伸張部分１１５、１２５を有する。素
子１００は分離領域１５０、拡散コンタクト１４０、１
４２、酸化物領域１３２、１３４、１３６、酸化物スペ
ーサまたは窒化物スペーサ１６６、１６８、及びゲート
を含み、ゲートはゲート酸化物１３０、高濃度に添加さ
れたポリシリコン・ゲート１６４、ＷＳｉx（ケイ化タ
ングステン）などのゲート導体１６２、及び窒化物キャ
ップまたは酸化物キャップ１６０を含む。
【０００６】チャネル１８０の長さが低減されるとき、
拡散伸張部分１１５、１２５の長さは比例して縮尺され
ない。このことは深い接合１１０、１２０の間に十分な
距離を提供し、チャネル１８０を横断する短チャネル効
果を低減する。しかしながら、これは拡散伸張部分１１
５、１２５の直列抵抗を増加させる。拡散伸張部分１１
５、１２５の長さが、チャネル１８０の長さに比較して
重要な意味を持つようになり、拡散伸張部分１１５、１
２５の直列抵抗の増加が素子１００の性能劣化を生じ得
る。
拡散伸張部分１１５、１２５の長さは比例して縮尺され
ない。このことは深い接合１１０、１２０の間に十分な
距離を提供し、チャネル１８０を横断する短チャネル効
果を低減する。しかしながら、これは拡散伸張部分１１
５、１２５の直列抵抗を増加させる。拡散伸張部分１１
５、１２５の長さが、チャネル１８０の長さに比較して
重要な意味を持つようになり、拡散伸張部分１１５、１
２５の直列抵抗の増加が素子１００の性能劣化を生じ得
る。
【０００７】図２は、基板２０５上に形成される素子２
００を示す。素子２００は、隆起したソース拡散及びド
レイン拡散２１０、２２０を使用することにより、ソー
ス拡散領域及びドレイン拡散領域の高い直列抵抗に関連
する問題を軽減し、浅いソース拡散及びドレイン拡散と
の接合により生じる接合リークを低減する。素子２００
は分離領域２５０、酸化物領域２３２、２３４、２３
６、拡散コンタクト２４０、２４２、酸化物スペーサま
たは窒化物スペーサ２６６、２６８、及びゲートを含
み、ゲートはゲート酸化物２３０、高濃度に添加された
ポリシリコン・ゲート２６４、ＷＳｉxなどのゲート導
体２６２、及び窒化物キャップまたは酸化物キャップ２
６０を含む。隆起したソース拡散及びドレイン拡散２１
０、２２０が、選択的エピタキシャル・シリコン付着に
より形成される。選択的エピタキシャル・プロセスは一
般に、拡散−拡散間短絡及び拡散−ゲート間短絡などの
欠陥生成を起こし易い。
００を示す。素子２００は、隆起したソース拡散及びド
レイン拡散２１０、２２０を使用することにより、ソー
ス拡散領域及びドレイン拡散領域の高い直列抵抗に関連
する問題を軽減し、浅いソース拡散及びドレイン拡散と
の接合により生じる接合リークを低減する。素子２００
は分離領域２５０、酸化物領域２３２、２３４、２３
６、拡散コンタクト２４０、２４２、酸化物スペーサま
たは窒化物スペーサ２６６、２６８、及びゲートを含
み、ゲートはゲート酸化物２３０、高濃度に添加された
ポリシリコン・ゲート２６４、ＷＳｉxなどのゲート導
体２６２、及び窒化物キャップまたは酸化物キャップ２
６０を含む。隆起したソース拡散及びドレイン拡散２１
０、２２０が、選択的エピタキシャル・シリコン付着に
より形成される。選択的エピタキシャル・プロセスは一
般に、拡散−拡散間短絡及び拡散−ゲート間短絡などの
欠陥生成を起こし易い。
【０００８】
【発明が解決しようとする課題】従来の半導体素子の欠
点を克服するために、新たな素子が提供される。本発明
の目的は、短チャネル効果を低減する改善された半導体
素子を提供することである。関連する目的は、こうした
半導体素子を形成する方法を提供することである。
点を克服するために、新たな素子が提供される。本発明
の目的は、短チャネル効果を低減する改善された半導体
素子を提供することである。関連する目的は、こうした
半導体素子を形成する方法を提供することである。
【０００９】本発明の別の目的は、素子チャネル領域上
のシリコン基板内に拡散を有する素子を提供することで
ある。
のシリコン基板内に拡散を有する素子を提供することで
ある。
【００１０】更に本発明の別の目的は、ハイブリッド・
レジスト法またはフェーズ・エッジ・サブリソグラフィ
法による形成に好適な素子を提供することである。
レジスト法またはフェーズ・エッジ・サブリソグラフィ
法による形成に好適な素子を提供することである。
【００１１】更に本発明の別の目的は、素子の拡散伸張
部分の長さ及び厚さを制御する方法を提供することであ
る。
部分の長さ及び厚さを制御する方法を提供することであ
る。
【００１２】
【課題を解決するための手段】これらの及び他の目的を
達成するために、本発明は短チャネル効果を低減する素
子、及びこうした素子を形成する方法を提供する。本素
子は、内部にトレンチが形成される基板を含む。トレン
チは側壁及び底部を有する。素子チャネルがトレンチの
底部の下側に形成される。誘電層がトレンチの側壁及び
底部上に形成される。トレンチの両側に隣接して、基板
内に拡散層が存在する。拡散伸張部分が各拡散層から、
拡散層が隣接するトレンチの側部に沿って延び、トレン
チの一部の下側において、素子チャネルのエッジまで延
びる。拡散伸張部分の厚さは、拡散層の厚さよりも小さ
い。
達成するために、本発明は短チャネル効果を低減する素
子、及びこうした素子を形成する方法を提供する。本素
子は、内部にトレンチが形成される基板を含む。トレン
チは側壁及び底部を有する。素子チャネルがトレンチの
底部の下側に形成される。誘電層がトレンチの側壁及び
底部上に形成される。トレンチの両側に隣接して、基板
内に拡散層が存在する。拡散伸張部分が各拡散層から、
拡散層が隣接するトレンチの側部に沿って延び、トレン
チの一部の下側において、素子チャネルのエッジまで延
びる。拡散伸張部分の厚さは、拡散層の厚さよりも小さ
い。
【００１３】前述の一般的な説明及び後述の説明は、本
発明の典型例であり、本発明を制限するものではない。
発明の典型例であり、本発明を制限するものではない。
【００１４】
【発明の実施の形態】図面を参照すると、図の様々なフ
ィーチャは縮尺通りではなく、様々なフィーチャの寸法
は、理解を容易にするために、任意に拡大または縮小さ
れて示される。また図面全体を通じて、同一の参照番号
は同様の要素を表す。図３は、本発明の実施例に従う素
子３００を示す。素子チャネル３８０がトレンチ３７０
の底部に隣接して、基板３０５内に形成される。拡散層
３１０、３２０が基板３０５の上面に形成される。基板
３０５内の拡散層３１０、３２０は、素子チャネル３８
０よりも上に位置する。拡散層３１０、３２０は拡散伸
張部分３１５、３２５により、素子チャネル３８０のエ
ッジに接続される。
ィーチャは縮尺通りではなく、様々なフィーチャの寸法
は、理解を容易にするために、任意に拡大または縮小さ
れて示される。また図面全体を通じて、同一の参照番号
は同様の要素を表す。図３は、本発明の実施例に従う素
子３００を示す。素子チャネル３８０がトレンチ３７０
の底部に隣接して、基板３０５内に形成される。拡散層
３１０、３２０が基板３０５の上面に形成される。基板
３０５内の拡散層３１０、３２０は、素子チャネル３８
０よりも上に位置する。拡散層３１０、３２０は拡散伸
張部分３１５、３２５により、素子チャネル３８０のエ
ッジに接続される。
【００１５】本発明の素子３００は、第１の極性タイプ
の基板３０５を含む。基板３０５内のトレンチ３７０
は、側壁３７４、３７６及び底部３７２を有する。トレ
ンチ３７０の側壁３７４、３７６及び底部３７２は、誘
電層３３０により被覆される。トレンチ３７０内の導体
３６４は、誘電層３３０により基板３０５から分離され
る。好適な実施例では、トレンチ３７０の側壁３７４、
３７６上の誘電層３３０が、トレンチ３７０の底部３７
２上の誘電層よりも厚い。
の基板３０５を含む。基板３０５内のトレンチ３７０
は、側壁３７４、３７６及び底部３７２を有する。トレ
ンチ３７０の側壁３７４、３７６及び底部３７２は、誘
電層３３０により被覆される。トレンチ３７０内の導体
３６４は、誘電層３３０により基板３０５から分離され
る。好適な実施例では、トレンチ３７０の側壁３７４、
３７６上の誘電層３３０が、トレンチ３７０の底部３７
２上の誘電層よりも厚い。
【００１６】拡散層３１０、３２０はトレンチ３７０の
両側に配置され、トレンチ３７０の深さよりも小さな厚
さを有する。従って、トレンチ３７０の底部３７２は、
拡散層３１０、３２０よりも深く基板内に延びる。
両側に配置され、トレンチ３７０の深さよりも小さな厚
さを有する。従って、トレンチ３７０の底部３７２は、
拡散層３１０、３２０よりも深く基板内に延びる。
【００１７】各拡散層３１０、３２０は拡散伸張部分３
１５、３２５を有する。拡散伸張部分３１５は、拡散層
３１０からトレンチ３７０の側壁３７６に沿って、トレ
ンチ３７０の底部３７２の一部の下側まで延び、素子チ
ャネル３８０に達する。拡散伸張部分３２５は、拡散層
３２０からトレンチ３７０の反対側の側壁３７４に沿っ
て、トレンチ３７０の底部３７２の一部の下側まで延
び、素子チャネル３８０に達する。
１５、３２５を有する。拡散伸張部分３１５は、拡散層
３１０からトレンチ３７０の側壁３７６に沿って、トレ
ンチ３７０の底部３７２の一部の下側まで延び、素子チ
ャネル３８０に達する。拡散伸張部分３２５は、拡散層
３２０からトレンチ３７０の反対側の側壁３７４に沿っ
て、トレンチ３７０の底部３７２の一部の下側まで延
び、素子チャネル３８０に達する。
【００１８】好適な実施例では、トレンチ３７０の底部
３７２の下側に延びる拡散伸張部分３１５、３２５の厚
さは、トレンチ３７０の側壁３７４、３７６に沿って延
びる拡散伸張部分３１５、３２５の厚さよりも小さい。
３７２の下側に延びる拡散伸張部分３１５、３２５の厚
さは、トレンチ３７０の側壁３７４、３７６に沿って延
びる拡散伸張部分３１５、３２５の厚さよりも小さい。
【００１９】本発明は以下では、例えばシリコン基板内
に形成されるＮＭＯＳＦＥＴ素子に適用されるように述
べられる。しかしながら、本発明の範囲は、特定のタイ
プの素子や、特定の構成材料に限られるものではない。
本発明の教示は当業者により、ＰＭＯＳＦＥＴ素子など
の他の素子にも適用され得る。
に形成されるＮＭＯＳＦＥＴ素子に適用されるように述
べられる。しかしながら、本発明の範囲は、特定のタイ
プの素子や、特定の構成材料に限られるものではない。
本発明の教示は当業者により、ＰＭＯＳＦＥＴ素子など
の他の素子にも適用され得る。
【００２０】ＮＭＯＳＦＥＴ素子では、基板３０５がｐ
タイプのシリコンである。誘電層３３０は、好適には酸
化シリコンから成る絶縁層である。トレンチ３７０内の
導体３６４は、好適にはｎ＋多結晶質シリコン（ポリシ
リコン）から成る。素子のゲートは、ポリシリコン３６
４上のＷＳｉxまたはＷなどの導電材料３６２により配
線される。素子は更に、窒化物層３６０、窒化物スペー
サ３９０、３９２、酸化物層３３２、３３４、３３６、
及び拡散コンタクト３４０、３４２を含む。
タイプのシリコンである。誘電層３３０は、好適には酸
化シリコンから成る絶縁層である。トレンチ３７０内の
導体３６４は、好適にはｎ＋多結晶質シリコン（ポリシ
リコン）から成る。素子のゲートは、ポリシリコン３６
４上のＷＳｉxまたはＷなどの導電材料３６２により配
線される。素子は更に、窒化物層３６０、窒化物スペー
サ３９０、３９２、酸化物層３３２、３３４、３３６、
及び拡散コンタクト３４０、３４２を含む。
【００２１】ＮＭＯＳＦＥＴ素子では、拡散層３１０、
３２０及び拡散伸張部分３１５、３２５が、ｎ＋添加シ
リコンから成る。トレンチ３７０の片側の拡散層及び拡
散伸張部分は、ＮＭＯＳＦＥＴ素子のソース領域であ
り、トレンチ３７０の他の側の拡散層及び拡散伸張部分
は、ＮＭＯＳＦＥＴ素子のドレイン領域である。分離領
域３５０は、好適にはＳｉＯ2から成る浅いトレンチ分
離（ＳＴＩ）領域である。好適な実施例では、分離領域
３５０がシリコン基板３０５内にトレンチ３７０よりも
深く延びる。
３２０及び拡散伸張部分３１５、３２５が、ｎ＋添加シ
リコンから成る。トレンチ３７０の片側の拡散層及び拡
散伸張部分は、ＮＭＯＳＦＥＴ素子のソース領域であ
り、トレンチ３７０の他の側の拡散層及び拡散伸張部分
は、ＮＭＯＳＦＥＴ素子のドレイン領域である。分離領
域３５０は、好適にはＳｉＯ2から成る浅いトレンチ分
離（ＳＴＩ）領域である。好適な実施例では、分離領域
３５０がシリコン基板３０５内にトレンチ３７０よりも
深く延びる。
【００２２】好適な実施例では、素子のゲートが分離領
域３５０に自己整合される。図１５に上面図により示さ
れるように、素子のゲート１５２０は分離領域３５０に
は自己整合されず、境界１５３０により画定される活性
領域１５１０を越えて、分離領域３５０内に延びる。こ
れはすなわち、ゲート１５２０の分離領域３５０内への
伸張が、隣接する素子の接近度を制限し、チップ上の素
子密度を低減することを意味する。
域３５０に自己整合される。図１５に上面図により示さ
れるように、素子のゲート１５２０は分離領域３５０に
は自己整合されず、境界１５３０により画定される活性
領域１５１０を越えて、分離領域３５０内に延びる。こ
れはすなわち、ゲート１５２０の分離領域３５０内への
伸張が、隣接する素子の接近度を制限し、チップ上の素
子密度を低減することを意味する。
【００２３】図１６に上面図により示されるように、素
子のゲート１６２０は分離領域３５０に自己整合され
る。ゲート１６２０は、境界１６４０により画定される
活性領域１６１０内にのみ形成される。ゲート１６２０
は境界１６４０を越えて、分離領域３５０内へは延びな
い。従って、ゲート１６２０が、チップ上に隣接する素
子を位置決めするときに考慮されなければならない伸張
部分を有さないので、素子密度の増加が可能である。
子のゲート１６２０は分離領域３５０に自己整合され
る。ゲート１６２０は、境界１６４０により画定される
活性領域１６１０内にのみ形成される。ゲート１６２０
は境界１６４０を越えて、分離領域３５０内へは延びな
い。従って、ゲート１６２０が、チップ上に隣接する素
子を位置決めするときに考慮されなければならない伸張
部分を有さないので、素子密度の増加が可能である。
【００２４】素子３００は選択的エピタキシャル・シリ
コン付着を要求せず、従って、図２の素子２００の場合
のような、選択的エピタキシャル・プロセスに関連付け
られる欠陥生成を起こしにくい。素子３００は、拡散伸
張部分の延長を、深い拡散を分離する唯一の方法として
要求するものではない。従って、素子３００は、図１の
素子１００で見られたような、長い拡散伸張部分の抵抗
による性能劣化を有さない。
コン付着を要求せず、従って、図２の素子２００の場合
のような、選択的エピタキシャル・プロセスに関連付け
られる欠陥生成を起こしにくい。素子３００は、拡散伸
張部分の延長を、深い拡散を分離する唯一の方法として
要求するものではない。従って、素子３００は、図１の
素子１００で見られたような、長い拡散伸張部分の抵抗
による性能劣化を有さない。
【００２５】素子３００は、水平寸法よりも大きな垂直
寸法を有する拡散伸張部分３１５、３２５を含む。この
ことは、より小さな寸法の素子３００の製造により、チ
ップ上の素子密度の増加を達成することを可能にする。
拡散層３１０、３２０は拡散コンタクトのための十分な
深さを有し、一方トレンチ３７０は、ドレイン誘起障壁
低下や素子のサブスレショルド・リーク電流などの、短
チャネル効果を低減するための分離を提供する。トレン
チ３７０は、ソース領域及びドレイン領域の素子のゲー
トへの自己整合性を可能にする。
寸法を有する拡散伸張部分３１５、３２５を含む。この
ことは、より小さな寸法の素子３００の製造により、チ
ップ上の素子密度の増加を達成することを可能にする。
拡散層３１０、３２０は拡散コンタクトのための十分な
深さを有し、一方トレンチ３７０は、ドレイン誘起障壁
低下や素子のサブスレショルド・リーク電流などの、短
チャネル効果を低減するための分離を提供する。トレン
チ３７０は、ソース領域及びドレイン領域の素子のゲー
トへの自己整合性を可能にする。
【００２６】形成方法：本発明の素子は、一連の半導体
プロセス・ステップにより形成される。２つの形成方法
が以下で述べられる。これらの両方の方法は、次のステ
ップ（必ずしも順序通りではない）、すなわち、１）基
板表面内に拡散層を形成するステップと、２）基板内に
トレンチをエッチングするステップと、３）トレンチの
側壁に不純物を添加し、基板面上の拡散層をトレンチの
底部まで伸張するステップと、４）トレンチの底部の下
側に素子チャネルを形成するステップとを含む。
プロセス・ステップにより形成される。２つの形成方法
が以下で述べられる。これらの両方の方法は、次のステ
ップ（必ずしも順序通りではない）、すなわち、１）基
板表面内に拡散層を形成するステップと、２）基板内に
トレンチをエッチングするステップと、３）トレンチの
側壁に不純物を添加し、基板面上の拡散層をトレンチの
底部まで伸張するステップと、４）トレンチの底部の下
側に素子チャネルを形成するステップとを含む。
【００２７】第１の方法は最初に活性素子を形成し、次
に、活性素子の回りに分離領域を形成する。第２の方法
は、分離領域を最初に形成し、次に活性領域内に活性素
子を形成することにより、素子の活性領域を画定する。
に、活性素子の回りに分離領域を形成する。第２の方法
は、分離領域を最初に形成し、次に活性領域内に活性素
子を形成することにより、素子の活性領域を画定する。
【００２８】本発明の方法は、シリコン基板内に構成さ
れるＮＭＯＳＦＥＴ素子の形成に適用されるように後述
される。しかしながら、本発明の方法の範囲は、特定の
タイプの素子や、特定の形成材料に限られるものではな
い。本発明の教示は当業者により、ＰＭＯＳＦＥＴ素子
などの他の素子にも適用され得る。
れるＮＭＯＳＦＥＴ素子の形成に適用されるように後述
される。しかしながら、本発明の方法の範囲は、特定の
タイプの素子や、特定の形成材料に限られるものではな
い。本発明の教示は当業者により、ＰＭＯＳＦＥＴ素子
などの他の素子にも適用され得る。
【００２９】Ａ．第１の方法すなわち活性素子を最初に
形成する方法：素子３００を形成する第１の方法が、図
４乃至図１０に示される。図４に示されるように、第１
の極性タイプ（ＮＭＯＳＦＥＴの場合ｐタイプ）のシリ
コン基板３０５が、例えばイオン打ち込みにより添加
（ドーピング）され、第２の極性タイプ（ＮＭＯＳＦＥ
Ｔの場合ｎ＋）の拡散層４１０が形成される。酸化物層
４２０が拡散層４１０上に形成される。好適には、酸化
物層４２０が最初にシリコン基板３０５上に成長され、
次にシリコン基板３０５の表面が、例えばイオン打ち込
みにより添加され、拡散層４１０が形成される。窒化物
層４３０が例えば化学蒸着（ＣＶＤ）により、酸化物層
４２０上に形成される。次に、トレンチ３７０のための
パターンが、フォトレジスト４４０により画定される。
トレンチ３７０のためのパターンは、フェーズ・エッジ
・リソグラフィまたはハイブリッド・レジスト法など
の、リソグラフィ技術またはサブリソグラフィ技術によ
り画定される。ハイブリッド・レジスト法は、１９９６
年９月１６日付けのHakeyらによる米国特許出願第７１
５２８７号、"Frequency Doubling Hybrid Photoresis
t"で教示されている。
形成する方法：素子３００を形成する第１の方法が、図
４乃至図１０に示される。図４に示されるように、第１
の極性タイプ（ＮＭＯＳＦＥＴの場合ｐタイプ）のシリ
コン基板３０５が、例えばイオン打ち込みにより添加
（ドーピング）され、第２の極性タイプ（ＮＭＯＳＦＥ
Ｔの場合ｎ＋）の拡散層４１０が形成される。酸化物層
４２０が拡散層４１０上に形成される。好適には、酸化
物層４２０が最初にシリコン基板３０５上に成長され、
次にシリコン基板３０５の表面が、例えばイオン打ち込
みにより添加され、拡散層４１０が形成される。窒化物
層４３０が例えば化学蒸着（ＣＶＤ）により、酸化物層
４２０上に形成される。次に、トレンチ３７０のための
パターンが、フォトレジスト４４０により画定される。
トレンチ３７０のためのパターンは、フェーズ・エッジ
・リソグラフィまたはハイブリッド・レジスト法など
の、リソグラフィ技術またはサブリソグラフィ技術によ
り画定される。ハイブリッド・レジスト法は、１９９６
年９月１６日付けのHakeyらによる米国特許出願第７１
５２８７号、"Frequency Doubling Hybrid Photoresis
t"で教示されている。
【００３０】図５に示されるように、トレンチ３７０が
ｎ＋拡散層４１０を越えて、シリコン基板３０５内にエ
ッチングされる。フォトレジスト４４０が除去される。
拡散性層（diffusible layer）５００が窒化物層４３０
上及びトレンチ３７０内に付着される。拡散性層５００
はＮＭＯＳＦＥＴでは、砒素添加ガラス（ＡＳＧ）など
の添加ガラスである。拡散性層５００は拡散層４１０と
同一の極性タイプである。
ｎ＋拡散層４１０を越えて、シリコン基板３０５内にエ
ッチングされる。フォトレジスト４４０が除去される。
拡散性層（diffusible layer）５００が窒化物層４３０
上及びトレンチ３７０内に付着される。拡散性層５００
はＮＭＯＳＦＥＴでは、砒素添加ガラス（ＡＳＧ）など
の添加ガラスである。拡散性層５００は拡散層４１０と
同一の極性タイプである。
【００３１】図６に示されるように、拡散性層５００が
トレンチ３７０の底部３７２からエッチングされ、トレ
ンチ３７０の側壁３７４、３７６上に拡散性層５００が
残される。拡散性層５００はトレンチ３７０の底部３７
２から、例えば異方性または方向性エッチング・プロセ
スによりエッチングされる。好適な実施例では、図６に
示されるように、トレンチ３７０の底部３７２が、側壁
３７４、３７６上の拡散性層５００よりも深く、シリコ
ン基板３０５内にエッチングされる。この結果、トレン
チ３７０の中央部分が、拡散性層５００が被覆されたト
レンチ３７０の側壁３７４、３７６よりも基板３０５内
に深く形成される。
トレンチ３７０の底部３７２からエッチングされ、トレ
ンチ３７０の側壁３７４、３７６上に拡散性層５００が
残される。拡散性層５００はトレンチ３７０の底部３７
２から、例えば異方性または方向性エッチング・プロセ
スによりエッチングされる。好適な実施例では、図６に
示されるように、トレンチ３７０の底部３７２が、側壁
３７４、３７６上の拡散性層５００よりも深く、シリコ
ン基板３０５内にエッチングされる。この結果、トレン
チ３７０の中央部分が、拡散性層５００が被覆されたト
レンチ３７０の側壁３７４、３７６よりも基板３０５内
に深く形成される。
【００３２】図７に示されるように、側壁３７４、３７
６が拡散性層５００からの外方拡散により添加される。
これは拡散性層５００及び基板３０５をアニーリングす
ることにより行われ、それにより拡散性層５００内の拡
散性元素が、側壁３７４、３７６の近傍、及びトレンチ
３７０の底部３７２の一部の近傍において、基板３０５
内に拡散する。外方拡散は、拡散層３１０、３２０から
トレンチ３７０の側壁３７４、３７６に沿って下方に延
び、トレンチ３７０の底部３７２の一部の下側に達す
る、拡散伸張部分３１５、３２５を形成する。
６が拡散性層５００からの外方拡散により添加される。
これは拡散性層５００及び基板３０５をアニーリングす
ることにより行われ、それにより拡散性層５００内の拡
散性元素が、側壁３７４、３７６の近傍、及びトレンチ
３７０の底部３７２の一部の近傍において、基板３０５
内に拡散する。外方拡散は、拡散層３１０、３２０から
トレンチ３７０の側壁３７４、３７６に沿って下方に延
び、トレンチ３７０の底部３７２の一部の下側に達す
る、拡散伸張部分３１５、３２５を形成する。
【００３３】トレンチ３７０の底部３７２の下側におい
て、拡散伸張部分３１５、３２５が延びる部分の長さ
は、アニーリングの期間及び温度により、及びトレンチ
３７０の側壁３７４、３７６上の拡散性層５００の厚さ
により、可変である。例えば、トレンチ３７０の底部３
７２の下側に隣接して存在する拡散層３１５、３２５の
部分は、側壁３７４、３７６上の拡散性層５００をより
厚く形成することにより、より長くなる。
て、拡散伸張部分３１５、３２５が延びる部分の長さ
は、アニーリングの期間及び温度により、及びトレンチ
３７０の側壁３７４、３７６上の拡散性層５００の厚さ
により、可変である。例えば、トレンチ３７０の底部３
７２の下側に隣接して存在する拡散層３１５、３２５の
部分は、側壁３７４、３７６上の拡散性層５００をより
厚く形成することにより、より長くなる。
【００３４】素子３００の有効接合深さは、トレンチ３
７０の底部３７２を越えて延びる拡散伸張部分３１５、
３２５の厚さである。有効接合深さは、アニーリングの
期間及び温度と、トレンチ３７０の底部３７２が側壁３
７４、３７６上の拡散性層５００の底部を越えてエッチ
ングされる度合い（図６参照）により、可変である。
７０の底部３７２を越えて延びる拡散伸張部分３１５、
３２５の厚さである。有効接合深さは、アニーリングの
期間及び温度と、トレンチ３７０の底部３７２が側壁３
７４、３７６上の拡散性層５００の底部を越えてエッチ
ングされる度合い（図６参照）により、可変である。
【００３５】アニーリング温度の増加、及びアニーリン
グ期間の増加により、より厚い拡散伸張部分３１５、３
２５が形成され、有効接合深さが増加する。拡散伸張部
分３１５、３２５の所与の厚さにおいて、側壁３７４、
３７６上の拡散性層５００の底部を越えて、より深くト
レンチ３７０の底部３７２をエッチングすると、有効接
合深さが低減する。
グ期間の増加により、より厚い拡散伸張部分３１５、３
２５が形成され、有効接合深さが増加する。拡散伸張部
分３１５、３２５の所与の厚さにおいて、側壁３７４、
３７６上の拡散性層５００の底部を越えて、より深くト
レンチ３７０の底部３７２をエッチングすると、有効接
合深さが低減する。
【００３６】有効接合深さの可変性は、オン／オフ特性
などの、素子パラメータの調整を可能にする。更に、有
効接合深さが低減すると、素子のチャネル長が低減され
る。
などの、素子パラメータの調整を可能にする。更に、有
効接合深さが低減すると、素子のチャネル長が低減され
る。
【００３７】好適な実施例では、無添加ガラス（図示せ
ず）の層が、拡散性層５００上に付着される。このこと
は拡散性層５００内の拡散性元素（例えば、ＮＭＯＳＦ
ＥＴの形成にＡＳＧを使用する場合の砒素）が、外方拡
散の間に大気中に逃げることを阻止する。次に拡散性層
５００が除去され、犠牲酸化物が成長され、ゲート調整
（gate tailor）打ち込みがトレンチ３７０の底部にお
いて行われる。犠牲酸化物が除去された後、ゲート酸化
物３３０が成長される。
ず）の層が、拡散性層５００上に付着される。このこと
は拡散性層５００内の拡散性元素（例えば、ＮＭＯＳＦ
ＥＴの形成にＡＳＧを使用する場合の砒素）が、外方拡
散の間に大気中に逃げることを阻止する。次に拡散性層
５００が除去され、犠牲酸化物が成長され、ゲート調整
（gate tailor）打ち込みがトレンチ３７０の底部にお
いて行われる。犠牲酸化物が除去された後、ゲート酸化
物３３０が成長される。
【００３８】素子の寄生容量を低減するために、トレン
チ３７０の側壁３７４、３７６上に、トレンチ３７０の
底部３７２上よりも厚い酸化物層３３０を成長すること
が好ましい。酸化物３３０は、側壁３７４、３７６に隣
接する高濃度に添加された拡散層４１０上に酸化物３３
０を成長することにより、側壁３７４、３７６上により
厚く成長され得る。なぜなら、酸化物３３０は、トレン
チの底部３７２における基板３０５上よりも、高濃度に
添加された拡散層４１０上で、より速く成長するからで
ある。酸化物３３０はまた、拡散性層５００を除去する
ことなく、酸化物３３０を成長することにより、側壁３
７４、３７６上により厚く形成され得る。
チ３７０の側壁３７４、３７６上に、トレンチ３７０の
底部３７２上よりも厚い酸化物層３３０を成長すること
が好ましい。酸化物３３０は、側壁３７４、３７６に隣
接する高濃度に添加された拡散層４１０上に酸化物３３
０を成長することにより、側壁３７４、３７６上により
厚く成長され得る。なぜなら、酸化物３３０は、トレン
チの底部３７２における基板３０５上よりも、高濃度に
添加された拡散層４１０上で、より速く成長するからで
ある。酸化物３３０はまた、拡散性層５００を除去する
ことなく、酸化物３３０を成長することにより、側壁３
７４、３７６上により厚く形成され得る。
【００３９】導体３６４が次に付着され、窒化物層４３
０の表面まで平坦化される。好適な実施例では、導体３
６４はｎ＋ポリシリコンである。
０の表面まで平坦化される。好適な実施例では、導体３
６４はｎ＋ポリシリコンである。
【００４０】図８に示されるように、分離領域３５０が
シリコン基板３０５内にエッチングされる。分離領域３
５０は浅いトレンチ分離（ＳＴＩ）領域であり、フォト
レジストをマスクとして用いてエッチングされる。分離
トレンチのエッチングに際して、分離トレンチ内の露出
されたシリコンが酸化され、分離トレンチがＳｉＯ2に
より充填され、窒化物４３０の表面まで平坦化される。
好適な実施例では、分離領域３５０がトレンチ３７０よ
り深くシリコン基板３０５内に伸張され、ゲート−分離
領域間境界１６３０（図１６参照）における、寄生ソー
ス−ドレイン間リーク路を低減する。
シリコン基板３０５内にエッチングされる。分離領域３
５０は浅いトレンチ分離（ＳＴＩ）領域であり、フォト
レジストをマスクとして用いてエッチングされる。分離
トレンチのエッチングに際して、分離トレンチ内の露出
されたシリコンが酸化され、分離トレンチがＳｉＯ2に
より充填され、窒化物４３０の表面まで平坦化される。
好適な実施例では、分離領域３５０がトレンチ３７０よ
り深くシリコン基板３０５内に伸張され、ゲート−分離
領域間境界１６３０（図１６参照）における、寄生ソー
ス−ドレイン間リーク路を低減する。
【００４１】好適な実施例では、図１６に示されるよう
に、素子のゲート１６２０が分離領域３５０に自己整合
される。図８に示されるように、自己整合型ゲートは、
分離領域３５０をエッチングするとき、ゲート・トレン
チ３７０を切断することにより形成される。
に、素子のゲート１６２０が分離領域３５０に自己整合
される。図８に示されるように、自己整合型ゲートは、
分離領域３５０をエッチングするとき、ゲート・トレン
チ３７０を切断することにより形成される。
【００４２】図９に示されるように、配線導体材料３６
２及び窒化物層３６０が付着される。配線導体３６２及
び窒化物層３６０、４３０が、フォトレジスト３３８に
より画定されるスタックにエッチングされ、ゲート配線
を形成する。好適な実施例では、配線導体３６２はＷＳ
ｉxまたはＷである。
２及び窒化物層３６０が付着される。配線導体３６２及
び窒化物層３６０、４３０が、フォトレジスト３３８に
より画定されるスタックにエッチングされ、ゲート配線
を形成する。好適な実施例では、配線導体３６２はＷＳ
ｉxまたはＷである。
【００４３】図１０に示されるように、スペーサ３９
０、３９２（好適には窒化物）が形成され、誘電材料３
３２、３３４、３３６が付着され、拡散コンタクト３４
０、３４２が形成される。
０、３９２（好適には窒化物）が形成され、誘電材料３
３２、３３４、３３６が付着され、拡散コンタクト３４
０、３４２が形成される。
【００４４】Ｂ．第２の方法すなわち分離領域を最初に
形成する方法：素子３００を形成する第２の方法が、図
１１乃至図１４及び図１７を参照して述べられる。図１
１に示されるように、素子分離領域３５０は例えば、素
子トレンチ３７０領域を画定する前に、ＳｉＯ2が充填
されたＳＴＩ領域により形成される。
形成する方法：素子３００を形成する第２の方法が、図
１１乃至図１４及び図１７を参照して述べられる。図１
１に示されるように、素子分離領域３５０は例えば、素
子トレンチ３７０領域を画定する前に、ＳｉＯ2が充填
されたＳＴＩ領域により形成される。
【００４５】最初に、添加層１１００及び酸化物層１１
１０が形成される。好適には、酸化物層１１１０がシリ
コン基板３０５上に成長され、次にシリコン基板３０５
の表面が、例えばイオン打ち込みにより添加されて、添
加層１１００が形成される。次に例えばＣＶＤにより、
窒化物層１１２０が酸化物層１１１０上に付着される。
次に、トレンチを基板３０５内にエッチングし、トレン
チをＳｉＯ2などの絶縁体により充填することにより、
分離領域３５０が形成される。素子の活性領域が分離領
域３５０内に画定される。次にトレンチ３７０のための
パターンが、フォトレジスト１１３０により画定され
る。好適な実施例では、トレンチ３７０のパターンは、
ハイブリッド・レジスト法またはフェーズ・エッジ・リ
ソグラフィを用いて画定される。
１０が形成される。好適には、酸化物層１１１０がシリ
コン基板３０５上に成長され、次にシリコン基板３０５
の表面が、例えばイオン打ち込みにより添加されて、添
加層１１００が形成される。次に例えばＣＶＤにより、
窒化物層１１２０が酸化物層１１１０上に付着される。
次に、トレンチを基板３０５内にエッチングし、トレン
チをＳｉＯ2などの絶縁体により充填することにより、
分離領域３５０が形成される。素子の活性領域が分離領
域３５０内に画定される。次にトレンチ３７０のための
パターンが、フォトレジスト１１３０により画定され
る。好適な実施例では、トレンチ３７０のパターンは、
ハイブリッド・レジスト法またはフェーズ・エッジ・リ
ソグラフィを用いて画定される。
【００４６】図１２に示されるように、次にトレンチ３
７０が添加層１１００を越えて基板３０５内にエッチン
グされる。好適な実施例では、分離領域３５０がトレン
チ３７０よりも深くシリコン基板３０５内に延び、ゲー
ト−分離領域間境界１６３０（図１６参照）における、
寄生ソース−ドレイン間リーク路を低減する。また、好
適な実施例では、図１６に示されるように、ゲート１６
２０が分離領域３５０に自己整合され、このことがチッ
プ上の素子３００の密度の増加を可能にする。
７０が添加層１１００を越えて基板３０５内にエッチン
グされる。好適な実施例では、分離領域３５０がトレン
チ３７０よりも深くシリコン基板３０５内に延び、ゲー
ト−分離領域間境界１６３０（図１６参照）における、
寄生ソース−ドレイン間リーク路を低減する。また、好
適な実施例では、図１６に示されるように、ゲート１６
２０が分離領域３５０に自己整合され、このことがチッ
プ上の素子３００の密度の増加を可能にする。
【００４７】自己整合型ゲート１６２０は、図１７に示
されるように、フォトレジスト内にスペース１７００の
ループを形成することにより形成される。スペース１７
００のループは活性領域１７１０と交差し、そこにゲー
ト１６２０がエッチングされる。好適な実施例では、ス
ペース１７００のループはハイブリッド・レジスト法に
より形成される。次にゲート１６２０が選択的エッチン
グ・プロセスにより形成され、シリコン基板３０５の活
性領域１６１０がエッチングされるが、分離領域３５０
はエッチングされない。その結果、フォトレジスト内の
スペース１７００のループをトリミングする追加のステ
ップを要求することなく、分離領域３５０と自己整合さ
れるゲート１６２０が形成される。
されるように、フォトレジスト内にスペース１７００の
ループを形成することにより形成される。スペース１７
００のループは活性領域１７１０と交差し、そこにゲー
ト１６２０がエッチングされる。好適な実施例では、ス
ペース１７００のループはハイブリッド・レジスト法に
より形成される。次にゲート１６２０が選択的エッチン
グ・プロセスにより形成され、シリコン基板３０５の活
性領域１６１０がエッチングされるが、分離領域３５０
はエッチングされない。その結果、フォトレジスト内の
スペース１７００のループをトリミングする追加のステ
ップを要求することなく、分離領域３５０と自己整合さ
れるゲート１６２０が形成される。
【００４８】図１２に戻り、トレンチ３７０がエッチン
グされた後、ＡＳＧなどの拡散性層１２００が次に付着
される。図１３に示されるように、拡散性層１２００は
トレンチ３７０の底部３７２からエッチングされ、トレ
ンチ３７０の側壁３７４、３７６上の拡散性層１２００
が残される。好適な実施例では、図１３に示されるよう
に、トレンチ３７０の底部３７２が拡散性層１２００よ
りも更に深く、シリコン基板３０５内にエッチングされ
る。この結果、トレンチ３７０の中央部分が、拡散性層
１２００により被覆されたトレンチ３７０の側壁３７
４、３７６よりも深く、基板３０５内に形成される。
グされた後、ＡＳＧなどの拡散性層１２００が次に付着
される。図１３に示されるように、拡散性層１２００は
トレンチ３７０の底部３７２からエッチングされ、トレ
ンチ３７０の側壁３７４、３７６上の拡散性層１２００
が残される。好適な実施例では、図１３に示されるよう
に、トレンチ３７０の底部３７２が拡散性層１２００よ
りも更に深く、シリコン基板３０５内にエッチングされ
る。この結果、トレンチ３７０の中央部分が、拡散性層
１２００により被覆されたトレンチ３７０の側壁３７
４、３７６よりも深く、基板３０５内に形成される。
【００４９】図１４に示されるように、トレンチ３７０
の側壁３７４、３７６が、添加ガラス拡散性層１２００
から外方拡散により添加される。次に拡散性層１２００
が除去され、犠牲酸化物が成長され、ゲート調整打ち込
みがトレンチ３７０の底部において行われる。犠牲酸化
物が除去された後、誘電層３３０が成長される。次に、
トレンチ３７０内に導体３６４、好適には添加ポリシリ
コンが付着され、窒化物表面まで平坦化される。
の側壁３７４、３７６が、添加ガラス拡散性層１２００
から外方拡散により添加される。次に拡散性層１２００
が除去され、犠牲酸化物が成長され、ゲート調整打ち込
みがトレンチ３７０の底部において行われる。犠牲酸化
物が除去された後、誘電層３３０が成長される。次に、
トレンチ３７０内に導体３６４、好適には添加ポリシリ
コンが付着され、窒化物表面まで平坦化される。
【００５０】第２の方法の残りのステップは、図９乃至
図１０に関連して前述された第１の方法の場合と類似で
あり、ここでは説明を省略する。
図１０に関連して前述された第１の方法の場合と類似で
あり、ここでは説明を省略する。
【００５１】本発明の典型的な実施例が図１８乃至図２
１に示され、それらのいずれも、本発明に従う第１及び
第２の形成方法のいずれかにより形成され得る。図３を
参照すると、典型的な実施例は、素子３００のトレンチ
３７０の底部３７２の形成における第１の変化と、素子
３００の側壁３７４、３７６上の誘電層３３０の厚さの
第２の変化を示す。
１に示され、それらのいずれも、本発明に従う第１及び
第２の形成方法のいずれかにより形成され得る。図３を
参照すると、典型的な実施例は、素子３００のトレンチ
３７０の底部３７２の形成における第１の変化と、素子
３００の側壁３７４、３７６上の誘電層３３０の厚さの
第２の変化を示す。
【００５２】第１の変化は、図６及び図１３に関連して
前述された。図６及び図１３に示されるように、拡散性
層５００、１２００が付着された後、拡散性層５００、
１２００がトレンチ３７０の底部３７２からエッチング
される。次にトレンチ３７０の底部３７２が、基板３０
５内に更にエッチングされる。その結果、トレンチ３７
０の底部３７２が、拡散性層５００、１２００により被
覆されたトレンチ３７０の側壁３７４、３７６の底部よ
りも、下に位置することになる。図１８及び図１９は、
トレンチ３７０が前述のように形成された本発明の典型
的な実施例を示す。図２０及び図２１は、拡散性層５０
０、１２００がトレンチ３７０の底部３７２からエッチ
ングされるが、トレンチ３７０の底部３７２がそれ以上
基板３０５内にエッチングされない、本発明の別の典型
的な実施例を示す。拡散性層５００、１２００により被
覆された側壁３７４、３７６を越えて、トレンチ３７０
の底部３７２が基板内にエッチングされる程度が、素子
の有効接合深さを決定し得る。
前述された。図６及び図１３に示されるように、拡散性
層５００、１２００が付着された後、拡散性層５００、
１２００がトレンチ３７０の底部３７２からエッチング
される。次にトレンチ３７０の底部３７２が、基板３０
５内に更にエッチングされる。その結果、トレンチ３７
０の底部３７２が、拡散性層５００、１２００により被
覆されたトレンチ３７０の側壁３７４、３７６の底部よ
りも、下に位置することになる。図１８及び図１９は、
トレンチ３７０が前述のように形成された本発明の典型
的な実施例を示す。図２０及び図２１は、拡散性層５０
０、１２００がトレンチ３７０の底部３７２からエッチ
ングされるが、トレンチ３７０の底部３７２がそれ以上
基板３０５内にエッチングされない、本発明の別の典型
的な実施例を示す。拡散性層５００、１２００により被
覆された側壁３７４、３７６を越えて、トレンチ３７０
の底部３７２が基板内にエッチングされる程度が、素子
の有効接合深さを決定し得る。
【００５３】図１９及び図２１の素子１９００、２１０
０は、第２の変化を示す。ゲート酸化物１９１０、２１
１０を成長する以前に、拡散性層５００、１２００を除
去しないことにより、より厚い絶縁体１９１０、２１１
０が、トレンチ３７０の側壁３７４、３７６上に形成さ
れる。素子１９００は、図６及び図１３に示されるよう
に形成され、そこでは拡散性層５００、１２００が、ト
レンチ３７０の底部３７２からエッチングされ、底部３
７２が更に基板３０５内にエッチングされる。拡散伸張
部分３１５、３２５が、拡散性層５００、１２００の外
方拡散により形成される。拡散性層５００、１２００
は、ゲート酸化物１９１０が成長される以前に、トレン
チ３７０の側壁３７４、３７６から除去されない。
０は、第２の変化を示す。ゲート酸化物１９１０、２１
１０を成長する以前に、拡散性層５００、１２００を除
去しないことにより、より厚い絶縁体１９１０、２１１
０が、トレンチ３７０の側壁３７４、３７６上に形成さ
れる。素子１９００は、図６及び図１３に示されるよう
に形成され、そこでは拡散性層５００、１２００が、ト
レンチ３７０の底部３７２からエッチングされ、底部３
７２が更に基板３０５内にエッチングされる。拡散伸張
部分３１５、３２５が、拡散性層５００、１２００の外
方拡散により形成される。拡散性層５００、１２００
は、ゲート酸化物１９１０が成長される以前に、トレン
チ３７０の側壁３７４、３７６から除去されない。
【００５４】素子２１００上のゲート酸化物２１１０
も、拡散性層５００、１２００を除去することなく成長
されたが、素子２１００のトレンチ３７０の底部３７２
は、トレンチ３７０の側壁３７４、３７６上の拡散性層
５００、１２００よりも深く、基板３０５内にエッチン
グされなかった。図１８及び図２０に示される素子１８
００、２０００のゲート酸化物１８１０、２０１０は、
拡散性層５００、１２００の外方拡散の後に、拡散性層
５００、１２００がトレンチ３７０の側壁３７４、３７
６から除去された後に成長される。
も、拡散性層５００、１２００を除去することなく成長
されたが、素子２１００のトレンチ３７０の底部３７２
は、トレンチ３７０の側壁３７４、３７６上の拡散性層
５００、１２００よりも深く、基板３０５内にエッチン
グされなかった。図１８及び図２０に示される素子１８
００、２０００のゲート酸化物１８１０、２０１０は、
拡散性層５００、１２００の外方拡散の後に、拡散性層
５００、１２００がトレンチ３７０の側壁３７４、３７
６から除去された後に成長される。
【００５５】ゲート酸化物１９１０、２１１０が形成さ
れる以前に、拡散性層５００、１２００が除去されない
場合、拡散性層５００、１２００の外方拡散を生じるた
めの別のアニーリング・ステップが要求されない。これ
は拡散性層５００、１２００上にゲート酸化物１９１
０、２１１０を成長する間に、拡散性層５００、１２０
０の外方拡散が生じ得ることにより可能である。
れる以前に、拡散性層５００、１２００が除去されない
場合、拡散性層５００、１２００の外方拡散を生じるた
めの別のアニーリング・ステップが要求されない。これ
は拡散性層５００、１２００上にゲート酸化物１９１
０、２１１０を成長する間に、拡散性層５００、１２０
０の外方拡散が生じ得ることにより可能である。
【００５６】下記の表１は、図１８乃至図２１に示され
る素子１８００、１９００、２０００及び２１００にお
いて示される変化を要約したものである。
る素子１８００、１９００、２０００及び２１００にお
いて示される変化を要約したものである。
【００５７】
【表１】
【００５８】ここで条件１は、"トレンチ底部が拡散性
層を越えてエッチングされるか？"を表し、条件２は、"
ゲート酸化物の形成以前に、側壁上の拡散性層が除去さ
れるか？"を表す。
層を越えてエッチングされるか？"を表し、条件２は、"
ゲート酸化物の形成以前に、側壁上の拡散性層が除去さ
れるか？"を表す。
【００５９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００６０】（１）基板と、両側の側壁及び底部を有す
る前記基板内のトレンチと、前記トレンチの前記側壁及
び前記底部上の誘電層と、前記誘電層により前記基板か
ら分離される、前記トレンチ内の導体と、第１の厚さを
有し、各々が前記トレンチの前記両側の側壁のいずれか
に隣接する前記基板内の拡散層と、各々が前記拡散層の
１つから、前記側壁の１つに沿って、前記トレンチの前
記底部の一部の下側に延び、前記第１の厚さよりも小さ
な第２の厚さを有する前記基板内の拡散伸張部分とを含
む、素子。 （２）前記トレンチの前記側壁上の前記誘電層が、前記
トレンチの前記底部上の前記誘電層よりも厚い、前記
（１）記載の素子。 （３）前記トレンチ内の前記導体が多結晶質シリコンか
ら成る、前記（１）記載の素子。 （４）前記誘電層が酸化シリコンから成る、前記（１）
記載の素子。 （５）前記素子がＭＯＳＦＥＴ素子である、前記（１）
記載の素子。 （６）前記トレンチの第１の側の前記拡散層がソース領
域であり、前記トレンチの前記第１の側と反対の第２の
側の前記拡散層がドレイン領域である、前記（５）記載
の素子。 （７）分離領域と、前記分離領域に自己整合されるゲー
ト領域と、前記ソース領域、前記ドレイン領域、及び前
記ゲート領域を含み、前記分離領域により領域限定され
る活性領域とを含む、前記（６）記載の素子。 （８）前記トレンチの前記側壁に沿う前記拡散伸張部分
の厚さが、前記トレンチの前記底部の一部の下側の前記
拡散伸張部分の厚さより大きいか等しい、前記（１）記
載の素子。 （９）前記基板が第１の極性タイプであり、前記拡散層
が第２の極性タイプであり、前記拡散伸張部分が前記第
２の極性タイプである、前記（１）記載の素子。 （１０）第１の極性タイプの半導体基板と、側壁及び底
部を有する前記半導体基板内のトレンチと、前記トレン
チの前記側壁及び前記底部上の誘電層と、前記誘電層に
より前記基板から分離される、前記トレンチ内の導体
と、前記トレンチの第１の側壁に隣接する前記半導体基
板内の、第１の厚さを有する第２の極性タイプの第１の
拡散層と、前記第１の拡散層から前記トレンチの前記第
１の側壁に沿って、前記トレンチの前記底部に向けて延
び、更に前記トレンチの前記底部の一部に沿って下側に
延びる、前記第２の極性タイプの第１の拡散伸張部分と
を含む、ソース領域と、前記トレンチの前記第１の側壁
と反対側の第２の側壁に隣接する前記半導体基板内の、
第２の厚さを有する前記第２の極性タイプの第２の拡散
層と、前記第２の拡散層から前記トレンチの前記第２の
側壁に沿って、前記トレンチの前記第２の側壁の底部に
向けて延び、更に前記トレンチの前記底部の一部の下側
に延びる、前記第２の極性タイプの第２の拡散伸張部分
とを含む、ドレイン領域とを含み、前記第１及び第２の
厚さが前記トレンチの深さよりも小さく、前記第１の拡
散伸張部分が前記第１の厚さよりも小さい厚さを有し、
前記第２の拡散伸張部分が前記第２の厚さよりも小さい
厚さを有する、半導体素子。 （１１）前記導体がポリシリコンである、前記（１０）
記載の半導体素子。 （１２）分離領域と、前記分離領域に自己整合されるゲ
ート領域と、前記ソース領域、前記ドレイン領域、及び
前記ゲート領域を含み、前記分離領域により領域限定さ
れる活性領域とを含む、前記（１０）記載の半導体素
子。 （１３）前記導体上の配線導体材料と、前記配線導体材
料上の窒化物層と、前記ソース領域上のソース・コンタ
クトと、前記ドレイン領域上のドレイン・コンタクト
と、前記分離領域上及び前記窒化物層上の酸化物領域と
を含む、前記（１２）記載の半導体素子。 （１４）前記第１の側壁に沿う前記第１の拡散伸張部分
が、前記トレンチの前記底部の一部の下側の前記第１の
拡散伸張部分の厚さより大きいか等しい厚さを有し、前
記第２の側壁に沿う前記第２の拡散伸張部分が、前記ト
レンチの前記底部の一部の下側の前記第２の拡散伸張部
分の厚さより大きいか等しい厚さを有する、前記（１
０）記載の半導体素子。 （１５）半導体素子を形成する方法であって、 ａ）基板を提供するステップと、 ｂ）前記基板の表面に不純物を第１の深さまで添加する
ステップと、 ｃ）前記基板の表面に、側壁、底部、及び前記第１の深
さより大きい深さを有するトレンチを形成するステップ
と、 ｄ）前記トレンチの前記側壁に隣接する基板部分、及び
前記トレンチの前記底部の一部の下側の基板部分に、不
純物を添加するステップとを含む、方法。 （１６）前記ステップｄ）が、前記トレンチ内に拡散性
元素を含む拡散性ドーパント層を付着するステップと、
前記拡散性元素の拡散を、前記トレンチの前記側壁に隣
接する基板部分、及び前記トレンチの前記底部の一部に
隣接する基板部分に生成するステップとを含む、前記
（１５）記載の方法。 （１７）前記トレンチの前記側壁及び前記底部上に誘電
層を形成するステップと、前記誘電層により前記基板か
ら分離された前記トレンチ内に、導体を配置するステッ
プとを含む、前記（１６）記載の方法。 （１８）半導体素子を形成する方法であって、 ａ）基板を提供するステップと、 ｂ）前記基板の表面に不純物を第１の深さまで添加する
ステップと、 ｃ）トレンチ・パターンを画定し、該トレンチ・パター
ンに従い前記基板内にトレンチをエッチングすることに
より、前記基板の表面に、側壁、底部、及び前記第１の
深さより大きい深さを有する前記トレンチを形成するス
テップと、 ｄ）拡散性元素を含む拡散性ドーパント層を前記トレン
チ内に付着し、前記拡散性ドーパント層及び前記基板を
アニールすることにより、前記拡散性元素を前記側壁に
隣接する基板部分、及び前記トレンチの前記底部の一部
の下側の基板部分に拡散させ、前記トレンチの前記側壁
に隣接する基板部分、及び前記トレンチの前記底部の一
部の下側の基板部分に不純物を添加するステップと、 ｅ）前記トレンチの前記側壁及び前記底部上に誘電層を
形成するステップと、 ｆ）前記誘電層により前記基板から分離された前記トレ
ンチ内に、導体を配置するステップとを含む、方法。 （１９）前記拡散性ドーパント層が添加ガラスから成
る、前記（１８）記載の方法。
る前記基板内のトレンチと、前記トレンチの前記側壁及
び前記底部上の誘電層と、前記誘電層により前記基板か
ら分離される、前記トレンチ内の導体と、第１の厚さを
有し、各々が前記トレンチの前記両側の側壁のいずれか
に隣接する前記基板内の拡散層と、各々が前記拡散層の
１つから、前記側壁の１つに沿って、前記トレンチの前
記底部の一部の下側に延び、前記第１の厚さよりも小さ
な第２の厚さを有する前記基板内の拡散伸張部分とを含
む、素子。 （２）前記トレンチの前記側壁上の前記誘電層が、前記
トレンチの前記底部上の前記誘電層よりも厚い、前記
（１）記載の素子。 （３）前記トレンチ内の前記導体が多結晶質シリコンか
ら成る、前記（１）記載の素子。 （４）前記誘電層が酸化シリコンから成る、前記（１）
記載の素子。 （５）前記素子がＭＯＳＦＥＴ素子である、前記（１）
記載の素子。 （６）前記トレンチの第１の側の前記拡散層がソース領
域であり、前記トレンチの前記第１の側と反対の第２の
側の前記拡散層がドレイン領域である、前記（５）記載
の素子。 （７）分離領域と、前記分離領域に自己整合されるゲー
ト領域と、前記ソース領域、前記ドレイン領域、及び前
記ゲート領域を含み、前記分離領域により領域限定され
る活性領域とを含む、前記（６）記載の素子。 （８）前記トレンチの前記側壁に沿う前記拡散伸張部分
の厚さが、前記トレンチの前記底部の一部の下側の前記
拡散伸張部分の厚さより大きいか等しい、前記（１）記
載の素子。 （９）前記基板が第１の極性タイプであり、前記拡散層
が第２の極性タイプであり、前記拡散伸張部分が前記第
２の極性タイプである、前記（１）記載の素子。 （１０）第１の極性タイプの半導体基板と、側壁及び底
部を有する前記半導体基板内のトレンチと、前記トレン
チの前記側壁及び前記底部上の誘電層と、前記誘電層に
より前記基板から分離される、前記トレンチ内の導体
と、前記トレンチの第１の側壁に隣接する前記半導体基
板内の、第１の厚さを有する第２の極性タイプの第１の
拡散層と、前記第１の拡散層から前記トレンチの前記第
１の側壁に沿って、前記トレンチの前記底部に向けて延
び、更に前記トレンチの前記底部の一部に沿って下側に
延びる、前記第２の極性タイプの第１の拡散伸張部分と
を含む、ソース領域と、前記トレンチの前記第１の側壁
と反対側の第２の側壁に隣接する前記半導体基板内の、
第２の厚さを有する前記第２の極性タイプの第２の拡散
層と、前記第２の拡散層から前記トレンチの前記第２の
側壁に沿って、前記トレンチの前記第２の側壁の底部に
向けて延び、更に前記トレンチの前記底部の一部の下側
に延びる、前記第２の極性タイプの第２の拡散伸張部分
とを含む、ドレイン領域とを含み、前記第１及び第２の
厚さが前記トレンチの深さよりも小さく、前記第１の拡
散伸張部分が前記第１の厚さよりも小さい厚さを有し、
前記第２の拡散伸張部分が前記第２の厚さよりも小さい
厚さを有する、半導体素子。 （１１）前記導体がポリシリコンである、前記（１０）
記載の半導体素子。 （１２）分離領域と、前記分離領域に自己整合されるゲ
ート領域と、前記ソース領域、前記ドレイン領域、及び
前記ゲート領域を含み、前記分離領域により領域限定さ
れる活性領域とを含む、前記（１０）記載の半導体素
子。 （１３）前記導体上の配線導体材料と、前記配線導体材
料上の窒化物層と、前記ソース領域上のソース・コンタ
クトと、前記ドレイン領域上のドレイン・コンタクト
と、前記分離領域上及び前記窒化物層上の酸化物領域と
を含む、前記（１２）記載の半導体素子。 （１４）前記第１の側壁に沿う前記第１の拡散伸張部分
が、前記トレンチの前記底部の一部の下側の前記第１の
拡散伸張部分の厚さより大きいか等しい厚さを有し、前
記第２の側壁に沿う前記第２の拡散伸張部分が、前記ト
レンチの前記底部の一部の下側の前記第２の拡散伸張部
分の厚さより大きいか等しい厚さを有する、前記（１
０）記載の半導体素子。 （１５）半導体素子を形成する方法であって、 ａ）基板を提供するステップと、 ｂ）前記基板の表面に不純物を第１の深さまで添加する
ステップと、 ｃ）前記基板の表面に、側壁、底部、及び前記第１の深
さより大きい深さを有するトレンチを形成するステップ
と、 ｄ）前記トレンチの前記側壁に隣接する基板部分、及び
前記トレンチの前記底部の一部の下側の基板部分に、不
純物を添加するステップとを含む、方法。 （１６）前記ステップｄ）が、前記トレンチ内に拡散性
元素を含む拡散性ドーパント層を付着するステップと、
前記拡散性元素の拡散を、前記トレンチの前記側壁に隣
接する基板部分、及び前記トレンチの前記底部の一部に
隣接する基板部分に生成するステップとを含む、前記
（１５）記載の方法。 （１７）前記トレンチの前記側壁及び前記底部上に誘電
層を形成するステップと、前記誘電層により前記基板か
ら分離された前記トレンチ内に、導体を配置するステッ
プとを含む、前記（１６）記載の方法。 （１８）半導体素子を形成する方法であって、 ａ）基板を提供するステップと、 ｂ）前記基板の表面に不純物を第１の深さまで添加する
ステップと、 ｃ）トレンチ・パターンを画定し、該トレンチ・パター
ンに従い前記基板内にトレンチをエッチングすることに
より、前記基板の表面に、側壁、底部、及び前記第１の
深さより大きい深さを有する前記トレンチを形成するス
テップと、 ｄ）拡散性元素を含む拡散性ドーパント層を前記トレン
チ内に付着し、前記拡散性ドーパント層及び前記基板を
アニールすることにより、前記拡散性元素を前記側壁に
隣接する基板部分、及び前記トレンチの前記底部の一部
の下側の基板部分に拡散させ、前記トレンチの前記側壁
に隣接する基板部分、及び前記トレンチの前記底部の一
部の下側の基板部分に不純物を添加するステップと、 ｅ）前記トレンチの前記側壁及び前記底部上に誘電層を
形成するステップと、 ｆ）前記誘電層により前記基板から分離された前記トレ
ンチ内に、導体を配置するステップとを含む、方法。 （１９）前記拡散性ドーパント層が添加ガラスから成
る、前記（１８）記載の方法。
【図１】第１の従来の半導体素子の断面図である。
【図２】第２の従来の半導体素子の断面図である。
【図３】本発明に従う素子の断面図である。
【図４】本発明の第１の典型的な実施例に従う形成方法
を示す断面図である。
を示す断面図である。
【図５】本発明の第１の典型的な実施例に従う形成方法
を示す断面図である。
を示す断面図である。
【図６】本発明の第１の典型的な実施例に従う形成方法
を示す断面図である。
を示す断面図である。
【図７】本発明の第１の典型的な実施例に従う形成方法
を示す断面図である。
を示す断面図である。
【図８】本発明の第１の典型的な実施例に従う形成方法
を示す断面図である。
を示す断面図である。
【図９】本発明の第１の典型的な実施例に従う形成方法
を示す断面図である。
を示す断面図である。
【図１０】本発明の第１の典型的な実施例に従う形成方
法を示す断面図である。
法を示す断面図である。
【図１１】本発明の第２の典型的な実施例に従う形成方
法を示す断面図である。
法を示す断面図である。
【図１２】本発明の第２の典型的な実施例に従う形成方
法を示す断面図である。
法を示す断面図である。
【図１３】本発明の第２の典型的な実施例に従う形成方
法を示す断面図である。
法を示す断面図である。
【図１４】本発明の第２の典型的な実施例に従う形成方
法を示す断面図である。
法を示す断面図である。
【図１５】分離領域に自己整合されないゲートを有する
素子を示す上面図である。
素子を示す上面図である。
【図１６】分離領域に自己整合されるゲートを有する素
子を示す上面図である。
子を示す上面図である。
【図１７】本発明の第２の典型的な実施例に従う方法を
示す上面図である。
示す上面図である。
【図１８】本発明に従う素子の典型的な実施例を示す部
分断面図である。
分断面図である。
【図１９】本発明に従う素子の典型的な実施例を示す部
分断面図である。
分断面図である。
【図２０】本発明に従う素子の典型的な実施例を示す部
分断面図である。
分断面図である。
【図２１】本発明に従う素子の典型的な実施例を示す部
分断面図である。
分断面図である。
１０５、２０５、３０５ 基板 １１０、１２０、２１０、２２０、３１０、３２０、４
１０ 接合（拡散層） １１５、１２５、３１５、３２５ 拡散伸張部分 １３０、２３０、３３０、１８１０、１９１０、２０１
０、２１１０ ゲート酸化物（誘電層） １３２、１３４、１３６、２３２、２３４、２３６、３
３２、３３４、３３６、４２０、１１１０ 酸化物層
（誘電材料） １４０、１４２、２４０、２４２、３４０、３４２ 拡
散コンタクト １５０、２５０、３５０ 分離領域 １６０、２６０、３６０ 酸化物キャップまたは窒化物
キャップ １６２、２６２、３６２ ゲート導体 １６４、２６４、３６４、１１００ 添加ポリシリコン
層 １６６、１６８、２６６、２６８、３９０、３９２ 酸
化物スペーサまたは窒化物スペーサ ３３８、４４０、１１３０ フォトレジスト ３６２ 配線導体 ３７０ トレンチ ３７２ トレンチの底部 ３７４、３７６ トレンチの側壁 ３８０ チャネル ４３０、１１２０ 窒化物層 ５００、１２００ 拡散性層 １５１０、１６１０、１７１０ 活性領域 １５２０、１６２０ ゲート １５３０、１６４０ 活性領域の境界 １６３０ ゲート−分離領域間境界 １７００ スペース
１０ 接合（拡散層） １１５、１２５、３１５、３２５ 拡散伸張部分 １３０、２３０、３３０、１８１０、１９１０、２０１
０、２１１０ ゲート酸化物（誘電層） １３２、１３４、１３６、２３２、２３４、２３６、３
３２、３３４、３３６、４２０、１１１０ 酸化物層
（誘電材料） １４０、１４２、２４０、２４２、３４０、３４２ 拡
散コンタクト １５０、２５０、３５０ 分離領域 １６０、２６０、３６０ 酸化物キャップまたは窒化物
キャップ １６２、２６２、３６２ ゲート導体 １６４、２６４、３６４、１１００ 添加ポリシリコン
層 １６６、１６８、２６６、２６８、３９０、３９２ 酸
化物スペーサまたは窒化物スペーサ ３３８、４４０、１１３０ フォトレジスト ３６２ 配線導体 ３７０ トレンチ ３７２ トレンチの底部 ３７４、３７６ トレンチの側壁 ３８０ チャネル ４３０、１１２０ 窒化物層 ５００、１２００ 拡散性層 １５１０、１６１０、１７１０ 活性領域 １５２０、１６２０ ゲート １５３０、１６４０ 活性領域の境界 １６３０ ゲート−分離領域間境界 １７００ スペース
フロントページの続き (72)発明者 マーク・シィ・ヘイキー アメリカ合衆国05468、バーモント州ミル トン、ジャクソン・ロード 64 (72)発明者 スティーブン・ジェイ・ホルメス アメリカ合衆国05468、バーモント州ミル トン、デビノ・ロード 127 (72)発明者 デビッド・ブイ・ホラック アメリカ合衆国05452、バーモント州エセ ックス・ジャンクション、ブライアー・レ ーン 47 (72)発明者 ウィリアム・エイチ・マ アメリカ合衆国12524、ニューヨーク州フ ィシュキル、カールソン・テラス 11 (72)発明者 ジャック・エイ・マンデルマン アメリカ合衆国12582、ニューヨーク州ス トームビル、ジャミー・レーン ５
Claims (19)
- 【請求項１】基板と、 両側の側壁及び底部を有する前記基板内のトレンチと、 前記トレンチの前記側壁及び前記底部上の誘電層と、 前記誘電層により前記基板から分離される、前記トレン
チ内の導体と、 第１の厚さを有し、各々が前記トレンチの前記両側の側
壁のいずれかに隣接する前記基板内の拡散層と、 各々が前記拡散層の１つから、前記側壁の１つに沿っ
て、前記トレンチの前記底部の一部の下側に延び、前記
第１の厚さよりも小さな第２の厚さを有する前記基板内
の拡散伸張部分とを含む、素子。 - 【請求項２】前記トレンチの前記側壁上の前記誘電層
が、前記トレンチの前記底部上の前記誘電層よりも厚
い、請求項１記載の素子。 - 【請求項３】前記トレンチ内の前記導体が多結晶質シリ
コンから成る、請求項１記載の素子。 - 【請求項４】前記誘電層が酸化シリコンから成る、請求
項１記載の素子。 - 【請求項５】前記素子がＭＯＳＦＥＴ素子である、請求
項１記載の素子。 - 【請求項６】前記トレンチの第１の側の前記拡散層がソ
ース領域であり、前記トレンチの前記第１の側と反対の
第２の側の前記拡散層がドレイン領域である、請求項５
記載の素子。 - 【請求項７】分離領域と、 前記分離領域に自己整合されるゲート領域と、 前記ソース領域、前記ドレイン領域、及び前記ゲート領
域を含み、前記分離領域により領域限定される活性領域
とを含む、請求項６記載の素子。 - 【請求項８】前記トレンチの前記側壁に沿う前記拡散伸
張部分の厚さが、前記トレンチの前記底部の一部の下側
の前記拡散伸張部分の厚さより大きいか等しい、請求項
１記載の素子。 - 【請求項９】前記基板が第１の極性タイプであり、 前記拡散層が第２の極性タイプであり、 前記拡散伸張部分が前記第２の極性タイプである、 請求項１記載の素子。
- 【請求項１０】第１の極性タイプの半導体基板と、 側壁及び底部を有する前記半導体基板内のトレンチと、 前記トレンチの前記側壁及び前記底部上の誘電層と、 前記誘電層により前記基板から分離される、前記トレン
チ内の導体と、 前記トレンチの第１の側壁に隣接する前記半導体基板内
の、第１の厚さを有する第２の極性タイプの第１の拡散
層と、前記第１の拡散層から前記トレンチの前記第１の
側壁に沿って、前記トレンチの前記底部に向けて延び、
更に前記トレンチの前記底部の一部に沿って下側に延び
る、前記第２の極性タイプの第１の拡散伸張部分とを含
む、ソース領域と、 前記トレンチの前記第１の側壁と反対側の第２の側壁に
隣接する前記半導体基板内の、第２の厚さを有する前記
第２の極性タイプの第２の拡散層と、前記第２の拡散層
から前記トレンチの前記第２の側壁に沿って、前記トレ
ンチの前記第２の側壁の底部に向けて延び、更に前記ト
レンチの前記底部の一部の下側に延びる、前記第２の極
性タイプの第２の拡散伸張部分とを含む、ドレイン領域
とを含み、前記第１及び第２の厚さが前記トレンチの深
さよりも小さく、前記第１の拡散伸張部分が前記第１の
厚さよりも小さい厚さを有し、前記第２の拡散伸張部分
が前記第２の厚さよりも小さい厚さを有する、 半導体素子。 - 【請求項１１】前記導体がポリシリコンである、請求項
１０記載の半導体素子。 - 【請求項１２】分離領域と、 前記分離領域に自己整合されるゲート領域と、 前記ソース領域、前記ドレイン領域、及び前記ゲート領
域を含み、前記分離領域により領域限定される活性領域
とを含む、請求項１０記載の半導体素子。 - 【請求項１３】前記導体上の配線導体材料と、 前記配線導体材料上の窒化物層と、 前記ソース領域上のソース・コンタクトと、 前記ドレイン領域上のドレイン・コンタクトと、 前記分離領域上及び前記窒化物層上の酸化物領域とを含
む、請求項１２記載の半導体素子。 - 【請求項１４】前記第１の側壁に沿う前記第１の拡散伸
張部分が、前記トレンチの前記底部の一部の下側の前記
第１の拡散伸張部分の厚さより大きいか等しい厚さを有
し、 前記第２の側壁に沿う前記第２の拡散伸張部分が、前記
トレンチの前記底部の一部の下側の前記第２の拡散伸張
部分の厚さより大きいか等しい厚さを有する、 請求項１０記載の半導体素子。 - 【請求項１５】半導体素子を形成する方法であって、 ａ）基板を提供するステップと、 ｂ）前記基板の表面に不純物を第１の深さまで添加する
ステップと、 ｃ）前記基板の表面に、側壁、底部、及び前記第１の深
さより大きい深さを有するトレンチを形成するステップ
と、 ｄ）前記トレンチの前記側壁に隣接する基板部分、及び
前記トレンチの前記底部の一部の下側の基板部分に、不
純物を添加するステップとを含む、方法。 - 【請求項１６】前記ステップｄ）が、 前記トレンチ内に拡散性元素を含む拡散性ドーパント層
を付着するステップと、 前記拡散性元素の拡散を、前記トレンチの前記側壁に隣
接する基板部分、及び前記トレンチの前記底部の一部に
隣接する基板部分に生成するステップとを含む、請求項
１５記載の方法。 - 【請求項１７】前記トレンチの前記側壁及び前記底部上
に誘電層を形成するステップと、 前記誘電層により前記基板から分離された前記トレンチ
内に、導体を配置するステップとを含む、請求項１６記
載の方法。 - 【請求項１８】半導体素子を形成する方法であって、 ａ）基板を提供するステップと、 ｂ）前記基板の表面に不純物を第１の深さまで添加する
ステップと、 ｃ）トレンチ・パターンを画定し、該トレンチ・パター
ンに従い前記基板内にトレンチをエッチングすることに
より、前記基板の表面に、側壁、底部、及び前記第１の
深さより大きい深さを有する前記トレンチを形成するス
テップと、 ｄ）拡散性元素を含む拡散性ドーパント層を前記トレン
チ内に付着し、前記拡散性ドーパント層及び前記基板を
アニールすることにより、前記拡散性元素を前記側壁に
隣接する基板部分、及び前記トレンチの前記底部の一部
の下側の基板部分に拡散させ、前記トレンチの前記側壁
に隣接する基板部分、及び前記トレンチの前記底部の一
部の下側の基板部分に不純物を添加するステップと、 ｅ）前記トレンチの前記側壁及び前記底部上に誘電層を
形成するステップと、 ｆ）前記誘電層により前記基板から分離された前記トレ
ンチ内に、導体を配置するステップとを含む、方法。 - 【請求項１９】前記拡散性ドーパント層が添加ガラスか
ら成る、請求項１８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/024,840 US5998835A (en) | 1998-02-17 | 1998-02-17 | High performance MOSFET device with raised source and drain |
| US09/024840 | 1998-02-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274478A true JPH11274478A (ja) | 1999-10-08 |
| JP3301062B2 JP3301062B2 (ja) | 2002-07-15 |
Family
ID=21822679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02893699A Expired - Fee Related JP3301062B2 (ja) | 1998-02-17 | 1999-02-05 | 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5998835A (ja) |
| JP (1) | JP3301062B2 (ja) |
| KR (1) | KR100346617B1 (ja) |
| TW (1) | TW417305B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190952A (ja) * | 2004-12-30 | 2006-07-20 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2008171872A (ja) * | 2007-01-09 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008171863A (ja) * | 2007-01-09 | 2008-07-24 | Elpida Memory Inc | トレンチゲートの形成方法 |
| JP2008535217A (ja) * | 2005-03-25 | 2008-08-28 | マイクロン テクノロジー， インク． | 凹まされたアクセス装置の形成方法 |
| US8877589B2 (en) | 2005-08-30 | 2014-11-04 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| US8916912B2 (en) | 2005-07-08 | 2014-12-23 | Micron Technology, Inc. | Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls |
| US9129847B2 (en) | 2006-07-17 | 2015-09-08 | Micron Technology, Inc. | Transistor structures and integrated circuitry comprising an array of transistor structures |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465842B2 (en) * | 1998-06-25 | 2002-10-15 | Kabushiki Kaisha Toshiba | MIS semiconductor device and method of fabricating the same |
| US6313505B2 (en) * | 1998-09-02 | 2001-11-06 | Advanced Micro Devices, Inc. | Method for forming shallow source/drain extension for MOS transistor |
| US6222230B1 (en) * | 1998-12-03 | 2001-04-24 | Advanced Micro Devices, Inc. | Method of making an elevated source/drain with enhanced graded sidewalls for transistor scaling integrated with spacer formation |
| JP4221859B2 (ja) * | 1999-02-12 | 2009-02-12 | 株式会社デンソー | 半導体装置の製造方法 |
| US6384457B2 (en) * | 1999-05-03 | 2002-05-07 | Intel Corporation | Asymmetric MOSFET devices |
| US6956263B1 (en) | 1999-12-28 | 2005-10-18 | Intel Corporation | Field effect transistor structure with self-aligned raised source/drain extensions |
| US6638843B1 (en) * | 2000-03-23 | 2003-10-28 | Micron Technology, Inc. | Method for forming a silicide gate stack for use in a self-aligned contact etch |
| JP2002343963A (ja) * | 2001-05-17 | 2002-11-29 | Sony Corp | 溝ゲート型電界効果トランジスタ及びその製造方法 |
| JP2002353445A (ja) * | 2001-05-30 | 2002-12-06 | Sony Corp | 溝ゲート型電界効果トランジスタの製造方法 |
| US6800899B2 (en) * | 2001-08-30 | 2004-10-05 | Micron Technology, Inc. | Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| KR100500443B1 (ko) * | 2002-12-13 | 2005-07-12 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
| US7183600B2 (en) * | 2003-06-03 | 2007-02-27 | Samsung Electronics Co., Ltd. | Semiconductor device with trench gate type transistor and method of manufacturing the same |
| KR100471001B1 (ko) * | 2003-07-02 | 2005-03-14 | 삼성전자주식회사 | 리세스형 트랜지스터 및 그의 제조방법 |
| KR100546378B1 (ko) * | 2003-09-09 | 2006-01-26 | 삼성전자주식회사 | 리세스 채널을 가지는 트랜지스터 제조 방법 |
| US7060576B2 (en) * | 2003-10-24 | 2006-06-13 | Intel Corporation | Epitaxially deposited source/drain |
| US7101743B2 (en) | 2004-01-06 | 2006-09-05 | Chartered Semiconductor Manufacturing L.T.D. | Low cost source drain elevation through poly amorphizing implant technology |
| KR100620442B1 (ko) * | 2004-06-08 | 2006-09-08 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP2006173429A (ja) * | 2004-12-17 | 2006-06-29 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100603931B1 (ko) * | 2005-01-25 | 2006-07-24 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| JP4221420B2 (ja) * | 2005-06-06 | 2009-02-12 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US8338887B2 (en) | 2005-07-06 | 2012-12-25 | Infineon Technologies Ag | Buried gate transistor |
| US7879663B2 (en) * | 2007-03-08 | 2011-02-01 | Freescale Semiconductor, Inc. | Trench formation in a semiconductor material |
| JP2009054946A (ja) * | 2007-08-29 | 2009-03-12 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| US8257911B2 (en) * | 2008-08-26 | 2012-09-04 | Tokyo Electron Limited | Method of process optimization for dual tone development |
| US20100055624A1 (en) * | 2008-08-26 | 2010-03-04 | Tokyo Electron Limited | Method of patterning a substrate using dual tone development |
| US9626511B2 (en) * | 2008-08-26 | 2017-04-18 | Symantec Corporation | Agentless enforcement of application management through virtualized block I/O redirection |
| US8129080B2 (en) * | 2008-09-19 | 2012-03-06 | Tokyo Electron Limited | Variable resist protecting groups |
| US8197996B2 (en) * | 2008-09-19 | 2012-06-12 | Tokyo Electron Limited | Dual tone development processes |
| KR20100106017A (ko) * | 2009-03-23 | 2010-10-01 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 이의 제조 방법 |
| US8574810B2 (en) * | 2009-04-27 | 2013-11-05 | Tokyo Electron Limited | Dual tone development with a photo-activated acid enhancement component in lithographic applications |
| US8568964B2 (en) * | 2009-04-27 | 2013-10-29 | Tokyo Electron Limited | Flood exposure process for dual tone development in lithographic applications |
| DE102010030639B4 (de) * | 2010-06-29 | 2013-05-02 | Osram Gmbh | Leuchtvorrichtung mit beweglichem Konverterelement |
| KR20220032924A (ko) | 2020-09-08 | 2022-03-15 | 삼성전자주식회사 | 모스 트랜지스터들을 포함하는 집적 회로 소자 |
| TWI817546B (zh) * | 2022-03-10 | 2023-10-01 | 南亞科技股份有限公司 | 半導體備用單元的啟動方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4156879A (en) * | 1977-02-07 | 1979-05-29 | Hughes Aircraft Company | Passivated V-gate GaAs field-effect transistor |
| US4272302A (en) * | 1979-09-05 | 1981-06-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation |
| JPS5986265A (ja) | 1982-11-09 | 1984-05-18 | Toshiba Corp | Ｍｏｓ型半導体装置 |
| JPS60136265A (ja) * | 1983-12-23 | 1985-07-19 | Fujitsu Ltd | 半導体装置 |
| US4685196A (en) * | 1985-07-29 | 1987-08-11 | Industrial Technology Research Institute | Method for making planar FET having gate, source and drain in the same plane |
| US4803173A (en) * | 1987-06-29 | 1989-02-07 | North American Philips Corporation, Signetics Division | Method of fabrication of semiconductor device having a planar configuration |
| JPH0640583B2 (ja) * | 1987-07-16 | 1994-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
| KR920009718B1 (ko) * | 1987-08-10 | 1992-10-22 | 스미도모덴기고오교오 가부시기가이샤 | 화합물반도체장치 및 그 제조방법 |
| US4845051A (en) * | 1987-10-29 | 1989-07-04 | Siliconix Incorporated | Buried gate JFET |
| US5162247A (en) * | 1988-02-05 | 1992-11-10 | Emanuel Hazani | Process for trench-isolated self-aligned split-gate EEPROM transistor and memory array |
| JPH02105576A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | 電界効果トランジスタ |
| US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
| GB2239561B (en) * | 1989-12-28 | 1993-10-20 | Nissan Motor | Method of manufacturing a field effect transistor |
| JPH0547798A (ja) * | 1991-01-31 | 1993-02-26 | Texas Instr Inc <Ti> | 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ |
| US5300447A (en) * | 1992-09-29 | 1994-04-05 | Texas Instruments Incorporated | Method of manufacturing a minimum scaled transistor |
| JPH07106560A (ja) | 1993-09-29 | 1995-04-21 | Ricoh Co Ltd | 溝型半導体装置とその製造方法 |
| KR0137902B1 (en) * | 1994-01-28 | 1998-04-27 | Lg Semicon Co Ltd | Mos transistor & manufacturing method thereof |
| US5470770A (en) * | 1994-03-31 | 1995-11-28 | Nippondenso Co., Ltd. | Manufacturing method of semiconductor device |
| US5448094A (en) * | 1994-08-23 | 1995-09-05 | United Microelectronics Corp. | Concave channel MOS transistor and method of fabricating the same |
| US5482873A (en) * | 1995-04-14 | 1996-01-09 | United Microelectronics Corporation | Method for fabricating a bipolar power transistor |
| KR0166840B1 (ko) * | 1995-05-12 | 1999-01-15 | 문정환 | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 |
| JPH09116142A (ja) | 1995-10-23 | 1997-05-02 | Denso Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-02-17 US US09/024,840 patent/US5998835A/en not_active Expired - Lifetime
-
1999
- 1999-01-26 KR KR1019990002389A patent/KR100346617B1/ko not_active IP Right Cessation
- 1999-02-01 TW TW088101466A patent/TW417305B/zh not_active IP Right Cessation
- 1999-02-05 JP JP02893699A patent/JP3301062B2/ja not_active Expired - Fee Related
- 1999-08-24 US US09/379,940 patent/US6207540B1/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190952A (ja) * | 2004-12-30 | 2006-07-20 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP4634877B2 (ja) * | 2004-12-30 | 2011-02-16 | 株式会社ハイニックスセミコンダクター | 半導体素子の製造方法 |
| JP2008535217A (ja) * | 2005-03-25 | 2008-08-28 | マイクロン テクノロジー， インク． | 凹まされたアクセス装置の形成方法 |
| US8916912B2 (en) | 2005-07-08 | 2014-12-23 | Micron Technology, Inc. | Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls |
| US9536971B2 (en) | 2005-07-08 | 2017-01-03 | Micron Technology, Inc. | Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls |
| US8877589B2 (en) | 2005-08-30 | 2014-11-04 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| US9129847B2 (en) | 2006-07-17 | 2015-09-08 | Micron Technology, Inc. | Transistor structures and integrated circuitry comprising an array of transistor structures |
| JP2008171872A (ja) * | 2007-01-09 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008171863A (ja) * | 2007-01-09 | 2008-07-24 | Elpida Memory Inc | トレンチゲートの形成方法 |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
Also Published As
| Publication number | Publication date |
|---|---|
| US6207540B1 (en) | 2001-03-27 |
| JP3301062B2 (ja) | 2002-07-15 |
| TW417305B (en) | 2001-01-01 |
| US5998835A (en) | 1999-12-07 |
| KR100346617B1 (ko) | 2002-07-26 |
| KR19990072292A (ko) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3301062B2 (ja) | 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法 | |
| US8263444B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
| US5545586A (en) | Method of making a transistor having easily controllable impurity profile | |
| US4803176A (en) | Integrated circuit structure with active device in merged slot and method of making same | |
| US7045409B2 (en) | Semiconductor device having active regions connected together by interconnect layer and method of manufacture thereof | |
| JP3468294B2 (ja) | シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 | |
| US6180441B1 (en) | Bar field effect transistor | |
| US7638844B2 (en) | Manufacturing method of semiconductor-on-insulator region structures | |
| EP0036082A1 (en) | A self-aligned process for providing an improved high performance bipolar transistor | |
| US20030052364A1 (en) | Vertical dual gate field effect transistor | |
| JPH03145759A (ja) | 半導体装置の製造方法 | |
| CN108400137B (zh) | 垂直场效应晶体管与鞍形鳍式场效应晶体管的集成 | |
| WO1994028577A2 (en) | Method of producing a structure with narrow line width and devices obtained | |
| JP2006093694A (ja) | Ｆｅｔにおける埋め込みバイアス・ウェル | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| KR100415975B1 (ko) | 전계 효과 제어 트랜지스터 및 그의 제조 방법 | |
| US6254676B1 (en) | Method for manufacturing metal oxide semiconductor transistor having raised source/drain | |
| US6352901B1 (en) | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions | |
| JPH0622240B2 (ja) | バイポーラ・トランジスタ・デバイスの製造方法 | |
| US11967626B2 (en) | Field effect transistors with gate fins and method of making the same | |
| JP2003303830A (ja) | 半導体装置及びその製造方法 | |
| US5198375A (en) | Method for forming a bipolar transistor structure | |
| JP2006504276A (ja) | トランジスタ構造の製造方法 | |
| JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
| EP0036499A1 (en) | A polysilicon-base self-aligned bipolar transistor process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |