JPS5986265A - Mos型半導体装置 - Google Patents
Mos型半導体装置Info
- Publication number
- JPS5986265A JPS5986265A JP57196387A JP19638782A JPS5986265A JP S5986265 A JPS5986265 A JP S5986265A JP 57196387 A JP57196387 A JP 57196387A JP 19638782 A JP19638782 A JP 19638782A JP S5986265 A JPS5986265 A JP S5986265A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- type semiconductor
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- -1 arsenic ions Chemical class 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、特に高密度化を図ったMO8型半導体装置に
関する。
関する。
従来、MO8型半導体装置としては、第1図に示す如く
、例えばp型のSt基板1表面に選択酸化法により形成
されたフィールド酸化膜2を設け、このフィールド酸化
膜2で囲まれた島状の基板1表面にn型のソース、ドレ
イン領域3.4を設け、更にこれらソース、ドレイン領
域3,4間の基板1上にダート絶縁膜5を介してダート
電極6を設けた構造のものが知られている。
、例えばp型のSt基板1表面に選択酸化法により形成
されたフィールド酸化膜2を設け、このフィールド酸化
膜2で囲まれた島状の基板1表面にn型のソース、ドレ
イン領域3.4を設け、更にこれらソース、ドレイン領
域3,4間の基板1上にダート絶縁膜5を介してダート
電極6を設けた構造のものが知られている。
しかしながら、前述した構造のMO8型半導体装置にお
いては、r−ト電極6やフィールド酸化膜2が基板1面
よシも凸状態となっているため、素子領域表面は凹凸と
なる。従って、このような表面状態で高密度化した素子
を形成しようとすると、コンタクトホールや配線形成用
のレジストパターンは、素子領域表面の凹凸に従って厚
い部分と薄い部分ができる。この結果、全面にレジスト
膜を塗布し露光する際に光が透過すべき箇所に十分届か
ず、十分な解像度が得られない。従って、所定の寸法の
レジストパターンが得られず、もって十分なパターニン
グができず、素子の高密度化の妨げと力るという欠点が
あった。
いては、r−ト電極6やフィールド酸化膜2が基板1面
よシも凸状態となっているため、素子領域表面は凹凸と
なる。従って、このような表面状態で高密度化した素子
を形成しようとすると、コンタクトホールや配線形成用
のレジストパターンは、素子領域表面の凹凸に従って厚
い部分と薄い部分ができる。この結果、全面にレジスト
膜を塗布し露光する際に光が透過すべき箇所に十分届か
ず、十分な解像度が得られない。従って、所定の寸法の
レジストパターンが得られず、もって十分なパターニン
グができず、素子の高密度化の妨げと力るという欠点が
あった。
また、従来、他のMO8型半導体装置としては、−12
図に示す如く、p型のSi基板1の表面に埋込み酸化法
により形成される絶縁層から素子分離領域7を設け、こ
の素子分離領域7により分離された島状の基板1表面に
n 型のソース。
図に示す如く、p型のSi基板1の表面に埋込み酸化法
により形成される絶縁層から素子分離領域7を設け、こ
の素子分離領域7により分離された島状の基板1表面に
n 型のソース。
ドレイン領域3,4を互に電気的に分離して設け、更に
これらソース、ドレイン領域3,4間の基板1上にケ゛
−ト絶縁膜5を介してケ゛−ト電極6を設けた構造とな
っている。しかしながら、かかる構造の半導体装置は、
素子分離領域7上面は基板1表面と同一レベルにできる
ものの、ゲート電極6が基板1面に対して凸状となって
いるため、第1図図示のMO8型半導体装置の欠点を十
分解消するには至らなかった。
これらソース、ドレイン領域3,4間の基板1上にケ゛
−ト絶縁膜5を介してケ゛−ト電極6を設けた構造とな
っている。しかしながら、かかる構造の半導体装置は、
素子分離領域7上面は基板1表面と同一レベルにできる
ものの、ゲート電極6が基板1面に対して凸状となって
いるため、第1図図示のMO8型半導体装置の欠点を十
分解消するには至らなかった。
本発明は上記事情に鑑みてなされたもので、基板表面を
平坦化して素子の高密度化を図ったMO8型半導体装置
を提供することを目的とするものである。
平坦化して素子の高密度化を図ったMO8型半導体装置
を提供することを目的とするものである。
本発明は、第1導電型の半導体基板に環状の絶縁層(素
子分離領域)を埋設し、この絶縁層で囲まれた基板に前
記絶縁層よシ浅い溝を該基板部分を2つに分離するよう
に設け、この溝の側壁及び底部に絶縁膜を設け、前記溝
の絶縁膜内にケ゛−ト電極を設け、前記絶縁層に囲まれ
た2つの分離された基板内に第2導電型のソース。
子分離領域)を埋設し、この絶縁層で囲まれた基板に前
記絶縁層よシ浅い溝を該基板部分を2つに分離するよう
に設け、この溝の側壁及び底部に絶縁膜を設け、前記溝
の絶縁膜内にケ゛−ト電極を設け、前記絶縁層に囲まれ
た2つの分離された基板内に第2導電型のソース。
ドレイン領域を前記絶縁層の下面よりも浅く設けること
によって、素子分離領域及び素子領域の平面を平坦化し
素子の高密度化を図ったものである。
によって、素子分離領域及び素子領域の平面を平坦化し
素子の高密度化を図ったものである。
以下、本発明の一実施例であるMO8型半導体装置を、
その製造方法を併記しつつ第3図(、)〜(j)及び第
4図に基づいて説明する。
その製造方法を併記しつつ第3図(、)〜(j)及び第
4図に基づいて説明する。
〔1〕まず、p型St基板11上に熱酸化処理を施すこ
とにより第1の熱酸化膜12を形成した。なお、第1の
熱酸化膜120代りにCVD−8i02膜を形成しても
よい。つづいて、写真蝕刻法により、前記第1の熱酸化
膜12上の後記素子分離領域に対応する部分に、幅1〜
2μmの枠状の開孔部13を有した第1のレジスト・ヤ
ターン14を形成した(第3図(a)図示)。次いで、
開孔部13から露出する第1の熱酸化膜12.基板1ノ
をリアクティブイオンエツチング(RIE )法によシ
エッチングし、基板11表面から深さ1流2幅1〜2μ
mの枠状の凹部15を形成した。この後、第1のレジス
) A?ターン14及び第1の熱酸化膜12を除去した
(第3図(b)図示)。
とにより第1の熱酸化膜12を形成した。なお、第1の
熱酸化膜120代りにCVD−8i02膜を形成しても
よい。つづいて、写真蝕刻法により、前記第1の熱酸化
膜12上の後記素子分離領域に対応する部分に、幅1〜
2μmの枠状の開孔部13を有した第1のレジスト・ヤ
ターン14を形成した(第3図(a)図示)。次いで、
開孔部13から露出する第1の熱酸化膜12.基板1ノ
をリアクティブイオンエツチング(RIE )法によシ
エッチングし、基板11表面から深さ1流2幅1〜2μ
mの枠状の凹部15を形成した。この後、第1のレジス
) A?ターン14及び第1の熱酸化膜12を除去した
(第3図(b)図示)。
更に、全面に、前記凹部15の幅の1/2より大きい厚
さ例えば1.5μmの第1の5i02膜16をCVD法
によシ形成した(第3図(C)図示)。なお、ここで前
記S tO2膜16の厚みが凹部15の幅の1/2以下
の場合、該5i02膜16が凹部15内に十分充填され
ず、四部14内の5i02膜16に空洞が生ずる恐れが
ある。
さ例えば1.5μmの第1の5i02膜16をCVD法
によシ形成した(第3図(C)図示)。なお、ここで前
記S tO2膜16の厚みが凹部15の幅の1/2以下
の場合、該5i02膜16が凹部15内に十分充填され
ず、四部14内の5i02膜16に空洞が生ずる恐れが
ある。
〔11〕次に、RIE法により前記5102膜16を、
基板11表面が露出するまでエツチングし、前記凹部1
5内に5102膜を残存させて素子分離領域(絶縁層)
17を形成した(第3図(d)図示)。
基板11表面が露出するまでエツチングし、前記凹部1
5内に5102膜を残存させて素子分離領域(絶縁層)
17を形成した(第3図(d)図示)。
つづいて、写真蝕刻法により、前記素子分離領域17で
分離された島状の基板11領域以外を覆う第2のレジメ
) A?ターン18を形成した。
分離された島状の基板11領域以外を覆う第2のレジメ
) A?ターン18を形成した。
次いで、第2のレジス) i4ターン18から露出する
基板11表面にn型不純物例えばリンあるいはヒ素をイ
オン注入してソース、ドレイン領域となる深さ500X
のi型の不純物層19を形成した(第3図(、)図示)
。更に、前記第2のレジストパターン18を除去した後
、CVD法によシ全面に第2の8102膜20を形成し
、該第2の5i02膜20上に写真蝕刻法によシ後記溝
に対応する部分のみ開孔部2ノを有する第3のレジスト
パターン22を形成した(第3図(f)図示)。
基板11表面にn型不純物例えばリンあるいはヒ素をイ
オン注入してソース、ドレイン領域となる深さ500X
のi型の不純物層19を形成した(第3図(、)図示)
。更に、前記第2のレジストパターン18を除去した後
、CVD法によシ全面に第2の8102膜20を形成し
、該第2の5i02膜20上に写真蝕刻法によシ後記溝
に対応する部分のみ開孔部2ノを有する第3のレジスト
パターン22を形成した(第3図(f)図示)。
cr:o次に、RIE法により前記開孔部2ノから露出
する前記第2の5i02膜20.不純物層19゜基板1
1を、不純物層19の表面から深さ約4000 Xの基
板11部分までエツチングして幅1〜2μ!nの溝23
を形成した(第3図(g)図示)。なお、この溝23に
より前記素子分離領域17で囲まれた基板1ノ及び不純
物層19が2つに分離された。前記溝23の深さは、後
工程での熱処理の際形成されるソース、ト9レイン領域
が接するのを避けるように設定した。つづいて、前記レ
ジスト/IPターン22、第2の5IO2膜20を除去
した後、熱酸化処理を施して前記溝23の側壁及び底部
、並びに基板11、不純物;憎19の表面に、厚さ20
0〜500Xの第2の熱酸化膜24を形成した。次いで
、全面に前記溝23の幅の約1/2以上の厚みの多結晶
シリコン層25を、CVD法によシ形成した。この結果
、溝23の第2の熱酸化、漠24の内側に多結晶シリコ
′/I鰻25が十分に充填された(第3図(h)図示)
。なお、前記多結晶シリコン層25の厚みを上記の如く
限定した理由は、既述した如く基板11に設けた凹部1
5に第1の5102膜16を充填するときと同様である
。
する前記第2の5i02膜20.不純物層19゜基板1
1を、不純物層19の表面から深さ約4000 Xの基
板11部分までエツチングして幅1〜2μ!nの溝23
を形成した(第3図(g)図示)。なお、この溝23に
より前記素子分離領域17で囲まれた基板1ノ及び不純
物層19が2つに分離された。前記溝23の深さは、後
工程での熱処理の際形成されるソース、ト9レイン領域
が接するのを避けるように設定した。つづいて、前記レ
ジスト/IPターン22、第2の5IO2膜20を除去
した後、熱酸化処理を施して前記溝23の側壁及び底部
、並びに基板11、不純物;憎19の表面に、厚さ20
0〜500Xの第2の熱酸化膜24を形成した。次いで
、全面に前記溝23の幅の約1/2以上の厚みの多結晶
シリコン層25を、CVD法によシ形成した。この結果
、溝23の第2の熱酸化、漠24の内側に多結晶シリコ
′/I鰻25が十分に充填された(第3図(h)図示)
。なお、前記多結晶シリコン層25の厚みを上記の如く
限定した理由は、既述した如く基板11に設けた凹部1
5に第1の5102膜16を充填するときと同様である
。
Ov)次に、不活性ガス雰囲気中で熱処理を行なって、
前記不純物層19中の不純物(リンあるいはヒ素)を基
板11の深さ方向に対し前記溝23の下面26よシも深
くかつ前記素子分離領域17の下面27に達しない位置
まで拡散した。この結果、前記n 型の不純物層19は
活性化しn 型の半導体層2B5.282となるととも
に、拡散して低濃度のn型の半導体層291゜292と
なった。以下、n 型、n型の半導体層281.291
を総称してソース領域30、n+型。
前記不純物層19中の不純物(リンあるいはヒ素)を基
板11の深さ方向に対し前記溝23の下面26よシも深
くかつ前記素子分離領域17の下面27に達しない位置
まで拡散した。この結果、前記n 型の不純物層19は
活性化しn 型の半導体層2B5.282となるととも
に、拡散して低濃度のn型の半導体層291゜292と
なった。以下、n 型、n型の半導体層281.291
を総称してソース領域30、n+型。
n型の半導体層282.292を総称してドレイン領域
31と呼ぶ(比3図(i)図示)。つづいて、RIE法
によシ前記多結晶シリコン層25を、素子分離領域17
の表面が露出するまでエツチングした。この結果、溝2
3の側壁及び底部の第2の熱酸化膜24内に多結晶シリ
コン層が残存されてダート電極32が形成された。次い
で、基板11及びソース、ドレイン領域30.31上の
第2の熱酸化膜24を除去し、前記溝23の側壁及び底
部に絶縁膜としての第2の熱酸化膜24′を残存させて
MO8型半導体装置を製造した。ここで、前記熱酸化膜
24′のうち前記溝23の底部に形成された熱酸化膜2
4′はゲート絶縁膜33として機能する(第3図(j)
及び第4図図示)。なお、第4図は第3図(j)の平面
図である。
31と呼ぶ(比3図(i)図示)。つづいて、RIE法
によシ前記多結晶シリコン層25を、素子分離領域17
の表面が露出するまでエツチングした。この結果、溝2
3の側壁及び底部の第2の熱酸化膜24内に多結晶シリ
コン層が残存されてダート電極32が形成された。次い
で、基板11及びソース、ドレイン領域30.31上の
第2の熱酸化膜24を除去し、前記溝23の側壁及び底
部に絶縁膜としての第2の熱酸化膜24′を残存させて
MO8型半導体装置を製造した。ここで、前記熱酸化膜
24′のうち前記溝23の底部に形成された熱酸化膜2
4′はゲート絶縁膜33として機能する(第3図(j)
及び第4図図示)。なお、第4図は第3図(j)の平面
図である。
前述の如く製造されるMO8型半導体装置は、第3図(
j)及び第4図に示す如く、p型のSt基板11に枠状
の凹部15を設けかつ該凹部15内に5to2膜からな
る素子分離領域17を設け、この素子分離領域17で囲
まれた基板11に該素子分離領域17の下面27よシ浅
い溝23を該基板11部分を2つに分離するように設け
、この溝23の側壁及び底部に第2の熱酸化膜′24′
を設け、前記溝23の第2の熱酸化膜24′内にゲート
電極32を設け、前記素子分離領域17に囲まれた2つ
の分離された基板11表面にn型(及びn 型)のソー
ス、ドレイン領域30.31を前記溝24の下面よシも
深くかつ前記素子分離領域17の下面27よりも浅く設
けた構造となっている。
j)及び第4図に示す如く、p型のSt基板11に枠状
の凹部15を設けかつ該凹部15内に5to2膜からな
る素子分離領域17を設け、この素子分離領域17で囲
まれた基板11に該素子分離領域17の下面27よシ浅
い溝23を該基板11部分を2つに分離するように設け
、この溝23の側壁及び底部に第2の熱酸化膜′24′
を設け、前記溝23の第2の熱酸化膜24′内にゲート
電極32を設け、前記素子分離領域17に囲まれた2つ
の分離された基板11表面にn型(及びn 型)のソー
ス、ドレイン領域30.31を前記溝24の下面よシも
深くかつ前記素子分離領域17の下面27よりも浅く設
けた構造となっている。
しかして、前述した構造のMO8型半導体装置によれば
、素子分離領域17表面、ソース、ドレイン領域30.
31表面及びf−)領域表面が同一レベルで平坦化され
ているため、従来と比べ露光時に十分な解像度が得られ
、コンタクトホールや配線形成用のレジストバターy
全均厚で所定の寸法にすることができる。従って、・ぐ
ターニングを精度よく行なって素子を高密度に形成でき
る。
、素子分離領域17表面、ソース、ドレイン領域30.
31表面及びf−)領域表面が同一レベルで平坦化され
ているため、従来と比べ露光時に十分な解像度が得られ
、コンタクトホールや配線形成用のレジストバターy
全均厚で所定の寸法にすることができる。従って、・ぐ
ターニングを精度よく行なって素子を高密度に形成でき
る。
また、素子分離領域17の下面27がソース。
ドレイン領域30.31よシも充分深い位置まで達して
いるため、素子間リーク電流を大巾に減少することがで
きる。
いるため、素子間リーク電流を大巾に減少することがで
きる。
更に、ソース、ドレイン領域30.31は、溝23の下
面27よりやや深い基板11内に形成されているため、
ケ9−トチャネルは構23の下面26下のソース、ドレ
イン領域30.31間に形成される。従って、基板1ノ
に溝23を形成し、第3のレジストノ母ターフ22.第
2の5in2膜20をマスクとしてそのまま闇値電圧の
制御用の不純物をイオン注入すれば、ダートチャネルと
なる基板11部分にのみイオン注入でき、閾値電圧の制
御を容易に行なうことができる。
面27よりやや深い基板11内に形成されているため、
ケ9−トチャネルは構23の下面26下のソース、ドレ
イン領域30.31間に形成される。従って、基板1ノ
に溝23を形成し、第3のレジストノ母ターフ22.第
2の5in2膜20をマスクとしてそのまま闇値電圧の
制御用の不純物をイオン注入すれば、ダートチャネルと
なる基板11部分にのみイオン注入でき、閾値電圧の制
御を容易に行なうことができる。
更には、デートチャネルはソース、ドレイン領域30,
3zの一部である低濃度のn型の半導体層291,29
2間の基板11に形成されるため、従来と比ベトレイン
領域31とダートチャネル端部における電界集中を緩和
でき、ドレイン耐圧を向上させることができる。
3zの一部である低濃度のn型の半導体層291,29
2間の基板11に形成されるため、従来と比ベトレイン
領域31とダートチャネル端部における電界集中を緩和
でき、ドレイン耐圧を向上させることができる。
以上詳述した如く本発明によれば、素子の高密度化を図
るとともに、素子間のリーク電流の大【IJ減少、ドレ
イン耐圧の向上等の種々の顕著な効果を有するMO8型
半導体装置を提供できるものである。
るとともに、素子間のリーク電流の大【IJ減少、ドレ
イン耐圧の向上等の種々の顕著な効果を有するMO8型
半導体装置を提供できるものである。
第1図は従来のMO8型半導体装置の断面図、第2・図
は従来の他のMO8型半導体装置の断面図、第3図(、
)〜(j)は本発明の一実施例であるMO8型半導体装
置を製造工程順に示す断面図、第4図は第3図(j)の
平面図である。 11・・・P型Si基板、12.24・・・熱酸化膜、
13.22・・・開孔部、15・・・凹部、16.20
・・・5102膜、17・・・素子分離領域(絶縁層)
、19・・・n 型の不純物層、23・・・溝、25・
・・多結晶シリコン層、26.27・・・下面、281
,282・・・n+型の半導体層、291.292・・
・n型の半導体層、30・・・計型のソース領域、3ノ
・・・n+型のドレイン領域、32・・・ゲート電極、
33・・・r −ト絶縁膜。 出願人代理人 弁理士 鈴 江 武 彦′jr1図 才2図 第3図 (、
は従来の他のMO8型半導体装置の断面図、第3図(、
)〜(j)は本発明の一実施例であるMO8型半導体装
置を製造工程順に示す断面図、第4図は第3図(j)の
平面図である。 11・・・P型Si基板、12.24・・・熱酸化膜、
13.22・・・開孔部、15・・・凹部、16.20
・・・5102膜、17・・・素子分離領域(絶縁層)
、19・・・n 型の不純物層、23・・・溝、25・
・・多結晶シリコン層、26.27・・・下面、281
,282・・・n+型の半導体層、291.292・・
・n型の半導体層、30・・・計型のソース領域、3ノ
・・・n+型のドレイン領域、32・・・ゲート電極、
33・・・r −ト絶縁膜。 出願人代理人 弁理士 鈴 江 武 彦′jr1図 才2図 第3図 (、
Claims (2)
- (1)第1導電型の半導体基板と、この基板に埋設され
た環状の絶縁層と、この絶縁層で囲まれた基板に、該基
板部分を2つに分離するように設けられた前記絶縁層よ
り浅い溝と、この溝の側壁及び底部に設けられた絶縁膜
と、前記溝の絶縁膜内に設けられたデート電極と、前記
絶縁層に囲まれ2つに分離された基板表面に、夫々前記
絶縁層の下面よシも浅く設けられた第2導電型のソース
、ドレイン領域とを具備することを特徴とするMO8型
半導体装置。 - (2)第2導電型のソース、ドレイン領域が、溝の下面
よシも深く形成されていることを特徴とする特許請求の
範囲第1項記載のMO8型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196387A JPS5986265A (ja) | 1982-11-09 | 1982-11-09 | Mos型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57196387A JPS5986265A (ja) | 1982-11-09 | 1982-11-09 | Mos型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5986265A true JPS5986265A (ja) | 1984-05-18 |
Family
ID=16357021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57196387A Pending JPS5986265A (ja) | 1982-11-09 | 1982-11-09 | Mos型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5986265A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102781A (ja) * | 1984-10-26 | 1986-05-21 | Matsushita Electronics Corp | 電界効果トランジスタの製造方法 |
US6207540B1 (en) | 1998-02-17 | 2001-03-27 | International Business Machines Corporation | Method for manufacturing high performance MOSFET device with raised source and drain |
JP2007526651A (ja) * | 2004-03-02 | 2007-09-13 | タエ−ボク リー | 高耐圧用半導体素子及びその製造方法 |
JP2008161870A (ja) * | 2001-09-14 | 2008-07-17 | G Vincent Ltd | 液体表面処理材スプレー装置 |
JP2009065024A (ja) * | 2007-09-07 | 2009-03-26 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011071231A (ja) * | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1982
- 1982-11-09 JP JP57196387A patent/JPS5986265A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102781A (ja) * | 1984-10-26 | 1986-05-21 | Matsushita Electronics Corp | 電界効果トランジスタの製造方法 |
US6207540B1 (en) | 1998-02-17 | 2001-03-27 | International Business Machines Corporation | Method for manufacturing high performance MOSFET device with raised source and drain |
JP2008161870A (ja) * | 2001-09-14 | 2008-07-17 | G Vincent Ltd | 液体表面処理材スプレー装置 |
JP2007526651A (ja) * | 2004-03-02 | 2007-09-13 | タエ−ボク リー | 高耐圧用半導体素子及びその製造方法 |
JP2009065024A (ja) * | 2007-09-07 | 2009-03-26 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2011071231A (ja) * | 2009-09-24 | 2011-04-07 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
JPH0744275B2 (ja) | 高耐圧mos型半導体装置の製造方法 | |
JPH09129877A (ja) | 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置 | |
KR100367049B1 (ko) | 반도체 장치의 제조방법 | |
JPH07273184A (ja) | 半導体装置およびその製造方法 | |
JPS5986265A (ja) | Mos型半導体装置 | |
US10290728B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH02196434A (ja) | Mosトランジスタの製造方法 | |
KR100273319B1 (ko) | 모스 트랜지스터 제조방법 | |
JPH04111470A (ja) | 不揮発性半導体装置の製造方法 | |
JPS5846648A (ja) | 半導体装置の製造方法 | |
JPH09139382A (ja) | 半導体装置の製造方法 | |
JPS6237543B2 (ja) | ||
JP2594121B2 (ja) | 半導体装置の製造方法 | |
JPH06244415A (ja) | 半導体装置およびその製造方法 | |
JPH0334655B2 (ja) | ||
JPS6117143B2 (ja) | ||
JP2895553B2 (ja) | 半導体装置及びその製造方法 | |
KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
JP2635367B2 (ja) | 半導体装置の製造方法 | |
JPS6143865B2 (ja) | ||
JPH05259446A (ja) | 半導体装置の製造方法 | |
JPH04179239A (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPH02211633A (ja) | 半導体装置及びその製造方法 |