KR100273319B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100273319B1
KR100273319B1 KR1019980047298A KR19980047298A KR100273319B1 KR 100273319 B1 KR100273319 B1 KR 100273319B1 KR 1019980047298 A KR1019980047298 A KR 1019980047298A KR 19980047298 A KR19980047298 A KR 19980047298A KR 100273319 B1 KR100273319 B1 KR 100273319B1
Authority
KR
South Korea
Prior art keywords
gate
trench structure
mos transistor
forming
polysilicon
Prior art date
Application number
KR1019980047298A
Other languages
English (en)
Other versions
KR20000031320A (ko
Inventor
박정수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980047298A priority Critical patent/KR100273319B1/ko
Publication of KR20000031320A publication Critical patent/KR20000031320A/ko
Application granted granted Critical
Publication of KR100273319B1 publication Critical patent/KR100273319B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 게이트전극을 다결정실리콘으로 형성하여 이후의 공정에서 상기 게이트에 금속전극이 접합되는 경우 접촉저항이 증가하며, 이에 따라 모스 트랜지스터이 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 트랜치구조의 내부에 게이트산화막을 증착하는 게이트산화막 형성단계와; 상기 게이트산화막이 증착된 트랜치구조의 저면 및 측면에 그 트랜치구조가 메워지지 않도록 다결정실리콘을 얇게 증착하는 게이트하부전극 형성단계와; 상기 다결정실리콘의 상부에서 상기 트랜치구조가 메워지도록 두껍게 금속층을 형성하는 게이트상부전극 형성단계와; 상기 다결정실리콘을 패터닝하는 단계로 모스 트랜지스터의 게이트를 금속과 그 금속의 하부 및 측면에 위치하는 다결정실리콘으로 형성하여 게이트의 접촉저항을 줄임으로써 모스 트랜지스터의 특성을 향상시키는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 트랜치구조에 형성되는 게이트구조의 모스 트랜지스터에서 그 게이트에 금속층을 형성하여 게이트의 저항을 감소시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 트랜치구조내에 게이트를 갖는 모스 트랜지스터는 기판에 불순물이온을 저농도로 주입하고, 그 기판에 트랜치구조를 형성함과 동시에 상기 불순물이온이 주입된 영역을 나누어 저농도 소스 및 드레인영역을 형성한 후, 그 트랜치에 게이트를 형성하고, 게이트 주변부의 기판에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 것으로 제조하며, 이때 게이트는 그 전극을 다결정실리콘을 사용한다. 이와 같이 다결정실리콘만을 게이트전극으로 사용할 경우, 접촉저항이 증가하게 되며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 및 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여, 소자형성영역을 정의하고, 그 소자형성영역에 저농도의 불순물 이온을 이온주입하고, 상기 기판(1)의 상부에 절연층(3)을 형성하고, 그 소자형성영역의 중앙부를 상기 불순물 이온이 주입된 영역보다 깊게 식각하여 트랜치 구조를 형성함으로써, 그 트랜치구조의 측면 기판(1)에 저농도 소스 및 드레인(4)과 그 상부의 절연층(3)을 형성하는 단계(도1a)와; 상기 형성된 트랜치구조 내에 문턱전압조절용 불순물이온을 이온주입하여 채널영역(5)을 형성한 후, 그 트랜치구조 내에 게이트산화막(6)을 증착한 후, 상기 트랜치구조 내부 및 상기 절연층(3)의 상부전면에 다결정실리콘(7)을 증착하는 단계(도1b)와; 사진식각공정을 통해 상기 증착한 다결정실리콘(7)을 패터닝하여 상기 트랜치내부와 트랜치주변 일부의 절연층(3)상에 위치하는 게이트전극(7)을 형성하는 단계(도1c)와; 상기 노출된 절연층(3)을 이온주입 마스크로 사용하는 이온주입공정으로 상기 기판(1)에 불순물 이온을 주입하여 고농도 소스 및 드레인(8)을 형성하는 단계(도1d)로 이루어진다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여, 소자가 형성될 영역인 소자형성영역(액티브영역)을 정의하고, 그 정의된 소자형성영역의 상부에 저농도의 불순물 이온을 이온주입하여 상기 기판(1)의 표면으로 부터 소정깊이에 위치하는 이온주입층을 형성한다.
그 다음, 상기 이온주입층이 형성된 기판(1)의 상부에 절연층(3)을 증착하고, 사진식각공정을 통해 상기 소자형성영역의 중앙부에 위치하는 상기 절연층(3)의 일부로 부터 식각을 시작하여 그 하부의 기판(1)을 상기 이온주입층의 깊이보다 깊게 식각한다. 이와 같은 식각공정으로 형성되는 트랜치에 의해 상기 이온주입층은 각각 두 개의 독립적인 영역으로 분리되며, 이를 저농도 소스 및 드레인(4)으로 이용한다.
그 다음, 도1b에 도시한 바와 같이 상기 트랜치구조의 저면에 모스 트랜지스터의 문턱전압을 조절하는 불순물 이온을 이온주입하여 채널영역(5)을 형성한다.
그 다음, 상기 트랜치구조내에 산화막을 증착하고, 패터닝하여 상기 트랜치구조 내에 위치하는 게이트산화막(6)을 형성한다.
그 다음, 상기 트랜치구조의 내부와 상기 절연층(3)의 상부전면에 다결정실리콘을 증착한다.
그 다음, 도1c에 도시한 바와 같이 사진식각공정을 통해 상기 트랜치구조의 내부와 그 주변부의 절연층(3) 상부면에 증착된 다결정실리콘을 남겨두고 나머지 다결정실리콘을 제거하여 그 하부의 절연층(3)을 노출시킴과 아울러 트랜치구조내에 위치하는 게이트전극(7)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 노출된 절연층을 이온주입버퍼로 사용하는 이온주입공정으로, 고농도 소스 및 드레인(8)을 형성한다. 이후의 공정에서 상기 게이트전극(7)을 식각마스로 사용하는 식각공정으로 상기 노출된 절연층(3)을 식각하여 모스 트랜지스터를 완성한다.
그러나, 상기한 바와 같은 종래 모스 트랜지스터 제조방법은 게이트전극을 다결정실리콘으로 형성하여 이후의 공정에서 상기 게이트에 금속전극이 접합되는 경우 접촉저항이 증가하며, 이에 따라 모스 트랜지스터이 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 게이트의 접촉저항을 줄일 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3,10:절연층 4:저농도 소스 및 드레인
5:채널영역 6:게이트산화막
7:다결정실리콘 8:고농도 소스 및 드레인
9:금속층
상기와 같은 목적은 트랜치구조의 내부에 게이트산화막을 증착하는 게이트산화막 형성단계와; 상기 게이트산화막이 증착된 트랜치구조의 저면 및 측면에 그 트랜치구조가 메워지지 않도록 다결정실리콘을 얇게 증착하는 게이트하부전극 형성단계와; 상기 다결정실리콘의 상부에서 상기 트랜치구조가 메워지도록 두껍게 금속층을 형성하는 게이트상부전극 형성단계와; 상기 다결정실리콘을 패터닝하는 단계를 포함하여 게이트를 형성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하고, 기판(1)에 저농도 불순물을 주입한 후, 그 불순물 이온이 주입된 기판(1)의 상부에 절연층(3)을 증착한 다음, 트랜치구조를 형성하여 상기 주입된 저농도 불순물 영역을 분리하여 저농도 소스 및 드레인(4)을 형성하는 단계(도2a)와; 불순물 이온주입으로 상기 트랜치구조의 저면에 채널영역(5)을 형성한 후, 트랜치구조내에 게이트산화막(6)을 형성하고, 다결정실리콘(7)을 상기 트랜치구조가 메워지지 않도록 얇게 증착하는 단계(도2b)와; 상기 다결정실리콘(7)의 상부에 금속을 두껍게 증착하고, 평탄화하여 상기 트랜치구조 내에만 위치하는 금속층(9)을 형성한 후, 그 금속층(9)과 다결정실리콘(7)의 상부에 절연층(10)을 증착하는 단계(도2c)와; 사진식각공정을 통해 상기 적층된 다결정실리콘(7)과 절연층(10),(3)을 패터닝하여 상기 트랜치구조 내부 및 주변부에 위치하는 게이트를 형성하고, 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(8)을 형성하는 단계(도2d)로 구성된다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 소자형성영역을 정의한다.
그 다음, 상기 정의된 소자형성영역의 상부에 버퍼산화막(부호생략)을 증착하고, 이를 이온주입버퍼로 사용하는 이온주입공정으로 특정한 도전형의 불순물 이온을 저농도로 주입하여 저농도 이온주입층을 형성한다.
그 다음, 상기 기판(1)의 전면에 절연층(3)을 증착하고, 사진식각공정을 통해 상기 증착한 절연층(3)의 상부로 부터 상기 소자형성영역의 중앙부의 기판(1)을 상기 저농도 이온주입층의 깊이보다 깊게 식각하여 트랜치구조를 형성한다. 이때 트랜치구조의 형성에 의해 상기 저농도 이온주입층은 각각 전기적으로 분리되는 저농도 소스 및 드레인(4)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 형성한 트랜치구조내에 불순물 이온을 이온주입하여 상기 트랜치구조의 저면인 기판(1)내에 모스 트랜지스터의 문턱전압 조절을 위한 채널영역(5)을 형성한다.
그 다음, 산화막을 증착하여 상기 트랜치구조 내에 위치하는 게이트산화막(6)을 형성한 후, 그 게이트산화막(6)이 형성된 트랜치구조가 채워지지않게 다결정실리콘(7)을 얇게 증착한다. 이와 같은 공정으로 상기 트랜치구조의 내부에는 기판(1)의 상부면보다 낮은 홈이 형성되어 있다.
그 다음, 도2c에 도시한 바와 같이 상기 트랜치구조의 형태로 증착된 다결정실리콘(7)의 상부에 금속을 증착하고, 평탄화하여 상기 트랜치구조내에 위치하는 금속층(9)을 형성하고, 그 금속층(9)과 다결정실리콘(7)의 상부에 절연층(10)을 증착한다.
그 다음, 도2d에 도시한 바와 같이 사진식각공정을 통해 상기 적층된 절연층(10),(3)과 다결정실리콘(7)을 패터닝하여 상기 트랜치구조의 내부와 그 주변일부에 위치하며, 상부중앙부에 금속층(9)이 위치하는 게이트전극을 형성하게 된다.
그 다음, 상기 식각공정으로 노출되는 저농도 소스 및 드레인(4)의 상부에 위치하는 버퍼산화막을 이온주입 버퍼로 사용하는 고농도 불순물 이온주입공정으로 고농도 소스 및 드레인(8)을 형성하여, 모스 트랜지스터 제조를 완료하게 된다.
이때, 상기 게이트는 트랜치구조의 하부 및 측면에 얇게 증착된 다결정실리콘과 그 트랜치구조를 메운 금속층(9)을 포함하도록 구성하여 이후의 배선 형성공정에서 상기 모스 트랜지스터의 게이트에 금속배선을 형성하는 경우 게이트와의 접촉저항을 줄일 수 있게 된다.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 트랜치구조의 저면 및 측면에 얇게 증착된 다결정실리콘과 상기 다결정실리콘의 상부에서 트랜치구조를 메우도록 형성한 금속층을 포함하도록 게이트전극을 형성하여, 게이트의 접촉저항을 줄임으로써 모스 트랜지스터의 특성을 향상시키는 효과가 있다.

Claims (2)

  1. 기판의 상부에 소자형성영역을 정의하고, 소자형성영역의 상부에 절연층을 형성한 후 불순물 이온주입공정 및 소자형성영역에 트랜치구조를 형성하여 트랜치구조의 측면에 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 트랜치구조의 내부 및 주변부 절연층 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트를 이온주입버퍼로 사용하는 이온주입공정으로 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 게이트 형성단계는 상기 트랜치구조의 내부에 게이트산화막을 증착하는 게이트산화막 형성단계와; 상기 게이트산화막이 증착된 트랜치구조의 저면 및 측면에 그 트랜치구조가 메워지지 않도록 다결정실리콘을 얇게 증착하는 게이트하부전극 형성단계와; 상기 다결정실리콘의 상부에서 상기 트랜치구조가 메워지도록 두껍게 금속층을 형성하는 게이트상부전극 형성단계와; 상기 다결정실리콘을 패터닝하는 단계를 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기 게이트상부전극 형성단계는 트랜치구조 및 절연층의 상부에 증착된 다결정실리콘의 상부전면에 금속을 두껍게 증착하는 금속증착단계와; 상기 증착된 금속을 평탄화하여 상기 트랜치구조의 내부에만 위치하는 금속층을 형성하는 평탄화단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019980047298A 1998-11-05 1998-11-05 모스 트랜지스터 제조방법 KR100273319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047298A KR100273319B1 (ko) 1998-11-05 1998-11-05 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047298A KR100273319B1 (ko) 1998-11-05 1998-11-05 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20000031320A KR20000031320A (ko) 2000-06-05
KR100273319B1 true KR100273319B1 (ko) 2000-12-15

Family

ID=19557237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047298A KR100273319B1 (ko) 1998-11-05 1998-11-05 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100273319B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723755B2 (en) 2007-01-04 2010-05-25 Samsung Electronics Co., Ltd. Semiconductor having buried word line cell structure and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753121B1 (ko) * 2001-06-30 2007-08-30 주식회사 하이닉스반도체 트렌치 게이트를 이용한 트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723755B2 (en) 2007-01-04 2010-05-25 Samsung Electronics Co., Ltd. Semiconductor having buried word line cell structure and method of fabricating the same

Also Published As

Publication number Publication date
KR20000031320A (ko) 2000-06-05

Similar Documents

Publication Publication Date Title
US7358142B2 (en) Method for forming a FinFET by a damascene process
KR100189966B1 (ko) 소이 구조의 모스 트랜지스터 및 그 제조방법
KR100673133B1 (ko) 반도체 소자의 제조 방법
US20020003256A1 (en) MOS semiconductor device and method of manufacturing the same
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
KR100702302B1 (ko) 반도체 소자의 제조 방법
JPH098321A (ja) 半導体素子のトランジスター構造及びその製造方法
KR20040014841A (ko) 수직형 트랜지스터의 제조방법
KR100273319B1 (ko) 모스 트랜지스터 제조방법
KR100263475B1 (ko) 반도체 소자의 구조 및 제조 방법
KR100349351B1 (ko) 반도체장치의 트랜지스터 제조방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100533167B1 (ko) 반도체 소자 및 그의 제조 방법
JPH098308A (ja) 半導体素子のトランジスター及びその製造方法
KR100244298B1 (ko) 반도체 소자의 구조 및 제조 방법
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
KR101024789B1 (ko) 반도체소자의 트랜지스터 형성방법
KR20010003206A (ko) 에스오아이 소자의 제조방법
JP2001358334A (ja) 半導体素子及びその製造方法
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR20010046068A (ko) 반도체 메모리 제조방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
KR20000065714A (ko) 반도체소자의 제조방법
KR20030077299A (ko) 에스오아이 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee