KR100244298B1 - 반도체 소자의 구조 및 제조 방법 - Google Patents

반도체 소자의 구조 및 제조 방법 Download PDF

Info

Publication number
KR100244298B1
KR100244298B1 KR1019970066255A KR19970066255A KR100244298B1 KR 100244298 B1 KR100244298 B1 KR 100244298B1 KR 1019970066255 A KR1019970066255 A KR 1019970066255A KR 19970066255 A KR19970066255 A KR 19970066255A KR 100244298 B1 KR100244298 B1 KR 100244298B1
Authority
KR
South Korea
Prior art keywords
substrate
trench
trench hole
gate
source
Prior art date
Application number
KR1019970066255A
Other languages
English (en)
Other versions
KR19990047740A (ko
Inventor
하종봉
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970066255A priority Critical patent/KR100244298B1/ko
Publication of KR19990047740A publication Critical patent/KR19990047740A/ko
Application granted granted Critical
Publication of KR100244298B1 publication Critical patent/KR100244298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

소자의 구조를 평면이 아닌 이차원 수직 구조로 하여 소자의 집적도를 향상시키는데 적당하도록한 본 발명의 반도체 소자의 구조는 반도체 기판의 표면내에 형성되는 웰 영역과,상기 웰 영역내에 일정 깊이를 갖고 형성되는 트렌치 홀과,상기 트렌치 홀내의 측표면(側表面) 및 하부 바닥면에 얇게 형성되는 게이트 절연막과,상기 게이트 절연막상에 기판 표면에 대하여 수직한 방향으로 각각 분리 형성되는 복수개의 게이트 전극들과,상기 게이트 전극들의 양측에 기판 표면에 대하여 수직한 방향으로 형성되는 소오스/드레인 영역을 포함하여 구성된다.

Description

반도체 소자의 구조 및 제조 방법
본 발명은 반도체 소자에 관한 것으로, 특히 소자의 집적도를 향상시키는데 적당하도록한 반도체 소자의 구조 및 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자에 관하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 기술의 반도체 소자의 레이 아웃도 및 구조 단면도이고, 도 2a내지 도 2d는 종래 기술의 반도체 소자의 공정 단면도이다.
종래 기술의 반도체 소자는 도 1a와 도 1b에서와 같이, 반도체 기판(20)의 표면상에 게이트 전극(24a)이 형성되고 상기 게이트 전극(24a)의 양측 반도체 기판(20) 표면내에 소오스/드레인 영역(25)이 형성되는 구조이다.
도 1b는 도 1a의 A-A'선 즉, 게이트 라인의 단축 방향으로 절단한 단면도이다.
이와 같은 구조의 종래 기술의 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.
먼저, 도 2a에서와 같이, 반도체 기판(20)의 표면내에 웰 영역(21)을 형성하고 LOCOS공정으로 소자 격리 영역에 필드 산화막(22)을 형성한다.
이어, 도 2b에서와 같이, 상기 필드 산화막(22)에 의해 정의된 활성 영역상에 게이트 산화막(23)을 형성하고, 상기 게이트 산화막(23)상에 게이트 전극 형성용 물질층(24)을 증착한다.
그리고 도 2c에서와 같이, 상기 게이트 전극 형성용 물질층(24)을 포토리소그래피 공정으로 선택적으로 식각하여 게이트 전극(24a)을 형성한다. 이어, 패터닝되어진 게이트 전극(24a)을 마스크로 하여 노출된 게이트 산화막(23)을 제거한다.
그리고 도 2d에서와 같이, 상기 게이트 전극(24a)을 마스크로하여 불순물 이온을 주입하여 소오스/드레인 영역(25)을 형성한다.
이와 같은 종래 기술의 반도체 소자는 게이트 전극(24a)에 동작 전압을 인가하고 드레인 영역에 바이어스를 인가하면 드레인에서 소오스로 전류 패스가 형성되어 전류가 흐르게 된다.
이와 같은 종래 기술의 반도체 소자는 그 구조가 평면적으로 형성되므로 집적도가 떨어지는 문제점이 있다.
또한, LOCOS 공정으로 필드 산화막을 형성하여 소자 격리층으로 사용하므로 게이트 영역과 단차가 발생하여 소자의 평탄화에 불리하다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 문제점을 해결하기 위하여 안출한 것으로, 소자의 구조를 평면이 아닌 이차원 수직 구조로 하여 소자의 집적도를 향상시키는데 적당하도록한 반도체 소자의 구조 및 제조 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술의 반도체 소자의 레이 아웃도 및 구조 단면도
도 2a내지 도 2d는 종래 기술의 반도체 소자의 공정 단면도
도 3a와 도 3b는 본 발명에 따른 반도체 소자의 레이 아웃도 및 측면에서의 구성도
도 4a내지 도 4g는 본 발명에 따른 반도체 소자의 공정 단면도
도면의 주요부분에 대한 부호의 설명
30. 반도체 기판 31. 웰 영역
32. 소오스/드레인 영역 33. 트렌치 홀
34. 게이트 절연막 35. 폴리 실리콘층
35a. 게이트 전극
소자의 구조를 평면이 아닌 이차원 수직 구조로 하여 소자의 집적도를 향상시키는데 적당하도록한 본 발명의 반도체 소자의 구조는 반도체 기판의 표면내에 형성되는 웰 영역과,상기 웰 영역내에 일정 깊이를 갖고 형성되는 트렌치 홀과,상기 트렌치 홀내의 측표면(側表面) 및 하부 바닥면에 얇게 형성되는 게이트 절연막과,상기 게이트 절연막상에 기판 표면에 대하여 수직한 방향으로 각각 분리 형성되는 복수개의 게이트 전극들과,상기 게이트 전극들의 양측에 기판 표면에 대하여 수직한 방향으로 형성되는 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 하고, 본 발명의 반도체 소자의 제조 방법은 반도체 기판의 표면내에 선택적으로 기판과 반대 도전형의 이온 주입을 하여 웰 영역을 형성하는 공정과,상기 반도체 기판의 웰 영역에 선택적으로 이온 주입을 하여 소오스/드레인 영역을 형성하는 공정과,상기 소오스/드레인 영역이 형성된 반도체 기판을 선택적으로 식각하여 일정 깊이의 트렌치 홀을 형성하는 공정과,상기 트렌치 홀의 표면에 얇은 게이트 산화막을 형성하는 공정과,상기 게이트 산화막이 형성된 트렌치 홀의 내부를 채우는 폴리 실리콘층을 형성하는 공정과,상기 폴리 실리콘층을 선택적으로 제거하여 게이트 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 구조 및 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 3a와 도 3b는 본 발명에 따른 반도체 소자의 레이 아웃도 및 측면에서의 구성도이고, 도 4a내지 도 4g는 본 발명에 따른 반도체 소자의 공정 단면도이다.
본 발명에 따른 반도체 소자는 그 구조를 이차원 수직 구조로 하여 집적도를 높인 것으로 그 구조는 다음과 같다.
도 3a와 도 3b에서와 같이, 반도체 기판(30)의 표면내에 형성되는 웰 영역(31)과, 상기 웰 영역(31)내에 일정 깊이를 갖고 형성되는 원형(또는 그와 유사한 타원형)의 트렌치 홀(33)과, 상기 트렌치 홀(33)내의 측표면(側表面) 및 하부 바닥면에 얇게 형성되는 게이트 절연막(34)과, 상기 게이트 절연막(34)상에 기판 표면에 대하여 수직한 방향으로 각각 분리 형성되는 복수개의 게이트 전극(35a)들과, 상기 게이트 전극(35a)들의 양측에 기판 표면에 대하여 수직한 방향으로 형성되는 소오스/드레인 영역(32)을 포함하여 구성된다.
여기서, 상기 게이트 전극(35a)들의 이격에 의한 트렌치 홀(33)내의 공간에는 절연 물질이 매립된다. 그리고 상기 트렌치 홀(33)의 깊이는 소오스/드레인 영역(36)의 깊이보다 더 깊게 형성한다.
이와 같은 이차원 수직 구조를 갖는 본 발명의 반도체 소자의 제조 공정은 다음과 같다.
먼저, 도 4a에서와 같이, 반도체 기판(30)의 표면내에 소자의 문턱 전압(Vt)을 조절하기 위한 이온 주입 공정을 실시하고 도 4b에서와 같이, 반도체 기판(30)의 표면내에 선택적으로 기판과 반대 도전형의 이온 주입을 하여 웰 영역(31)을 형성한다.
그리고 도 4c에서와 같이, 상기 반도체 기판(31)의 웰 영역(31)에 선택적으로 이온 주입을 하여 소오스/드레인 영역(32)을 형성한다.
이어, 도 4d에서와 같이, 상기 소오스/드레인 영역(32)이 형성된 반도체 기판(30)을 일정 깊이로 선택적으로 식각하여 트렌치 홀(33)을 형성한다.
그리고 도 4e에서와 같이, 상기 트렌치 홀(33)의 표면에 얇은 게이트 산화막(34)을 형성한다.
이어, 도 4f에서와 같이, 상기 게이트 산화막(34)이 형성된 트렌치 홀(33)의 내부를 채우는 폴리 실리콘층(35)을 형성한다. 상기 폴리 실리콘층(35)은 기판의 표면에 대하여 수직한 방향으로 일정 길이를 갖고 형성된다.
이때, 폴리 실리콘층(35)은 완전 매립이 아닌 상태로 형성되어도 후속되는 공정에서 형성될 게이트 전극의 최소 두께 이상이면 된다.
그리고 도 4g에서와 같이, 상기 폴리 실리콘층(35)을 선택적으로 제거하여 게이트 전극(35a)을 형성한다.
이와 같은 본 발명에 따른 반도체 소자는 이차원 수직 구조를 갖는 것으로, 하나의 트렌치 홀(33)내에 여러개의 소자를 형성하지 않고 하나의 소자만을 형성하여 독립적으로 사용하는 것도 가능하다.
또한, 트렌치 홀(33)의 내부에 소자가 형성되므로 형성 높이가 기판 표면과 동일하므로 절연 물질로 트렌치 홀(33)을 채우고 그 상측에 또 다른 소자들을 형성하는 것도 가능하다.
이차원 수직 구조를 갖는 본 발명에 따른 반도체 소자는 제한된 면적에서 다수의 반도체 소자를 형성하는 것이 가능하여 집적도를 높이는 효과가 있다.
트렌치 홀 내부에 소자들을 형성하고 트렌치홀을 채운후에 다른 층, 예를들면 다른 소자 형성층을 구현할 경우 평탄도가 좋아 공정 진행상 유리하다.

Claims (6)

  1. 반도체 기판의 표면내에 형성되는 웰 영역과,
    상기 웰 영역내에 일정 깊이를 갖고 형성되는 트렌치 홀과,
    상기 트렌치 홀내의 측표면(側表面) 및 하부 바닥면에 얇게 형성되는 게이트 절연막과,
    상기 게이트 절연막상에 기판 표면에 대하여 수직한 방향으로 각각 분리 형성되는 복수개의 게이트 전극들과,
    상기 게이트 전극들의 양측에 기판 표면에 대하여 수직한 방향으로 형성되는 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 구조.
  2. 제 1 항에 있어서, 트렌치 홀은 원형 또는 그와 유사한 타원형인 것을 특징으로 하는 반도체 소자의 구조.
  3. 제 1 항에 있어서, 게이트 전극들의 이격에 의한 트렌치 홀내의 공간에는 절연 물질이 매립되고 트렌치 홀의 깊이는 소오스/드레인 영역의 깊이보다 더 깊게 형성되는 것을 특징으로 하는 반도체 소자의 구조.
  4. 반도체 기판의 표면내에 선택적으로 기판과 반대 도전형의 이온 주입을 하여 웰 영역을 형성하는 공정과,
    상기 반도체 기판의 웰 영역에 선택적으로 이온 주입을 하여 소오스/드레인 영역을 형성하는 공정과,
    상기 소오스/드레인 영역이 형성된 반도체 기판을 선택적으로 식각하여 일정 깊이의 트렌치 홀을 형성하는 공정과,
    상기 트렌치 홀의 표면에 얇은 게이트 산화막을 형성하는 공정과,
    상기 게이트 산화막이 형성된 트렌치 홀의 내부를 채우는 폴리 실리콘층을 형성하는 공정과,
    상기 폴리 실리콘층을 선택적으로 제거하여 게이트 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서, 트렌치 홀의 내부에 소자가 형성되므로 형성 높이가 기판 표면과 동일하므로 절연 물질로 트렌치 홀을 채우고 그 상측에 또 다른 소자들을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 4 항에 있어서, 폴리 실리콘층은 기판의 표면에 대하여 수직한 방향으로 일정 길이를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970066255A 1997-12-05 1997-12-05 반도체 소자의 구조 및 제조 방법 KR100244298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066255A KR100244298B1 (ko) 1997-12-05 1997-12-05 반도체 소자의 구조 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066255A KR100244298B1 (ko) 1997-12-05 1997-12-05 반도체 소자의 구조 및 제조 방법

Publications (2)

Publication Number Publication Date
KR19990047740A KR19990047740A (ko) 1999-07-05
KR100244298B1 true KR100244298B1 (ko) 2000-03-02

Family

ID=19526541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066255A KR100244298B1 (ko) 1997-12-05 1997-12-05 반도체 소자의 구조 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100244298B1 (ko)

Also Published As

Publication number Publication date
KR19990047740A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100865073B1 (ko) 트렌치 트랜지스터 및 그 제조방법
KR100521369B1 (ko) 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
KR100673133B1 (ko) 반도체 소자의 제조 방법
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
KR100684428B1 (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
KR100351894B1 (ko) 싱글 일렉트론 트랜지스터 제조방법
US5831308A (en) MOSFET having a particular SOI structure
KR100244298B1 (ko) 반도체 소자의 구조 및 제조 방법
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR100273319B1 (ko) 모스 트랜지스터 제조방법
KR101128915B1 (ko) 반도체 소자의 형성방법
KR101416318B1 (ko) 소자 분리 공정을 포함하는 반도체 장치의 제조방법
KR100647394B1 (ko) 반도체소자의 모스펫 형성방법
KR0161737B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR100826983B1 (ko) 모스펫 소자 및 그 제조방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR101110178B1 (ko) 고전압 트랜지스터의 제조방법
KR101024789B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100835471B1 (ko) 반도체소자의 제조방법
KR100303356B1 (ko) 더블 게이트 구조를 갖는 에스오아이 소자 및 그 제조방법
KR20010003206A (ko) 에스오아이 소자의 제조방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR100223912B1 (ko) 반도체 소자의 제조방법
KR100821467B1 (ko) 반도체소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee